TWI548173B - 靜電保護裝置以及用於保護半導體電子裝置的方法 - Google Patents
靜電保護裝置以及用於保護半導體電子裝置的方法 Download PDFInfo
- Publication number
- TWI548173B TWI548173B TW101124219A TW101124219A TWI548173B TW I548173 B TWI548173 B TW I548173B TW 101124219 A TW101124219 A TW 101124219A TW 101124219 A TW101124219 A TW 101124219A TW I548173 B TWI548173 B TW I548173B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- voltage level
- discharge
- protection device
- electrostatic
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000707 layer-by-layer assembly Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本發明領域相關於對於半導體電子電路的靜電放電保護。
已知靜電保護裝置ESD,諸如使用電容器的電導性,回應於快速改變中的電壓位準而將該等保護裝置切換開啟的RC觸發裝置。靜電放電發生在(例如)具有高電容值的體部觸碰到電路,且體部所儲存的電荷傳送到電路,而造成快速提昇的輸入電流時。此可造成電路內的高電壓改變,除非電流可被散逸(dissipated)。如果太高的電壓被允許出現為跨電子裝置,則此電壓可對此裝置造成崩潰與傷害。
已擬出回應於快速提昇的輸入電流並允許電流流過低電阻值裝置的各種ESD,藉以散逸電流並將任何電壓峰值減少到不足以傷害部件裝置的位準。
第1a圖圖示根據先前技術的RC觸發ESD裝置。此裝置使用電容器的電阻值性質(在穩態為高且在電壓快速改變時為低),來回應快速改變的電壓位準而開啟大MOS裝置,並在裝置位於穩態時關閉大MOS裝置。開啟大MOS裝置允許電流流過,並可散逸峰值電壓位準。隨著電壓峰值減少,電壓位準不再改變得那麼快速,而
電容器停止導電並將開始充電,且大MOS將關閉而低電阻值路徑將消失。
在半導體裝置中,盡可能地不使用額外的遮罩成本來處理不同的電壓域變得更為常見,且因此輸入/輸出電路時常使用具有較電力供應位準為低之電壓壓力容忍度的MOS裝置,例如,可使用1.8 V閘極氧化物MOS裝置而輸入/輸出單元被供應在2.5 V。
在此種情況中,必須小心不要對裝置過度施壓,從而降級或永久地傷害裝置。處理此潛在問題的一種方式為提供串聯結構(其中裝置被設置為串聯於電力軌與中間電力位準之間),串聯結構被施加於適當的節點以限制過度電壓。第1b圖圖示類似於第1a圖所圖示的靜電保護裝置,其中由1.8 V閘極氧化物裝置形成裝置,並以由分壓器產生的中間電壓供應裝置。
本發明之第一態樣提供一種靜電保護裝置,該靜電保護裝置包含電壓位準供應,該電壓位準供應經配置以供應電壓位準至靜電放電保護裝置,且該靜電放電保護裝置用以保護半導體電子裝置自快速提昇的輸入電流,該電壓位準供應包含:分壓器,該分壓器經設置於高電壓軌與低電壓軌之間,以供應在該高電壓位準與該低電壓位準之間的中間電壓位準至該靜電保護裝置,而使跨該
靜電保護裝置內之至少一些裝置的電壓降被該中間電壓位準限制;偵測裝置,該偵測裝置用以偵測接收自該靜電放電保護裝置的訊號,該訊號指示該靜電放電保護裝置已接收到該快速提昇的輸入電流;切換裝置,該切換裝置回應於該訊號,而將供應至該靜電放電保護裝置的該電壓位準,從該中間電壓位準切換至該等電壓軌之一者的電壓位準。
本發明認知到,在電子電路中的裝置具有較電力供應位準為低的電壓壓力容忍位準的情況中,可需要中間電壓位準。然而,在靜電放電保護裝置中,在重要的是可快速散逸大量電流之情況中,較佳地是能夠在散逸該等電流期間的有限時段期間內,能夠供應提昇的電壓。此可允許在該等非常短的時段期間內有提昇的效能,而此種提昇效能是重要的且不傷害部件。
因此,可提供被供應中間電壓位準且可操作在穩態情況下的靜電放電裝置,而使靜電放電裝置的部件可由具有較高與低電壓軌所提供之電壓位準要低的電壓壓力容忍度的裝置來組成。然而,此ESD回應於快速提昇電流以接收較高的電壓位準,且由於此發生於短時段期間內,裝置將不會被傷害,但將操作在提昇的效能位準,允許散逸大電流。
在一些具體實施例中,該偵測裝置經配置以偵測從該靜電保護裝置接收到的另一訊號,該另一訊號指示該快速提昇的輸入電流已被散逸至一程度,該程度使該輸入
電流不再高到足以傷害該半導體電子電路內的裝置;該切換裝置回應於該另一訊號,而將供應至該靜電放電保護裝置的該電壓位準,從該等電壓軌之該者的該電壓位準切換至該中間電壓位準。
在快速提昇的輸入電流需要被快速散逸時,要求從電壓軌施加之提昇的電壓位準。一旦已充足地散逸而使電流不再高到足以傷害半導體電子電路內的裝置,則較佳地是切換裝置將供應至靜電放電保護裝置的電壓位準切換回中間電壓位準。應注意到,切換回的時點將根據被保護的電路部件,以及電壓軌的電壓位準。熟習技藝者將能夠判定不會造成可傷害所保護之半導體電子電路的電壓差,且將設定偵測裝置為偵測此位準,而使切換裝置在適當點切換。
在一些具體實施例中,該分壓器包含分壓器開關,該分壓器開關在被切換開啟時提供低電阻值路徑,而在被切換關閉時提供高電阻值路徑,該分壓器開關經配置以回應於該偵測裝置偵測到接收到該訊號而切換關閉,並回應於該偵測裝置偵測到接收到該另一訊號而切換開啟。
較佳地是在電壓軌的電壓位準正被供應至電路時,供應中間電壓位準的分壓器可被切換關閉。此停止任何在供應中間電壓至節點之分壓器與供應電壓軌之電壓位準至相同節點之間的競爭。
在一些具體實施例中,該靜電裝置係回應於該快速提
昇的輸入電流,藉由在高電壓軌與低電壓軌之間提供低電阻值路徑,而藉以散逸該輸入電流,而保護該半導體電子電路,該靜電放電保護裝置包含:設置為串聯於該高電壓軌與該低電壓軌之間的兩個放電裝置,該兩個放電裝置在兩者皆被切換開啟時提供該低電阻值路徑,且在該兩個放電裝置之至少一者被切換關閉時提供高電阻值路徑,該兩個放電裝置之每一者包含控制節點,且該兩個放電裝置之每一者回應於在該控制節點的電壓而切換開啟或關閉;其中該電壓位準供應經配置以供應該電壓位準至該兩個放電裝置之第一者的該控制節點。
靜電放電保護裝置可由兩個放電裝置組成,兩個放電裝置在被切換開啟時在兩個電壓軌之間提供低電阻值路徑,允許輸入電流快速散逸。該等放電裝置的至少一者在一般作業中應被切換關閉,且該等放電裝置兩者應被非常快速地回應於快速提昇輸入電流而被切換開啟。較佳地是電壓位準供應供應電壓位準至兩個放電裝置之一者的控制節點。以此方式,在一般作業中跨兩個放電裝置的電壓降被兩個裝置的控制節點之一者處的中間電壓位準限制。此避免在兩個電壓軌之間的完全電壓差被施加於跨裝置之一者(並可能傷害裝置)。應注意到,使用設置為串聯的兩個放電裝置,在此情況中該等放電裝置並非設計為操作在電壓軌的電壓位準,且該等放電裝置被以此方式設置,而使兩個電壓軌之間的電壓位準降被共享於跨裝置。使裝置之一者的控制節點具有中間電
壓,以確保跨每一裝置的電壓位準降被限制。
在一些具體實施例中,該兩個放電裝置經設置為回應於該電壓位準供應供應該等電壓軌之該者的該電壓位準至該第一放電裝置之該控制節點,該第二放電裝置之該控制節點被連接至該第一放電裝置的該控制節點,而使該兩個放電裝置的該等控制節點從該等電壓軌之該者接收該電壓位準,且該兩個放電裝置被切換開啟。
在偵測到快速提昇輸入電流時,電壓位準供應供應電壓軌之一者的電壓位準至第一放電裝置的控制節點。供應中間位準電壓至此裝置的控制節點的一個問題為,可通過此裝置的電流量被此中間電壓位準限制。在靜電放電事件期間,放電裝置需要能夠非常快速地傳送許多電流。因此,較佳地是回應於此種事件,供應至放電裝置之控制節點的電壓位準被提昇至電壓軌之一者的電壓位準。因此,回應於此放電事件,電壓位準供應電壓軌的電壓位準(而非中間電壓位準)至放電裝置之一者的控制節點,且兩個放電裝置之另一者的控制節點被連接至第一放電裝置的控制節點,從而提昇由兩個裝置形成之路徑的電流容量。
在一些具體實施例中,該兩個放電裝置經設置為回應於該電壓位準供應供應該中間電壓位準至該第一放電裝置的該控制節點,該第二放電裝置接收電壓位準並被切換關閉,該電壓位準靠近該等電壓軌之該者之另一電壓軌的電壓位準。
在穩態作業期間內(其中未發生靜電放電事件),放電裝置之一者應被切換關閉,且因此,最好是第二放電裝置被切換關閉,而第一放電裝置在控制節點處接收到中間電壓位準。應注意到,第一與第二之用語係用以分異兩個放電裝置,且任一放電裝置可為第一放電裝置(或第二放電裝置)。
在一些具體實施例中,該靜電放電保護裝置包含至少一個另一放電裝置,該至少一個另一放電裝置設置為與該兩個放電裝置串聯,該至少一個另一放電裝置具有控制節點,該控制節點連接至該第一放電裝置或該第二放電裝置的控制節點。
雖然可存在設置為串聯的兩個放電裝置,熟習技藝者應瞭解可設置額外的放電裝置與此兩個放電裝置串聯(其中該等放電裝置的控制節點連接在一起),而使該等放電裝置與其他的放電裝置一起切換開啟或關閉。
在一些具體實施例中,該靜電保護裝置包含:觸發裝置,該觸發裝置經設置於該等電壓軌之第一者與該靜電放電保護裝置之內部節點之間,該觸發裝置回應於跨該觸發裝置的穩定電壓差而提供高電阻值路徑,且回應於跨該觸發裝置之由該快速改變的輸入電流造成的快速改變電壓差而提供低電阻值路徑,使得該內部節點回應於該快速改變電壓差而到達靠近該第一電壓軌的該電壓位準的電壓位準,該偵測裝置偵測該內部節點的該電壓位準到達靠近該第一電壓軌的該電壓位準的電壓位準為該
訊號。
產生由偵測裝置偵測到之訊號的一種方式,為使用具有隨著快速提昇電壓差改變之電阻值的觸發裝置。若此種裝置被連接至特定節點,則快速提昇電壓位準將改變電阻值,且此將影響在此節點處的電壓。偵測裝置隨後可偵測在此節點處的電壓位準改變,且此將為對已接收到快速提昇輸入電流的良好指示。
在一些具體實施例中,該內部節點被經由電阻器連接至該等電壓軌之第二者,其中回應於該快速改變電壓位準到達一較穩定的值,該觸發裝置的電阻值提昇,且該內部節點的該電壓位準移向該等電壓軌之該第二者的電壓位準;該偵測裝置經配置以偵測該內部節點的該電壓位準從靠近該第一電壓軌的該電壓位準的該電壓位準改變朝向該第二電壓軌之電壓位準為另一訊號,且回應於該另一訊號,該切換裝置經配置以將供應至靜電保護裝置的該電壓位準從該高電壓軌切換至該中間電壓位準;且其中該觸發裝置、電阻器與該切換裝置位於該兩個電壓軌之間,該切換裝置回應於該另一訊號而切換關閉,而使該觸發裝置與該電阻器與該等電壓軌之該者隔離。
觸發裝置、電阻器與切換裝置被設置於兩個電壓軌之間的設置是較佳的。在此種情況中,在中間電壓位準被供應至靜電放電裝置時,切換裝置可將電壓軌自電阻器與觸發裝置斷開,且此將表示電阻器與電容器不再連接於兩個電壓軌之間。隨著此發生於一般作業期間,此將
避免較高的電壓位準被施加於跨觸發裝置,在觸發裝置不傳導時,此將避免觸發裝置被此較大的電壓降降級。
在一些具體實施例中,該靜電裝置回應於快速提昇的輸入電流而保護半導體電子電路,藉由在高電壓軌與低電壓軌之間提供低電阻值路徑,藉以散逸該輸入電流,該靜電放電保護裝置包含:設置為串聯於該高電壓軌與該低電壓軌之間的兩個放電裝置,該兩個放電裝置在兩者皆被切換開啟時提供該低電阻值路徑,且在該兩個放電裝置之至少一者被切換關閉時提供高電阻值路徑,該兩個放電裝置之每一者包含控制節點,且該兩個放電裝置之每一者回應於在該控制節點的電壓而切換開啟或關閉;其中該電壓位準供應經配置以供應該電壓位準至該兩個放電裝置之第一者的該控制節點;且該第二放電裝置係回應於在該內部節點的電壓位準,且回應於該電壓位準移向該第二電壓軌的電壓位準,該兩個放電裝置之該第二者經配置以切換關閉。
使用觸發裝置回應於快速改變輸入電流而改變內部節點的電壓位準,可作為對於第二放電裝置的控制訊號,而使第二放電裝置回應於電壓位準移向第二電壓軌的電壓位準(指示快速提昇輸入電流已被散逸)而切換關閉。第二放電裝置切換的點,可被選擇為在決定電流已被散逸至足以保護半導體電子裝置內之裝置的量。
在一些具體實施例中,該兩個放電裝置為NMOS電晶體,該第一電壓軌為該低電壓軌,且該等電壓軌之該者
與該第二電壓軌為該高電壓軌,且該第二放電裝置的該控制節點係經由一反相裝置連接至該內部節點。
雖然放電裝置可由各種材料組成,較佳地是放電裝置為NMOS電晶體。在此情況中,低電壓軌將為第一電壓軌,而第二電壓軌與供應電壓(代替中間電壓位準,在靜電放電事件期間)至靜電放電保護裝置之電壓軌的一者為高電壓軌。NMOS電晶體一般而言小於PMOS電晶體,且因為放電裝置需要為大,以快速發送許多電流,較佳地是由NMOS電晶體形成放電裝置。
在一些具體實施例中,該反相裝置係供電於由護電壓位準供應供應的該電壓位準與該低電壓軌之間。
較佳地是,藉由在一般作業期間使用中間電壓位準來供電反相裝置,以保護反相裝置自高電壓位準。
在一些具體實施例中,該反相裝置包含在該第一放電裝置的該控制節點與該第二放電裝置的控制節點之間的切換裝置,該切換裝置係回應於該內部節點到達靠近該第一電壓軌的該電壓位準的電壓位準而切換開啟,並將該兩個控制節點與彼此連接。
如上文所提及的,較佳地是在電壓軌的電壓位準被供應至靜電保護裝置時,電壓位準被供應至兩個放電裝置的控制節點,而使兩個放電裝置在操作時具有提昇的電流容量。較佳地是反相器內的切換裝置被用來回應於內部節點達到靠近第一電壓軌之電壓位準的電壓位準而連接兩個控制節點。
雖然觸發裝置可由數種方式形成,但是電容器形成低面積且不昂貴的觸發裝置。
雖然較佳地是在一些情況中由NMOS電晶體形成放電裝置,但是放電裝置亦可由PMOS電晶體形成。在此種情況中,第一電壓軌將為高電壓軌,第二電壓軌與電壓供應裝置供應至靜電放電裝置之電壓軌之一者(代替中間電壓位準)將為低電壓軌。
本發明之第二態樣提供一種供應電壓位準至靜電保護裝置以保護半導體電子裝置自快速提昇的輸入電流的方法,該半導體電子裝置由在相對高與低電壓位準的電壓軌供電,該方法包含以下步驟:供應在高電壓位準與低電壓位準之間的中間電壓位準給該靜電保護裝置,而使跨該靜電保護裝置內之至少一些裝置的電壓降被該中間電壓位準限制;偵測接收自該靜電放電保護裝置的訊號,該訊號指示該靜電放電保護裝置已接收到該快速提昇的輸入電流;將供應至該靜電放電保護裝置的該電壓位準,從該中間電壓位準切換至該等電壓軌之一者的電壓位準。
本發明之第三態樣提供一種靜電保護裝置,該靜電保護裝置包含電壓位準供應構件,該電壓位準供應構件用以供應電壓位準至靜電放電保護構件,且該靜電放電保護構件用以保護半導體電子裝置自快速提昇的輸入電流,該電壓位準供應構件包含:分壓構件,該分壓構件經設置於高電壓軌與低電壓軌之間,以供應在該高電壓
位準與該低電壓位準之間的中間電壓位準至該靜電保護構件,而使跨該靜電保護構件內之至少一些裝置的電壓降被該中間電壓位準限制;偵測構件,該偵測構件用以偵測接收自該靜電放電保護構件的訊號,該訊號指示該靜電放電保護構件已接收到該快速提昇的輸入電流;一切換構件,該切換構件回應於該訊號,而將供應至該靜電放電保護裝置的該電壓位準,從該中間電壓位準切換至該等電壓軌之一者的一電壓位準。
本發明之上述與其他的目標、特徵與優點將顯然於下列示例性具體實施例的實施方式,其將與附加圖式一同閱讀。
第2圖非常示意地圖示電壓供應構件10如何供應高電壓位準VDD至靜電放電裝置12,或經由電壓供應節點13供應中間電壓位準Vint至ESD 12。
電壓供應裝置10包含分壓器14,分壓器14包含具有開關15與另一開關16的傳統分壓構件。
ESD 12經配置以在偵測到快速提昇的輸入電流時輸出偵測訊號,以發送ESD事件的訊息。可由數種方式偵測此提昇電流,該等方式將在下文說明。回應於此偵測訊號,開關15打開而使分壓器不再供應中間電壓位準Vint至電壓供應節點13,且開關16被閉合(或切換開啟)
而使高電壓位準軌VDD被連接至電壓供應節點13,電壓供應節點13供應電壓位準VDD至ESD 12。
在ESD 12偵測到快速提昇的輸入電流已被散逸,而使輸入電流降到被保護的電子裝置部件可能會受傷害的位準以下時,ESD 12發出另一訊號,開關15回應於此另一訊號而閉合(或切換開啟),而使分壓器再次操作並經由電壓供應節點13供應中間電壓位準給ESD 12,而開關16被切換關閉而使高電壓軌與電壓供應節點13隔離。
第3圖示意地根據本發明之一具體實施例圖示靜電保護裝置。此裝置包含具有開關15的分壓器14。如第2圖所圖示的裝置中,第3圖的裝置包含開關16,開關16用以將輸入電壓供應節點13連接至高電壓軌VDD,或將電壓供應節點13與VDD隔離,且裝置包含電阻器18與電容器20。裝置亦包含兩個放電裝置22與24,放電裝置22與24在此具體實施例中為大NMOS電晶體。該等大NMOS電晶體被定位在高電壓軌與低電壓軌之間,並在切換開啟時形成低電阻值路徑。在一般作業期間,該等裝置之一者被切換關閉,而使低電阻值路徑不存在,然而回應於ESD事件時該等裝置被切換開啟,而使快速提昇的輸入電流可藉由在軌之間流動而散逸。
在此具體實施例中,兩個放電裝置之第二者24在一般作業期間被切換關閉,且兩個放電裝置之第一者22在閘極接收中間電壓位準。供應中間電壓位準給放電裝置22
的閘極,防止VDD至VSS的完整電壓差跨在兩個放電裝置之任一者上。以此方式,可使用具有較供應電壓為低之電壓壓力容忍度的放電裝置,因為在一般穩態作業期間該等放電裝置受此中間電壓位準的供應來保護。然而,在偵測到ESD事件時,較佳地是該等裝置能夠發送的電流越多越好。若在該等裝置閘極處的電壓位準提昇,則該等裝置可發送更多電流。因此在此裝置中,回應於偵測到靜電放電事件,開關16被切換開啟,且開關15被切換關閉,而使供應至放電裝置22的電壓位準並非中間電壓Vint,而是高電壓軌VDD的電壓位準。高電壓軌VDD的電壓位準亦經由反相器28被供應至電晶體24的閘極。此將參照第4圖更詳細說明。
現將說明第3圖裝置的作業。在穩態作業期間,在電壓軌上的電壓位準為定值時,電容器20被充電,且內部節點11位於與當前供應電壓相同的電壓(由分壓器14供應的中間電壓Vint)。此電壓位準足以讓放電裝置22被切換開啟,且因為反相器28放電,裝置24被切換關閉,而靜電放電保護裝置不發送電流。
在靜電放電事件發生時,接收到快速提昇的電流,且電路內的電壓位準快速改變。電容器20不傳導穩定電壓,但對快速改變的電壓具有非常高的傳導度。因此,電容器20移入具有傳導度的狀態,且內部節點11的電壓朝VSS下降。此電壓降被作為控制訊號以控制開關15與16。開關15回應於內部節點11的電壓為低而切換關
閉,且開關16切換開啟。因此,在放電裝置22閘極的電壓位準到達高電壓軌的電壓位準,且類似的電壓被經由反相器28連接至放電裝置24。因此,兩個放電裝置被完全切換開啟,並可傳導大量的電流。
一旦快速提昇的輸入電流已經由該等放電裝置22、24散逸,電壓位準不再快速改變,且電容器20開始具有較高的電阻值且因此充電。此提昇內部節點11的電壓位準,且此將開關15切換開啟並將開關16切換關閉。因此,供應至放電裝置22閘極的電壓返回中間電壓,且供應至放電裝置24閘極的電壓位準將為被反相器28反相的低電壓,且因此放電裝置24被關閉,且電流不再傳導通過該等裝置。
電阻器18與電容器11的大小可被選擇,而使開關15與16在適當的電流位準切換,以保護電子半導體電路。
第4圖更詳細圖示類似的裝置。在此範例中,1.8 V閘極氧化物裝置被用於2.5 V電力供應環境中。如將顯然於熟習技藝者,此單純的為範例,且本發明的具體實施例可被延伸至被適當設計之其他閘極氧化物裝置與電力供應位準的組合。
在此裝置中,分壓器14由連接為二極體模式的電晶體TPD與開關15組成,開關15由電晶體TND與電阻器RD組成。反相器28被圖示為設置為反相器鏈的三個反相器。如先前所述,放電裝置22和24必須為大裝置,以傳導許多電流。該等反相器因此具有大電容值,且因此
將該等反相器切換開啟所需的電流為相當高。因此,在此具體實施例中存在三個設置為並聯的反相器28,所以該等反相器28能夠提供所需的電流。
第4圖將首先說明在未發生ESD事件時,靜電保護裝置在穩態一般作業期間內的作業。
在電力波昇(power ramp-up)期間開啟時:RESD兩側VC=VP,且因此TNB關閉。隨後,隨著DVDD在高電壓軌上波昇,由於TNB為關閉,VM透過RB隨著DVDD波昇,且TPP(對應於第3圖的開關16)因此關閉。控制放電裝置22閘極的電壓位準VP亦由TPD控制且跟隨DVDD,同時TND為關閉。在VC提昇到TND臨限值之上時,TND開啟且分壓器14開始操作。在此時VP成為供應至靜電保護裝置的中間電壓Vint,且VP由RD與TPD電阻值(汲極-源極)的比例界定。比例被設計,而使中間電壓Vint在任何情況中不提昇至1.8 V閘極氧化物裝置所能接受的最大電壓(1.95 V)以上。
在高電壓軌DVDD上的電壓到達最終值時。Vint被設定於適當值,以避免在由此電壓位準(最大值:1.95 V)供電的裝置上產生任何壓力,VC=VP且VT=0,因此,大MOS 24被關閉。注意到,在由RD、TND與TPD所建構的線上存在一些無可避免的DC消耗。可將設計準則設計為限制此DC消耗。
在節點VC處並在高電壓軌DVDD上的電壓位準的波昇,與中間電壓位準VP的波昇以及電流流向,被圖示於
第5圖中。如可見,電壓波昇的時間尺度為毫秒等級。
現將說明在ESD事件期間的行為。
ESD事件包含兩個階段。第一個階段發生在幾百微微秒至幾奈秒等級之時段期間內。在此階段期間,ESD保護必須回應地非常快,且必須能夠吸收ESD事件,同時僅產生低電壓。在此階段期間,電容器20呈現非常低的阻抗,且VC節點保持在DVSS(0 V)。在第二階段期間,ESD保護結構持續吸收電流並緩解,同時電容器20透過RESD電阻器被裝載。
在ESD事件的第一階段期間,由於電容器20傳導,VC=0,並在事件的早先部分將VC連接至接地軌。VC為低使TND為關閉,並使分壓器14不活動。對於邏輯部分,反相器28使用為低的VC,以開啟大NMOS 24,允許大NMOS 24吸收大部分的ESD電流,同時使所產生的電壓盡可能低。電流亦流過TPD、RESD與開始裝載的電容器20。在VC≠VP時TNB開啟,因此VM=VC,此開啟TPP且由於TPP被設計為比TPD大很多,TPP奪取對VP節點的控制,並將VP拉至DVDD。此為具體實施例的關鍵部分;將VP拉至DVDD減少由於高VGS對於大MOS 22的電流限制,結構從而使用結構的最大(或至少接近最大)的電流攜帶能力。再者,反相器內的PMOS電晶體亦開啟,而讓PMOS電晶體將VT連接至VP,而使大MOS 24亦具有高的VGS。
第5圖與第6圖圖示說明ESD事件的第一與第二階
段,已使用傳輸線脈衝產生注入電流來模擬ESD事件,注入電流的振幅為2 A、上升時間為2 ns且脈衝持續期間高於100 ns。
第6圖圖示說明此ESD事件的第一階段。如可見,在高電壓軌上電壓非常快速地提昇(於數奈秒內)至2伏特以上的位準,並在降至約1伏特位準之前非常短暫地保持此位準,隨後在ESD事件之第二階段期間內電壓慢慢地爬升,其中電路具有傳統的行為。節點Vp與節點Vm處電壓亦非常快速地提昇至較低位準。
在此第一階段期間,電容器20將開始裝載,且在反相器28到達臨限電壓時,大NMOS 24將關閉。如同在此種電路中常見的,電路的RC常數被設計為在大NMOS 24被關閉時,保留夠低的剩餘ESD電流以被安全地透過晶片漏電被散逸。若事件持續地更久,Vc節點將持續提昇電壓,且在到達VP節點電壓時,TNB與TPP將關閉,且分壓器將奪取對VP的控制。此持續機制對總體結構的ESD效能不具有負面的影響,因為大NMOS 22已經關閉,且任何危險的ESD電流已經散逸。電容的裝載被繪製於第7圖。
如可見於對第5圖與第6圖的比較,相較於回應於ESD事件而發生的電壓改變(為微微秒與奈秒等級),電壓回應於裝置開啟的改變的時間尺度係為較長的毫秒等級。因此,具有適當RC值(且因此對該等較快速的改變敏感)的裝置,可用以回應於快速改變而切換在電壓軌的
電壓位準與中間電壓位準之間的輸入電壓位準,且回應於透過裝置(例如)在電力開啟時波昇而發生的電壓位準改變將還不會切換。設計有效地利用相較於任何ESD事件,施加至一般作業的時域差(相關於上升時間)。
第8圖圖示替代性具體實施例,其中圖示於第3圖與第4圖中的裝置的電阻器18與電容器20已被反轉。在此情況中,內部節點11回應於ESD事件而被拉向VDD,且因此若NMOS放電裝置22、24被使用,則需要兩個反相器28a、28b,而使回應於ESD事件而發生的高位準訊號被輸入至放電裝置24的閘極。
此裝置操作的方式非常類似於第4圖的裝置,除了在穩態作業期間,電容器20不傳導且內部節點11被保持為靠近VSS。此表示放電裝置24被關閉。回應於放電事件,電容器20開始將內部節點11傳導提昇,且放電裝置24被切換開啟。開關15被切換關閉,將分壓器14切換關閉,且開關16被切換開啟而將供應電壓Vinput的節點13連接至高電壓軌VDD,並將放電裝置22與24完全切換開啟。
第9圖圖示本發明之替代性具體實施例,其中有三個放電裝置22、24與26,且該三個放電裝置是PMOS裝置。應認知到放電裝置的數量可被增加,且最好是放電裝置的控制節點被連接在一起,而使該等放電裝置在同時切換。在此具體實施例中,由於PMOS裝置形成放電裝置,所以低電壓輸入將把放電裝置切換開啟,且因此
回應於靜電放電事件,最好是由分壓器14輸出的輸入電壓被經由開關16切換至低電壓軌。在此時開關15亦被切換關閉,以將分壓器切換關閉。在此具體實施例中,電容器20回應於靜電放電事件將內部節點的電壓提昇至VDD,且此控制開關而使開關15被切換關閉且開關16被切換開啟。亦存在對應第4圖的開關TNb的額外開關17。因此,回應於靜電放電事件,所有的PMOS放電裝置22、24與26被切換開啟,且快速提昇的輸入電流可被散逸。
在一般穩態作業期間,電容器20成為被充電且不傳導,因此節點11降至低電壓位準,且反相器30輸出高電壓位準,且電晶體24與2被切換關閉。在此時開關15回應於在節點11的下降電壓被切換開啟,此下降電壓啟動分壓器14,分壓器14供應中間電壓給節點13,且開關16被切換關閉,將VSS與節點13隔離。因此,ESD的部件裝置在穩態作業期間被此中間電壓保護,且不會看到電壓軌的完整電壓降。
第10圖圖示的流程圖根據本發明之具體實施例圖示說明方法中的步驟。首先,判定是否已接收到快速提昇的輸入電流。若電壓軌的電壓位準被供應至靜電放電保護裝置,則放電裝置回應於此而切換開啟,且輸入電流被散逸。
隨後判定在何時輸入電流已被散逸至將不會傷害由ESD保護的半導體電子裝置部件的程度。在判定已散逸
至彼程度時,中間電壓位準被供應至ESD裝置,而非電壓軌的電壓位準,且放電裝置被切換關閉。
方法隨後持續監視是否已接收到快速提昇的輸入電流。在沒有偵測到ESD事件的同時,中間電壓位準被供應至ESD裝置,且放電裝置不形成放電路徑。
雖然本文已參照附加圖式詳細說明了本發明的說明性具體實施例,應瞭解到本發明並不限於彼等精確的具體實施例,且可由本發明領域中具有通常知識者進行各種改變與修改,而不脫離由附加申請專利範圍界定之本發明的範疇與精神。例如,可將下列附屬項特徵與獨立項特徵進行各種組合,而不脫離本發明的範疇。
10‧‧‧電壓供應裝置
12‧‧‧靜電放電裝置
13‧‧‧電壓供應節點
14‧‧‧分壓器
15‧‧‧開關
16‧‧‧另一開關
11‧‧‧內部節點
18‧‧‧電阻器
20‧‧‧電容器
22‧‧‧大MOS
24‧‧‧NMOS
28‧‧‧反相器
28a‧‧‧反相器
28b‧‧‧反相器
30‧‧‧反相器
第1a圖根據先前技術圖示靜電放電保護裝置;第1b圖根據先前技術圖示具有分壓器以提供電壓壓力限制的靜電保護裝置;第2圖根據本發明之具體實施例圖示用於靜電放電保護裝置的電壓供應裝置;第3圖根據本發明之具體實施例圖示靜電保護裝置;第4圖根據本發明之具體實施例更詳細圖示靜電保護裝置;第5圖圖示圖示於第4圖中之裝置的一般作業的模擬結果;
第6圖圖示在第4圖之裝置中靜電放電事件第一階段的模擬結果;第7圖圖示在第4圖之裝置中靜電放電事件第二階段的模擬結果;第8圖根據本發明之具體實施例圖示靜電放電保護裝置的替代性具體實施例;第9圖圖示靜電放電保護裝置的具體實施例,其中放電裝置由PMOS裝置形成,而非NMOS裝置;且第10圖根據本發明之具體實施例圖示圖示說明方法步驟的流程圖。
10‧‧‧電壓供應裝置
12‧‧‧靜電放電裝置
13‧‧‧電壓供應節點
14‧‧‧分壓器
15‧‧‧開關
16‧‧‧另一開關
Claims (20)
- 一種靜電保護裝置,該靜電保護裝置包含:一電壓位準供應,該電壓位準供應經配置以供應一電壓位準至一靜電放電保護裝置,且該靜電放電保護裝置用以保護一半導體電子裝置自一快速提昇的輸入電流,該電壓位準供應包含:一分壓器,該分壓器經設置於一高電壓軌與一低電壓軌之間,以供應在該高電壓位準與該低電壓位準之間的一中間電壓位準至該靜電放電保護裝置,而使跨該靜電放電保護裝置內之至少一些裝置的一電壓降被該中間電壓位準限制;一偵測裝置,該偵測裝置用以偵測接收自該靜電放電保護裝置的一訊號,該訊號指示該靜電放電保護裝置已接收到該快速提昇的輸入電流;一切換裝置,該切換裝置回應於該訊號,而將供應至該靜電放電保護裝置的該電壓位準,從該中間電壓位準切換至該等電壓軌之一者的一電壓位準。
- 如請求項1所述之靜電保護裝置,其中該偵測裝置經配置以偵測從該靜電放電保護裝置接收到的一另一訊號,該另一訊號指示該快速提昇的輸入電流已被散逸至一程度,該程度使該輸入電流不再高到足以傷害該半導體電子裝置內的裝置; 該切換裝置回應於該另一訊號,而將供應至該靜電放電保護裝置的該電壓位準,從該等電壓軌之該者的該電壓位準切換至該中間電壓位準。
- 如請求項2所述之靜電保護裝置,其中該分壓器包含一分壓器開關,該分壓器開關在被切換開啟時提供一低電阻值路徑,而在被切換關閉時提供一高電阻值路徑,該分壓器開關經配置以回應於該偵測裝置偵測到接收到該訊號而切換關閉,並回應於該偵測裝置偵測到接收到該另一訊號而切換開啟。
- 如請求項1所述之靜電保護裝置,其中該靜電放電保護裝置係回應於該快速提昇的輸入電流藉由在一高電壓軌與一低電壓軌之間提供一低電阻值路徑,而藉以散逸該輸入電流,而保護該半導體電子裝置,該靜電保護裝置包含:設置為串聯於該高電壓軌與該低電壓軌之間的兩個放電裝置,該兩個放電裝置在兩者皆被切換開啟時提供該低電阻值路徑,且在該兩個放電裝置之至少一者被切換關閉時提供一高電阻值路徑,該兩個放電裝置之每一者包含一控制節點,且該兩個放電裝置之每一者回應於在該控制節點的一電壓而切換開啟或關閉;其中該電壓位準供應經配置以供應該電壓位準至該兩個放電裝置之一第一者的該控制節點。
- 如請求項4所述之靜電保護裝置,其中該兩個放電裝置經設置為回應於該電壓位準供應供應該等電壓軌之該者的該電壓位準至該第一放電裝置之該控制節點,該第二放電裝置之該控制節點被連接至該第一放電裝置的該控制節點,而使該兩個放電裝置的該等控制節點從該等電壓軌之該者接收該電壓位準,且該兩個放電裝置被切換開啟。
- 如請求項5所述之靜電保護裝置,其中該兩個放電裝置經設置為回應於該電壓位準供應供應該中間電壓位準至該第一放電裝置的該控制節點,該第二放電裝置接收一電壓位準並被切換關閉,該電壓位準靠近該等電壓軌之該者之一另一電壓軌的一電壓位準。
- 如請求項4所述之靜電保護裝置,該靜電放電保護裝置包含至少一個另一放電裝置,該至少一個另一放電裝置設置為與該兩個放電裝置串聯,該至少一個另一放電裝置具有一控制節點,該控制節點連接至該第一放電裝置或該第二放電裝置的一控制節點。
- 如請求項1所述之靜電保護裝置,其中該靜電放電保護裝置包含: 一觸發裝置,該觸發裝置經設置於該等電壓軌之一第一者與該靜電放電保護裝置之一內部節點之間,該觸發裝置回應於跨該觸發裝置的一穩定電壓差而提供一高電阻值路徑,且回應於跨該觸發裝置之由該快速改變的輸入電流造成的一快速改變電壓差而提供一低電阻值路徑,使得該內部節點回應於該快速改變電壓差而到達靠近該第一電壓軌的該電壓位準的一電壓位準,該偵測裝置偵測該內部節點的該電壓位準到達靠近該第一電壓軌的該電壓位準的一電壓位準為該訊號。
- 如請求項8所述之靜電保護裝置,其中該內部節點被經由一電阻器連接至該等電壓軌之一第二者,其中回應於該快速改變電壓位準到達一較穩定的值,該觸發裝置的一電阻值提昇,且該內部節點的該電壓位準移向該等電壓軌之該第二者的一電壓位準;該偵測裝置經配置以偵測該內部節點的該電壓位準從靠近該第一電壓軌的該電壓位準的該電壓位準改變朝向該第二電壓軌之一電壓位準為一另一訊號,且回應於該另一訊號,該切換裝置經配置以將供應至靜電放電保護裝置的該電壓位準從該高電壓軌切換至該中間電壓位準;且其中該觸發裝置、電阻器與該切換裝置位於該兩個電壓軌之間,該切換裝置回應於該另一訊號而切換關閉,而使該觸發裝置與該電阻器與該等電壓軌之該者隔離。
- 如請求項9所述之靜電保護裝置,其中該靜電放電保護裝置回應於一快速提昇的輸入電流,藉由在一高電壓軌與一低電壓軌之間提供一低電阻值路徑,藉以散逸該輸入電流,而保護一半導體電子裝置,該靜電放電保護裝置包含:設置為串聯於該高電壓軌與該低電壓軌之間的兩個放電裝置,該兩個放電裝置在兩者皆被切換開啟時提供該低電阻值路徑,且在該兩個放電裝置之至少一者被切換關閉時提供一高電阻值路徑,該兩個放電裝置之每一者包含一控制節點,且該兩個放電裝置之每一者回應於在該控制節點的一電壓而切換開啟或關閉;其中該電壓位準供應經配置以供應該電壓位準至該兩個放電裝置之一第一者的該控制節點;且該第二放電裝置係回應於在該內部節點的一電壓位準,且回應於該電壓位準移向該第二電壓軌的一電壓位準,該兩個放電裝置之該第二者經配置以切換關閉。
- 如請求項10所述之靜電保護裝置,其中該兩個放電裝置為NMOS電晶體,該第一電壓軌為該低電壓軌,且該等電壓軌之該者與該第二電壓軌為該高電壓軌,且該第二放電裝置的該控制節點係經由一反相裝置連接至該內部節點。
- 如請求項10所述之靜電保護裝置,其中該反相裝置係供電於由該電壓位準供應供應的該電壓位準與該低電壓軌之間。
- 如請求項8所述之靜電保護裝置,其中該反相裝置包含在該第一放電裝置的該控制節點與該第二放電裝置的一控制節點之間的一切換裝置,該切換裝置係回應於該內部節點到達靠近該第一電壓軌的該電壓位準的一電壓位準而切換開啟,並將該兩個控制節點與彼此連接。
- 如請求項8所述之靜電保護裝置,其中該觸發裝置包含一電容器。
- 如請求項10所述之靜電保護裝置,其中該兩個放電裝置為PMOS電晶體,該第一電壓軌為該高電壓軌,該第二電壓軌為該低電壓軌且該等電壓軌之該者為該低電壓軌。
- 一種供應一電壓位準至一靜電放電保護裝置以保護一半導體電子裝置自一快速提昇的輸入電流的方法,該半導體電子裝置分別由在高與低電壓位準的電壓軌供電,該方法包含以下步驟:供應在一高電壓位準與一低電壓位準之間的一中間電壓位準給該靜電放電保護裝置,而使跨該靜電放電保 護裝置內之至少一些裝置的一電壓降被該中間電壓位準限制;偵測接收自該靜電放電保護裝置的一訊號,該訊號指示該靜電放電保護裝置已接收到該快速提昇的輸入電流;將供應至該靜電放電保護裝置的該電壓位準,從該中間電壓位準切換至該等電壓軌之一者的一電壓位準。
- 如請求項16所述之方法,該方法進一步包含以下步驟:偵測從該靜電放電保護裝置接收到的一另一訊號,該另一訊號指示該快速提昇的輸入電流已被散逸至一程度,該程度使該輸入電流不再高到足以傷害該半導體電子裝置內的裝置;及將供應至該靜電放電保護裝置的該電壓位準,從該等電壓軌之該者的該電壓位準切換至該中間電壓位準。
- 如請求項16所述之方法,其中該靜電放電保護裝置係回應於該快速提昇的輸入電流,藉由在一高電壓軌與一低電壓軌之間提供一低電阻值路徑,而藉以散逸該輸入電流,而保護該半導體電子裝置,該靜電放電保護裝置包含兩個放電裝置,該兩個放電裝置在兩者皆被切換開啟時提供該低電阻值路徑,且在該兩個放電裝置之至少一者被切換關閉時提供一高電阻值路徑,該兩個放電裝置之每一者包含一控制節點,且該兩個放電裝置之每一 者回應於在該控制節點的一電壓而切換開啟或關閉,該電壓位準被供應至該兩個放電裝置之第一者的一控制節點,該方法更包含以下步驟:回應於該訊號,連接該第一放電裝置之該控制節點與一第二放電裝置的該控制節點,而使該兩個放電裝置的該等控制節點從該等電壓軌之該者接收該電壓位準,且該兩個放電裝置切換開啟。
- 如請求項18所述之方法,該方法進一步包含以下步驟:回應於該電壓位準供應供應該中間電壓位準至該靜電放電保護裝置,藉由發送靠近該等電壓軌之除了該者之外的一另一電壓軌的一電壓位準至該第二放電裝置的一控制節點,而將該第二放電裝置切換關閉。
- 一種靜電保護裝置,該靜電保護裝置包含一電壓位準供應構件,該電壓位準供應構件用以供應一電壓位準至一靜電放電保護構件,且該靜電放電保護構件用以保護一半導體電子裝置自一快速提昇的輸入電流,該電壓位準供應構件包含:一分壓構件,該分壓構件經設置於一高電壓軌與一低電壓軌之間,以供應在該高電壓位準與該低電壓位準之間的一中間電壓位準至該靜電放電保護構件,而使跨該靜電放電保護構件內之至少一些裝置的一電壓降被該中間電壓位準限制; 一偵測構件,該偵測構件用以偵測接收自該靜電放電保護構件的一訊號,該訊號指示該靜電放電保護構件已接收到該快速提昇的輸入電流;一切換構件,該切換構件回應於該訊號,而將供應至該靜電放電保護構件的該電壓位準,從該中間電壓位準切換至該等電壓軌之一者的一電壓位準。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/137,225 US8817433B2 (en) | 2011-07-28 | 2011-07-28 | Electrostatic discharge protection device having an intermediate voltage supply for limiting voltage stress on components |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201315075A TW201315075A (zh) | 2013-04-01 |
TWI548173B true TWI548173B (zh) | 2016-09-01 |
Family
ID=47597039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101124219A TWI548173B (zh) | 2011-07-28 | 2012-07-05 | 靜電保護裝置以及用於保護半導體電子裝置的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8817433B2 (zh) |
KR (1) | KR20130014372A (zh) |
TW (1) | TWI548173B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9172244B1 (en) * | 2012-03-08 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self biased electro-static discharge clamp (ESD) for power rail |
CN105637442B (zh) | 2013-10-18 | 2018-04-24 | 恩智浦美国有限公司 | 具有辅助电压供应单元的电压供应电路和用于启动电子电路的方法 |
KR20150089832A (ko) | 2014-01-28 | 2015-08-05 | 삼성전자주식회사 | Esd 인가 시 스캔 데이터를 처리하는 장치 및 방법 |
US9941267B2 (en) * | 2014-09-09 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company Limited | Electro-static discharge protection circuit |
JP2016162884A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社東芝 | 静電気保護回路 |
JP2016167516A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 静電気保護回路 |
FR3038131B1 (fr) * | 2015-06-26 | 2018-03-23 | Stmicroelectronics Sa | Dispositif de protection ameliore contre les decharges electrostatiques. |
EP3335290B1 (en) * | 2015-08-13 | 2023-02-22 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Overvoltage protection device |
US20170221879A1 (en) * | 2016-01-29 | 2017-08-03 | Mediatek Inc. | Electrostatic discharge protection circuit with leakage current reduction and associated electrostatic discharge protection method |
US10777547B2 (en) | 2016-05-25 | 2020-09-15 | Taiwan Semiconductor Manufacturing Company Limited | ESD protection device |
JP2018032981A (ja) * | 2016-08-24 | 2018-03-01 | 株式会社東芝 | 半導体集積回路 |
US10965118B2 (en) | 2018-02-07 | 2021-03-30 | Mediatek Inc. | Over voltage/energy protection apparatus |
US11025054B2 (en) | 2018-04-18 | 2021-06-01 | Ememory Technology Inc. | Electrostatic discharge protection device |
TWI693766B (zh) * | 2018-04-18 | 2020-05-11 | 力旺電子股份有限公司 | 靜電放電防護裝置 |
US11315919B2 (en) * | 2019-02-05 | 2022-04-26 | Nxp Usa, Inc. | Circuit for controlling a stacked snapback clamp |
US11056880B1 (en) * | 2020-03-31 | 2021-07-06 | Western Digital Technologies, Inc. | Snapback electrostatic discharge protection for electronic circuits |
CN114336559B (zh) * | 2020-09-30 | 2023-05-26 | 中芯国际集成电路制造(深圳)有限公司 | 静电放电电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070230073A1 (en) * | 2006-04-04 | 2007-10-04 | Ming-Dou Ker | High-voltage tolerant power-rail esd clamp circuit |
TW200952300A (en) * | 2008-06-06 | 2009-12-16 | Faraday Tech Corp | ESD detection circuit and related method thereof |
TW201115712A (en) * | 2009-10-23 | 2011-05-01 | Faraday Tech Corp | ESD protection circuit with EOS immunity |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7583484B2 (en) * | 2003-08-20 | 2009-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for ESD protection |
US7245470B2 (en) * | 2004-05-19 | 2007-07-17 | Panamax | Unsafe voltage shutoff control |
US8218275B2 (en) * | 2005-10-21 | 2012-07-10 | Nxp B.V. | ESD protection for pass-transistors in a voltage regulator |
US7589945B2 (en) | 2006-08-31 | 2009-09-15 | Freescale Semiconductor, Inc. | Distributed electrostatic discharge protection circuit with varying clamp size |
US8922960B2 (en) * | 2008-07-08 | 2014-12-30 | Sofics Bvba | Electrostatic discharge device with adjustable trigger voltage |
TW201240066A (en) * | 2011-03-25 | 2012-10-01 | Realtek Semiconductor Corp | ESD protection circuit |
-
2011
- 2011-07-28 US US13/137,225 patent/US8817433B2/en not_active Expired - Fee Related
-
2012
- 2012-07-05 TW TW101124219A patent/TWI548173B/zh not_active IP Right Cessation
- 2012-07-23 KR KR1020120079844A patent/KR20130014372A/ko not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070230073A1 (en) * | 2006-04-04 | 2007-10-04 | Ming-Dou Ker | High-voltage tolerant power-rail esd clamp circuit |
TW200952300A (en) * | 2008-06-06 | 2009-12-16 | Faraday Tech Corp | ESD detection circuit and related method thereof |
TW201115712A (en) * | 2009-10-23 | 2011-05-01 | Faraday Tech Corp | ESD protection circuit with EOS immunity |
Also Published As
Publication number | Publication date |
---|---|
US8817433B2 (en) | 2014-08-26 |
TW201315075A (zh) | 2013-04-01 |
US20130027820A1 (en) | 2013-01-31 |
KR20130014372A (ko) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI548173B (zh) | 靜電保護裝置以及用於保護半導體電子裝置的方法 | |
US8116047B2 (en) | Electrostatic discharge protective circuit having rise time detector and discharge sustaining circuitry | |
US7196890B2 (en) | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry | |
US7580233B2 (en) | Protecting circuits from electrostatic discharge | |
US7245468B2 (en) | Electro-static discharge (ESD) power clamp with power up detection | |
US7529070B2 (en) | Power pin to power pin electro-static discharge (ESD) clamp | |
US20100315748A1 (en) | ESD Protection using a Capacitivly-Coupled Clamp for Protecting Low-Voltage Core Transistors from High-Voltage Outputs | |
US9413166B2 (en) | Noise-tolerant active clamp with ESD protection capability in power up mode | |
CN109841607B (zh) | 具有控制钳位超时行为的电路的用于静电放电(esd)保护的电源钳位 | |
US20070053120A1 (en) | Apparatus and method for improved triggering and leakage current control of esd clamping devices | |
JP2013526079A (ja) | 集積回路のための過電圧保護回路 | |
US8570694B2 (en) | Low voltage electrostatic discharge protection | |
CN109792147B (zh) | 用于低泄漏应用的esd保护电荷泵有源钳位 | |
US20150103452A1 (en) | ESD Protection Devices and Methods | |
JP5726583B2 (ja) | Esd保護回路 | |
CN103765715A (zh) | 用于防止静电放电的电路装置 | |
US10079487B2 (en) | Clamp circuit for electrical overstress and electrostatic discharge | |
TWI449158B (zh) | 具有多重電源區域積體電路之靜電放電防護電路 | |
CN101394081A (zh) | 低电容的静电放电保护设计 | |
KR20130072089A (ko) | 반도체 집적회로 | |
KR20080100051A (ko) | 정전기 방전 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |