TWI545565B - 靜態記憶體裝置及其資料讀取方法 - Google Patents

靜態記憶體裝置及其資料讀取方法 Download PDF

Info

Publication number
TWI545565B
TWI545565B TW103125837A TW103125837A TWI545565B TW I545565 B TWI545565 B TW I545565B TW 103125837 A TW103125837 A TW 103125837A TW 103125837 A TW103125837 A TW 103125837A TW I545565 B TWI545565 B TW I545565B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
voltage
discharge
memory device
Prior art date
Application number
TW103125837A
Other languages
English (en)
Other versions
TW201603018A (zh
Inventor
陳彪
張昭勇
吳浩
李坤地
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Publication of TW201603018A publication Critical patent/TW201603018A/zh
Application granted granted Critical
Publication of TWI545565B publication Critical patent/TWI545565B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

靜態記憶體裝置及其資料讀取方法
本發明是有關於一種靜態記憶體裝置，且特別是有關於一種靜態記憶體裝置的資料讀取方法。
請參照圖1，圖1繪示習知的靜態記憶體裝置的方塊圖。靜態記憶體裝置100為靜態隨機存取記憶體裝置，包括多個記憶胞111~11M、多個虛擬記憶胞121~122以及感測放大器130。記憶胞111~11M形成記憶體陣列110，並透過位元線BL1以及BL1B與感測放大器130相耦接。另外，與虛擬記憶胞121~122耦接的虛擬位元線DBL連接至反向器INV1的輸入端，反向器INV1的輸出端則耦接至感測放大器130並提供用以啟動感測放大器130的感測放大動作的啟動信號EN。
當靜態記憶體裝置100執行資料讀取動作時，虛擬位元線DBL傳送的信號的電壓準位會對應被拉低，並透過對應被拉高的啟動信號EN來啟動感測放大器130的感測放大動作。在此同時，感測放大器130會針對位元線BL1以及BL1B上的信號的差 進行感測以及放大的動作，並藉以獲得讀出資料。
然而，當靜態記憶體裝置100發生製程參數的不匹配(process mismatch)現象時，可能產生虛擬位元線DBL傳送的信號發生變化的速度遠快於位元線BL1以及BL1B上的信號發生變化的速度的狀況，這樣一來，會發生感測放大器130被啟動時，因位元線BL1以及BL1B上的信號的差小於感測放大器的失配電壓(offset voltage)而發生無法獲得正確的讀出資料的情況。而這種情況在靜態記憶體裝置100接收具有較低電壓值的操作電壓時更為嚴重。
本發明提供一種靜態記憶體裝置及其資料讀取方法，有效降低資料讀取錯誤的發生的可能。
本發明的靜態記憶體裝置包括多數個記憶胞、多數個虛擬記憶胞、感測放大器以及放電電流調整器。多數個記憶胞排列成記憶胞陣列，記憶胞陣列耦接多數條位元線。多數個虛擬記憶胞耦接至虛擬位元線，並分別具有多數個放電端點以對虛擬位元線進行放電。感測放大器耦接位元線以及虛擬位元線，依據虛擬位元線上的信號以啟動對位元線上的信號進行感測放大動作，並藉以產生讀出資料。放電電流調整器耦接至放電端點的至少其中之一的至少一受控放電端點，並依據記憶胞所接收的操作電壓以調整至少一受控放電端點上的放電電流。
本發明的靜態記憶體裝置的資料讀取方法中，其中的靜態記憶體裝置包括多數個虛擬記憶胞，且虛擬記憶胞分別具有多數個放電端點。資料讀取方法的步驟包括：在靜態記憶體裝置進行資料讀取動作時，調整放電端點中的至少其中之一的受控放電端點上的放電電流，其中，放電端點可對虛擬位元線進行放電。並且，提供虛擬位元線上的信號以啟動感測放大器，並使感測放大器對多數條位元線上的信號進行感測放大動作，且藉以產生讀出資料。
基於上述，本發明藉由在資料讀取動作進行時，依據操作電壓來調整一個或多個的虛擬記憶胞中放電端點對虛擬位元線進行放電動作的放電電流，並藉此延遲虛擬位元線上的信號。因此，感測放大器的被啟動的時間點可以隨著操作電壓的大小而得到適應性的調整，因操作電壓過低而致使的感測放大器過早被啟動而發生資料讀取錯誤的狀態可以有效被避免，維持靜態記憶體裝置可以正常的運作。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、600‧‧‧靜態記憶體裝置
111~11M、211~21M、611~61M‧‧‧記憶胞
121、122、221~22N、621~62N‧‧‧虛擬記憶胞
130、230、630‧‧‧感測放大器
110、210、610‧‧‧記憶體陣列
240‧‧‧放電電流調整器
BL1、BL1B‧‧‧位元線
DBL‧‧‧虛擬位元線
CDT1~CDTN‧‧‧放電端點
GND‧‧‧參考接地電壓
VDD‧‧‧操作電壓
INV1~INV3‧‧‧反向器
EN‧‧‧啟動信號
DWL1~DWLN、DWL‧‧‧虛擬字線信號
301、302‧‧‧放電電流調整器
310、320‧‧‧偏壓調整器
VR1、VR2‧‧‧可變電阻
VB‧‧‧偏壓電壓
M1、MA1~MA3、MB1~MB4、MC1~MC4、MD1~MD3、ME1~ME3、MN1~MN6、MP1~MP2‧‧‧電晶體
PT、NT‧‧‧端點
410‧‧‧分壓電路
SET‧‧‧設定信號
DWLA1‧‧‧虛擬字線
S810~S820‧‧‧資料讀取方法的步驟
圖1繪示習知的靜態記憶體裝置的方塊圖。
圖2繪示本發明一實施例的靜態記憶體裝置的示意圖。
圖3A以及圖3B分別繪示本發明實施例的放電電流調整器的不同實施方式的示意圖。
圖4繪示本發明實施例的偏壓調整器的實施方式的示意圖。
圖5A~圖5D繪示的本發明實施例的分壓電路的實施方式示意圖。
圖6繪示本發明另一實施例的靜態記憶體裝置的示意圖。
圖7A以及圖7B分別繪示本發明實施例的虛擬記憶胞的實施方式的示意圖。
圖8繪示本發明一實施例的靜態記憶體裝置的資料讀取方法的流程圖。
請參照圖2，圖2繪示本發明一實施例的靜態記憶體裝置的示意圖。靜態記憶體裝置200包括記憶胞211~21M、虛擬記憶胞221~22N、感測放大器230以及放電電流調整器240。記憶胞211~21M排列成記憶胞陣列210，且記憶胞211~21M皆為靜態隨機存取記憶體的記憶胞，另外，記憶胞陣列210耦接多數條位元線BL1、BL1B。虛擬記憶胞221~22N則耦接至虛擬位元線DBL，並且，虛擬位元線DBL耦接至感測放大器230。感測放大器230另耦接至位元線BL1、BL1B，並依據虛擬位元線DBL上的信號以啟動對位元線BL1、BL1B上的信號進行感測以及放大的動作，並藉此獲得讀出資料。
在另一方面，虛擬記憶胞221~22N分別具有放電端點CDT1~CDTN。放電端點CDT1~CDTN可使虛擬位元線DBL上的信號分別透過其中虛擬記憶胞221~22N中的電路進行放電動作。其中，放電端點CDT1~CDTN中的至少一個或多個的受控放電端點(在本實施例中，受控放電端點為放電端點CDT1以及CDT2)耦接至放電電流調整器240，而放電電流調整器240可調整受控放電端點(放電端點CDT1以及CDT2)與參考接地電壓GND間所產生的放電電流。
未耦接至放電電流調整器240的放電端點(例如放電端點CDTN)則直接耦接至參考接地電壓GND。
在動作細節上，當靜態記憶體裝置200執行資料讀取動作時，虛擬記憶胞221~22N會依據分別接收的虛擬字線信號DWL1~DWLN而使虛擬位元線DBL與放電端點CDT1~CDTN間的放電動作開始進行。在此同時，放電電流調整器240開啟放電端點CDT1以及CDT2參考接地電壓GND間的放電電流的調整機制。在靜態記憶體裝置200接收具有較低電壓值的操作電壓時，放電電流調整器240所提供的放電電流的電流值會小於放電端點CDTN直接對參考接地電壓GND所進行放電的放電電流的電流值。
重點在於，靜態記憶體200是依據虛擬記憶胞221~22N以及記憶胞211~21M所接收的操作電壓VDD以及據製程參數溫度的變異，來提供與之相匹配的放電電流調整器240的放電電流。 具體來說明，當操作電壓VDD的電壓值越低時，放電電流調整器240所提供的放電電流的電流值會越小，並且，上述放電電流的電流值大小是依據記憶胞211~21M中最弱的記憶胞的放電電流來決定的。
沿續上述的說明，透過調低放電端點CDT1以及CDT2參考接地電壓GND間的放電電流的電流值，虛擬位元線DBL上的信號的電壓準位被拉低的速度就可以被降低，如此一來，依據虛擬位元線DBL上的信號以決定是否啟動的感測放大器230的被啟動的時間點就可以被延後。也就是說，感測放大器230可以被啟動在可以準確感測出與最弱記憶胞耦接的一對位元線上的信號的電壓準位的差的時間點，並準確的獲得讀出資料。
在本發明實施例中，放電電流調整器240可以針對操作電壓VDD進行分壓，並依據分壓的結果來調整放電電流的電流值。如此一來，感測放大器230被啟動的時間點可以依據操作電壓VDD的大小被適應性的調整，有效克服因操作電壓VDD的改變而可能產生的資料讀取錯誤的現象。
以下請參照圖3A以及圖3B，圖3A以及圖3B分別繪示本發明實施例的放電電流調整器的不同實施方式的示意圖。在圖3A中，放電電流調整器301包括偏壓調整器310以及可變電阻VR1。偏壓調整器310提供偏壓電壓VB並傳送偏壓電壓VB至可變電阻VR1。可變電阻VR1則依據偏壓電壓VB來調整其電阻值。在動作上，當靜態記憶體裝置未進行資料讀取動作時，偏壓電壓 VB可以等於操作電壓VDD。而相對的，當靜態記憶體裝置的資料讀取動作進行時，偏壓調整器310依據偏壓電壓調整信號BEN來啟動偏壓電壓VB的調整動作，並且，偏壓調整器310可針對操作電壓VDD進行分壓來調降偏壓電壓VB的電壓值。而相對應的，可變電阻VR1則依據被調降的偏壓電壓VB來調高其電阻值，並藉此調低放電端點CDT1與參考接地電壓GND間的放電電流值。
附帶一提的，在偏壓電壓VB等於操作電壓VDD時，可變電阻VR1所提供的電阻值幾乎等於0。
在圖3B中，放電電流調整器302包括偏壓調整器320以及可變電阻VR2。與圖3A不相同的，可變電阻VR2由電晶體M1所建構，其中，電晶體M1的第一端(例如源極)與第二端(例如汲極)串接在放電端點CDT1以及參考接地電壓GND間，電晶體M1的控制端(例如閘極)則接收偏壓電壓VB。並且，在本實施方式中，電晶體M1為N型電晶體。
請參照圖4，圖4繪示本發明實施例的偏壓調整器的實施方式的示意圖。偏壓調整器400包括分壓電路410、電晶體MA1~MA3以及反向器INV2。電晶體MA1及MA2分別作為兩個開關，其中，電晶體MA1耦接在分壓電路410的端點PT接收操作電壓VDD的路徑間，電晶體MA2則耦接在分壓電路410的端點NT接收參考接地電壓GND的路徑間。反向器INV2的輸入端接收偏壓電壓調整信號BEN，反向器INV2的輸出端則產生反向 偏壓電壓調整信號以控制電晶體MA1的導通或斷開動作。另外，電晶體MA2的導通或斷開動作可由偏壓電壓調整信號BEN來決定。
電晶體MA3為上拉電路，接收偏壓電壓調整信號BEN來決定是否被導通，並在當電晶體MA3被導通時，偏壓電壓VB被上拉至等於操作電壓VDD。
在關於偏壓調整器400的動作方面，當未有資料讀取被執行時，電晶體MA1、MA2可以被斷開以使分壓電路410不會動作。電晶體MA3則被導通，並使偏壓電壓VB被上拉至等於操作電壓VDD。相對的，當資料讀取被執行時，電晶體MA1、MA2被導通並使分壓電路410可以工作，而電晶體MA3則被斷開，此時偏壓電壓VB的電壓值因由分壓電路410來決定而被調低。
關於分壓電路的實施方式，請參照圖5A~圖5D繪示的本發明實施例的分壓電路的實施方式示意圖。在圖5A中，分壓電路410由多數個電晶體MB1~MB4所構成，其中，電晶體MB1~MB4皆連接成二極體的組態，並依順向偏壓的方向，依序串接在端點PT以及NT間。而電晶體MB1以及MB2連接的端點產生偏壓電壓VB。電晶體MB1~MB4可以皆為N型電晶體，並且，在電晶體MB1~MB4的特性都相同的條件下，偏壓電壓VB可以等於操作電壓VDD的四分之三倍。
當然，產生偏壓電壓VB的端點可以依據設計需求來變更，例如設置在電晶體MB2以及MB3連接的端點，或設置在電 晶體MB3以及MB4連接的端點。形成二極體的電晶體數量也可以任意設置，並不限於4個。例如圖5C中的實施方式，分壓電路410由三個電晶體MD1~MD3所構成。
值得注意的是，分壓電路410所產生的偏壓電壓VB是由多個電晶體的特性來決定的。當在製程參數電壓溫度(process voltage temperature,PVT)發生變異時，分壓電路410所產生的偏壓電壓VB可以得到補償而不會產生不預期的改變。另外，透過本發明實施例的作法，分壓電路410上所耗去的電流可以有效的降低，達到節能的目的。
此外，分壓電路410中，各電晶體的型態也可以是不一樣的，例如在圖5B中，電晶體MC1~MC3都是N型電晶體，而電晶體MC4則是P型電晶體。或例如在圖5D中，電晶體ME1~ME2都是N型電晶體，而電晶體ME3則是P型電晶體。
接著請參照圖6，圖6繪示本發明另一實施例的靜態記憶體裝置的示意圖。靜態記憶體裝置600包括記憶胞611~61M、虛擬記憶胞621~62N、感測放大器630、放電電流調整器640、反向器INV3以及虛擬字線信號延遲調整電路670。記憶胞611~61M形成記憶體陣列610。與圖2不相同的，靜態記憶體裝置600更透過虛擬字線信號延遲調整電路670來依據設定信號SET對虛擬字線信號DWL進行延遲動作，並分別傳送延遲後的虛擬字線信號DWL1~DWLN至虛擬記憶胞621~62N。
透過虛擬字線信號延遲調整電路670的延遲動作，虛擬 位元線DBL上的信號的拉低動作可以進一步被延遲，防止感測放大器630過早被起動。
反向器INV3用來對虛擬位元線DBL上的信號進行反向動作，而當虛擬位元線DBL上的信號被拉低時，反向器INV3所產生的輸出信號對應被拉高，並藉此啟動感測放大器630的感測放大動作。
以下請參照圖7A以及圖7B，圖7A以及圖7B分別繪示本發明實施例的虛擬記憶胞的實施方式的示意圖。值得注意的是，本發明實施例以6T(6個電晶體所形成)記憶胞作說明，但實際也可以應用於8T(8個電晶體所形成)記憶胞等結構。在圖7A中，虛擬記憶胞710包括電晶體MN1~MN4以及電晶體MP1及MP2。電晶體MN1的第一端耦接虛擬位元線DBL，電晶體MN1的控制端耦接虛擬字線DWLA1。電晶體MN2的第一端接收參考接地電壓GND，電晶體MN2的控制端耦接虛擬字線DWLA1。電晶體MP1的第一端接收操作電壓VDD，電晶體MP1的第二端耦接電晶體MN1的第二端。電晶體MP2的第一端及第二端接收操作電壓VDD並耦接至電晶體MP1的控制端。電晶體MP2的控制端耦接至電晶體MN1的第二端。電晶體MN3的第一端耦接至電晶體MP1的第二端，電晶體MN3的第二端耦接至放電端點CDT1，電晶體MN3的控制端耦接至電晶體MP1的控制端。電晶體MN4的第一端耦接至電晶體MN2的第二端，電晶體MN4的第二端耦接至放電端點CDT1，電晶體MN4的控制端耦接至電晶體 MP2的控制端。
在圖7B中，虛擬記憶胞720則包括電晶體MN5~MN6。電晶體MN5的第一端耦接至虛擬位元線DBL，電晶體MN5的控制端耦接至虛擬字線DWLA1，電晶體MN6的第一端耦接至電晶體MN5的第二端，電晶體MN6的控制端接收操作電壓VDD，電晶體MN6的第二端耦接至放電端點CDT1。
以下請參照圖8，圖8繪示本發明一實施例的靜態記憶體裝置的資料讀取方法的流程圖。其中，靜態記憶體裝置包括多數個虛擬記憶胞，且虛擬記憶胞分別具有多數個放電端點。資料讀取方法的步驟包括：在步驟S810中，在靜態記憶體裝置進行資料讀取動作時，調整放電端點中的至少其中之一的受控放電端點上的放電電流，其中，放電端點用以對虛擬位元線進行放電；並且，在步驟S820中，則提供虛擬位元線上的信號以啟動感測放大器，並使感測放大器對多數條位元線上的信號進行感測放大動作，且藉以產生讀出資料。
關於本實施例中，各步驟的相關實施細節在前述的多個實施立即實施方式都有詳細的說明，以下恕不多贅述。
綜上所述，當靜態記憶體裝置接收具有較低電壓值的操作電壓時，本發明透過調整在多個虛擬記憶胞上的分別具有的多個放電端點的至少其中一個中的放電電流，藉以達到延遲虛擬位元線上信號的變化，來使感測放大器可以在適當的時間點被啟動，而當靜態記憶體裝置接收具有較高電壓值的操作電壓時，虛擬位 元線上信號的變化不會被延遲，靜態記憶體裝置的資料讀取速度不會被減慢。並且，放電電流的調整可依據製程參數電壓溫度的變異來進行，有效防止因製程參數電壓溫度的變異而產生的資料讀取錯誤的現象。
200‧‧‧靜態記憶體裝置
210‧‧‧記憶體陣列
211~21M‧‧‧記憶胞
221~22N‧‧‧虛擬記憶胞
230‧‧‧感測放大器
240‧‧‧放電電流調整器
BL1、BL1B‧‧‧位元線
DBL‧‧‧虛擬位元線
CDT1~CDTN‧‧‧放電端點
GND‧‧‧參考接地電壓
VDD‧‧‧操作電壓
DWL1[1：N]、DWL1~DWLN‧‧‧虛擬字線信號

Claims (15)

  1. 一種靜態記憶體裝置，包括：多數個記憶胞，排列成一記憶胞陣列，該記憶胞陣列耦接多數條位元線；多數個虛擬記憶胞，耦接至一虛擬位元線，該些虛擬記憶胞分別具有多數個放電端點以對該虛擬位元線進行放電；一感測放大器，耦接該些位元線以及該虛擬位元線，依據該虛擬位元線上的信號以啟動對該些位元線上的信號進行感測放大動作，並藉以產生讀出資料；以及一放電電流調整器，耦接至該些放電端點的至少其中之一的至少一受控放電端點，並依據該些記憶胞所接收的一操作電壓以調整該至少一受控放電端點上的放電電流。
  2. 如申請專利範圍第1項所述的靜態記憶體裝置，其中未耦接至該放電電流調整器的該些放電端點耦接至一參考接地端。
  3. 如申請專利範圍第1項所述的靜態記憶體裝置，其中該放電電流調整器包括：一可變電阻，耦接在該至少一受控放電端點與一參考接地電壓間，該可變電阻的電阻值依據一偏壓電壓的變化而改變；以及一偏壓調整器，耦接該可變電阻並提供該偏壓電壓，該偏壓調整器依據一偏壓電壓調整信號以對該操作電壓進行分壓來產生該偏壓電壓。
  4. 如申請專利範圍第3項所述的靜態記憶體裝置，其中該偏 壓調整器包括一分壓電路，其中該分壓電路在該偏壓電壓調整信號指示該偏壓電壓的調整動作被啟動時，該分壓電路對該操作電壓進行分壓來產生該偏壓電壓。
  5. 如申請專利範圍第4項所述的靜態記憶體裝置，其中該偏壓調整器更包括一上拉電路，其中在該偏壓電壓調整信號指示該偏壓電壓的調整動作被關閉時，該上拉電路使該偏壓電壓被上拉至等於該操作電壓。
  6. 如申請專利範圍第5項所述的靜態記憶體裝置，其中該上拉電路為一電晶體，該電晶體具有第一端、第二端以及控制端，該電晶體的第一端接收該操作電壓，該電晶體的控制端接收該偏壓電壓調整信號，該電晶體的第二端產生該偏壓電壓。
  7. 如申請專利範圍第4項所述的靜態記憶體裝置，其中該偏壓調整器更包括：一反向器，接收該偏壓電壓調整信號以產生一反向偏壓電壓調整信號；一第一開關，串接在該分壓電路接收該操作電壓的路徑間，依據該反向偏壓電壓調整信號以導通或斷開；以及一第二開關，串接在該分壓電路耦接該參考接地電壓的路徑間，依據該偏壓電壓調整信號以導通或斷開。
  8. 如申請專利範圍第4項所述的靜態記憶體裝置，其中該分壓電路包括：多數個二極體，依順向偏壓的方向串接在該操作電壓以及該 參考接地電壓間，該些二極體間具有N個相互連接端點，該些N個相互連接端點的其中之一提供該偏壓電壓。
  9. 如申請專利範圍第3項所述的靜態記憶體裝置，其中該可變電阻包括：一電晶體，具有第一端、第二端以及控制端，該電晶體的第一端耦接至該受控放電端點，該電晶體的第二端耦接至該參考接地電壓，該電晶體的控制端接收該偏壓電壓。
  10. 如申請專利範圍第1項所述的靜態記憶體裝置，其中更包括：一虛擬字線信號延遲調整電路，接收一設定信號以延遲多數個虛擬字線信號，其中，該些虛擬字線信號分別傳送至該些虛擬記憶胞。
  11. 如申請專利範圍第1項所述的靜態記憶體裝置，其中各該虛擬記憶胞包括：一第一電晶體，具有第一端、第二端以及控制端，該第一電晶體的第一端耦接該虛擬位元線，該第一電晶體的控制端耦接一虛擬字線；一第二電晶體，具有第一端、第二端以及控制端，該第二電晶體的第一端接收一參考接地電壓，該第二電晶體的控制端耦接該虛擬字線；一第三電晶體，具有第一端、第二端以及控制端，該第三電晶體的第一端接收該操作電壓，該第三電晶體的第二端耦接該第 一電晶體的第二端；一第四電晶體，具有第一端、第二端以及控制端，該第四電晶體的第一端及第二端接收該操作電壓並耦接至該第三電晶體的控制端，該第四電晶體的控制端耦接至該第一電晶體的第二端；一第五電晶體，具有第一端、第二端以及控制端，該第五電晶體的第一端耦接至該第三電晶體的第二端，該第五電晶體的第二端耦接至各該虛擬記憶胞的放電端點，該第五電晶體的控制端耦接至該第三電晶體的控制端；以及一第六電晶體，具有第一端、第二端以及控制端，該第六電晶體的第一端耦接至該第二電晶體的第二端，該第六電晶體的第二端耦接至各該虛擬記憶胞的放電端點，該第六電晶體的控制端耦接至該第四電晶體的控制端。
  12. 如申請專利範圍第1項所述的靜態記憶體裝置，其中各該虛擬記憶胞包括：一第一電晶體，具有第一端、第二端以及控制端，該第一電晶體的第一端耦接至該虛擬位元線，該第一電晶體的控制端耦接至一虛擬字線；以及一第二電晶體，具有第一端、第二端以及控制端，該第二電晶體的第一端耦接至該第一電晶體的第二端，該第二電晶體的控制端接收該操作電壓，該第二電晶體的第二端耦接至各該虛擬記憶胞的放電端點。
  13. 一種靜態記憶體裝置的資料讀取方法，該靜態記憶體裝 置包括多數個虛擬記憶胞，且該些虛擬記憶胞分別具有多數個放電端點，該資料讀取方法包括：在該靜態記憶體裝置進行資料讀取動作時，調整該些放電端點中的至少其中之一的受控放電端點上的放電電流，其中，該些放電端點對一虛擬位元線進行放電；以及提供該虛擬位元線上的信號以啟動一感測放大器，並使該感測放大器對多數條位元線上的信號進行感測放大動作，且藉以產生讀出資料。
  14. 如申請專利範圍第13項所述的資料讀取方法，其中在該靜態記憶體裝置進行資料讀取動作時，調整該些放電端點中的至少其中之一的受控放電端點上的放電電流的步驟包括：在該靜態記憶體裝置進行資料讀取動作時，產生一偏壓電壓；以及依據偏壓電壓調整該至少一受控放電端點與一參考接地電壓間的電阻值。
  15. 如申請專利範圍第14項所述的資料讀取方法，其中該偏壓電壓依據該靜態記憶體裝置所接收的操作電壓進行分壓來獲得。
TW103125837A 2014-07-14 2014-07-29 靜態記憶體裝置及其資料讀取方法 TWI545565B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410333266.8A CN105261390B (zh) 2014-07-14 2014-07-14 静态存储器装置及其数据读取方法

Publications (2)

Publication Number Publication Date
TW201603018A TW201603018A (zh) 2016-01-16
TWI545565B true TWI545565B (zh) 2016-08-11

Family

ID=55068044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125837A TWI545565B (zh) 2014-07-14 2014-07-29 靜態記憶體裝置及其資料讀取方法

Country Status (3)

Country Link
US (1) US9240228B1 (zh)
CN (1) CN105261390B (zh)
TW (1) TWI545565B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865316B2 (en) * 2016-01-21 2018-01-09 Qualcomm Incorporated Memory with a word line assertion delayed by a bit line discharge for write operations with improved write time and reduced write power
US9685209B1 (en) * 2016-04-19 2017-06-20 Stmicroelectronics International N.V. Circuit for generating a sense amplifier enable signal with variable timing
KR20180046580A (ko) * 2016-10-28 2018-05-09 에스케이하이닉스 주식회사 전자 장치
JP6356837B1 (ja) * 2017-01-13 2018-07-11 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
US10971213B1 (en) * 2019-09-24 2021-04-06 Macronix International Co., Ltd. Data sensing device and data sensing method thereof
WO2022204916A1 (en) * 2021-03-30 2022-10-06 Yangtze Memory Technologies Co., Ltd. Memory device and operation method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324393B2 (en) * 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
FR2857149B1 (fr) * 2003-07-01 2005-12-16 St Microelectronics Sa Procede de commande des amplificateurs de lecture d'une memoire et circuit integre de memoire correspondant
CN100338346C (zh) * 2003-07-08 2007-09-19 日产自动车株式会社 内燃发动机的燃烧控制设备和燃烧控制的方法
JP5022681B2 (ja) * 2006-11-30 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 半導体記憶装置
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
US8737120B2 (en) * 2011-07-29 2014-05-27 Micron Technology, Inc. Reference voltage generators and sensing circuits

Also Published As

Publication number Publication date
US9240228B1 (en) 2016-01-19
TW201603018A (zh) 2016-01-16
CN105261390A (zh) 2016-01-20
US20160012870A1 (en) 2016-01-14
CN105261390B (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
TWI545565B (zh) 靜態記憶體裝置及其資料讀取方法
KR100738963B1 (ko) 반도체 메모리 장치
JP6084764B2 (ja) 半導体装置
US11545215B2 (en) Devices and methods for writing to a memory cell of a memory
JP2007287192A (ja) 不揮発性半導体記憶装置
KR20120045197A (ko) 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
US8547138B2 (en) Semiconductor device with buffer and replica circuits
JP2015076655A (ja) 半導体装置
US9740220B2 (en) Device having internal voltage generating circuit
US9312000B1 (en) Semiconductor apparatus
JP2007280458A (ja) 基準電圧発生回路
US10985753B2 (en) Apparatuses and methods for providing bias signals in a semiconductor device
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
US9691499B1 (en) Semiconductor memory device
JP2008263067A (ja) 半導体集積回路
JP2013004116A (ja) 半導体記憶装置
JP2012123877A (ja) 半導体記憶装置
US10373655B2 (en) Apparatuses and methods for providing bias signals according to operation modes as supply voltages vary in a semiconductor device
JP5922935B2 (ja) 不揮発性メモリ装置の読出し回路
KR20040022674A (ko) 반도체 메모리 장치 및 이 장치의 센스 증폭기
US20160164465A1 (en) Buffer circuit capable of improving amplification performance
US10921840B2 (en) Voltage generator, semiconductor apparatus and semiconductor system using the voltage generator
JP2012253485A (ja) 半導体装置
KR100914288B1 (ko) 지연회로 및 이를 이용한 반도체 메모리 장치
JP2004005403A (ja) １／２電源電圧発生回路及び半導体メモリ装置