JP2008263067A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008263067A JP2008263067A JP2007104819A JP2007104819A JP2008263067A JP 2008263067 A JP2008263067 A JP 2008263067A JP 2007104819 A JP2007104819 A JP 2007104819A JP 2007104819 A JP2007104819 A JP 2007104819A JP 2008263067 A JP2008263067 A JP 2008263067A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor integrated
- integrated circuit
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
Landscapes
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】半導体集積回路であって、複数のSRAMメモリセルを有するメモリセルアレイと、並列に接続された複数のトランジスタ回路を有する特性測定用回路と、第1の端子とを有する。前記複数のトランジスタ回路は、それぞれ、前記SRAMメモリセルの1つを構成するトランジスタのうちの1つと同様に構成された第1のトランジスタを有する。前記第1のトランジスタは、そのゲートに与えられる電圧に応じて、前記第1の端子と基準電位のノードとの間の電流を制御するように接続されている。
【選択図】図3
Description
12,22,32,42,52,68 トランジスタ回路
16,28 トランジスタ
62,64 回路ブロック
71,72 パッド
80A,…,80N メモリセルアレイ
81 SRAMメモリセル
82A,84A アクセストランジスタ
82D,84D ドライブトランジスタ
82L,84L ロードトランジスタ
100 半導体集積回路
Claims (12)
- 複数のSRAM(static random-access memory)メモリセルを有するメモリセルアレイと、
並列に接続された複数のトランジスタ回路を有する特性測定用回路と、
第1の端子とを備え、
前記複数のトランジスタ回路は、それぞれ、
前記SRAMメモリセルの1つを構成するトランジスタのうちの1つと同様に構成された第1のトランジスタを有し、
前記第1のトランジスタは、
そのゲートに与えられる電圧に応じて、前記第1の端子と基準電位のノードとの間の電流を制御するように接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1のトランジスタは、
前記SRAMメモリセルの1つを構成するアクセストランジスタ及びドライブトランジスタのいずれかと同様に構成されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1のトランジスタのゲートは、前記第1のトランジスタのドレイン及びソースのいずれかに接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
第2の端子を更に備え、
前記第1のトランジスタのゲートは、前記第2の端子に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記複数のトランジスタ回路は、それぞれ、
前記SRAMメモリセルの1つを構成するトランジスタのうちの他の1つと同様に構成され、前記第1のトランジスタと直列に接続された第2のトランジスタを更に有し、
前記第2のトランジスタは、
そのゲートに与えられる電圧に応じて、前記第1の端子と基準電位のノードとの間の電流を制御する
ことを特徴とする半導体集積回路。 - 請求項5に記載の半導体集積回路において、
前記第1及び第2のトランジスタは、
前記SRAMメモリセルの1つを構成するアクセストランジスタ及びドライブトランジスタとそれぞれ同様に構成されている
ことを特徴とする半導体集積回路。 - 請求項5に記載の半導体集積回路において、
前記第1のトランジスタのゲートは、前記第1のトランジスタのドレインに接続され、
前記第2のトランジスタのゲートは、前記第2のトランジスタのドレインに接続されている
ことを特徴とする半導体集積回路。 - 請求項5に記載の半導体集積回路において、
前記第1及び第2のトランジスタのゲートは、前記第1のトランジスタのドレインに接続されている
ことを特徴とする半導体集積回路。 - 請求項5に記載の半導体集積回路において、
前記第1及び第2のトランジスタのゲートには、前記基準電位が与えられている
ことを特徴とする半導体集積回路。 - 請求項5に記載の半導体集積回路において、
第2の端子を更に備え、
前記第1及び第2のトランジスタのゲートは、前記第2の端子に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記複数のトランジスタ回路の一部が第1の回路ブロックに属し、前記複数のトランジスタ回路の他の一部が第2の回路ブロックに属しており、前記第1の回路ブロックに属するトランジスタ回路の向きと、前記第2の回路ブロックに属するトランジスタ回路の向きとは、ほぼ90度異なっている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
それぞれ閾値電圧が異なる、トランジスタの複数の種類毎に、前記特性測定用回路を複数備え、
前記複数のSRAMメモリセルは、前記複数の種類のトランジスタによって構成されており、
前記複数の特性測定用回路は、それぞれに対応する種類のトランジスタを前記第1のトランジスタとして有する
ことを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007104819A JP5096778B2 (ja) | 2007-04-12 | 2007-04-12 | 半導体集積回路 |
US12/039,585 US7692955B2 (en) | 2007-04-12 | 2008-02-28 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007104819A JP5096778B2 (ja) | 2007-04-12 | 2007-04-12 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008263067A true JP2008263067A (ja) | 2008-10-30 |
JP5096778B2 JP5096778B2 (ja) | 2012-12-12 |
Family
ID=39853556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007104819A Expired - Fee Related JP5096778B2 (ja) | 2007-04-12 | 2007-04-12 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7692955B2 (ja) |
JP (1) | JP5096778B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8520463B2 (en) | 2009-09-04 | 2013-08-27 | Panasonic Corporation | Semiconductor integrated circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576644B2 (en) * | 2015-04-27 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit chip having two types of memory cells |
US11508735B2 (en) | 2019-08-28 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell manufacturing |
US11296080B2 (en) | 2020-06-15 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain regions of semiconductor devices and methods of forming the same |
US11468945B2 (en) * | 2020-10-15 | 2022-10-11 | Arm Limited | 3D storage architecture with tier-specific controls |
US11990511B2 (en) | 2021-08-27 | 2024-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain device and method of forming thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04298899A (ja) * | 1991-03-28 | 1992-10-22 | Nec Corp | 半導体メモリ装置 |
JPH08146095A (ja) * | 1994-11-21 | 1996-06-07 | Hitachi Ltd | 半導体装置 |
JP2000068346A (ja) * | 1998-08-25 | 2000-03-03 | Nec Corp | 集積回路装置、半導体ウェハ、回路検査方法 |
JP2000314761A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | プロセスパラメータ測定回路を有する集積回路装置 |
JP2006078289A (ja) * | 2004-09-08 | 2006-03-23 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4197632A (en) * | 1975-12-05 | 1980-04-15 | Nippon Electric Co., Ltd. | Semiconductor device |
JP3850580B2 (ja) * | 1999-03-30 | 2006-11-29 | 株式会社東芝 | 半導体装置 |
JP2003017540A (ja) * | 2001-06-29 | 2003-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US7149845B2 (en) * | 2003-12-12 | 2006-12-12 | Micron Technology, Inc. | Current mode logic scheme and circuit for matchline sense amplifier design using constant current bias cascode current mirrors |
JP5426069B2 (ja) * | 2006-08-31 | 2014-02-26 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
-
2007
- 2007-04-12 JP JP2007104819A patent/JP5096778B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-28 US US12/039,585 patent/US7692955B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04298899A (ja) * | 1991-03-28 | 1992-10-22 | Nec Corp | 半導体メモリ装置 |
JPH08146095A (ja) * | 1994-11-21 | 1996-06-07 | Hitachi Ltd | 半導体装置 |
JP2000068346A (ja) * | 1998-08-25 | 2000-03-03 | Nec Corp | 集積回路装置、半導体ウェハ、回路検査方法 |
JP2000314761A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | プロセスパラメータ測定回路を有する集積回路装置 |
JP2006078289A (ja) * | 2004-09-08 | 2006-03-23 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8520463B2 (en) | 2009-09-04 | 2013-08-27 | Panasonic Corporation | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5096778B2 (ja) | 2012-12-12 |
US7692955B2 (en) | 2010-04-06 |
US20080253171A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7643372B2 (en) | Semiconductor integrated circuit | |
TWI576838B (zh) | 半導體積體電路裝置 | |
US7362646B2 (en) | Semiconductor memory device | |
JP4768437B2 (ja) | 半導体記憶装置 | |
US7312509B2 (en) | Digital temperature sensing device using temperature depending characteristic of contact resistance | |
US7436206B2 (en) | Semiconductor integrated circuit | |
US20050213415A1 (en) | Static memory cell and SRAM device | |
JP2007193928A (ja) | 半導体記憶装置 | |
JP2008153415A (ja) | 半導体集積回路およびその製造方法 | |
US7663942B2 (en) | Semiconductor memory device having local and global bit lines | |
JP5096778B2 (ja) | 半導体集積回路 | |
US20060142988A1 (en) | Design methodology and manufacturing method for semiconductor memory | |
JP2008152855A (ja) | 半導体集積回路とその製造方法 | |
TW200411663A (en) | Static random access memory cell and memory integrated circuit using the same | |
US7123504B2 (en) | Semiconductor integrated circuit device having static random access memory mounted thereon | |
JP2010176731A (ja) | 不揮発性半導体メモリ | |
JPH05109295A (ja) | 半導体メモリ装置 | |
JP2006134477A (ja) | スタティックランダムアクセスメモリ、および擬似スタティックノイズマージンの計測方法 | |
JP2006507617A (ja) | Sramセルおよび上記sramセルに流れ込む漏れ電流の補償方法 | |
JP2007323770A (ja) | Sram | |
US8520463B2 (en) | Semiconductor integrated circuit | |
JP2007317346A (ja) | 半導体記憶装置 | |
JP2006302330A (ja) | Sramにおけるリーク電流測定方法 | |
JP4973254B2 (ja) | 評価方法および半導体装置の製造方法 | |
JP2008135169A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100202 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5096778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |