TWI543677B - Joint structure of copper joint with complex layer - Google Patents

Joint structure of copper joint with complex layer Download PDF

Info

Publication number
TWI543677B
TWI543677B TW100135449A TW100135449A TWI543677B TW I543677 B TWI543677 B TW I543677B TW 100135449 A TW100135449 A TW 100135449A TW 100135449 A TW100135449 A TW 100135449A TW I543677 B TWI543677 B TW I543677B
Authority
TW
Taiwan
Prior art keywords
spherical
joint
less
outer layer
joint portion
Prior art date
Application number
TW100135449A
Other languages
English (en)
Other versions
TW201230903A (en
Inventor
Tomohiro Uno
Takashi Yamada
Atsuo Ikeda
Original Assignee
Nippon Steel & Sumikin Mat Co
Nippon Micrometal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel & Sumikin Mat Co, Nippon Micrometal Corp filed Critical Nippon Steel & Sumikin Mat Co
Publication of TW201230903A publication Critical patent/TW201230903A/zh
Application granted granted Critical
Publication of TWI543677B publication Critical patent/TWI543677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • B23K20/005—Capillary welding
    • B23K20/007—Ball bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/4851—Morphology of the connecting portion, e.g. grain size distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/4851—Morphology of the connecting portion, e.g. grain size distribution
    • H01L2224/48511—Heat affected zone [HAZ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7625—Means for applying energy, e.g. heating means
    • H01L2224/76268—Discharge electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/781—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78268—Discharge electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

複數層銅接合線的接合構造
本發明係關於複數層銅接合線的接合構造。
目前，接合半導體元件上的電極與外部端子之間的接合線(以打線接合法連接的金屬線)，主要使用線徑10～50μm(微米)左右的細線(接合線)。接合線的接合一般係超音波併用熱壓著方式，使用泛用接合裝置、接合線通過其內部用於連接的毛細管治具。金屬線前端以電弧焊接熱量加熱熔融，由表面張力形成球形部後，在150～300℃的範圍內加熱的半導體元件的電極上，壓著接合此球形部，之後，接合線直接以超音波壓著接合在外部引線側。
近年來，半導體實際組裝的構造‧材料‧連接技術等急速多樣化，例如，實際組裝構造中，使用現行導線架的QFP(四方扁形封裝)，再加上使用基板、聚亞醯胺(polyimide)膠帶等的BGA(球式柵格陣列)、CSP(晶片級封裝)等的新形態實用化，要求更提高迴路性、接合性、量產使用性等的接合線。
接合線的素材，目前為止主要使用高純度4N系(純度>99.99mass%(質量百分比))的金。不過，由於金是昂貴的，所希望的是材料費廉價的其他種金屬的接合線。
材料費廉價、導電性優異，也為了提高球形接合性、楔形接合性等，開發以銅為素材的接合線(以下稱作「銅接合線」。)，揭示專利文件1等。不過，銅接合線中，因金屬線表面的氧化而接合度降低，樹脂封裝時容易發生金屬線表面的腐蝕等的問題。這也是銅接合線實用化在LSI(大型積體電路)用途中不能進展的原因。
有關接合線的接合對方的材質，作為被接合部的矽基板上的配線、電極，以鈍Al(鋁)或Al合金等為主流。Al合金大多使用Al-1%Si、Al-0.5%Cu、Al-1%Si-0.5%Cu等。微細配線用途的Cu(銅)配線，也常在表面使用Al合金等。又，導線架上，施加鍍金、鍍鉑等，還有在樹脂基板、膠帶等的上面，施加Cu配線，其上施加金等的貴金屬元素及其合金膜。根據如此的各種被接合部，求得提高接合線的接合性、接合部可靠性。
銅接合線具有低價、優異電氣特性等，由於比習知的金接合線優異的特徵很多，半導體實際組裝及LED實際組裝中期待作為次代的連接材料，對最新的實際組裝構造、連接狀態等進行實用化的檢討。最新的實際組裝構造中，由於即使習知的金接合線實際績效也很少，也會要求銅接合線是高水準的量產性、可靠性等。BGA(球式柵格陣列)等的實際組裝形態中，多接腳系的圖形LSI用途要求超過800接腳的金屬線連接，有必要提高千鳥配線(staggered Bonding)、窄間距連接、高速連接等的生產性、良率。
堆疊多數的半導體晶片，進行單一封裝化的堆疊晶片構造的實用化。特別是，代表性的半導體記憶體的DRAM及快閃記憶體組合的複合記憶體的需求預料在今後會更提高。此複合記憶體的實際組裝多用於堆疊晶片構造。對於用在堆疊晶片構造的接合線的要求變得嚴格。堆疊晶片用途的金屬線連接，分類為在晶片電極上施行球形接合的正接合方式、以及在晶片電極上經由球形凸塊進行楔形接合的逆接合方式。一般的正接合方式的優點係生產性高，缺點係不利於低迴路化。妥善處理堆疊晶片用途實用化的逆接合方式的優點係低迴路化較容易，缺點係增加凸塊形成製程等而降低生產性。
習知的半導體晶片的固定(附晶片)，係以膏狀物等的接合劑全面粘住晶片背面。適於最近的4段以上的晶片堆疊化的新堆疊構造，開始使用突懸(overhang)型堆疊構造，半導體晶片的端部下方不固定而成為空間。突懸型堆疊構造，由於不固定球形部接合的電極部的正下方，對接合線材料要求嚴格的性能。尤其，球形接合部的變形形狀的穩定化、接合部的共有(share)強度、對球形凸塊上方的楔形接合性等的課題，再加上要求用於薄型封裝的超低迴路化。
有關堆疊晶片間的連接，開發新的實際組裝方式，代替習知夾住間隔物用晶片的連接。代表例的FOW(金屬線上膜)方式，因為不使用間隔物，期待低成本化。晶片間以FOW樹脂固定，即使沒有間隔物也可以確保晶片間隔。FOW方式，由於以樹脂覆蓋金屬線的周圍，使用低應力、軟質的樹脂。首先進行根據金接合線的FOW方式的實用化，今後也要求銅接合線的FOW方式的實用化。
習知的單層構造的接合線(以下，稱作「單層接合線」。)，對於提高拉力強度、接合部強度、可靠性等，雖然合金化元素的添加有效，但擔心特性提高的界限。
為了順應銅接合線的多樣需求的要求，提出金屬線表面上覆蓋其他金屬的複層構造的銅接合線(以下，稱作「複層銅接合線」。)，比單層接合線更改善特性，期待提高附加價值。帶來高功能化的複層銅接合線，例如，為了防止銅表面氧化，專利文件1中，提出以金、銀、白金、鈀、鎳、鈷、鉻、鈦等的貴金屬、耐蝕性金屬覆蓋銅的接合線。又，根據球形形成性，電鍍液的惡化防止等的觀點，專利文件2中，提出以銅為主成分的芯材、形成於上述芯材上的銅以外的金屬構成的異種金屬層、以及在上述異種金屬層上形成且融點比銅高的耐氧化性金屬構成的覆蓋層構造的接合線。
銅接合線也有必要與習知的金接合線同樣地滿足半導體可靠性試驗。專利文件3中記載，銅接合線與鋁電極之間的接合部的界面近旁，形成銅以外的導電性金屬濃度高的濃化層的接合構造，藉此更提高接合可靠性等。
[先行專利文件] [專利文件]
[專利文件1]日本昭和62年第97360號專利公開公報
[專利文件2]日本第2004-6740號專利公開公報
[專利文件3]國際公開第WO2008-87922號
複層銅接合線，由於抑制表面氧化等，比習知的銅接合線更加作業性良好，一般的單層晶片連接中開始一部分實用化。今後，為了更加普及促進，上述複合記憶體用途等，在期待高市場成長的堆疊晶片連接的分野中，複層銅接合線的應用是必要的。要求可以應付堆疊晶片連接中特有的技術課題、或是嚴格要求性能等的複層銅接合線。尤其，順應用以薄型封裝的超低迴路化、球形接合中的壓著形狀穩定化及接合強度提高等很重要。
逆接合方式雖有利於低迴路化，但由於凸塊上進行楔形接合，形成凸塊的製程增加而生產性下降，擔心必需設備投資等。於是，不要凸塊形成，以生產性高的正接合方式，強烈期待實現堆疊晶片的超低迴路化。為了今後的4段以上的堆疊晶片的正接合連接量產，要求以複層銅接合線達成迴路高度在55μm(微米)以下的超低迴路化。
以複層銅接合線形成超低迴路時的課題，係降低高度的不均，穩定化作為目標的低迴路高度，使相當於球形近旁的金屬線的頸部不受到裂開(以下，稱作「頸部裂開」。)等的損傷，同時滿足不發生頸部倒塌(以下，稱作「頸部倒塌」。)等。
分類低迴路化困難的要因，有(1)55μm以下的超低迴路(2)金屬線表面的素材、組織、硬度等與芯部不同的複層銅接合線(3)迴路高度不同的堆疊晶片連接等。雖然習知的單層金接合線中也熟知迴路高度的穩定化、頸部裂開等，但習知的複層銅接合線的堆疊晶片連接，以量產水準實現低迴路化非常困難。
另一個課題係球形接合性的改善。由於堆疊晶片中晶片連接未必充分固定、接合溫度低等，產生球形接合強度下降的問題。尤其，球形接合部下面的半導體晶片係中空的突懸型堆疊構造，或是球形接合部下方的半導體晶片以FOW樹脂固定的FOW方式的堆疊構造中，由於晶片固定不充分，荷重‧超音波振動的傳達下降，而接合強度下降。還有各種堆疊構造共同的問題，因為接合裝置只從加熱台下方加熱，由於上層的半導體晶片溫度降低，具有難以升高接合強度的問題。習知的複層銅接合線中，由於形成球形時外層與芯材熔融、混合再合金化，擔心球形接合部變形、接合強度等不穩定。
如上述，為了推進今後的複層銅接合線實用化，用以適應複合記體、快閃記憶體等使用的堆疊晶片連接的接合構造，改善是必要的。於是，本發明中，解決上述的複層銅接合線實用化中的習知技術問題，實現低迴路化的同時，改善球形接合性，並以提供工業生產性優異的複層銅接合線的接合構造及複層銅接合線為目的。
根據本發明的申請專利範圍第1項的發明，複層銅接合線的前端形成的球形部連接至被接合部的球形接合部的接合構造，上述複層銅接合線，具有以銅為主成分的芯材、上述芯材上從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少選一種貴金屬作為主成分的外層，上述貴金屬濃度高的第1濃化部，在上述球形接合部的表面區域之中，也形成於位於與上述複層銅接合線的邊界的球形根部區。
根據本發明的申請專利範圍第2項的發明，上述第1濃化部中的上述貴金屬的總計濃度在0.05mol(莫耳)%以上6mol%以下。
根據本發明的申請專利範圍第3項的發明，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，上述球形根部區中形成的上述第1濃化部的厚度在線徑的1%以上50%以下的範圍。
根據本發明的申請專利範圍第4項的發明，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，相對於上述球形接合部的剖面積，在上述球形根部區形成的上述第1濃化部總計面積所佔的比例為2%以上30%以下的範圍。
根據本發明的申請專利範圍第5項的發明，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，上述球形接合部內部中，形成上述貴金屬濃度高的第2濃化部1處以上。
根據本發明的申請專利範圍第6項的發明，上述球形接合部與上述被接合部的接合界面中，形成上述貴金屬濃度高的第3濃化部。
根據本發明的申請專利範圍第7項的發明，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，上述球形接合部的表面區域中，只有上述第1濃化部。
根據本發明的申請專利範圍第8項的發明，包含上述的貴金屬Pd、以及Au與Ag之中至少1種，合計2種以上，在上述第1濃化部中，相對於Pd的濃度，Au、Ag的總計濃度比率在0.01以上0.4以下的範圍。
根據本發明的申請專利範圍第9項的發明，垂直於上述接合界面的上述球形接合部的剖面中，相對於上述球形接合部的剖面積，上述第1濃化部與上述第2濃化部的總計面積所佔的比例為5%以上70%以下的範圍。
根據本發明的申請專利範圍第10項的發明，上述複層銅接合線的外層厚度在0.01μm以上0.4μm以下的範圍。
根據本發明的申請專利範圍第11項的發明，上述複層銅接合線的外層與芯材之間，具有上述貴金屬的至少一種與銅的濃度斜度的擴散層，上述擴散層的厚度在0.003μm以上0.15μm以下。
根據本發明的申請專利範圍第12項的發明，上述複層銅接合線的外層的主成分為Pd，上述外層與上述芯材的界面中具有Au與Ag中的至少1種以上的濃化層。
根據本發明的申請專利範圍第13項的發明，上述複層銅接合線的外層的主成分為Pd，上述外層的表面具有Au、Ag中的至少1種以上的濃化層。
根據本發明的複層銅接合線的球形接合部的接合構造，材料費廉價，低迴路化、球形接合性優異，也可以應用於積層晶片連接的量產。
本發明者們，經由Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少一種貴金屬的高濃度濃化部形成於位於銅接合線與球形接合部的邊界的球形根部區，確認可以改善銅接合線的堆疊晶片連接中的使用性能。對於此使用性能的改善，適當化上述濃化部的分佈、厚度、濃度、上述貴金屬的成分等是有效的。又，連接前的上述球形中的濃化部分佈、相對濃度比等，也對接合作業性的改善有效。還有，經由適當化複層銅接合線的外層構造、厚度、濃度等，可以改善總合特性，順應多樣的封裝形態。以下，詳細說明適合本發明的實施形態。
第1圖係堆疊晶片連接構成的一範例，突懸型堆疊構造的模式圖。突懸型堆疊構造的實際組裝步驟包括：(1)以複層銅接合線1連接最下層的半導體晶片4的電極膜8與基板5的步驟；(2)經由間隔物6，安裝第2層的半導體晶片4的步驟；以及(3)以複層銅接合線1連接第2層晶片上的電極膜8與基板5的步驟；同樣地，第3層以後重複(2)半導體晶片安裝、以及(3)接合線連接。在此，間隔物與半導體晶片的黏接，大多使用膠帶狀的黏接材。降低從各半導體晶片表面到複層銅接合線1的迴路為止的高度(以下，稱作「迴路高度」。)H的低迴路化，對於薄型化實際組裝堆疊晶片的封裝全體有效。
在複層銅接合線的前端形成的球形部連接至被接合部的球形接合部的接合構造，上述複層銅接合線具有以銅為主成分的芯材、以及上述芯材上從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少選一種貴金屬作為主成分的外層，上述貴金屬濃度高的濃化部，在上述球形接合部的表面區域之中，最好也形成位於與上述複層銅接合線的邊界的球形根部區的接合構造。由於具有上述接合構造，堆疊晶片連接的超低迴路化或球形接合性可以同時改善。所謂濃化部，係上述貴金屬的濃度比球形接合部的內部未濃化區相對高的區域，其濃度比率在1.5倍以上的區域。所謂主成分，係構成主成分的金屬元素(此時為銅)的濃度比例，相對於複層銅接合線全體內所含的金屬元素的總計濃度，在50%以上。所謂球形根部區，係位於複層銅接合線與球形接合部的邊界的球形接合部的一部分。又，所謂堆疊晶片，係半導體晶片在2層以上，堆疊化之物。所謂超低迴路化，係以正接合方式形成迴路的迴路高度H在55μm以下。所謂球形接合性，係球形部接合至作為被接合部的電極膜時的接合強度特性、以及球形部的形狀特性的總稱。
第2圖係顯示本實施例的球形接合部立體圖。複層銅接合線1的前端，以電弧放電形成球形接合部。球形部，施加以荷重‧超音波振動，接合至半導體晶片4上的電極膜8。Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少一種貴金屬的第1濃化部10，在上述球形接合部的表面區域之中，也形成於位於與上述複層銅接合線1的邊界的球形根部區9。此根部區9也稱作頸部。
第1濃化部10，遍佈頸部全周而形成。第3圖係顯示第2圖中X-X方向的球形接合部的剖面圖。複層銅接合線1具有以銅為主成分的芯材21、以及上述芯材21上從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少選一種貴金屬作為主成分的外層22。在球形接合部的球形根部區9，從球形表面到球形內部，形成具有厚度d的第1濃化部10。第1濃化部10的厚度d的適當範圍在之後敘述。第1濃化部10，最好在任意剖面中，顯示大致相同的剖面構造。又，球形根部區9，以球形接合部的剖面說明時，相當於比球形接合部高度BH的1/2更接近複層銅接合線1的區域。又，在此所謂的剖面，係包含金屬線中心軸，垂直接合界面的剖面。
第1濃化部10的第1效果，在堆疊構造的晶片各段形成不同的迴路時，係相反的特性。可以同時滿足超低迴路中的迴路高度穩定化、以及頸部裂開的抑制。例如，從複層銅接合線接合的樹脂基板到半導體晶片表面的段差為200、350、500μm等大不同的迴路形成中，任一段差都抑制頸部裂開的發生的同時，藉由抑制超低迴路中的高度不均，可以實現55μm以下的超低迴路化。如此的作用，複層銅接合線的頸部中的特異性也參與。以球形部形成時的熱影響，頸部進行再結晶。附帶說一下，外層與芯材的硬度、組織等不同的複層銅接合線中，由於比金屬線本體更強調進行再結晶的頸部中伸展、加工歪斜等的不均一性，比起習知的單層接合線，有頸部裂開發生頻率增加的問題。相對於此，本實施例的複層銅接合線，由於在球形根部區形成第1濃化部10，可以更有效抑制複層銅接合線在超低迴路形成中的頸部裂開。
第1濃化部10的第2效果，係堆疊晶片中的球形接合強度提高。為了確保接合強度，也具有可以儘量壓低荷重‧超音波振動的優點。第1濃化部10。藉由以第1濃化部10的形成壓低荷重‧超音波振動，突懸(overhang)型堆疊構造中的球形接合時不會使半導體晶片遭受破壞、龜裂等的損傷，可以提高球形接合強度。
有關第1濃化部10的形成超低迴路化、堆疊晶片的球形接合強度等的加強改善結構，抑制頸部裂開的傳播、提高毛細管內插入的球形部的抓持性，被認為是有效的作用。即，由於超低迴路化，即使施加於頸部的加重變大，因為抑制頸部裂開的發生，可以維持低迴路高度。又，由於超低迴路施加於球形接合部的加重即使變大，因為球形接合強度提高，實現超低迴路化。複層銅接合線表面的外層與銅球部的強度、延展性、組織等大為不同，助長頸部裂開的傳播。相對於此，銅中含有上述貴金屬的第1濃化部10，達成外層與銅球部間的強度、延展性、組織的中間作用，期待抑制頸部裂開的進展。又，藉由提高第1濃化部10與毛細管內壁間的抓持性及密合性，晶片固定不穩定的堆疊晶片中，球形接合的球形保持穩定化，預計荷重.超音波振動等的傳達效率提高。
球形接合部與電極膜的接合界面垂直的上述球形接合部的剖面中，相對於球形接合部的剖面積，第1濃化部10的總計面積所佔的比例最好在2%以上30%以下的範圍。由於上述比例在上述範圍的2%以上30%以下，對於抑制與球形接合部的邊界近旁的金屬線根部開始倒塌的根部倒塌(以下，稱作「根部傾斜」。)有效，藉此，可以擴大形成超低迴路裝置的條件範圍，結果可以提高生產性。此根部傾斜係複層銅接合線的超低迴路化特徵的不良，金屬線根部的局部往第2接合方向變形的現象，線徑20μm以下的細線中變得顯著。由於第1濃化部10在金屬線根部的穩定性提高，即使外力對複層銅接合線作用，抑制金屬線倒塌的效果也提高。相對於球形接合部的剖面積，第1濃化部10的總計面積所佔的比例最好在2%以上30%以下的範圍的理由，例如上述比例未滿2%的話，上述效果小，超過30%時，球形的異形變形增加，維持真圓變得困難。最好是4%以上25%以下的範圍，如此一來，即使更嚴格的條件的線徑18%以下的極細線，也得到提高抑制根部傾斜的效果。
不只是堆疊晶片構造，即使是除此以外的實際組裝構造，也由於形成上述第1濃化部10，抑制頸部裂開或根部傾斜，可以以量產實現超低迴路。例如，即使QFP(四方扁形封裝)、BGA(球式柵格陣列)、QFN(四方扁形無引腳封裝)等的單層晶片構造的封裝中，也確認第1濃化部10對超低迴路化有效。比起堆疊晶片，以單晶片構造，也確認得到更高效果，例如，金屬線長(間距)為3.5mm以上的長間距下，對於穩定低迴路化，第1濃化部10的形成是有效的。這與單晶片構造的長間距由於晶片段差低，迴路形狀往上方彎曲的傾向變強，過份低迴路化時，頸部裂開的發生頻率上升有關。在此情況下，相對於球形接合部的剖面積，藉由第1濃化部10所佔的比例在4%以上25%以下，可以同時抑制頸部裂開與根部傾斜。例如，線徑18μm、間距4mm(毫米)、晶片高度150μm、迴路高度55μm的單晶片構造中也由於形成上述比例在4%以上25%以下的第1濃化部10，根據實驗確認可以同時抑制頸部裂開與根部傾斜。
所謂第1濃化部10，係上述貴金屬的濃度比球形接合部內部的未濃化域濃度相對高的區域，上述貴金屬的總計濃度最好在0.05mol%以上6mol%以下的範圍。由於第1濃化部10的濃度在0.05mol%以上6mol%以下，上述抓持性提高，且突懸型堆疊構造中可以提高球形接合強度。在此，上述貴金屬總計濃度在0.05mol%以上6mol%以下的範圍的理由，例如上述濃度未滿0.05mol%的話，同時改善低迴路化與球形接合強度的效果小，超過6mol%時，球形部硬化，遭受晶片損傷。更理想的是，上述濃度在0.2mol%以上4mol%以下的範圍的話，即使150℃以下的低溫下也可以增加突懸型堆疊構造中的共有(share)強度。又更理想的是，0.5mol%以上3mol%以下的範圍的話，上述的150℃以下的低溫下的共有(share)強度增加效果效果可以更提高。
除了球形根部區中的第1濃化部10，再加上相當於球形根部區以外的部位的球形連接部的側面中，最好同時包含上述貴金屬未濃化的表面(以下，稱作「未濃化表面」。)。所謂未濃化表面，係具有與球形內部同等組成的純銅或銅合金。由於球形根部區濃化部的第1濃化部10與未濃化表面同時存在，低溫下的球形接合強度上升，更得到鋁濺射(splash)不良降低的高效果。在此，第1濃化部10的主要任務係提高毛細管內球形部的抓持性，未濃化表面的主要任務係促進球形壓縮變形及接合界面中的Cu及Al相互擴散。相對於球形接合部表面的面積，未濃化部表面的面積所佔的比例為10%以上70%以下的範圍的話，對於降低鋁濺射不良降低，有效地起作用。
由於堆疊晶片中的上層的半導體晶片以加熱台降低溫度，低溫下的球形接合強度可上升的話，有利於提高生產性。所謂鋁濺射，係銅球部接合至鋁電極膜之際，由於球形變形及荷重‧超音波振動，軟質的鋁電極膜的一部分排出至球形部接合部外圍的現象，當接觸鄰接的焊墊、球形部接合部時，引起電氣短路的不良。藉由抑制銅球接合中頻繁成為問題的鋁濺射不良，擴大接合條件的適當範圍，可以有助於提高實際組裝良率。第1濃化部10與未濃化表面同時形成，球形接合強度上升時，改善鋁濺射不良的降低，大有助於提高堆疊晶片的生產性及良率。
球形接合部與電極膜的接合界面垂直的球形接合部的剖面中，上述球形根部區中形成的第1濃化部10的厚度d最好在線徑的1%以上50%以下的範圍。藉此，新的堆疊晶片構造的FOW方式下的球形接合形狀得到真圓化的效果。第4圖係堆疊晶片連接構成的一範例，FOW型堆疊構造的模式圖。此FOW方式，不使用間隔物，晶片間以FOW樹脂7固定，有利於低成本、省製程。製程以複層銅接合線1連接半導體晶片4上的電極膜8與基板5之後，半導體晶片4上裝載FOW樹脂7，其次FOW樹脂7上安裝上層的半導體晶片4，加熱的同時，固定‧接合。首先，進行金接合線的FOW實際組裝的實用化，今後切盼銅接合線也適用FOW實際組裝。習知技術中，球形接合時由於低彈性的FOW樹脂移動，球形接合形狀成為楕圓等，球形接合形狀不穩定是問題。
第1濃化部10的厚度d相對於線徑的比率在1%以上50%以下的範圍的理由如下。上述比率在1%以上的話，即使不穩定的FOW樹脂上，球形部的抓持性提高，對球形接合形狀的真圓化有效。另一方面，上述比率超過50%的話，由於球形部的毛細管內部的插入量降低，抓持性下降，增加球形部的花瓣變形。根據如此的第1濃化部10厚度的改善效果，在FOW方式的堆疊晶片中係顯著的，但不限於此，通常的堆疊晶片、窄間距連接的單層晶片等之中也確認同樣的效果。在此，以相對於線徑的比率整理第1濃化部10的厚度，線徑、球徑等不同的多種封裝製品中，對於容易綜合改善，係有效方法。上述厚度的比率最好在3%以上45%以下，藉此，第3段的FOW型堆疊晶片中可以得到穩定球形接合形狀的高效果。
一般，由於半導體晶片的大型化，荷重‧超音波振動產生的FOW樹脂的變形量增加，擔心球形接合形狀不穩定，但藉由上述比率在5%以上35%以下的範圍，即使大型晶片也得到球形接合形狀直圓化的高效果。
除了接合構造除了球形根部區中的第1濃化部10，最好再加上球形接合部的內部也在1處以上形成濃化部。球形接合部的內部濃化部稱作第2濃化部11。藉由形成第2濃化部11，對於球形接合界面的中央不充分的金屬連接或金屬間化合物的未成長產生的中心未接合不良(以下，稱作「中心脫落不良」。)，提高防止效果。第5圖中，例示球形接合部3的內部中形成的第2濃化部11的一範例。第2濃化部11垂直於接合界面的任意剖面中，可以具有同樣的形狀，不是也可以。又，第2濃化部11的形狀、數量並非限於圖中所示的形狀、數量。藉由形成第2濃化部11抑制中心脫落不良，堆疊晶片中得到高的改善效果，最好是在突懸型堆疊構造或FOW型堆疊構造中期待更顯著的改善效果。抑制中心脫落不良的優點，係抑制接合製程中剝離等的初期接合不良，更可以提高高溫加熱、高溫高溼加熱等的長期可靠性。第2濃化部11，適度提高球形部的接地或初期變形中的變形抵抗，或是，藉由分散球形內部中的荷重‧超音波振動的傳播，對於在球形接合界面中央的金屬接合及金屬間化合物的成長，認為有促進作用。第2濃化部11中，最好上述貴金屬總計濃度在0.05mol%以上5mol%以下的範圍。上述濃度未滿0.05mol%的話，對於堆疊晶片的中心脫落不良，抑制效果小，超過5mol%時，擔心球形部硬化而晶片遭受損傷。又，相對於球形接合部的剖面積，上述第2濃化部11的總計面積所佔的比例最好為3%以上50%以下的範圍。上述比例未滿3%的話，改善效果小，超過50%時，球形變形抵抗變大，接合時遭受晶片損傷成為問題。
有關上述第1濃化部10、第2濃化部11等的濃化部，未濃化區域根據顏色、濃度等可以輕易識別。例如，藉由根據球形接合剖面的光學顯微鏡的色判斷、或根據EPMA(Electron Probe Micro Analyzer；電子探針微量分析法)、EDX(Energy Dispersive X-ray spectrometry；能量分散型X光分析法)等的面分析的映射，可以識別濃化部與未濃化區。求出上述的濃化部面積之際，利用光學顯微鏡的色判斷也是簡便的。
球形接合部與電極膜的接合界面垂直的上述球形接合部剖面中，相對於上述球形接合部的剖面積，第1濃化部10與第2濃化部11的總計面積所佔的比例最好是5%以上70%以下的範圍。第1濃化部10與第2濃化部11的總計面積比例是上述範圍的話，有利於上述堆疊晶片連接的超低迴路化、球形接合性的改善，再加上小球形接合部的壓著球形高度的穩定化。所謂小球形，係相當於相對於線徑的初期球形部的直徑為1.2～1.7倍的範圍。球形高度的穩定化，對於降低接合強度、接合尺寸等的不均，成為有效的管理指標。相對於上述球形接合部的剖面積，第1濃化部10與第2濃化部11的總計面積所佔的比例在5%以上70%以下的範圍的理由，例如上述比例未滿5%的話，改善效果小，超過70%時，接合時遭受損傷，成為問題。最好是在10%以上65%以下的範圍，如此一來，即使BGA、CSP等的單層晶片構造，也有利於同樣的球形高度的穩定化。更想理的是，在15%以上60%以下的範圍的話，可以更提高FOW型堆疊構造中的壓著球形高度的穩定化。
接合構造，除了球形根部區中的第1濃化部10，球形接合部與電極膜的接合界面最好形成濃化部。球形接合部與電極膜的接合界面的濃化部稱作第3濃化部12。第6圖例示球形接合部3與電極膜8的接合界面中形成第3濃化部12。第3濃化部12最好遍佈接合界面全面形成。經由形成第3濃化部12，得到提高接合部的長期可靠性的效果。170℃以上的高溫加熱、或是稱作PCT測試(壓力鍋測試)及HAST測試(高加速溫度和溼度壓力測試)等的高溼加熱的加速測試中，可以提高接合可靠性。第3濃化部12與第1濃化部10同時形成，比單獨形成第3濃化部12，更提高改善接合可靠性的效果。認為是藉由形成第1濃化部10，初期的接合界面中的擴散變得比較容易，促進均一的金屬間化合物成長。
第3濃化部12的厚度，最好在0.03μm以上6μm以下的範圍。厚度在0.03μm以上的話，上述170℃以上的高溫加熱中得到提高接合可靠性的高效果，超過6μm的話，堆疊晶片的球形接合時，擔心電極下遭受微小裂開等的損傷。第3濃化部12的厚度最好在0.2μm以上4μm以下的範圍，如此一來，130℃-85%RH(相對溼度)中的高溼加熱下的球形接合部壽命可以更延長。又，第3濃化部12中貴金屬總計最高濃度最好在0.1mol%以上6mol%以下的範圍。這是因為未滿0.1mol%的話，上述接合可靠性的改善效果小，超過6mol%時，突懸型堆疊構造由於球形部的著地衝擊，產生晶片損傷，成為問題。
球形接合部的表面區域中，有時只具有第1濃化部10是有利的。即，由於球形接合部的表面區域的濃化部只有第1濃化部10，得到抑制堆疊晶片中剝落(lift off)不良的效果。所謂剝落，係量產製程的連續接合動作中，球形接合部與電極膜之間的接合界面產生剝離的不良現象。接合強度即使平均性地高，在量產製程中發生剝落不良也被視為問題。特別是，突懸型堆疊構造或FOW型堆疊構造中，球形接合部的表面區域的濃化部只有第1濃化部10是有效的。這些堆疊構造中，由於半導體晶片充分固定，常設定荷重‧超音波振動較低，荷重及淨化(scrub)動作(低頻振動)稍強。如此的接合條件，係與通常的單層晶片中的接合條件不同的選定。此接合條件中，電極表面的氧化膜、污染層較厚的情況等，連續接合在數十毫秒的短時間內得到在接合界面的密合性是困難的。相對於此，由於球形接合部的表面區域的濃化部只在第1濃化部10，促進氧化膜、污染層的破壞等，球形接合部與電極膜的界面得到均一的密合性，可以抑制剝落不良。主因被認為是與電極膜接觸的球形表面上無第3濃化部12，即銅露出球形表面，破壞氧化膜、污染層，得到良好的金屬接合，更促進銅與電極成分之間的相互擴散。
濃化部中濃化的上述貴金屬最好從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中的至少一種。即，Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)中的一種以上與銅為主成分的合金形成的上述第1濃化部10可以比較容易形成，而且，得到滿足堆疊晶片中的超低迴路化、球形接合強度提高等的高效果。又，形成第2濃化部11、第3濃化部12的接合條件很廣，確認也得到各種作用效果的抑制中心脫落不良、提高接合可靠性的高效果。為了在量產中穩定實現如此的改善效果，貴金屬元素群中也確認Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)的濃化部有效。由於上述貴金屬最好是Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)中的一種以上，上述根部傾斜不良在超低迴路中的發生得到顯著的抑制效果。更理想的是，由於主成分係Pd，促進形成上述第1濃化部10的球形接合部的真圓化，得到更高的效果。
除了球形根部區中的第1濃化部10，再加上述複層銅接合線的外層厚度在0.01μm以上0.4μm以下的範圍，對於使頸部斷裂的初次拉力(first pull)強度增加有效。所謂初次拉力(first pull)強度，如後述，係球形接合部近旁的金屬線附上鉤，測量斷裂強度之際的強度。即，上述複層銅接合線具有以銅為主成分的芯材、以及上述芯材上從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少選一種貴金屬作為主成分的外層，上述外層的厚度最好在0.01μm以上0.4μm以下的範圍。頸部由於球形形成時的熱影響進行再結晶，強度比金屬線本體還下降，成為問題。於是，由於複層銅接合線的外層厚度在0.01μm以上0.4μm以下的範圍，特別在堆疊晶片中的穩定低迴路化與初次拉力(first pull)強度上升的相反特性可以同時成立。在此，外層厚度未滿0.01μm的話，堆疊晶片中的初次拉力(first pull)強度上升效果小。外層的厚度超過0.4μm的話，低迴路化與初次拉力(first pull)強度上升難以同時成立，例如，外層厚度50μm以下的超低迴路的話，確認初次拉力不均變大。
接合構造，除了球形根部區中的第1濃化部10，再加上述複層銅接合線的外層與芯材之間，具有上述貴金屬的至少一種與銅的濃度斜度擴散層，由於上述擴散層的厚度在0.003μm以上0.15μm以下，單層晶片構造的高迴路連接中得到改善傾斜性的效果。即，上述複層銅接合線具有以銅為主成分的芯材、以及上述芯材上從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少選一種貴金屬作為主成分的外層，外層與芯材之間具有上述貴金屬的至少一種與銅的濃度斜度擴散層，擴散層的厚度最好在0.003μm以上0.15μm以下的範圍。高迴路連接的斜度係球形接合部的直立部(熱影響部)倒塌的現象，與鄰接的金屬線接觸時，由於電氣短路產生不良。此高迴路連接的傾斜，與上述的根部傾斜在金屬線的變形方向、變形長度等不同，可以容易區別。根部傾斜，係金屬線根部的局部(20～50μm)往第2接合方向變形的現象。相對於此，高迴路連接的傾斜係往第2接合方向垂直方向的鄰接的複層銅的方向變形。特徵為變形長度係長範圍，一般為超過100μm的範圍的變形。又，高迴路連接的傾斜在單層晶片中成為問題，根部傾斜在堆疊晶片中成為問題。由於第1濃化部10，再加上外層與芯材之間形成具有濃度斜度的擴散層，迴路控制之際對施加於金屬線的複雜外力起了緩和作用，可以減輕傾斜。上述擴散層的厚度在0.003μm以上0.15μm以下的理由，例如未滿0.003μm的話，傾斜改善效果小，超過0.15μm時，低迴路控制變得不穩定。
包含上述貴金屬Pd、以及Au與Ag之中至少1種，合計2種以上，在上述第1濃化部中，相對於Pd的濃度，Au、Ag的總計濃度比率最好在0.01以上0.4以下的範圍。由於含有Pd、以及Au與Ag之中至少1種，合計2種以上的合金構成的第1濃化部10，可以同時改善球形接合部的真圓化以及楔形接合形狀的穩定化。由於第1濃化部10包含Pd，得到促進球形接合部的真圓化的高效果。另一方面，如果單獨Pd的話，球形接合時，由於微小的Pd粉未、或毛細管前端與第1濃化部10燒附等，因為毛細管前端磨損，擔心毛細管的使用壽命變短。相對於此，由於第1濃化部10含有Pd、以及Au與Ag之中至少1種，一面維持真圓化，一面可以長期化毛細管的使用壽命。相對於Pd的濃度，Au、Ag的總計濃度比率在0.01以上0.4以下的範圍的理由，例如未滿0.01的話，上述效果小，超過0.4時，發生球形接合部的花瓣變形等不良。求得在此的濃度比率的方法，係測量第1濃化部10中3處以上的位置的隨機濃度，最好使用各位置中的濃度比率平均值。
用以形成上述的貴金屬Pd、以及Au與Ag之中至少1種，合計2種以上構成的合金的第1濃化部10的複層銅接合線，外層的主成分為Pd，上述外層表面具有Au與Ag之中1種以上的濃化層的複層銅接合線，或是外層的主成分為Pd，上述外層與芯材的界面中具有Au與Ag之中1種以上的濃化層的複層銅接合線，最好是其中之一。即，Au與Ag之中1種以上的濃化層形成場所在外層表面或外層與芯材的界面，哪邊都可以形成上述合金的第1濃化部10，藉此，得到降低毛細管前端磨損的效果。兩者最好都是，在Au與Ag之中1種以上的濃化層中，相對於Pd濃度的Au、Ag的總計濃度比率在0.01以上0.4以下的範圍。因為，上述度濃度比率未滿0.01的話，由於降低毛細管前端磨損的效果小，又，上述度濃度比率超過0.4的話，合金化產生的硬化變得明顯，由於毛細管內部的損秏，工作壽命變短，成為問題。又更理想的是，藉由外層的主成分為Pd，上述外層表面具有Au與Ag之中1種以上的濃化層的複層銅接合線的連接構造，得到降低毛細管前端磨損的更高效果。認為是因為外層表面上形成的Au與Ag之中1種以上的濃化層，在迴路形成時，金屬線本身與毛細管內壁之間的摩擦抵抗降低。
又，本發明者們，經由不同的複層銅接合線構成，確認得到分別不同的改善效果。外層的主成分為Pd，上述外層表面具有Au與Ag之中1種以上的濃化層的複層銅接合線的連接構造，藉由降低金屬線表面露出Pd，得到更提高毛細管的使用壽命的高效果。特別是，甚至以表面影響變大的直徑17μm以下的極細線連接時，也確認過毛細管壽命提高30%以上的情況。另一方面，外層的主成分為Pd，上述外層與芯材的界面中具有Au與Ag之中1種以上的濃化層的複層銅接合線的接合構造，確認接合製程後的搬送時耐振動性的提高效果。
為了助長第1濃化部10、第2濃化部11以及第3濃化部12的形成，接合前的初期球形部(Free Air Ball；自由氣球，以下稱作「FAB」。)中，最好先形成好各濃化部。例如形成FAB時，可以輕易地形成濃化部，經過球形部的變形過程或接合後的加熱過程，FAB內的濃化部即使形狀‧尺寸稍微變化，也經常維持濃化部的分佈、濃度等。
第7～10圖中顯示FAB剖面觀察中的濃化部分佈的代表例。第7圖中，與複層銅接合線間的邊界近旁的球形根部區中形成末端濃化部13。上述末端濃化部13相當於接合後的第1濃化部10。末端濃化部13遍佈頸部全周形成，最好在垂直接合界面的任意剖面中，顯示大致相同的剖面構造。
第8圖中，除了上述第1濃化部10，再加上球形內部形成濃化部14。上述內部濃化部14相當於接合後的第2濃化部11。內部濃化部14，在垂直接合界面的任意剖面中，可以具有同樣的形狀，不是也可以。又，上述內部濃化部14的形狀、數量並非限於圖中所示的形狀、數量。
第9及10圖中，除了上述末端濃化部13，再加上球形部的表面近旁，形成表面濃化部15。上述表面濃化部15相當於接合後的第3濃化部12。第9圖係形成表面濃化部15直到球形前端近旁的球形外圍的情況。第10圖係球形外圍的濃化層較厚，球形前端也形成表面濃化部15的情況。表面濃化部15，最好在垂直接合界面的任意剖面中，顯示大致相同的剖面構造。接合界面的第3濃化部12，也經由接合後的加熱，球形內固溶的元素擴散，促進濃化而形成。例如，第9圖所示的球形前端即使未觀察到表面濃化部15，經由接合後球形內固溶的元素擴散，確認也可以形成第3濃化部12。
關於本實施形態的連接構造，最好是這些FAB內形成濃化部的球形部所接合的接合構造。例如，接合構造，在連接前的球形部(FAB)中，即使表面區域中，與複層銅接合線的邊界旁的球形根部區，最好也由銅以外的貴金屬的濃化部形成的球形部連接。更理想的是，上述接合構造，除了球形根部區的濃化部，再加上球形部(FAB)的內部，最好以濃化部形成的球形部連接。又更理想的是，接合構造，除了球形根部區的濃化部，再加上球形部(FAB)的表面，最好以濃化部形成的球形部連接。
上述球形接合部的表面區域中，也在球形根部區只形成貴金屬的第1濃化部10的話，經由基本上通常的打線接合條件合理化，也可以某程度地穩定形成。不過，高速接合的量產製程中，為了穩定形成第1濃化部10，最好控制球形形成的製程要素與金屬線材料要素的2要素中的單方或雙方。製程要素中，金屬線前端近旁的遮罩氣體(shield gas)噴吹及電弧放電等的球形形成條件等的適當化是有效的，而金屬線材料要素中，複層銅接合線的構造適當化是有效的。
用以形成第1濃化部10的理想球形形成條件，係從電極焊炬(torch)的後方往金屬線前端噴吹遮罩氣體，在金屬線前端近旁沿著複層銅接合線往上下兩方向形成遮罩氣流。分別的作用，係例如電弧放電區域優先遮罩的作用，或是引導往金屬線的上下方向電弧放電，球形部從熔融狀態到凝固時急冷球形部的作用等。藉由提高這些作用，可以促進第1濃化部10的形成。形成如此的遮罩氣流的簡便方法的一範例，遮罩導管方式，在第11圖中顯示。電極焊炬51以遮罩導管52覆蓋，通過複層銅接合線1的毛細管在遮罩導管52中貫通通過上下方向的上下貫通穴53，此遮罩導管52的內部形成遮罩氣流54的方法有效。根據此方法，容易同時滿足從引起放電的電極焊炬51的後方流過遮罩氣流，及形成沿著複層銅接合線1往上下方向的遮罩氣流兩者。遮罩氣體的方法，以第11圖所示的遮罩導管方式為一範例來說明，但不限於此，也可以思考以控制氣流的其他方法形成第1濃化部10的方法。
用以穩定形成第1濃化部10的遮罩氣體，最好是在純氮氣體或氮內含有4～6%範圍的氫的還原性氣體，流速在0.3～1.0ml/min(毫升/分)的範圍，相對於遮罩導管方式的上下貫通穴尺寸的毛細管直徑的比例最好在1.2～3.0倍的範圍。更理想的是，流速在0.4～0.8ml/min(毫升/分)的範圍，或是，上下貫通穴的尺寸在1.4～2.7倍的範圍，集中濃化於頸部，促進第1濃化部10的形成。又更理想的是，上下貫通穴的尺寸在1.6～2.3倍的範圍，使用線徑18μm以下的細線，可以更穩定化第1濃化部10的形成。
用以形成第1濃化部10的理想金屬線材料要素，係複層銅接合線的外層厚度在0.01μm以上0.4μm以下的範圍，外層表面的Cu(銅)濃度低，未形成Cu氧化物是有效的。考察係由於金屬線表面很少露出銅，或是未形成Cu氧化物，延遲電弧放電時外層與銅的混合，促進外層集中在球形根部區的效果。外層厚度超過0.4μm時，抑制往球形根部區的濃化。外層表面的Cu(銅)氧化物厚度最好在4nm(毫微米)以下，或Cu濃度在2mol%以下。Cu氧化物的厚度超度超過4nm，或是外層表面Cu超過2mol%露出時，球形熔融時貴金屬與Cu混合，抑制第1濃化部10的形成。在此的氧化物，係Cu氧化物為主，Pd(鈀)、Ag(銀)的氧化物也確認相同。
更理想的是，外層與芯材的界面近旁Cu氧化物、有機物介於其間，在穩定形成第1濃化部10方面也有效。認為係外層與芯材的界面中，Cu氧化物、有機物介於其間的話，更抑制球形熔融時貴金屬與Cu的混合。Cu氧化物、有機物的膜厚範圍最好在0.1nm以上5nm以下的範圍。上述膜厚未滿0.1nm的話，上述作用小，而上述膜厚超過5nm時，外層與芯材的密合性下降產生剝離。上述膜厚最好是在0.5nm以上3nm以下的範圍，可以促進在熔融狀態下構成外層的貴金屬在球形根部區濃化的現象。由於常難以確認複層銅接合線的外層與芯材的界面近旁有Cu氧化物、有機物介於其間，使用形成外層前的芯材，以芯材的表面分析觀察的Cu氧化物、有機物的膜厚範圍在0.1nm以上5nm以下也可以。
除了第1濃化部10，為了再加上促進球形內部的第2濃化部11的形成，最好控制球形形成的製程要素與金屬線材料要素的2要素中的單方或雙方。製程要素中，遮罩氣體(shield gas)從電極焊炬(torch)的後方以及從電極焊炬(torch)的相反方向的兩方向流動是有效的。認為係以這兩方向的氣流，促進電弧放電產生的金屬線熔融時在球形內部的對流、攪拌，混合外層的貴金屬與Cu，促進球形內部的第2濃化部11的形成。介紹遮罩氣流的流動方法中2種效果的方法。第一方法係稍微改造第11圖的方法，如第12圖所示，以遮罩導管52覆蓋電極焊炬51，再封閉遮罩導管52的前端的方法。藉此，從電極焊炬51的相反方向也可以稍微形成氣體的逆流。又，以此方法，可以促進沿著複層銅接合線往上下兩方向的金屬線流，電弧的集中與球形部的急冷效果提高，可以更穩定形成第1濃化部10。第二方法，如第13圖所示，利用電極焊炬51的後方的後方導管56、與電極焊炬51的相反方向的前方導管57，強制從2方向流動遮罩氣體的方法。此方法的留意點為，由於導管的設置有自由度，合適化導管的角度、高度等，球形形成時形成不引起氧化的遮罩環境。這些方法的重點，係經由金屬線熔融時在球形內部的對流、攪拌，產生混合外層的貴金屬與Cu的作用，但本發明並不限於這些方法。
用以形成第2濃化部11的理想材料要素，係控制複層銅接合線的外層及擴散層的厚度是有效的。外層的厚度在0.03μm以上0.2μm以下的範圍，或是外層與芯材之間形 成的擴散層厚度在0.03μm以上0.15μm以下的範圍，外層與擴散層的總計厚度最好在0.07μm以上0.4μm以下的範圍。由於外層與擴散層的厚度在上述範圍，球形熔融時貴金屬與Cu混合，且促進球形內部形成第2濃化部11。在此，外層的厚度在0.03μm以上，外層與芯材之間形成的擴散層厚度在0.03μm以上，外層與擴散層的總計厚度在0.07μm以上的理由，例如比分別的厚度下限值薄時，作用效果小。外層厚度超過0.4μm時，由於球形部的硬化在接合時受到晶片損傷，成為問題。擴散層的厚度超過0.15μm時，由於銳角的金屬線變形中產生抵抗，短間距等的迴路形狀變得不穩定。外層與擴散層的總計厚度超過0.4μm時，確認難以穩定形成第1濃化部10。又，外層與擴散層間的界面中介於其間的Cu氣化物、有機物愈減少，愈可以促進第2濃化部11的形成。
有關金屬線表面上形成的外層及擴散層的邊界，定義為外層的主成分濃度在50mol%以上，擴散層在10mol%以上50mol%以下的範圍。
除了第1濃化部10，為了再加上促進球形接合界面的第3濃化部12的形成，接合前的初期球形部(FAB)中，在球形表面近旁先形成濃化層是有效的。此方法，最好控制球形形成的製程要素與金屬線材料要素的2要素中的單方或雙方。製程要素中，例如上述的第12圖、第13圖的氣體遮罩方法中，最好是縮短電弧放電時間，提高電流值。經由縮短放電時間，球形熔融時構成外層的貴金屬與芯材的Cu混合前，提高凝固作用，可以促進貴金屬在表面上濃化的現象。由於線徑、FAB徑、接合裝置的機種等，放電時間的絕對值有變化，例如最好是線徑25μm、FAB徑50μm時的電流值為75～95mA(毫安培)，放電時間0.4～0.6msec(毫秒)，又線徑20μm、FAB徑40μm時的電流值為30～50mA(毫安培)，放電時間0.5～0.7msec(毫秒)的範圍。作為比較，通常的銅線線徑25μm、FAB徑50μm時的一般放電條件大多使用電流值60～75mA(毫安培)，放電時間0.4～0.6msec(毫秒)的範圍。
促進第3濃化部12形成的金屬線材料要素，係複層銅接合線的擴散層厚度在0.01μm以上0.1μm以下的範圍，還有相對於外層厚度的擴散層厚度的比率Y在0.05以上0.4以下的範圍是有效的。認為是由於外層的厚度在上述範圍內，且擴散層的厚度相對於外層較薄，球形熔融時抑制貴金屬時而與Cu混合，時而在Cu內部分散，提高球形表面濃化效果。在此，上述比率Y超過0.4時，由於擴散層厚，促進貴金屬與Cu混合，第3濃化部的形成不穩定。又，上述比率未滿0.05的話，除了第3濃化部的形成困難，再加上由於擴散層薄，外層與芯材的密合性下降，迴路形狀不穩定。
除了第1濃化部10，為了再加上促進球形接合界面的第2濃化部11及第3濃化部12兩者的形成，外層的厚度在在0.15μm以上0.4μm以下的範圍，還有相對於外層厚度的擴散層厚度的比率Y在0.6以上1.2以下的範圍是有效的。認為原因係係為了使擴散層的厚度比率在上述範圍，相對於外層，使擴散層較厚，促進貴金屬與Cu混合，球形熔融的較初期階段中，第1濃化部與第2濃化部大致同時形成，又，球形未端、球形內部不能濃化的殘留貴金屬凝固時，集中在球形表面，因此最後形成第3濃化部。外層的厚度未滿0.15μm的話，擔心第2濃化部的形成變少。以上述外層厚度在上述範圍為前提，上述比率Y未滿0.6的話，第2濃化部的形成不均質，變得不穩定。又，上述比率Y在1.2以上的話，第3濃化部的形成不充分，再加上金屬線製造時稱作捲曲的金屬線加工彎曲變大，金屬線的直線性下降。
上述中所說明的，有關用以促進第1濃化部、第2濃化部、第3濃化部等各濃化部形成的金屬線材料要素，並不限於此，複層銅接合線的話，以其他的材料要素(膜厚、組成、分佈)也可以形成各濃化部。又，有關對應第1濃化部、第2濃化部、第3濃化部的作用效果，只形成濃化部的話，就可以實現，也確認由不被用以形成濃化部的複層銅接合線的金屬線材料要素直接左右。
有關具有濃化部的接合構造，球形接合部，是以形成迴路的通常打線接合方法形成的球形接合部，或是以打線成球(stud bump)法形成的球形接合部，都可以。兩者的不同係是否形成迴路，球形接合部的構造、要求特性等都大致相同。
確認球形部中的第1濃化部10、第2濃化部11、第3濃化部12的方法，進行與金屬線長度方向平行方向的球形接合部的剖面觀察是簡便有效的。確認濃化部的分佈的方法，根據光學顯微鏡的觀察以顏色識別是簡便的。濃化部的濃度在0.1mol%以上的話，確認根據顏色的濃淡可以識別。又，使用EPMA(Electron Probe Micro Analyzer；電子探針微量分析法)、EDX(Energy Dispersive X-ray spectrometry；能量分散型X光分析法)、AES(Auger Electron Spectroscopy；歐傑電子能譜儀)等，進行在球形接合部剖面的元素分析，確認局部濃化，或是每個元素的映射(mapping)，可以根據濃化部的分佈更佳精確地識別。又，球形接合部的剖面以外也可以確認濃化部，例如第1濃化部10，在球形接合部的表面進行分析球形根部區的元素分析也有效。又，確認第3濃化部12的話，在球形接合部的剖面中，使用EDX、EPMA、AES等的化學分析，進行夾住接合界面的線分析也有效。濃化部的位置明確時，點分析也是簡便的方法。為了以點分析評估有無濃化，最好在濃化區域、與未濃化區域至少兩處分析，相對比較。
進行濃化部的觀察、分析的試料係出貨的半導體最終製品，或是電子機器中安裝實際使用的半導體，任一個都可以。即，前者的出貨階段或使用階段其中任一的半導體球形接合部中，濃化部的濃度或厚度在本實施形態的範圍內的話，達到此作用效果。
複層銅接合線的製作中，以Cu(銅)為主成分的芯材表面，以電鍍、無電解電鍍或濺鍍等形成以Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)為主成分的的外層。根據均一性的觀點，形成外層時的芯材線徑最好為0.05～1.5mm(毫米)。根據必要，形成外層前的芯材表面中的Cu氧化膜、有機膜等以AES測量。經由進行一般的銅電解蝕刻、酸洗淨等，芯材表面的Cu氧化膜、有機膜等可以調整至既定的厚度。
形成外層後，使用伸線晶片，伸線加工金屬線至既定的最終徑。晶片的減面率為3～15%的範圍。熱處理係施加外層形成後伸線製程的中途或最終線徑的熱處理。熱處理爐內一邊連續移動金屬線，一邊進行連續熱處理。熱處理溫度為300～800℃的範圍，一邊流動非活性氣體，一邊加熱處理，藉此抑制金屬線的氧化。
外層的表面形成濃化層時，或是，外層與芯材之間形成濃化層時等，為了形成2層構造的外層，電解電鍍、無電解電鍍或濺鍍分2次進行，之後最好在200～600℃的範圍內施行用以形成濃化層的熱處理。
以下，說明有關實施例。
複層銅接合線的原材料，使用Cu純度為99.99質量%以上的高純度的素材，外層用的Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)的素材中，準備純度為99.99質量%以上的原料。複層銅接合線的製作，預先準備細到某一線徑的高純度銅線作為芯材，為了在此金屬線表面上形成不同金屬的外層，以電解電鍍法形成外層。外層初期的膜厚，根據消耗的最終線徑的膜厚以計算求出。助長濃度斜度的形成、擴散層的生成時，在200～600℃的範圍內施行熱處理。
在外層表面形成濃化層時，或是外層與芯材間形成濃化層時等，用以形成與外層不同的濃化層的薄膜形成是必須的。為了形成外層、濃化層用薄膜，電解電鍍、無電解電鍍或濺鍍產生的膜形成分2回進行是有效的。主成分共同為Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)的外層與濃化層用的薄膜，雖然膜厚不同，膜形成條件基本上相同。根據必要，1回的膜形成後，或是第2回的膜形成後，在200～600℃的範圍內實施提高密合性的處理。
在最終的線徑形成外層時，以某一線徑形成外層後，更利用以伸線加工減細至最終線徑的方法。電解電鍍液、無電解電鍍液係使用半導體用途市售的電鍍液。預先準備直徑約200～1500μm的金屬線，在此金屬線表面以蒸鍍、電鍍等覆蓋，伸線至最終徑的15～25μm。施行熱處理，使伸後除去加工歪斜的伸展值為4～18%左右。熱處理的方法，係使用具有10cm以上的均熱帶的紅外線加熱爐，設定為300～750℃的爐中以0.5～5L/分的範圍流動非活性氣體的同時，一邊以速度30～100m/min、掃引張力為2～30mN的範圍內連續移動金屬線，一邊施行熱處理。微調整溫度使引張伸展在4～15%的範圍。為了抑制金屬線表面的銅氧化，爐內以流量0.5～5L/分的範圍連續流動非活性氣體(使用氮氣)。根據必要，晶片伸線至線徑30～200μm後，施行擴散處理，再施加伸線加工。熱擴散處理的條件，為上述熱處理條件的範圍。
球形部的剖面或表面的濃化部的濃度測量中，濃化部尺寸未滿1μm的話，使用AES，1μm以上的話，使用EPMA、EDX。複層銅金屬線表面的膜厚等的測量，使用AES，進行表面分析、深度分析，厚度的絕對值表示係利用一般的SiO2換算。金屬線中的導電性金屬濃度，係以ICP(Indcutively coupled plasma；感應耦合型電漿)分析、ICP質量分析來測量。
AES測量中，主要求出外層膜厚、擴散層膜厚、外層表面的Cu濃度與Cu氧化物的厚度、芯材表面的Cu氧化物、有機物的總計膜厚等。在此，外層與擴散層間的界面中的Cu氧化物、有機物的膜厚，為了容易測量，測量外層形成前的芯材表面的Cu氧化物、有機物的總計膜厚，並代用。有關膜厚的定義，外層的主成分濃度在50mol%以上、擴散層在10mol%以上50mol%以下的範圍、Cu氧化物在氧濃度30mol%以上的區域。有關芯材表面的Cu氧化物、有機物的總計膜厚，氧與碳的濃度總計為50mol%以上的區域，換算成最終線徑的膜厚在表中顯示。
Cu構成的芯材在通常的製造方法中，形成外層前的芯材表面上確認形成Cu氧化物、有機物的總計膜厚5nm左右。為了控制芯材表面上殘存的Cu氧化物、有機物的膜厚，就在形成外層前，施行酸洗、鹼脫脂、純水洗淨等的清淨化處理是有效的。上述清淨化處理進行通常的Cu的清淨化所使用的處理。例如，在本實施例中主要使用的酸洗係硝酸與過氧化氫水的稀釋液，鹼脫脂係KOH的稀釋液等。
複層銅接合線的連接，使用市售的自動打線機(ASM製Eagle60-AP型)，進行球形部/楔形接合。以電弧放電在金屬線前端製作球形部，球形部接合至矽基板上的電極膜，金屬線另一端以楔形接合至引線端子上。
抑制球形形成時的氧化的氣體遮罩(gas shield)的方法，使用4種方法。具體而言，(P)如第11圖所示，從覆蓋電極焊炬的遮罩導管(shield pipe)流出氣體的方法；(Q)如第12圖所示，上述(P)為基本，封閉遮罩導管的前端的方法；(S)如第13圖所示，從電極焊炬的後方導管、以及電極焊炬相反方向的前方導管的2方向流出氣體的方法；(T)只從上述(S)的前方導管流出氣體的方法。表1的「氣體遮罩法」的欄位中以P、Q、S、T記述各方法。遮罩氣體使用純度4N以上的氮氣或是氮氣內含有4～6%範圍的氫的還原性氣體。氣體流量為0.4～1.5ml/min的範圍。
矽基板上的電極膜使用厚度1μm的Al合金膜(Al-1%Si-0.5%Cu膜、Al-0.5%Cu膜)作為被接合部。樹脂基板上的電極，係使用鍍金(0.1μm厚)/鍍鎳(0.4μm厚)/銅(10μm厚)的電極的樹脂基板。接合製程的接合溫度設定為175℃。
使用3種的堆疊晶片。使用厚度150μm大小不同的3種半導體晶片，上面堆疊小的半導體晶片，成為3段的角錐(pyramid)狀。半導體晶片之間，以稱作上片膜(die attach film)的接合膠帶的萬用品(厚度：約30μm)接合。此類型稱作習知型堆疊晶片。厚度150μm大小相同的3種半導體晶片以3段重疊的堆疊構造，每1段金屬線連接之後，接合上段的半導體晶片。根據半導體晶片之間接合的方法，分類成以下2種。一種係如第1圖的堆疊構造，與厚度50μm的虛設晶片(dummy chip)介由上述上片膜(die attach film)接合。此類型稱作突懸(overhang)型堆疊晶片。另一種係如第4圖所示的堆疊構造，以上述稱作FOW(金屬線上膜)的接合膜(厚度：約120μm)接合。這類型稱作FOW型堆疊晶片。後者的構造，連接的複層銅接合線的一部分由FOW覆蓋接合。
低迴路連接性的評估，使用習知型堆疊晶片，連接金屬線長度約2mm、迴路高度約55μm的低迴路50條，評估半導體晶片表面開始的迴路高度與頸部損傷。迴路高度的平均值為55μm以下時，由於量產性優異，記號為◎，超過55μm而在60μm以下時，由於實用上良好，記號為○，超過60μm而在65μm以下時，通常沒問題，但最好改善迴路條件，記號為△，超過65μm時，成為實用上的問題時，記號為×，顯示在表中的「迴路高度」的欄位中。根據低迴路中的頸部損傷評估，上述超低迴路連接200條，損傷為0條時，由於良好，記號為◎，2條以下時，由於判斷為實用上沒問題的水準，記號為○，3～5條的話，由於最好改善迴路條件，記號為△，6條以上的話，判定為不良，記號為×，顯示在表中的「頸部損傷」的欄位中。
低迴路連接中的根部傾斜性評估，使用習知型堆疊晶片，連接金屬線長度約2mm、迴路高度約55μm的低迴路800條，評估從與球形接合部的邊界近旁的金屬線根部倒下的根部倒塌(根部傾斜)發生次數。發生次數為0條時，由於良好，記號為◎，2條以下時，由於判斷為實用上沒問題的水準，記號為○，3~5條的話，由於最好改善，記號為△，6條以上的話，判定為不良，記號為×，顯示在表中的「根部傾斜」的欄位中。
初次拉力(first pull)強度穩定性評估，使用習知型堆疊晶片，連接金屬線長度約2mm、迴路高度約55μm的低迴路50條，從球形接合部開始的距離在100μm以內的位置進行附上掛鉤的初次拉力(first pull)測試，評估此斷裂強度的標準偏差。初次拉力(first pull)強度的標準偏差未滿0.1時，由於良好，記號為◎，0.1以上未滿0.3時，由於大致良好，記號為○，0.3以上未滿0.5時，由於必須改善，記號為△，0.5以上時，判斷為不良，記號為×，顯示在表中的「初次拉力強度的穩定性」的欄位中。
毛細管磨損的評估，使用習知型堆疊晶片，連接金屬線長度約2mm、迴路高度約70μm的低迴路1萬條後，以毛細管前端的髒污、磨損等的變化判定。在此，為了加速毛細管前端的磨損等，利用加強設定反轉(reverse)動作的程度的迴路條件。表面清淨的話，由於非常良好，記號為◎，附著物的尺寸未滿5μm時，由於大致良好，記號為○，附著物的尺寸0.5μm以上未滿10μm時，由於通常的作業上沒問題，記號為□，附著物的尺寸10μm以上未滿20μm時，最好改善，記號為△，附著物的尺寸20μm以上時，判定為不良，記號為×，顯示在表中的「毛細管磨損」的欄 位中。
剝落(lift off)的評詁，使用習知型堆疊晶片與突懸(overhang)型堆疊晶片的2種類，進行1000條的打線製程中，球形接合部與鋁合金的電極膜之間的界面中，評估發生剝離的發生次數。不良加速測試，設定荷重.超音波振動的輸出低一點。剝落(lift off)不良數為0時，由於良好，記號為◎，1條或2條時，由於大致良好，記號為○，3~6條時，由於必須改善，記號為△，7條以上時，判斷為不良，記號為×，分別顯示在表中的習知型堆疊晶片與突懸(overhang)型堆疊晶片的「剝落不良」的欄位中。
鋁(A)濺射(splash)的評估，使用習知型堆疊晶片與單層晶片的2種類，評估20條的球形接合部的外圍排出的Al量(鋁濺射)。不良加速測試，設定荷重.超音波振動的輸出低一點。鋁濺射不良數為0時，由於良好，記號為◎，1條或2條時，由於大致良好，記號為○，3~7條時，由於必須改善，記號為△，8條以上時，判斷為不良，記號為×，分別顯示在表中的習知型堆疊晶片與單層晶片的「鋁濺射」的欄位中。
球形接合部的中心脫落的評估，使用習知型堆疊晶片，觀察100條的球形接合部的共有(share)測試後的鋁側斷裂面。球形接合部的中央部中觀察到接合不充分的區域時，判斷為中心脫落不良。中心脫落不良數量為0時，由於接合性優異，記號為◎，1條或2條時，由於大致良好，記號為○，3~5條時，由於通常使用上沒問題，記號為□，6~7條時，由於必須改善，記號為△，9條以上時，判斷為不良，記號為×，顯示在表中的「中心脫落不良」的欄位中。
晶片損傷的評估，使用習知型堆疊晶片，球形部在鋁電極膜上接合後，蝕刻除去電極膜，對絕緣膜或矽晶片的損傷以SEM(Scanning Electron Microscope；掃描電子顯微鏡)觀察。觀察的電極數為200處。不認為損傷時，記號為◎，5μm以下的裂傷在2個以下時，判斷為沒問題的水準，記號為○，5μm以下的裂傷在3個以上時，判斷為令人擔心的水準，記號為△，10μm以上的裂傷在1個以上時，判斷為有問題的水準，記號為×，顯示在表中的「晶片損傷」的欄位中。
球形接合強度的評估，使用突懸(overhang)型堆疊晶片，進行40條的球形接合部的共有(share)強度測試，測量此共有(share)強度的平均值，利用球形接合部的面積平均值，使用可以計算的每單位面積的共有(share)強度。接合溫度以170℃與150℃的2種類來評估。每單位面積的共有(share)強度在110MPa以上的範圍的話，由於良好，記號為◎，90MPa以上未滿110MPa的範圍的話，由於判斷為實用上沒問題，記號為○，70MPa以上未滿90MPa的範圍的話，由於變更一些接合條件就可以改善，記號為△，未滿70MPa的話，由於接合強度不夠，記號為×，顯示在表3中的「球形接合強度」的欄位中。
球形壓著高度的穩定性評估，使用突懸(overhang)型堆疊晶片與FOW型堆疊晶片的2種類，評估500條的球形接合部中的球形壓著高度的標準偏差。球形壓著高度的標準偏差未滿0.02時，由於良好，記號為◎，0.02以上未滿0.05時，由於大致良好，記號為○，0.05以上未滿0.1時，由於必須改善，記號為△，0.1以上時，判斷為不良，記號為×，分別顯示在表中的突懸(overhang)型堆疊晶片與FOW型堆疊晶片的「球形壓著高度的穩定性」的欄位中。
球形接合部的形狀評估，使用FOW型堆疊晶片，觀察500條的球形接合的球形接合部，評估形狀的真圓性、異常變形不良等，個別進行觀察由下面開始的第2段與第3段的半導體晶片。由真圓移位的異方性、花瓣狀等的不良球形形狀6條以上的話，判定為不良，記號為×，異方性、花瓣狀等的不良球形形狀有1～5條時，分成2類，顯著的偏芯等的異常變形發生1條以上的話，由於在量產中最好改善，記號為△，異常變形沒發生的話，由於可以使用，記號為○，不良球形形狀0條的話，由於良好，記號為◎，顯示在表中的「球形接合形狀」的欄位中。
長間距的低迴路連接評估，使用單層晶片，連接金屬線長度約4mm、迴路高度約55μm的超低迴路200條，評估頸部損傷。頸部損傷0條時，由於良好，記號為◎，3條以下時，由於判斷為實用上沒問題的水準，記號為○，4～7條的話，由於最好改善迴路條件，記號為△，8條以上的話，由於判定為不良，記號為×，顯示在表中的「長間距的低迴路連接」的欄位中。
高迴路連接的傾斜性評估，使用單層晶片，連接金屬線長度約2.5mm、迴路高度約400μmm的高迴路800條，評估直立部(熱影響部)倒塌傾斜的發生次數。發生次數0條時，由於良好，記號為◎，2條以下時，由於判斷為實用上沒問題的水準，記號為○，3~5條的話，由於最好改善，記號為△，6條以上的話，由於判定為不良，記號為×，顯示在表中的「高迴路的傾斜」的欄位中。
有關球形接合部的高溫可靠性，使用習知型堆疊晶片，接合後以市售的綠樹脂封裝的試料在175℃中加熱2000小時後，評估50條的金屬線電氣特性。電阻上升至初期的3倍以上的金屬線比例在30%以上時，由於接合不良，記號為×，電阻上升至3倍以上的金屬線比例在5%以上未滿30%的範圍時，由於可以在可靠性要求不嚴的IC內使用，記號為△，電阻上升至3倍以上的金屬線比例未滿5%且上升至1.5倍以上的金屬線比例在10%以上未滿30%的範圍時，由於實用上沒問題，記號為○，電阻上升至1.5倍的金屬線比例未滿10%時，由於良好，記號為◎，顯示在表中的「175℃ 2000h」的欄位中。
有關球形接合部的高溼可靠性評估，使用習知型堆疊晶片，接合後以市售的綠樹脂封裝的試料在130℃、相對溼度(RH)85%中加熱500小時。之後以開封裝置除去樹脂後，將40條的球形接合部的接合強度平均值與初期的接合強度平均值作比較評估。高溼加熱後的接合強度在初期的90%以上時，由於良好，記號為◎，70%以上未滿90%時，由於實用上沒問題，記號為○，50%以上未滿70%時，由於 可以在可靠性要求不嚴的IC內使用，記號為△，未滿50%時，由於可靠性不良，記號為×，顯示在表中的「130℃/85%RH-500h」的欄位中。
表1A、1B及2中，記載本發明的複層銅接合線的球形接合部的評估結果與比較例。申請專利範圍第1項的接合構造相當於第1~30實施例，申請專利範圍第2項的接合構造相當於1、3~5、7~30實施例，申請專利範圍第3項的接合構造相當於第2~29實施例，申請專利範圍第4項的接合構造相當於第2~21、23~29實施例，申請專利範圍第5項的接合構造相當於第14~20、27~30實施例，申請專利範圍第6項的接合構造相當於第21~30實施例，申請專利範圍第7項的接合構造相當於第1~13實施例，申請專利範圍第8項的接合構造相當於第4、18、23、26、29實施例，申請專利範圍第9項的接合構造相當於第3~17、19、21~29實施例，申請專利範圍第10項的接合構造相當於第2~30實施例，申請專利範圍第11項的接合構造相當於第1~29實施例，申請專利範圍第12項的接合構造相當於第14、23實施例，申請專利範圍第13項的接合構造相當於第4、18、26、29實施例。
第1~30實施例的接合構造，根據本發明的申請專利範圍第1項，具有以Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)的貴金屬中至少一種作為主成分的外層的複數層銅接合線的球形接合部，由於上述貴金屬的第1濃化部10在球形根部區形成，確認堆疊晶片中的低迴路連接性與頸部損傷的抑制、還有突懸(overhang)型堆疊晶片中以通常的接合溫度170℃連接時的球形接合強度等同時良好。另一方面，比較例1～5中，由於未形成上述第1濃化部10，確認發生頸部損傷而低迴路化困難，球形接合強度低等。第14圖中，顯示形成上述第1濃化部10的第10實施例的球形接合部的剖面照片的一範例。又，第14圖中，雖然顯示SEM(Scanning Electron Microscope；掃描電子顯微鏡)照片，但第1濃化部10的識別，根據本圖則無，適當使用並進行EPMA、EDX、AES等的元素分析或光學顯微鏡的色識別等。
第1、3～5、7～30實施例的接合構造，根據本發明的申請專利範圍第2項，由於上述第1濃化部10中的上述貴金屬總計濃度在0.05mol%以上6mol%以下，確認突懸(overhang)型堆疊晶片中以通常的接合溫度170℃連接時的球形接合強度更提高。上述濃度最好在0.2mol%以上4mol%以下的第3～5、7～9、11～30實施例中，確認突懸(overhang)型堆疊晶片中，低接合溫度150℃下的球形接合強度良好。更理想的是，0.5mol%以上3mol%以下的第4、5、7～9、11～13、15～25、27～30實施例中，確認低接合溫度150℃下的球形接合強度的提高效果。
第2～29實施例的接合構造，根據本發明的申請專利範圍第3項，由於上述第1濃化部10的厚度在線徑的1%以上50%以下的範圍，FOW型堆疊晶片構造中的第2段的半導體晶片中，確認球形接合部的形狀良好。上述厚度最好在線徑的3%以上40%以下的第3～6、8～10、14～21、23～28實施例中，FOW型堆疊晶片構造中的第3段的半導體晶片中，確認球形接合部的形狀良好。
第2～21、23～29實施例的接合構造，根據本發明的申請專利範圍第4項，相對於球形接合部剖面積，由於上述第1濃化部10總計面積所佔的比例在2%以上30%以下的範圍，確認習知型堆疊晶片中的根部傾斜性良好。
第14～20、27～30實施例的接合構造，根據本發明的申請專利範圍第5項，由於球形接合部內部中上述貴金屬的第2濃化部11形成1處以上，確認堆疊晶片中的球形接合部的中心脫落良好。第2濃化部11的總計面積在球形接合部的剖面積中所佔的比例最好是3%以上50%以下的範圍的第15～19、27～30實施例中，確認更抑制中心脫落不良的高效果。第15圖中顯示形成第1濃化部10與第2濃化部11的第17實施例的球形接合部的剖面照片的一範例。又，第15圖雖顯示SEM照片，但第1濃化部10與第2濃化部11的識別，根據本圖則無，適當使用並進行EPMA、EDX、AES等的元素分析或光學顯微鏡的色識別等。
第21～30實施例的接合構造，根據本發明的申請專利範圍第6項，由於上述球形接合部的接合界面中形成上述貴金屬濃度高的第3濃化部12，習知型堆疊型晶片中以175℃-2000h的高溫加熱，或是以130℃/85%RH(相對溼度)-500h的高溼加熱的加速測試中，確認接合可靠性良好。第3濃化部12的厚度最好在0.03～6μm的範圍的第22～25、27～30實施例中，得到高溼加熱的可靠性提高的高效果。更理想的是，在0.2μm以上4μm以下的範圍的第23、24、27～30實施例中，得到高溼加熱的可靠性提高的更高效果。第16圖中，顯示形成第1濃化部10與第3濃化部12的第25實施例的球形接合部的剖面照片的一範例。又，第16圖雖顯示SEM照片，但第1濃化部10與第3濃化部12的識別，根據本圖則無，適當使用並進行EPMA、EDX、AES等的元素分析或光學顯微鏡的色識別等。
第1～13實施例的接合構造，根據本發明的申請專利範圍第7項，上述球形接合部的表面區域中，由於只有上述球形根部區中具有上述濃化部，確認上述習知型堆疊晶片及突懸(overhang)型堆疊晶片中的剝落性良好。
第4、18、23、26、29實施例的接合構造，根據本發明的申請專利範圍第8項，上述的貴金屬Pd、以及Au與Ag之中至少1種，合計2種以上，在上述第1濃化部10中，相對於Pd的濃度，由於Au、Ag的總計濃度比率在0.01以上0.4以下的範圍，確認習知型堆疊晶片的毛細管磨損性良好。在此，求得濃度比率的方法，係在第1濃化部10中在5處以上的位置測量隨機濃度，使用各個位置中的濃度比率平均值。
第3～17、19、21～29實施例的接合構造，根據本發明的申請專利範圍第9項，相對於球形接合部的剖面積，由於第1濃化部10與上述第2濃化部11的總計面積所佔的比例為5%以上70%以下的範圍，確認突懸(overhang)型堆疊晶片中的球形壓著高度的穩定性良好。最好是15%以上60%以下的範圍的第6、8～13、15～17、21～24、27～28實施例中，確認FOW型堆疊晶片中的球形壓著高度的穩定性提高的更高效果。
第2～30實施例的接合構造，根據本發明的申請專利範圍第10項，上述複層銅接合線的外層厚度，由於在0.01μm以上0.4μm以下的範圍，確認習知型堆疊晶片中的初次拉力(first pull)強度的穩定性良好。
第1～29實施例的接合構造，根據本發明的申請專利範圍第11項，上述複層銅接合線的外層與芯材之間，具有上述貴金屬的至少一種與銅的濃度斜度擴散層，由於上述擴散層的厚度在0.003μm以上0.15μm以下，確認單層晶片中的高迴路連接的傾斜性良好。
第14、23實施例的接合構造，根據本發明的申請專利範圍第12項，上述複層銅接合線的外層的主成分為Pd，由於上述外層與上述芯材的界面中具有Au與Ag中的1種以上的濃化層，確認習知型堆疊晶片中的毛細管磨損性良好。
第4、18、26、29實施例的接合構造，根據本發明的申請專利範圍第13項，上述複層銅接合線的外層的主成分為Pd，由於上述外層的表面具有Au、Ag中的1種以上的濃化層，得到更提高習知型堆疊晶片中的毛細管磨損性的高效果。
1．．．複層銅接合線
2．．．球形部
3．．．球形接合部
4．．．半導體晶片
5．．．基板(樹脂、導線架)
6．．．間隔物
7．．．FOW樹脂
8．．．電極膜
9．．．球形根部區
10．．．第1濃化部
11．．．第2濃化部
12．．．第3濃化部
13．．．初期球形部的末端濃化部
14．．．初期球形部的內部濃化部
15．．．初期球形部的表面濃化部
16．．．電極焊炬
21．．．芯材
22．．．外層
51．．．電極焊炬
52．．．遮罩導管
53．．．上下貫通穴
54．．．氣流
55．．．電弧放電
56．．．後方導管
57．．．前方導管
[第1圖]係顯示本發明實施例中的突懸型堆疊晶片構造的模式圖；
[第2圖]同上，係顯示球形接合部立體圖；
[第3圖]同上，係顯示球形末端的濃化部，第2圖中X-X方向的剖面圖；
[第4圖]同上，係顯示FOW型堆疊晶片構造模式圖；
[第5圖]同上，係顯示球形末端的濃化部與球形內部的濃化部，在第2圖中X-X方向的剖面圖；
[第6圖]同上，係顯示球形末端的濃化部與接合界面的濃化部，在第2圖中X-X方向的剖面圖；
[第7圖]同上，係具有末端的濃化部的初期球形在第2圖中X-X方向的剖面圖；
[第8圖]同上，係具有內部的濃化部的初期球形在第2圖中X-X方向的剖面圖；
[第9圖]同上，係具有球形表面的濃化部的初期球形在第2圖中X-X方向的剖面圖；
[第10圖]同上，係具有球形表面的濃化部的初期球形在第2圖中X-X方向的剖面圖；
[第11圖]同上，遮罩氣體(shield gas)氣氛形成方法中，遮罩導管(shield pipe)方式的說明圖；
[第12圖]同上，遮罩氣體氣氛形成方法中，附蓋遮罩導管方式的說明圖；
[第13圖]同上，遮罩氣體氣氛形成方法中，二方向氣體噴吹方式的說明圖；
[第14圖]同上，係顯示球形末端的濃化部，第2圖中X-X方向的剖面照片；
[第15圖]同上，係顯示球形末端的濃化部與球形內部的濃化部，第2圖中X-X方向的剖面照片；以及
[第16圖]同上，係顯示球形末端的濃化部與接合界面的濃化部，第2圖中X-X方向的剖面照片。
1．．．複層銅接合線
3．．．球形接合部
4．．．半導體晶片
8．．．電極膜
9．．．球形根部區
10．．．第1濃化部
21．．．芯材
22．．．外層
BH．．．球形接合部高度
CL．．．中心線
d．．．第1濃化部10的厚度

Claims (13)

  1. 一種接合構造，複層銅接合線的前端形成的球形部連接至被接合部的球形接合部，其特徵在於：上述複層銅接合線具有：芯材，以銅為主成分的；以及外層，在上述芯材上從Pd(鈀)、Au(金)、Ag(銀)、Pt(鉑)之中至少選一種貴金屬作為主成分；上述貴金屬濃度高的第1濃化部，在上述球形接合部的表面區域之中，也形成於位於與上述銅接合線的邊界的球形根部區。
  2. 如申請專利範圍第1項所述的接合構造，其中，上述第1濃化部中的上述貴金屬的總計濃度在0.05mol(莫耳)%以上6mol%以下。
  3. 如申請專利範圍第1或2項所述的接合構造，其中，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，上述球形根部區中形成的上述第1濃化部的厚度在線徑的1%以上50%以下的範圍。
  4. 如申請專利範圍第1或2項所述的接合構造，其中，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，相對於上述球形接合部的剖面積，在上述球形根部區形成的上述第1濃化部總計面積所佔的比例為2%以上30%以下的範圍。
  5. 如申請專利範圍第1或2項所述的接合構造，其中， 上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，上述球形接合部內部中，形成上述貴金屬濃度高的第2濃化部1處以上。
  6. 如申請專利範圍第1或2項所述的接合構造，其中，上述球形接合部與上述被接合部的接合界面中，形成上述貴金屬濃度高的第3濃化部。
  7. 如申請專利範圍第1或2項所述的接合構造，其中，上述球形接合部與上述被接合部間的接合界面垂直的上述球形接合部的剖面中，上述球形接合部的表面區域中，只有上述第1濃化部。
  8. 如申請專利範圍第1或2項所述的接合構造，其中，包含上述的貴金屬Pd、以及Au與Ag之中至少1種，合計2種以上，在上述第1濃化部中，相對於Pd的濃度，Au、Ag的總計濃度比率在0.01以上0.4以下的範圍。
  9. 如申請專利範圍第5項所述的接合構造，其中，垂直於上述接合界面的上述球形接合部的剖面中，相對於上述球形接合部的剖面積，上述第1濃化部與上述第2濃化部的總計面積所佔的比例為5%以上70%以下的範圍。
  10. 如申請專利範圍第1或2項所述的接合構造，其中，上述複層銅接合線的外層厚度在0.01μm以上0.4μm以下的範圍。
  11. 如申請專利範圍第1或2項所述的接合構造，其中，上述複層銅接合線的外層與芯材之間，具有上述貴金屬的至少一種與銅的濃度斜度擴散層，上述擴散層的厚度 在0.003μm以上0.15μm以下。
  12. 如申請專利範圍第1或2項所述的接合構造，其中，上述複層銅接合線的外層的主成分為Pd，上述外層與上述芯材的界面中具有Au與Ag中的至少1種以上的濃化層。
  13. 如申請專利範圍第1或2項所述的接合構造，其中，上述複層銅接合線的外層的主成分為Pd，上述外層的表面具有Au、Ag中的至少1種以上的濃化層。
TW100135449A 2010-10-01 2011-09-30 Joint structure of copper joint with complex layer TWI543677B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224213A JP5616739B2 (ja) 2010-10-01 2010-10-01 複層銅ボンディングワイヤの接合構造

Publications (2)

Publication Number Publication Date
TW201230903A TW201230903A (en) 2012-07-16
TWI543677B true TWI543677B (zh) 2016-07-21

Family

ID=45893165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135449A TWI543677B (zh) 2010-10-01 2011-09-30 Joint structure of copper joint with complex layer

Country Status (4)

Country Link
US (1) US8836147B2 (zh)
JP (1) JP5616739B2 (zh)
TW (1) TWI543677B (zh)
WO (1) WO2012043727A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
WO2013190638A1 (ja) * 2012-06-19 2013-12-27 パイオニア株式会社 導体の接続構造、電子機器
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
CN103730390A (zh) * 2012-10-15 2014-04-16 飞思卡尔半导体公司 引线接合机以及测试引线接合连接的方法
US9729695B2 (en) 2012-11-20 2017-08-08 Dropbox Inc. Messaging client application interface
US9935907B2 (en) 2012-11-20 2018-04-03 Dropbox, Inc. System and method for serving a message client
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
TWI500788B (zh) * 2013-12-10 2015-09-21 Truan Sheng Lui 耐磨抗蝕無鍍層銅線及其製造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR20180105740A (ko) 2014-04-21 2018-09-28 신닛테츠스미킹 마테리알즈 가부시키가이샤 반도체 장치용 본딩 와이어
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP5916814B2 (ja) * 2014-08-06 2016-05-11 株式会社カイジョー ボンディング方法及びボンディング装置
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
SG11201604432SA (en) 2015-06-15 2017-01-27 Nippon Micrometal Corp Bonding wire for semiconductor device
EP3147938A4 (en) * 2015-07-23 2017-06-14 Nippon Micrometal Corporation Bonding wire for semiconductor device
US10468370B2 (en) * 2015-07-23 2019-11-05 Nippon Micrometal Corporation Bonding wire for semiconductor device
CN106463495B (zh) 2015-08-12 2020-09-04 日铁新材料股份有限公司 半导体装置用接合线
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9865565B2 (en) * 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
CN105428335B (zh) * 2015-12-09 2017-12-26 北京达博有色金属焊料有限责任公司 一种键合丝
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP6819244B2 (ja) * 2016-11-29 2021-01-27 日亜化学工業株式会社 発光装置
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6680239B2 (ja) * 2017-02-20 2020-04-15 日亜化学工業株式会社 発光装置の製造方法
TWI677068B (zh) * 2017-05-24 2019-11-11 日商新川股份有限公司 打線接合裝置
DE112017000346T5 (de) 2017-12-28 2019-08-29 Nippon Micrometal Corporation Bonddraht für Halbleiterbauelement
JP7148300B2 (ja) * 2018-07-12 2022-10-05 上村工業株式会社 導電性バンプ、及び無電解Ｐｔめっき浴
JP6507329B1 (ja) * 2019-02-08 2019-04-24 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ、ワイヤ接合構造、半導体装置及び半導体装置の製造方法
JP7285865B2 (ja) * 2021-01-21 2023-06-02 プライムプラネットエナジー＆ソリューションズ株式会社 端子部品、二次電池および端子部品の製造方法
US11929343B2 (en) 2021-06-25 2024-03-12 Nippon Micrometal Corporation Bonding wire for semiconductor devices
US11721660B2 (en) 2021-06-25 2023-08-08 Nippon Micrometal Corporation Bonding wire for semiconductor devices
WO2022270050A1 (ja) * 2021-06-25 2022-12-29 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297360A (ja) 1985-10-24 1987-05-06 Mitsubishi Metal Corp 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
US6610930B1 (en) * 1998-09-16 2003-08-26 Kulicke & Soffa Investments, Inc. Composite noble metal wire
JP4204359B2 (ja) 2002-03-26 2009-01-07 株式会社野毛電気工業 ボンディングワイヤーおよびそれを使用した集積回路デバイス
WO2008087922A1 (ja) 2007-01-15 2008-07-24 Nippon Steel Materials Co., Ltd. ボンディングワイヤの接合構造及びその形成方法
US20090020872A1 (en) * 2007-07-19 2009-01-22 Shinkawa Ltd. Wire bonding method and semiconductor device
EP2950335B8 (en) * 2007-07-24 2020-11-04 NIPPON STEEL Chemical & Material Co., Ltd. Semiconductor device bonding wire
WO2010005086A1 (ja) * 2008-07-11 2010-01-14 新日鉄マテリアルズ株式会社 ボンディングワイヤの接合構造

Also Published As

Publication number Publication date
JP5616739B2 (ja) 2014-10-29
WO2012043727A1 (ja) 2012-04-05
TW201230903A (en) 2012-07-16
JP2012079944A (ja) 2012-04-19
US8836147B2 (en) 2014-09-16
US20130180757A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
TWI543677B (zh) Joint structure of copper joint with complex layer
JP5572121B2 (ja) ボンディングワイヤの接合構造
JP4554724B2 (ja) 半導体装置用ボンディングワイヤ
TWI496900B (zh) Copper alloy bonding wire for semiconductors
JP4886899B2 (ja) 半導体用ボンディングワイヤ
JP4672373B2 (ja) 半導体装置用ボンディングワイヤ
JP4349641B1 (ja) ボールボンディング用被覆銅ワイヤ
JP6167227B2 (ja) 半導体装置用ボンディングワイヤ
US20160315063A1 (en) Bonding wire for semiconductor devices
JP2011146754A5 (zh)
US10840208B2 (en) Bonding wire for semiconductor device
WO2006073206A9 (ja) 半導体装置用ボンディングワイヤ
JP2010199528A (ja) ボンディングワイヤ
WO2011013527A1 (ja) 半導体用ボンディングワイヤー
JPWO2002023618A1 (ja) 半導体用ボンディングワイヤおよびその製造方法
JP5343069B2 (ja) ボンディングワイヤの接合構造
JP2010245390A (ja) ボンディングワイヤ
JP2005268771A (ja) 半導体装置用金ボンディングワイヤ及びその接続方法
JP5393614B2 (ja) 半導体装置用ボンディングワイヤ
JP5591987B2 (ja) 半導体装置用ボンディングワイヤ
JP2010245574A (ja) 半導体装置用ボンディングワイヤ