TWI543297B - 用以形成具有在基板中不同深度的接觸著陸區的裝置的方 法，和使用其所製造出的3-d結構 - Google Patents

用以形成具有在基板中不同深度的接觸著陸區的裝置的方 法，和使用其所製造出的3-d結構 Download PDF

Info

Publication number
TWI543297B
TWI543297B TW102123745A TW102123745A TWI543297B TW I543297 B TWI543297 B TW I543297B TW 102123745 A TW102123745 A TW 102123745A TW 102123745 A TW102123745 A TW 102123745A TW I543297 B TWI543297 B TW I543297B
Authority
TW
Taiwan
Prior art keywords
contact
layer
opening
insulating layer
dimension
Prior art date
Application number
TW102123745A
Other languages
English (en)
Other versions
TW201436100A (zh
Inventor
陳士弘
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201436100A publication Critical patent/TW201436100A/zh
Application granted granted Critical
Publication of TWI543297B publication Critical patent/TWI543297B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

用以形成具有在基板中不同深度的接觸著陸區的裝置的方 法，和使用其所製造出的3-D結構
本發明是有關於三維(3-Dimensional,3-D)積體電路，特別是有關於提供層間導體(interlayer conductor)至裝置中電路的多個平面。
3-D積體電路包括多個主動層，其中設置有導體元件或半導體元件。3-D記憶體積體電路包括二維記憶胞陣列的堆疊。堆疊中的主動層可例如包括位元線或字元線，這些位元線或字元線必須被連接到週邊電路，例如解碼器、感測放大器和類似者。在一些配置中，此連接是使用從各主動層延伸至一路由層(routing layer)的層間導體來達成，路由層例如是位於二維陣列堆疊上方的一圖案化金屬層。圖案化金屬層可用以在陣列和適當的週邊電路之間傳遞訊號和偏壓。類似的訊號路由結構可用於3-D積體電路的其他類型。
層間導體具有依形成接觸的主動層而變化的長度。由於此不同的長度和其他因素，用以實施層間導體的技術可能涉及多個步驟並需要特殊的製程。可用來達到這個目的的各種技術係敘述於共同申請和共同擁有的專利申請案，包括美國專利第13/049,303、13/114,931、13/240,058、13/735,922、13/736,104號申請案，其各者作為引證文獻引述於此，並視為將其內容完全納入此一說明書中。
隨著主動層的數目增加，包括於層間導體之形成的一些製程可能變得更加困難。因此，欲提供在主動層數目增加的情況下，支持圖案化導體和層間導體在3-D積體電路中的形成的技術。
係敘述一種3-D結構，包括在不同深度之主動層(active layer)的一堆疊。對應之多個接觸著陸區(contact landing area)係於一接觸區開口(contact area opening)中設置在個別的主動層上。多個層間導體(interlayer conductor)在一些實施例中各包括於接觸區開口中延伸至一接觸著陸區的一第一部分，和在高於最上方之主動層處部分地落在接觸區開口外的一第二部分。第一部分具有名義上相等於接觸區開口之橫向尺寸的一橫向尺寸Y1，第二部分具有大於接觸區開口之橫向尺寸的一橫向尺寸Y2。主動層可為一3-D記憶體裝置的位元線或字元線、積體電路中的其他主動層、或更複雜的主動層，更複雜的主動層例如是多晶片 模組中的堆疊晶片。
係敘述一種方法，用以形成具有在一基板中不同深度的接觸著陸區的一裝置。所述實施例中的方法可包括形成圖案化的一第一遮罩層在基板上，第一遮罩層(例如矽氧化物)包括一接觸區開口於基板上。一第二遮罩層(例如旋轉塗佈的有機介電層(Organic Dielectric Layer,ODL))係形成於第一遮罩層上方，第二遮罩層填充所述接觸區開口。使用圖案化的一第三遮罩層(例如薄SHB)，一起始通孔位置可形成於接觸區開口中。接著在所述的一實施例中，此方法包括在起始通孔位置穿過第二遮罩層地蝕刻一通孔，之後藉由反覆地透過通孔往基板蝕刻一段深度上的增加量和縮減(trim)第二遮罩層以擴大通孔，在基板中於複數個深度形成接觸著陸區。
係敘述另一種方法，用以形成具有在一基板中不同深度的接觸著陸區的一裝置，此方法在一些實施例中包括於一第一絕緣層之一接觸區開口內在基板中於複數個深度形成接觸著陸區，其中接觸區開口具有一縱向尺寸和一橫向尺寸。接著，一蝕刻停止層(例如矽氮化物)係形成於基板上之接觸著陸區的上方、接觸區開口之側壁上、和位於上方的一遮罩層上。一第二絕緣層係接著形成於蝕刻停止層上方，此絕緣層填充接觸區開口。使用例如一圖案化導體遮罩(conductor mask)，定義在接觸區開口中之對應接觸著陸區的複數個層間導體位置。層間導體位置具有大於接觸區開口之橫向尺寸的一橫向尺寸，並具有相稱地落在接 觸著陸區之縱向節距(pitch)中的一縱向尺寸。在一所述實施例中的方法，包括藉由使用對第二絕緣層具有選擇性的一製程，於蝕刻停止層上方在層間導體位置蝕刻穿過第二絕緣層，並接著在蝕刻停止層蝕刻開口，暴露在所述複數個深度的接觸著陸區，以形成層間導體通孔，並留下至少部分之蝕刻停止層於側壁上。接著，可以一導電材料填充層間導體通孔，以形成層間導體。
這裡敘述的技術的其他方面和優點，可參考接下來的圖式、實施方式和申請專利範圍而得見。
1-4‧‧‧交點
102、103、104、105‧‧‧半導體條
102B、103B、104B、105B‧‧‧接墊結構
109‧‧‧SSL閘極結構
112、113、114、115‧‧‧半導體條
112A、113A、114A、115A‧‧‧接墊結構
119‧‧‧SSL閘極結構
125-1…125-N‧‧‧字元線
126、127‧‧‧接地選擇線
128‧‧‧源極線
202‧‧‧區域
204‧‧‧堆疊
206、206.1-206.16‧‧‧主動層
208、208.1‧‧‧絕緣層
210‧‧‧第一材料
212‧‧‧第一絕緣層
214‧‧‧開口
216‧‧‧第二層
218‧‧‧遮罩層
220‧‧‧第一光阻遮罩
222‧‧‧開口
224‧‧‧端
226‧‧‧起始通孔位置開口
228‧‧‧通孔
230‧‧‧開口
232‧‧‧通孔
234‧‧‧開口區
236‧‧‧階梯配置
238、238.1-238.8‧‧‧著陸區
239‧‧‧側壁
240‧‧‧停止層
242、242.1-242.2‧‧‧第二開口區
244‧‧‧絕緣層
246‧‧‧部分
248‧‧‧次組件
250‧‧‧上表面
252‧‧‧遮罩
254‧‧‧開口
260‧‧‧第二橫向尺寸
262‧‧‧第二縱向尺寸
264‧‧‧通孔
265‧‧‧橫向尺寸
266、268‧‧‧部分
267‧‧‧縱向尺寸
269‧‧‧橫向尺寸
270‧‧‧導電材料
272‧‧‧層間導體
274、276‧‧‧部分
275‧‧‧區域
278‧‧‧高度
287、287.1-287.2‧‧‧階梯配置
288‧‧‧第三光阻遮罩
290‧‧‧開口
1058‧‧‧平面解碼器
1059‧‧‧位元線
1060‧‧‧陣列
1061‧‧‧列解碼器
1062‧‧‧字元線
1063‧‧‧行解碼器
1064‧‧‧SSL線
1065‧‧‧匯流排
1066‧‧‧方塊
1067‧‧‧資料匯流排
1068‧‧‧方塊
1069‧‧‧狀態機
1071‧‧‧資料輸入線
1072‧‧‧資料輸出線
1074‧‧‧其他電路
1075‧‧‧積體電路
A1‧‧‧開口
B1-B4‧‧‧開口
ML1、ML2、ML3‧‧‧層
X1‧‧‧第一縱向尺寸
X2‧‧‧第二縱向尺寸
XL‧‧‧縱向尺寸
Y1‧‧‧第一橫向尺寸
Y2‧‧‧第二橫向尺寸
YL‧‧‧橫向尺寸
第1圖是一3-D反及(NAND)記憶體陣列結構的透視圖。為了說明目的，絕緣材料係從圖中移除，以暴露出其他更多結構。
第2-17圖繪示形成層間導體於一3-D積體電路之一接觸區的製程步驟的一例。
第2圖是一3-D積體電路之一接觸區的剖面圖，繪示交替的導電層和絕緣層的一堆疊，被一第一材料所覆蓋。
第2A和2B圖是第2圖之結構的側向剖面圖和上視圖。
第3、3A、3B圖繪示第2-2B圖之結構在形成一溝狀接觸區開口於第一材料中後的結果。
第4、4A、4B圖顯示第3-3B圖之結構在沉積一第二材料後的結果。
第5、5A、5B圖顯示第4-4B圖之結構在沉積一底層(bottom layer)和一第一光阻遮罩後的結果。
第6、6A、6B圖繪示第5-5B圖之結構在移除第一光阻遮罩後，具有一開口於底層中的結果。
第7、7A、7B圖繪示第6-6B圖之結構在使用底層形成穿過第二材料之一開口，以暴露出最上方之第一主動層後的結果。
第8、8A、8B圖顯示第7-7B圖之結構在蝕刻穿過一主動層和一絕緣層，以暴露出第二主動層後的結果。
第9、9A、9B圖繪示第8-8B圖之結構在已縮減第二材料以形成擴大之開口後的結果。
第10、10A、10B圖顯示第9-9B圖之結構在蝕刻穿過一主動層和一絕緣層後的結果。
第11、11A、11B圖顯示第10-10B圖之結構在重複第9-10B圖之縮減和蝕刻步驟，以形成具有著陸區之一階梯配置(stairstep arrangement)的初步的一第二開口區後的結果。
第12、12A、12B圖顯示第11-11B圖之結構在沉積一停止層後的結果。
第13、13A、13B圖顯示第12-12B圖之結構在沉積一絕緣材料於第二開口區中和高於第二開口區處後的結果。
第14、14A、14B圖繪示第13-13B圖之結構在具有一系列橫向開口之一第二光阻遮罩的形成步驟後的結果，第14C圖是第14圖之停止層的三維視圖。
第15、15A、15B圖顯示第14-14B圖之結構在蝕刻穿過橫向開口下至著陸區以形成通孔後的結果。
第16、16A、16B圖顯示第15-15B圖之結構在沉積一導電材料於通孔中以形成層間導體後的結果，第16C圖類似於第16A 圖，第16D圖是第16A圖之層間導體和停止層的三維視圖。
第17圖是第16D圖之層間導體的放大三維視圖。
第18、18A、18B、18C圖顯示類似於第16-16C圖的結構，但其中配合第二光阻遮罩(未顯示)使用的橫向開口係遠較第14B圖所示者來得長，如此使得層間導體的上方部分可具有延長之長度。
第19圖是示於第18A圖之層間導體的放大三維視圖。
第20-23A圖顯示一製程，藉此，多個溝狀接觸區開口係用以使得能夠連接至更多的主動層。
第20和20A圖是類似於第11和11B圖的剖面和平面圖，但具有二個溝狀第二開口區，一位於右而一位於左，各自暴露出相同之八個主動層的八個著陸區的階梯配置。
第21和21A圖顯示第20和20A圖之結構在沉積一第二材料、一底層和具有位於左方之被材料填充的接觸區開口上方的一開口的一第三光阻遮罩後的結果。
第22和22A圖繪示第21和21A圖之結構在位於遮罩開口下之底層部分、左方第二開口區中所有的第二材料、和所有的第三光阻遮罩的移除步驟後的結果
第23和23A圖繪示蝕刻第二開口區內的主動層，其後移除遮罩層和第一絕緣層位於最上方的主動層上方的部分，最終形成在二個開口區分別具有八個著陸區的階梯配置的結果。
第24圖繪示用以形成溝狀接觸區開口之遮罩A和具有一系列橫向開口之遮罩B的相對方向。
第25圖繪示形成穿過第24圖之遮罩A和遮罩B的開口的交 點的層間導體的例子。
第26圖顯示第25圖的一個層間導體，識別透過遮罩A和遮罩B之使用所形成之一層間導體的尺寸。
第27圖是包括一3-D NAND記憶體陣列的一3-D積體電路的示意圖。
以下的敘述將典型地參照特定的實施例和方法。能夠了解到，並非是要將本發明限制於這些特定揭露的和方法，相對地，本發明可使用其他元件、方法和實施例加以實施。係敘述較佳的實施例以描述本發明，但並未就此限制其範圍，本發明的範圍係由申請專利範圍所定義。本發明所屬技術領域之通常知識者將基於以下敘述而了解到各種等效的變化。各種不同之實施例中相似的元件係通常對應相似的元件符號。並且，除非有另外特別的敘述，絕緣體和導體意指電絕緣體和電導體。
第1圖是一3-D NAND記憶體陣列結構的透視圖。為了說明目的，絕緣材料係從圖中移除，以暴露出其他更多結構。舉例來說，絕緣層係從堆疊中的半導體條(例如112-115)之間移除，並從半導體條堆疊之間移除。
多層之陣列係形成在一絕緣層上，並包括與多個堆疊共形的多條字元線125-1…125-N。此多個堆疊包括半導體條112、113、114、115。相同平面中的半導體條係電性耦接至對應的位元線接墊結構(例如102B到105B、和112A到115A)。
所示的字元線編號，從整體結構的後面往前面自1增加到N，是用於偶數的記憶體頁。對於奇數的記憶體頁，字元線編號從整體結構的後面往前面自N減少到1。
位元線接墊結構112A、113A、114A、115A在結構的各層主動層終止半導體條，例如半導體條112、113、114、115。如圖所示，這些位元線接墊結構112A、113A、114A、115A係電性連接至位於上方之圖案化導體層(ML3)中的不同總體位元線，以連接至解碼電路，以選擇陣列中的平面。這些位元線接墊結構112A、113A、114A、115A可在定義出多個堆疊的同時被圖案化。
位元線接墊結構102B、103B、104B、105B終止半導體條，例如半導體條102、103、104、105。如圖所示，這些位元線接墊結構102B、103B、104B、105B係電性連接至位於上方之圖案化導體層(ML3)中的不同總體位元線，以連接至解碼電路以選擇陣列中的平面，和連接至感測放大器和其他電路。這些位元線接墊結構102B、103B、104B、105B可在定義出多個堆疊的同時被圖案化。
任何給定的半導體條堆疊係耦接至位元線接墊結構112A、113A、114A、115A，或耦接至位元線接墊結構102B、103B、104B、105B，但不同時耦接至二者。一半導體條堆疊具有位元線端往源極線(source line)端的方向和源極線端往位元線端的方向此二個相反方向的一者。舉例來說，半導體條112、113、114、115的堆疊具有位元線端往源極線端的方向；而半導體條102、 103、104、105的堆疊具有源極線端往位元線端的方向。在替代性的一例中，在區塊之一主動層中的所有的半導體條可終止於相同的位元線接墊結構。
半導體條112、113、114、115的堆疊係由位元線接墊結構112A、113A、114A、115A終止於一端，穿過串列選擇線(String Select Line,SSL)閘極結構119、接地選擇線(Ground Select Line,GSL)126、字元線125-1到125-N、接地選擇線127，並由源極線128終止於另一端。半導體條112、113、114、115的堆疊不到達位元線接墊結構102B、103B、104B、105B。
半導體條102、103、104、105的堆疊係由位元線接墊結構102B、103B、104B、105B終止於一端，穿過SSL閘極結構109、接地選擇線127、字元線125-1到125-N、接地選擇線126，並由一源極線(被圖中其他部分擋住)終止於另一端。半導體條102、103、104、105的堆疊不到達位元線接墊結構112A、113A、114A、115A。
一記憶體材料層將字元線125-1到125-N從半導體條112-115和102-105分隔開來。類似於字元線，接地選擇線126和127係與多個堆疊共形。
總體位元線和串列選擇線係形成於圖案化導體層，例如金屬層ML1、ML2和ML3中。
電晶體係形成於半導體條(例如112-115)和字元線125-1至125-N之間的交點。在電晶體中，半導體條(例如113)作 為裝置的通道區。半導體條(例如112-115)可作為電晶體的閘極介電質。
串列選擇結構(例如119、109)可在定義字元線125-1到125-N的同一步驟中圖案化。電晶體係形成於半導體條(例如112-115)和串列選擇結構(例如119、109)之間的交點。這些電晶體作為耦接至解碼電路的串列選擇開關，以選擇陣列中的特定堆疊。
在替代性的一例中，主動層係與字元線一起圖案化，且通道可垂直地位於堆疊之間。舉例來說，請見在2011年1月19日申請，發明名稱為”Memory Device,Manufacturing Method And Operating Method Of The Same”，發明人為Hang-Ting Lue和Shi-Hung Chen之共同擁有的美國專利申請公開案第2012/0182808號，其作為引證文獻視為將其內容完全納入於此。
示於第1圖的3D記憶體裝置使用指狀垂直閘極(Vertical Gate,VG)，類似於在2011年4月1日申請，發明名稱為”Memory Architecture of 3D Array With Alternating Memory String Orientation and String select structures”，發明人為Shih-Hung Chen和Hang-Ting Lue之共同擁有的美國專利申請公開案第2012/0182806號所述者。
將層間導體連接至位元線接墊結構上的著陸區的各種技術，在製程中使用一相對厚的硬遮罩。厚的硬遮罩的一種類 型係使用一ODL作為硬遮罩層。然而，為了容忍多個層的製程，ODL硬遮罩層的厚度可能需要是2,000奈米或更高。然而，難以使用典型的旋塗製程製造出這種厚度高於約400奈米的材料，而400奈米的厚度可能只是所需厚度的的一部分。因此，可能需要多次應用製程以達成想要的厚度。
硬遮罩的另一種類型可由矽氮化物(SiN)製成。然而與SiN厚度相關的應力考量會限制其達到此一目的之有效厚度。
第2-17圖繪示形成層間導體於一3-D積體電路之一接觸區的製程步驟的一例。
第2圖是一3-D積體電路之一區域202部分的簡化剖面圖，繪示一堆疊204，係交替的半導體或主動層206和絕緣層208的堆疊，被用作為一第一遮罩層之一第一材料210的一第一絕緣層212所覆蓋。當用於第1圖之結構，區域202包括接墊結構102B、103B、104B、105B或接墊結構112A、113A、114A、115。
第一絕緣層212作為一硬遮罩，且在一些例子中具有大於500奈米的一厚度，而在一些例子中厚度可大於2微米。用以形成第一絕緣層的第一材料210可為一氧化物，例如二氧化矽。也可以使用其他材料，例如矽氮化物、矽氧氮化物、氧化鋁和其他高介電係數的絕緣體等等。第一絕緣層212也可以為一多層結構，例如矽氧化物/矽氮化物/矽氧化物(ONO)、矽氧化物/高介電係數介電質/矽氧化物(O/high-k/O)。第2A和2B圖是示於第 2圖之多層基板上的區域202的側向剖面圖和上視圖，其中層間接觸點將在以下敘述的製程步驟以透視的方式示出。
第3、3A、3B圖繪示第2、2A和2B圖之結構在形成溝狀之一接觸區開口214於第一絕緣層212之中、且高於主動層206和絕緣層208之堆疊204的步驟後的結果。開口214可使用一光阻定義形狀，並接著蝕刻穿過第二絕緣層至多層堆疊的最上層來形成。接觸區開口214具有在X方向(對應第1圖的例子中字元線的方向)的一縱向尺寸XL和(對應第1圖的例子中半導體條或位元線的方向)的一橫向尺寸YL。如圖所示，在這裡敘述的製程的實施例中，YL係遠小於XL。
第4、4A、4B圖顯示第3、3A和3B之結構在沉積一第二層216的步驟後的結果，第二層216是一不同於第一絕緣層212的材料，且填充於接觸區開口中和高於接觸區開口處，以及高於接觸區開口214外之第一絕緣層212處。在此例中，第二層216也可以有類似硬遮罩的作用，且可為一有機介電質材料，例如聚醯亞胺、聚四氟乙烯(PTFE)和聚降冰片烯(polynorbornene)，典型地使用旋塗技術來沉積。並且，可使用碳基薄膜(非晶或摻雜碳薄膜)，例如應用材料公司所推展之稱為先進圖案化薄膜(Advanced Patterning Film,APF)的技術，並例如使用化學氣相沉積來沉積碳基薄膜。也可以使用其他硬遮罩材料。第二層216具有不同的蝕刻性質，所以可以選擇性地蝕刻第二材料。在蝕刻性質的限制下，可使用其他的絕緣體，例如上述提及 關於第一材料210者。
第5、5A、5B圖顯示第4、4A和4B之結構在沉積一第三遮罩層218於第二層216上方後的結果，第三遮罩層218可包括一硬遮罩材料，例如一富矽底部抗反射塗層(silicon rich bottom antireflective coating)，其以SHB之名為人所知。第三遮罩層218係例如使用如第5、5A和5B圖所示之一第一光阻遮罩220，並接著蝕刻定義一起始通孔位置(222)於被填充的接觸區開口214的一端224的上方，來進行圖案化。
在第6、6A和6B圖中，係顯示第5、5A和5B圖之結構在使用第一光阻遮罩220中的開口222形成起始通孔位置開口226於第三遮罩層218中的步驟後的結果。第一光阻遮罩220係移除。
第7、7A和7B圖繪示第6、6A和6B圖之結構在透過使用起始通孔位置開口226圖案化第二層216，形成穿過第二層216之一通孔228的步驟後的結果。通孔228暴露出最上方的主動層206.1，或至少在最上方的主動層206.1之上移除足夠的材料以支持所繪示之製程中接下來的步驟。
第8、8A和8B圖顯示第7、7A和7B圖之結構在形成接觸著陸區於基板中多個深度之製程中的第一次重複後的結果，此製程是藉由反覆地透過通孔往基板蝕刻一段深度上的增加量和縮減第二遮罩層以擴大通孔。製程中的最後一次重複(這裡將重複之解釋認定為一次蝕刻並接著進行一次縮減)可能不需要 縮減的步驟。在示出的例子中，蝕刻之深度上的增加量係足以蝕刻穿過第一主動層206.1和第一絕緣層208.1。這是藉由蝕刻穿過第二層216中的通孔228來達成。此第一次重複的結果係第二主動層206.2變得在延伸開口230的底部暴露出來。第7和8圖繪示用以蝕刻穿過通孔至基板中的蝕刻製程移除了第二層216上表面的一部分。移除量依材料的選擇和所使用的蝕刻製程而定。然而，由於在一些實施例中，可進行相當多次的重複，對於一些所選材料，例如前述的ODL，移除的量可能是值得注意的。
第二層216的縮減結果係繪示於第9、9A和9B圖中。縮減可包括使用相對第一遮罩層而言對於第二遮罩層有選擇性的非等向性蝕刻製程，因此第一絕緣層212可實質上地維持完整無缺，以達維持接觸區開口之定義的目的。這樣的做法形成一擴大的通孔232，下至堆疊204，以暴露出第一主動層206.1的另一部分和已被蝕刻的基板部分。在縮減步驟之後，第10、10A和10B圖顯示第9、9A和9B圖之結構在於基板蝕刻穿過另一段深度上的增加量(一主動層和一絕緣層)，以暴露出第二主動層206.2和第三主動層206.3後的結果。
蝕刻和縮減的重複持續著，直到想要的接觸著陸區數目形成於基板中的多個深度。第11、11A和11B圖顯示經過此種反複的蝕刻和縮減的重複之後的結構。在此期間形成一基板中多個深度之著陸區238的階梯配置236於開口區234中，在這個例子裡是在主動層206上。階梯配置的各個步驟提供用於一層間 導體的一著陸區238.1到238.8。在繪示的結構中，著陸區238.1到238.8上的側壁(例如側壁239)緊接著個別的著陸區暴露出主動層的邊緣。
第12、12A和12B圖顯示在沉積一蝕刻停止層240於表面(包括著陸區和側壁)上，定義開口區234以形成一第二開口區242之後的結構。蝕刻停止層240包括不同於將沉積於其上之一絕緣填充物的材料，如以上所解釋者，因此蝕刻停止層240可被用於在不同深度之著陸區上停止垂直蝕刻的程序，並可有將層間導體之通孔對齊接觸區開口相對側之縱向側壁的作用。在一例中，蝕刻停止層240可為矽氮化物，以與矽氧化物基的上覆層共同使用。也可使用其他材料，例如氫化碳化矽(SiC(H))、氫化碳氧化矽(SiOC(H))。
第13、13A和13B圖顯示沉積一絕緣層244於第二開口區242中之後的結構，絕緣層244填充接觸區開口並具有於接觸區開口外之基板上方的一深度。絕緣層244包括具有一深度於第一絕緣層212上方的部分246，包含高於第二開口區242處。如此形成一次組件248，具有一上表面250。絕緣層244可為二氧化矽、如前面關於第一絕緣層212所討論之其他絕緣材料、或適合特定實施例的其他材料。在使用蝕刻停止層240的實施例中，為了選擇性蝕刻的目的，絕緣層244係不同於蝕刻停止層240。
一圖案化的導體遮罩252係例如使用一光阻形成於上表面250上，如第14、14A和14B圖所示。圖案化的導體遮罩 252具有一系列橫向開口254，橫向開口254於Y方向延伸跨越接觸區開口，並於X方向對齊著陸區238.1至238.8。第14C圖是蝕刻停止層240在一遮罩開口254中的一部分的放大三維視圖，給與橫向方向上形狀的一透視觀。
現在請一併參照第3、3A、3B圖，可見接觸區開口214具有在Y方向的一第一橫向尺寸YL和在X方向的一第一縱向尺寸XL。縱向尺寸XL係實質上較第一橫向尺寸YL長。示於第14、14A和14B圖之位在圖案化導體遮罩中的橫向開口254具有在Y方向的一第二橫向尺寸260和在X方向的一第二縱向尺寸262。圖案化導體遮罩中之開口的第二橫向尺寸260係實質上較第二縱向尺寸262長。此外，圖案化導體遮罩中的第二橫向尺寸260係實質上較接觸區開口的第一橫向尺寸YL長。
在第15、15A和15B圖中，係顯示在層間導體位置蝕刻穿過圖案化導體遮罩252中之橫向開口254至多個深度的接觸著陸區，以形成層間導體通孔之後的結構。蝕刻製程蝕刻穿過絕緣層244，並使用蝕刻停止層240停止於主動層206的接觸著陸區238。如此形成層間導體通孔264，通孔各具有一第一部分268和一第二部分266，第一部分268於接觸區開口中穿過第一絕緣層212並延伸至所述接觸著陸區中對應之一者，第二部分266高於第一絕緣層212。在著陸區於側壁上在橫向方向延伸的蝕刻停止層提供層間導體之間在接觸區開口中的絕緣，於接觸區開口側壁上在縱向方向上延伸的蝕刻停止層協助層間導體通孔的垂 直對準，因此在橫向方向上可具有較少的傾斜。當接觸區開口被由蝕刻停止層形成之間隔物窄化時，蝕刻停止層也提供接觸區開口層間導體第一部分268之通孔的自對準，因此可使用圖案化導體遮罩，而無需額外的步驟來形成此第一部分於接觸區開口中。
在形成通孔264後，請見第16A和16C圖，一導電材料270係沉積於通孔264中，以形成層間導體272。第16A和16C圖是類似的，但顯示在一系列層間導體中相反端的層間導體272。第16D圖是第16A圖之層間導體272和停止層240的放大三維視圖。層間導體272具有一延伸的下方第一部分274和一擴大的上方第二部分276，上方部分相對於下方部分在橫向方向上擴大。在此例中，導電材料270為摻雜多晶矽(使用摻雜物，例如砷、磷)，但是，舉例來說，也可以使用例如金屬或金屬之組合的材料，包括鋁、銅、鎢、鈦、鈷、鎳。導電材料270也可為金屬化合物或半導體化合物，金屬化合物例如是金屬氮化物，半導體化合物例如是矽化物，包括矽化鎢、矽化鈦、矽化鈷。
第15A圖顯示在蝕刻通孔264的結果中，係蝕刻掉在下通孔部分268上端之部分的停止層240和第一絕緣層212，如區域275所指示者。如第16A、16C和16D圖所示，層間導體272部分的上方部分276係形成於蝕刻掉的區域275。如第15B圖所示，上方部分266具有一橫向尺寸265，上方和下方部分266和268具有名義上相等的縱向尺寸267(名義上相等，在這裡意指除了形成其之製程可能造成的變異(例如呈錐狀傾斜)外，其尺寸 將相等)。並且，下方部分268具有一橫向尺寸269。上方部分的橫向尺寸265係實質上大於下方部分的橫向尺寸269，且亦實質上大於上方部分和下方部分的縱向尺寸267。
因此，接觸著陸區具有縱向節距(例如平面(flat)著陸區和由蝕刻停止層形成之側壁間隔物的總和)，且接觸區開口具有一縱向尺寸XL和一橫向尺寸YL，其中XL係等於或大於接觸著陸區之這些縱向節距的總和，且YL係小於XL。層間導體具有縱向節距(例如層間導體縱向尺寸和相鄰層間導體之間的間隙的總和)，且各層間導體具有一縱向尺寸XV和一橫向尺寸YV，其中XV係小於層間導體之平均縱向節距，XV係小於YV，且YV係大於YL。
第17圖是第16D圖之層間導體272的放大三維視圖。層間導體272的主體具有在Z方向的一高度278。層間導體具有一第一部分和一第二部分，第一部分位於接觸區開口中低於第一遮罩層，第二部分在第一遮罩層中部分地落在接觸區開口之範圍外，第一部分具有一第一縱向尺寸X1和一第一橫向尺寸Y1，第二部分具有一第二縱向尺寸X2和一第二橫向尺寸Y2，其中X1係小於層間導體對應之一著陸區的縱向節距，Y1係名義上地等於YL，且Y2係大於YL。上方部分放寬的橫向尺寸可促進上方層間導體連接至圖案化金屬層的佈局(layout)，圖案化金屬層例如像是第1圖的層ML3。
第18、18A和18C圖顯示類似於第16、16A和16C 圖的結構，但其中圖案化導體遮罩擴展如第14B圖所示的開口254，以形成可連接至積體電路在接觸區外之區域的其他元件的較長的圖案化導線(276)，而下方部分274作為到多個下方層的接觸點。舉例來說，上方部分可在額外之如第1圖所示的ML3層的地方用作為總體位元線。
第19圖是示於第18A圖之層間導體272的放大三維視圖。
第20-23A圖顯示一製程，藉此，多個溝狀第二開口區242係用以使得在著陸區之同一區塊中連接到更多的主動層206。
第20和20A圖是類似於第11和11B圖的剖面和平面圖，但具有二個溝狀第二開口區242.1和242.2。第二開口區242.1和242.2各暴露出相同的八個主動層206.1-206.8的八個著陸區238的階梯配置287。
第21和21A圖顯示第20和20A圖之結構在沉積第二層216於第二開口區242.1和242.2中和高於第二開口區242.1和242.2處之後的結果。這之後接著沉積一遮罩層218，如上述討論者，遮罩層218可為一SHB。一第三光阻遮罩288係形成於遮罩層218上。第三光阻遮罩288具有位於左手邊被材料填充之第二開口區242.2上方的一開口290。
係蝕刻第21、21A圖的結構，請見第22和22A圖，移除遮罩層218在第三光阻遮罩288之開口290下方的部分，並 移除左手邊第二開口區242.2中所有的第二層216。第三光阻遮罩288亦被移除。
第23和23A圖繪示蝕刻第二開口區242.2內的八個主動層，伴隨著其後移除遮罩層218和第一絕緣層212位於最上方的主動層上方的部分246的結果。其結果係形成在第九到第十六主動層206.9-206.16的著陸區238。右手邊第二開口區242.1中的第二層216亦被移除。形成的結構具有在第二開口區242.1和242.2的著陸區238的階梯配置287.1和287.2。用以形成層間導體272的進一步的製程步驟可如參照第12-16圖所述者進行。
第24圖繪示用以形成溝狀接觸區開口214之一遮罩A(未顯示)的一開口A1相對於第二光阻遮罩252中之橫向開口254的方向，第二光阻遮罩252被定義為遮罩B，用以定義層間導體的上方部分。
第25圖繪示透過第24圖之遮罩A之開口A1和遮罩B之開口B1-B4的交點1-4，和上述討論之蝕刻/縮減步驟，形成的層間導體272的例子。層間導體272大致對應於第16圖中最左邊的四個層間導體272。
第25圖之層間導體的其中一個係示於第26圖，識別由遮罩A和遮罩B所定義的尺寸。可見到層間導體272下方部分274和上方部分276二者在縱向方向的尺寸X1、X2係由遮罩B所定義，而下方部分274在橫向方向的尺寸Y1係由遮罩A所定義，上方部分276在橫向方向的尺寸Y2係由遮罩B所定義。
第27圖是包括一3-D NAND記憶體陣列的一3-D積體電路的示意圖。積體電路1075包括一3-D NAND快閃記憶體陣列於一半導體基板上。基板包括一接觸區域202，伴隨著交替的主動層206和絕緣層208的一堆疊204位在接觸區域202。一列解碼器1061係耦接至多條字元線1062，並沿著記憶體陣列1060中的列配置。一行解碼器1063係耦接至多條SSL線1064，包括串列選擇結構，行解碼器1063沿著對應至記憶體陣列1060中堆疊的行配置，以從陣列1060中的記憶胞讀取和寫入資料。一平面解碼器1058係經由位元線1059耦接至記憶體陣列1060中的多個平面。位址係提供於匯流排1065而提供至行解碼器1063、列解碼器1061和平面解碼器1058。方塊1066中的感測放大器和資料輸入結構在此例中經由資料匯流排1067耦接至行解碼器1063。資料係經由資料輸入線1071，從積體電路1075上的輸入/輸出埠或其他積體電路1075內部或外部的資料源，提供至方塊1066中的資料輸入結構。在繪示的實施例中，其他電路1074係包括於積體電路中，其他電路1074例如是一般用途處理器或特殊目的應用電路，或者是由NAND快閃記憶胞陣列支持之具有系統晶片功能的模組組合。資料係經由資料輸出線1072，從方塊1066中的感測放大器，提供至積體電路上的輸入/輸出埠或其他積體電路1075內部或外部的資料目標端(data destination)。
實施於此例中使用偏壓配置狀態機1069的一控制器，控制區塊1068中之電壓供應器所產生或提供的偏壓配置供 應電壓(bias arrangement supply voltage)的應用，偏壓配置供應電壓例如是讀取、抹除、寫入、抹除驗證和寫入驗證電壓。
控制器可使用本發明所屬技術領域所知之特殊目的邏輯電路來實施。在替代性的一實施例中，控制器包括一般用途處理器，可實施於相同的積體電路中，執行電腦程式以控制裝置之作業。在其他另外的實施例中，可使用特殊目的邏輯電路與一般用途處理器的組合來實施控制器。
如這裡所述的層間導體，可用以接觸各種不同類型的主動層，包括例如在貫穿矽通孔(through silicon via)的例子中的晶片的層、多晶片封裝和其他多層結構中之多層電容器的層，後者例如是共同申請之美國專利申請案第13/451,428號所述者，其作為引證文獻視為將其內容完全納入於此。
以上敘述中可能使用例如高於、低於、頂部、底部、上方、下方等詞。這些詞可能用於說明書和申請專利範圍中以協助理解本發明，但不具限制性用途。以上提及的任何和所有專利申請案和公開文件係作為引證文獻納入於此。
雖然本發明已以較佳實施例揭露如上，但可以理解這些例子係用來說明，而非限定本發明。可以預期本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和申請專利的範圍內，可進行各種調整和組合。
206.1、206.8‧‧‧主動層
212‧‧‧第一絕緣層
240‧‧‧停止層
246‧‧‧部分
272‧‧‧層間導體

Claims (6)

  1. 一種方法，用以形成具有在一基板中不同深度的接觸著陸區的一裝置，該方法包括：形成圖案化的一第一遮罩層在該基板上，該第一遮罩層包括一接觸區開口於該基板上；形成一第二遮罩層於該第一遮罩層上方，該第二遮罩層填充該接觸區開口；使用圖案化的一第三遮罩層於該接觸區開口中定義一起始通孔位置；在該起始通孔位置穿過該第二遮罩層地蝕刻一通孔；藉由反覆地透過該通孔往該基板蝕刻一段深度上的增加量和縮減該第二遮罩層以擴大該通孔，在該基板中於複數個深度形成複數個接觸著陸區；形成一絕緣層，該絕緣層填充該接觸區開口，且該絕緣層在該基板上方於該接觸區開口外具有一深度；使用一圖案化導體遮罩，在層間導體的位置蝕刻穿過該絕緣層至位在該些深度之該些接觸著陸區，以形成複數個層間導體通孔；以及以一導電材料填充該些層間導體通孔，以形成複數個層間導體，其中該些接觸著陸區具有複數個縱向節距，且該接觸區開口具有一縱向尺寸XL和一橫向尺寸YL，其中XL係等於或大於該些接觸著陸區之該些縱向節距的一總和，且YL係小於XL；且該些層間導體具有一第一部分和一第二部分，該第一部分位 於該接觸區開口中低於該第一遮罩層，該第二部分在該第一遮罩層中部分地落在該接觸區開口之外，該第一部分具有一第一縱向尺寸X1和一第一橫向尺寸Y1，且該第二部分具有一第二縱向尺寸X2和一第二橫向尺寸Y2，其中X1係小於該些層間導體對應之一著陸區的該縱向節距，Y1係等於YL，且Y2係大於YL。
  2. 如請求項第1項的方法，其中該第一部分於該接觸區開口中穿過該第一遮罩層並延伸至該些接觸著陸區中對應之一者，該第二部分高於該第一遮罩層。
  3. 一種方法，用以形成具有在一基板中不同深度的接觸著陸區的一裝置，該方法包括：於一第一絕緣層之一接觸區開口內在該基板中於複數個深度形成複數個接觸著陸區，其中該些接觸著陸區具有複數個縱向節距，且該接觸區開口具有一縱向尺寸XL和一橫向尺寸YL，其中XL係等於或大於該些接觸著陸區之該些縱向節距的一總和，且YL係小於XL；形成一蝕刻停止層於該基板上之該些接觸著陸區的上方、該接觸區開口之複數個側壁上、和位於上方的一遮罩層上；形成一第二絕緣層於該蝕刻停止層上方，該第二絕緣層填充該接觸區開口；定義在該接觸區開口中之對應該些接觸著陸區的複數個層間導體位置，該些層間導體位置具有大於該接觸區開口之該橫向尺寸YL的一橫向尺寸，並具有一縱向尺寸；藉由使用對該第二絕緣層具有選擇性的一製程，於該蝕刻停 止層上方在該些層間導體位置蝕刻穿過該第二絕緣層，並接著在該蝕刻停止層蝕刻複數個開口，暴露在該些深度的該些接觸著陸區，以形成複數個層間導體通孔，並留下至少部分之該蝕刻停止層於側壁上；以及以一導電材料填充該些層間導體通孔，以形成複數個層間導體，其中該些層間導體具有一第一部分和一第二部分，該第一部分位於該接觸區開口中低於該第一遮罩層，該第二部分在該第一遮罩層中部分地落在該接觸區開口之外，該第一部分具有一第一縱向尺寸X1和一第一橫向尺寸Y1，且該第二部分具有一第二縱向尺寸X2和一第二橫向尺寸Y2，其中X1係小於該些層間導體對應之一著陸區的該縱向節距，Y1係等於YL，且Y2係大於YL。
  4. 如請求項第3項的方法，其中形成該些接觸著陸區的步驟包括：形成一第二遮罩層於該第一絕緣層上方，該第二遮罩層填充該接觸區開口；在一起始通孔位置穿過該第二遮罩層地蝕刻一通孔；以及反覆地透過該通孔往該基板蝕刻一段深度上的增加量，和縮減該第二遮罩層以擴大該通孔。
  5. 一種3-D結構，包括：一堆疊，包括複數個主動層和複數個接觸著陸區，該些主動層位在該堆疊中對應之複數個深度，並包括一最上方的主動層，該些接觸著陸區位於個別之該些主動層上；一第一絕緣層，位於該最上方的主動層上方，並具有一接觸 區開口於該些接觸著陸區上方，其中該些接觸著陸區具有複數個縱向節距，且該接觸區開口具有一縱向尺寸XL和一橫向尺寸YL，其中XL係等於或大於該些接觸著陸區之該些縱向節距的一總和，且YL係小於XL；一第二絕緣層，位於該第一絕緣層上方，並填充該接觸區開口，且該第二絕緣層於該第一絕緣層上方具有一深度；複數個層間導體，位於該第二絕緣層中，該些層間導體各具有一第一部分和一第二部分，該第一部分於該接觸區開口中穿過該第一絕緣層並延伸至該些接觸著陸區中對應之一者，該第二部分在高於該第一絕緣層處部分地落在該接觸區開口之外；材料不同於該第二絕緣層的一層，該層位於該些接觸著陸區的上方和該接觸區開口之複數個側壁上，該第一部分具有一第一縱向尺寸X1和一第一橫向尺寸Y1，該第一橫向尺寸Y1係等於該接觸區開口的該橫向尺寸，且該第二部分具有一第二縱向尺寸X2和一第二橫向尺寸Y2，該第二橫向尺寸Y2係大於該接觸區開口的該橫向尺寸YL，其中X1係小於該些層間導體對應之一著陸區的該縱向節距。
  6. 如請求項第5項的3-D結構，包括一圖案化導體層於該些層間導體之該些第二部分的上方，和複數個層間接觸點位於該些第二部分和該圖案化導體層之間，至少部分之該些層間接觸點係設置在該接觸區開口上方。
TW102123745A 2013-03-12 2013-07-03 用以形成具有在基板中不同深度的接觸著陸區的裝置的方 法，和使用其所製造出的3-d結構 TWI543297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361776906P 2013-03-12 2013-03-12
US13/867,905 US8928149B2 (en) 2013-03-12 2013-04-22 Interlayer conductor and method for forming

Publications (2)

Publication Number Publication Date
TW201436100A TW201436100A (zh) 2014-09-16
TWI543297B true TWI543297B (zh) 2016-07-21

Family

ID=51523949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123745A TWI543297B (zh) 2013-03-12 2013-07-03 用以形成具有在基板中不同深度的接觸著陸區的裝置的方 法，和使用其所製造出的3-d結構

Country Status (2)

Country Link
US (1) US8928149B2 (zh)
TW (1) TWI543297B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642123B (zh) * 2016-12-22 2018-11-21 旺宏電子股份有限公司 多層結構與其製造方法及對應其之接觸結構
TWI812579B (zh) * 2022-05-12 2023-08-11 旺宏電子股份有限公司 三維記憶體結構
TWI812216B (zh) * 2022-05-12 2023-08-11 旺宏電子股份有限公司 三維記憶體結構的形成方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214435B2 (en) * 2012-05-21 2015-12-15 Globalfoundries Inc. Via structure for three-dimensional circuit integration
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US9070447B2 (en) 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
US9343322B2 (en) * 2014-01-17 2016-05-17 Macronix International Co., Ltd. Three dimensional stacking memory film structure
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9524983B2 (en) 2015-03-10 2016-12-20 Samsung Electronics Co., Ltd. Vertical memory devices
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US9627498B2 (en) * 2015-05-20 2017-04-18 Macronix International Co., Ltd. Contact structure for thin film semiconductor
US20170062467A1 (en) * 2015-08-24 2017-03-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10453748B2 (en) 2015-08-27 2019-10-22 Micron Technology, Inc. Methods of forming semiconductor device structures including stair step structures
US10381361B2 (en) 2015-09-10 2019-08-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
US10319735B2 (en) 2015-09-10 2019-06-11 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
TWI575661B (zh) * 2015-10-02 2017-03-21 旺宏電子股份有限公司 具有鏡像落著區之多層三維結構
US9419013B1 (en) 2015-10-08 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR102424720B1 (ko) 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US10134672B2 (en) * 2016-03-15 2018-11-20 Toshiba Memory Corporation Semiconductor memory device having a stepped structure and contact wirings formed thereon
US10504838B2 (en) * 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US10446437B2 (en) * 2016-10-10 2019-10-15 Macronix International Co., Ltd. Interlevel connectors in multilevel circuitry, and method for forming the same
US10002787B2 (en) * 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
TWI656601B (zh) * 2017-03-23 2019-04-11 旺宏電子股份有限公司 非對稱階梯結構及其製造方法
US10497714B2 (en) 2017-07-31 2019-12-03 Macronix International Co., Ltd. Three dimensional memory device with etch-stop structure
JP7344867B2 (ja) 2017-08-04 2023-09-14 ラム リサーチ コーポレーション 水平表面上におけるＳｉＮの選択的堆積
US11282845B2 (en) 2017-08-24 2022-03-22 Micron Technology, Inc. Semiconductor devices comprising carbon-doped silicon nitride and related methods
KR102618492B1 (ko) * 2018-05-18 2023-12-28 삼성전자주식회사 3차원 반도체 소자
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
KR20220056249A (ko) 2018-10-19 2022-05-04 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
US10748901B2 (en) 2018-10-22 2020-08-18 International Business Machines Corporation Interlayer via contacts for monolithic three-dimensional semiconductor integrated circuit devices
KR102612408B1 (ko) 2018-11-02 2023-12-13 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102554712B1 (ko) * 2019-01-11 2023-07-14 삼성전자주식회사 반도체 소자
WO2020154997A1 (en) 2019-01-31 2020-08-06 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
US11158580B2 (en) * 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power distribution network and frontside through silicon via
KR20210082299A (ko) 2019-12-24 2021-07-05 삼성전자주식회사 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383512B2 (en) 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US8154128B2 (en) 2009-10-14 2012-04-10 Macronix International Co., Ltd. 3D integrated circuit layer interconnect
US8503213B2 (en) 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
US8598032B2 (en) 2011-01-19 2013-12-03 Macronix International Co., Ltd Reduced number of masks for IC device with stacked contact levels
US8363476B2 (en) 2011-01-19 2013-01-29 Macronix International Co., Ltd. Memory device, manufacturing method and operating method of the same
US8541882B2 (en) 2011-09-22 2013-09-24 Macronix International Co. Ltd. Stacked IC device with recessed conductive layers adjacent to interlevel conductors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642123B (zh) * 2016-12-22 2018-11-21 旺宏電子股份有限公司 多層結構與其製造方法及對應其之接觸結構
TWI812579B (zh) * 2022-05-12 2023-08-11 旺宏電子股份有限公司 三維記憶體結構
TWI812216B (zh) * 2022-05-12 2023-08-11 旺宏電子股份有限公司 三維記憶體結構的形成方法

Also Published As

Publication number Publication date
US20140264925A1 (en) 2014-09-18
US8928149B2 (en) 2015-01-06
TW201436100A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI543297B (zh) 用以形成具有在基板中不同深度的接觸著陸區的裝置的方 法，和使用其所製造出的3-d結構
CN113169170B (zh) 用于形成多层水平nor型薄膜存储器串的方法
US10622377B2 (en) 3-dimensional NOR memory array with very fine pitch: device and method
US20240099003A1 (en) Methods for forming multi-layer vertical nor-type memory string arrays
US10134672B2 (en) Semiconductor memory device having a stepped structure and contact wirings formed thereon
JP5782182B2 (ja) 階段構造を含む装置およびその形成方法
JP6226917B2 (ja) 垂直３ｄメモリデバイス、並びにその製造方法
TWI670838B (zh) 具有底部參考導體的傾斜式半圓柱形3d nand陣列
US9236346B2 (en) 3-D IC device with enhanced contact area
US20150179659A1 (en) Multilevel contact to a 3d memory array and method of making thereof
CN104051326B (zh) 在衬底不同深度有接触着陆区的装置的形成方法及3‑d结构
JP7503882B2 (ja) ３ｄロジック及びメモリのための同軸コンタクト
JP2021536136A (ja) 新規な３ｄ ｎａｎｄメモリデバイス及びその形成方法
CN112534576A (zh) 用于三维存储设备中的中心阶梯结构的底部选择栅极触点
TWI440137B (zh) 用於具堆疊接觸層之ｉｃ裝置之減少數量的遮罩
TWI575661B (zh) 具有鏡像落著區之多層三維結構
TWI569378B (zh) 記憶體架構及其製造方法
CN106601751B (zh) 具有镜像落着区的多层三维结构及集成电路
TWI532148B (zh) 半導體裝置及其製造方法
TW202341447A (zh) 記憶體元件及其製造方法
TW202437877A (zh) 記憶體元件及其製造方法