TWI440137B

TWI440137B - 用於具堆疊接觸層之ｉｃ裝置之減少數量的遮罩

Info

Publication number: TWI440137B
Application number: TW100105317A
Authority: TW
Inventors: Shih Hung Chen; Hang Ting Lue
Original assignee: Macronix Int Co Ltd
Priority date: 2011-02-17
Filing date: 2011-02-17
Publication date: 2014-06-01
Also published as: TW201236108A

Description

用於具堆疊接觸層之IC裝置之減少數量的遮罩

本發明大致有關於高密度積體電路裝置，尤其是關於用於多層三維堆疊裝置之互連結構。

於高密度記憶體裝置之製造中，積體電路上每單位面積之資料量，能做為一關鍵因素。因此，當記憶體裝置之關鍵尺度達到微影技術之限制時，為了達成較高的儲存密度及較低的每位元成本，用於堆疊多層記憶體單元之技術已被提出。

舉例而言，於Lai等人之“A Multi-Layer Stackable Thin-Film Transistor(TFT) NAND-Type Flash Memory,”IEEE Int'l Electron Devices Meeting,11-13 Dec. 2006，以及於Jung等人之“Three Dimensionally Stacked NAND Flash Memory Technology Using Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node”,IEEE Int'l Electron Devices Meeting,11-13 Dec. 2006之文獻中，薄膜電晶體技術係應用於電荷捕捉記憶體。

同時，於Johnson等人之“512-Mb PROM With a Three-Dimensional Array of Diode/Anti-fuse Memory Cells”,IEEE J. of Solid-State Circuits,vol. 38,no. 11,Nov. 2003之文獻中，交叉點陣列(cross-point array)技術已應用於抗熔絲記憶體(anti-fuse memory)。亦參照Cleeves之標題為「Three-Dimensional Memory」之美國專利案第7,081,377號案。

於Kim等人之“Novel 3-D Structure for Ultra-High Density Flash Memory with VRAT and PIPE”,2008 Symposium on VLSI Technology Digest of Technical Papers;17-19 June 2008;pages 122-123之文獻中，描述於電荷捕捉記憶體技術中提供垂直非及(NAND)單元之另一結構。

於三維堆疊記憶體裝置中，導電體穿透記憶體單元之較高層，而用以將記憶體單元之較低層耦合至解碼電路及其相似電路。完成互連之成本會隨著所需之微影步驟之數量而增加。於Tanaka等人之“Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory”,2007 Symposium on VLSI Technology Digest of Technical Papers;12-14 June 2007,pages:14-15之文獻中，描述一種減少微影步驟之數量的方法。

然而，習知三維堆疊記憶體裝置之其中一缺點，為對於每個接觸層通常使用獨立的遮罩。因此，例如倘若有20個接觸層，通常需要20個相異的遮罩，每個接觸層需要對於此接觸層之遮罩之產生，以及對於此接觸層之蝕刻步驟。

根據本發明之一些範例，僅需要Y個遮罩，以提供至位於2的Y次方個接觸層之降落區域之存取。根據一些範例，對於每個遮罩序列號碼x而言，能蝕刻2的(x－1)個接觸層。

方法之第一範例，使用於互連區域具有接觸層之堆疊的三維堆疊IC裝置，以產生與接觸層之降落區域對齊且於接觸層外露降落區域的互連接觸區域。使用N個蝕刻遮罩之組合，以於具接觸層之堆疊產生多達且包含2的N次方個互連接觸區域之接觸層。每個遮罩包括遮蔽區域及蝕刻區域。N為至少等於2之整數。x為用於遮罩之序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N。移除於互連區域躺設於具接觸層之堆疊上方之任何上層之至少一部分。以所選擇的順序使用所述遮罩蝕刻互連區域N次。如此會產生從表面層延伸至每個接觸層的接觸開口，於2的N次方個接觸層中之每層，接觸開口與降落區域對齊且提供至降落區域之存取。對於序列號碼x之每個遮罩於蝕刻步驟期間，蝕刻穿透2的(x－1)次方個接觸層。此時能形成通過接觸開口之導電體，以接觸位於接觸層之降落區域。一些範例包含下列步驟：於接觸開口上方塗佈填充材料，以定義通孔(via)圖案化表面；開設穿透填充材料之通孔，以外露於每個接觸層中之降落區域；以及於通孔內沉積導電材料。於一些範例中，藉由N至少等於4來實施存取步驟。於一些範例中，使用外露互連區域之額外的遮罩來實施移除步驟，同時於其他範例中，藉由於互連區域使用地毯式蝕刻步驟來實施移除步驟。於一些範例中，側壁材料作用為N個蝕刻遮罩之其中一個。

方法之另一範例，用於三維堆疊IC裝置，提供電性連接以電連至位於互連區域之具接觸層之堆疊之降落區域。此IC裝置為一種類型，包括互連區域，此互連區域包含上層以及於上層之下方之至少第一、第二、第三及第四接觸層之堆疊。於上層中形成至少第一及第二開口，每個開口外露第一接觸層之表面區域，第一及第二開口藉由上層側壁局部地設邊界。於第一及第二開口之每個開口之側壁上，以及表面部分之每個部分之第一部位上，沉積側壁材料，並保留表面部分之第二部位，使得於第二部位上無側壁材料。延伸第一及第二開口穿透表面部分之第二部位，以對於第一及第二開口之每個開口外露第二接觸層之表面。於每個開口移除側壁材料之至少一些，以於每個開口外露表面部分之第一部位之至少一些，從而於第二開口形成互連接觸區域。於第二開口之互連接觸區域係與於第一及第二接觸層之降落區域對齊。從(1)表面部分之外露的第一部位進一步延伸第一開口穿透第一及第二接觸層，以外露第三接觸層之表面，且從(2)第二接觸層之外露的表面進一步延伸第一開口穿透第二及第三接觸層，以外露第四接觸層之表面。如此會於第一開口，形成與於第三及第四接觸層之降落區域對齊之互連接觸區域。形成電連至位於第一、第二、第三及第四接觸層之降落區域之導電體。於一些範例中，導電體形成步驟包括：於開口上方塗佈填充材料，以定義通孔圖案化表面；開設穿透填充材料之通孔，以外露於每個接觸層中之降落區域；以及於通孔內沉積導電材料。

遮罩組合之範例，用於三維堆疊IC裝置以產生互連接觸區域，此些互連接觸區域係對齊於互連區域之具接觸層之堆疊的降落區域，藉由上層覆蓋具接觸層之堆疊。N個蝕刻遮罩之組合中之每個遮罩，包括遮蔽區域及蝕刻區域，蝕刻區域用以對於三維堆疊IC裝置於互連區域之多達且包含2的(N－1)次方個接觸層，產生能與降落區域對齊之互連接觸區域。N為至少等於3之整數，x為用於遮罩之序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N。於一些範例中，側壁材料作用為N個蝕刻遮罩之其中一個。於一些範例中，蝕刻遮罩包括虛擬遮蔽區域於所述蝕刻遮罩之至少一個遮罩上。於一些範例中，蝕刻遮罩包括虛擬遮蔽區域於所述蝕刻遮罩之至少一些遮罩上之對應位置。於一些範例中，蝕刻遮罩包括至少一個虛擬遮蔽區域於所述蝕刻遮罩之每個遮罩上之對應位置。於一些範例中，N為大於或等於4。

遮罩組合之另一範例，用於三維堆疊IC裝置以產生與互連區域之具接觸層之堆疊的降落區域對齊之互連接觸區域。N個遮罩之組合中之每個遮罩包括遮蔽區域及蝕刻區域，蝕刻區域用以對於三維堆疊IC裝置於互連區域之多達且包含2的N次方個接觸層，產生能與降落區域對齊之互連接觸區域。N為至少等於2之整數，x為用於遮罩之序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N。

本發明之其他實施態樣及優點能於回顧下述之圖式、詳細實施方式及申請專利範圍中看到。

第1圖繪示包含具有互連結構190之三維結構之裝置的剖視圖，互連結構190具備小佔用區(footprint)，於此小佔用區，導電體180延伸至裝置中之不同的接觸層160-1至160-4。於所示之範例中，顯示四個接觸層160-1至160-4。一般而言，描述於此之小互連結構190，能以具有層0至N且N至少為2之結構來實行。

導電體180安排於互連結構190之內，以與於不同的接觸層160-1至160-4上之降落區域接觸。如以下詳加描述，用於每個特定層之導電體180係延伸穿透躺設於上方的層中之開口，以與降落區域161-1a、161-1b、161-2a、161-2b、161-3a、161-3b、161-4接觸。於此範例中使用導電體180，用於將接觸接觸層160-1至160-4耦合至於躺設於接觸層160-1至160-4上方之導線層中之互連線185。

降落區域為用於與導電體180接觸之接觸層160-1至160-4之部分。降落區域之尺寸大到足以提供用於導電體180之空間，以足夠將於不同的接觸層160-1至160-4之降落區域內之導電降落區域耦合至躺設於上方的互連線185，同時解決如於相異層中用於降落區域之導電體180及躺設於其中一層上方之開口間不對齊的問題。

降落區域之尺寸因此取決於數個因素，包含所使用之導電體之尺寸及數量，以及隨著實施例的不同而將有所不同。此外，導電體180之數量能與降落區域之每個數量有所不同。

於所示之範例中，接觸層160-1至160-4由材料之各自的平面導電層所組成，此材料例如經摻雜的多晶矽，其中還有分隔接觸層160-1至160-4之絕緣材料層165。或者，接觸層160-1至160-4不需要是平面堆疊的材料層，而是代替能沿垂直維度有所不同之材料層。

與相異接觸層160-1至160-4接觸之導電體180，係以沿繪示於第1A圖之剖面而延伸之方向來安排。由與相異接觸層160-1至160-4接觸之導電體180之安排定義之此方向，於此稱為「縱向」方向。「橫向」方向垂直於縱向方向，且為沿於第1A圖所示之剖面之進紙面及出紙面之方向。縱向及橫向方向二者皆被認為「側向維度(lateral dimensions)」，意即接觸層160-1至160-4之平面之二維區域中之方向。結構或特徵之「長度」為其於縱向方向上之長度，且結構或特徵之「寬度」為其於橫向方向上之寬度。

接觸層160-1為複數接觸層160-1至160-1中最低的接觸層。接觸層160-1位於絕緣層164之上。

接觸層160-1包含用以與導電體180接觸之第一及第二降落區域161-1a、161-1b。

於第1圖中，接觸層160-1於互連結構190之相對的端部上包含二個降落區域161-1a、161-1b。於一些另外的實施例中，省略降落區域161-1a、161-1b之其中之一。

第2A圖繪示於互連結構190之佔用區內包含降落區域161-1a、161-1b之接觸層160-1之平面圖。互連結構190之佔用區能接近用於導電體之通孔尺寸之寬度，且具有能夠遠長於此寬度之長度。如第2A圖所示，降落區域161-1a沿橫向方向具有寬度200，且沿縱向方向具有長度201。降落區域161-1b沿橫向方向具有寬度202，且沿縱向方向具有長度203。於第2A圖之實施例中，降落區域161-1a、161-1b每個皆具有矩形剖面。於實施例中，降落區域161-1a、161-1b能每個皆具有圓形、橢圓形、方形、矩形或一些不規則形的剖面。

因為接觸層160-1為最低的接觸層，導電體180不需穿透接觸層160-1至設置於下方的層。因此，於此範例中，接觸層160-1於互連結構190之內不具有開口。

回頭參照第1圖，接觸層160-2躺設於接觸層160-1上方。接觸層160-2包含躺設於接觸層160-1上之降落區域161-1a上方之開口250。開口250具有定義開口250之長度252之遠端縱向側壁251a及近端縱向側壁251b。開口250之長度252至少與設置於下方之降落區域161-1a之長度201相同，以讓用於降落區域161-1a之導電體180能穿透接觸層160-2。

接觸層160-2亦包含躺設於降落區域161-1b上方之開口255。開口255具有定義開口255之長度257的遠端及近端縱向側壁256a、256b。開口255之長度257至少與設置於下方之降落區域161-1b之長度203相同，以讓用於降落區域161-1b之導電體180能穿透接觸層160-2。

接觸層160-2亦包含分別相鄰於開口250、255之第一及第二降落區域161-2a、161-2b。第一及第二降落區域161-2a、161-2b為用於與導電體180接觸之接觸層160-2之部分。

第2B圖繪示於互連結構190內包含第一及第二降落區域161-2a、161-2b及開口250、255之接觸層160-2之一部分的平面圖。

如第2B圖所示，開口250具有定義長度252之縱向側壁251a、251b，且具有定義開口250之寬度254之橫向側壁253a、253b。寬度254至少與設置於下方之降落區域161-1a之寬度200相同，以使導電體180能穿透開口250。

開口255具有定義長度257之縱向側壁256a、256b，且具有定義寬度259之橫向側壁258a、258b。寬度259至少與設置於下方之降落區域161-1b之寬度202相同，以讓用於導電體180能穿透開口255。

於2B圖之平面圖中，開口250、255每個皆具有矩形剖面。於實施例中，開口250、255取決於用以形成此些開口之遮罩的形狀，而能每個皆具有圓形、橢圓形、方形、矩形或一些不規則形的剖面。

如第2B圖所示，降落區域161-2a相鄰於開口250，且於橫向方向具有寬度204，並於縱向方向具有長度205。降落區域161-2b相鄰於開口255，且於橫向方向具有寬度206，並於縱向方向具有長度207。

回頭參照第1圖，接觸層160-3躺設於接觸層160-2上方。接觸層160-3包含躺設於接觸層160-1上之降落區域161-1a上方且躺設於接觸層160-2上之降落區域161-2a上方之開口260。開口260具有定義開口260之長度262之遠端及近端縱向側壁261a、261b。開口260之長度262至少與設置於下方之降落區域161-1a及161-2a之長度201及205之總和相同，以讓用於降落區域161-1a及161-2a之導電體180能穿透接觸層160-3。

如第1圖所示，開口260之遠端縱向側壁261a垂直地對齊於設置於下方之開口250之遠端縱向側壁251a。於以下詳加描述之製造實施例中，能使用單一蝕刻遮罩中之開口及一個形成於此單一蝕刻遮罩中之開口上之額外的遮罩，以及用於蝕刻此額外的遮罩之處理，來形成開口，而毋需關鍵對齊步驟。因而導致沿著經垂直對齊之單一蝕刻遮罩之周邊，形成具有遠端縱向側壁(261a、251a、…)之開口。

接觸層160-3亦包含躺設於接觸層160-1上之降落區域161-1b上方且躺設於接觸層160-2上之降落區域161-2b上方之開口265。開口265具有定義開口265之長度267之外側及內側縱向側壁266a、266b。開口265之外側縱向側壁266a垂直地對齊於設置於下方之開口255之外側縱向側壁256a。

開口265之長度267至少與設置於下方之降落區域161-1b及161-2b之長度203及207之總和相同，以讓用於降落區域161-1b及161-2b之導電體180能穿透接觸層160-3。

接觸層160-3亦包含分別相鄰於開口260、265之第一及第二降落區域161-3a、161-3b。第一及第二降落區域161-3a、161-3b為用於與導電體180接觸之接觸層160-3之部分。

第2C圖繪示於互連結構190內包含第一及第二降落區域161-3a、161-3b及開口260、265之接觸層160-3之一部分的平面圖。

如第2C圖所示，開口260具有定義長度262之外側及內側之縱向側壁261a、261b，且具有定義開口260之寬度264a、264b之橫向側壁263a、263b。寬度264a至少與設置於下方之降落區域161-1a之寬度200相同，寬度264b至少與設置於下方之降落區域161-2a之寬度204相同，以使導電體180能穿透開口260。

於所示之實施例中，寬度264a及264b實質上相同。或者，為了容納具有相異寬度之降落區域，寬度264a及264b能為相異。

開口265具有定義長度267之縱向側壁266a、266b，且具有定義寬度269a、269b之橫向側壁268a、268b。寬度269a至少與設置於下方之降落區域161-1b之寬度202相同，且寬度269b至少與設置於下方之降落區域161-2b之寬度206相同，以使導電體180能穿透開口265。

如第2C圖所示，降落區域161-3a相鄰於開口260，且於橫向方向具有寬度214，並於縱向方向具有長度215。降落區域161-3b相鄰於開口265，且於橫向方向具有寬度216，並於縱向方向具有長度217。

回頭參照第1圖，接觸層160-4躺設於接觸層160-3上方。接觸層160-4包含躺設於接觸層160-1上之降落區域161-1a上方、躺設於接觸層160-2上之降落區域161-2a上方且躺設於接觸層160-3上之降落區域161-3a上方之開口270。開口270具有定義開口270之長度272之縱向側壁271a、271b。開口270之長度272至少與設置於下方之降落區域161-1a、161-2a及161-3a之長度201、205及215之總和相同，以讓用於降落區域161-1a、161-2a及161-3a之導電體180能穿透接觸層160-4。如第1圖所示，開口270之縱向側壁271a垂直地對齊於設置於下方之開口260之縱向側壁261a。

接觸層160-4亦包含躺設於接觸層160-1上之降落區域161-1b上方、躺設於接觸層160-2上之降落區域161-2b上方之且躺設於接觸層160-3上之降落區域161-3b上方之開口275。開口275具有定義開口275之長度277之縱向側壁276a、276b。開口275之縱向側壁276a垂直地對齊於設置於下方之開口265之縱向側壁266a。

開口275之長度277至少與設置於下方之降落區域161-1b、161-2b及161-3b之長度203、207及217之總和相同，以讓用於降落區域161-1b、161-2b及161-3b之導電體180能穿透接觸層160-4。

接觸層160-4亦包含於開口270、275之間的降落區域161-4。降落區域161-4為用於與導電體180接觸之接觸層160-4之部分。於第1圖中，接觸層160-4具有一個降落區域161-4。或者，接觸層160-4能包含比一個更多的降落區域。

第2D圖繪示於互連結構190內包含降落區域161-4及開口270、275之接觸層160-4之一部分的平面圖。

如第2D圖所示，開口270具有定義長度272之縱向側壁271a、271b，且具有定義開口270之寬度274a、274b、274c之橫向側壁273a、273b。寬度274a、274b、274c至少與設置於下方之降落區域161-1a、161-2a及161-3a之寬度200、204及214相同，以使導電體180能穿透開口270。

開口275具有定義長度277之縱向側壁276a、276b，且具有定義寬度279a、279b、279c之橫向側壁278a、278b。寬度279a、279b、279c至少與設置於下方之降落區域161-1b、161-2b及161-3b之寬度202、206及216相同，以使導電體180能穿透開口275。

如第2D圖所示，降落區域161-4位於開口270、275之間，且於橫向方向具有寬度224，並於縱向方向具有長度225。

回頭參照第1圖，開口270、260及250之遠端縱向側壁271a、261a及251a為垂直地對齊，以使開口270、260及250於長度上的相異處起因於側壁271b、261b及251b之水平偏移。如使用於此，元件或特徵「垂直地對齊」實質上沖刷(flush)於與橫向及縱向方向二者垂直之虛平面。如使用於此，術語「實質上沖刷」有意於涵蓋於開口之形成中之製造公差(tolerance)，其中此開口之形成是使用單一蝕刻遮罩中之開口，以及使用能造成側壁之平面性之變異之多重蝕刻處理。

如第1圖所示，開口275、265及255之遠端縱向側壁276a、266a及256a為垂直地對齊

同樣地，於層中之開口之橫向側壁亦垂直地對齊。參照第2A至2D圖，開口270、260及250之橫向側壁273a、263a及253a為垂直地對齊。此外，橫向側壁273b、263b及253b為垂直地對齊。對於開口275、265及255，縱向側壁276a、266a及256a為垂直地對齊，且橫向側壁278b、268b及258b為垂直地對齊。

於所示之實施例中，開口於不同接觸層160-1至160-4於橫向方向具有實質上相同的寬度。或者，為了容納具有相異寬度之降落區域，能例如以似階梯之方式，使開口之寬度沿著縱向方向而有所不同。

用於實行如於此所述之互連結構190之此技術，相較於先前記憶之技術，能減少用於與複數接觸層160-1至160-4接觸所需的面積或佔用區。因此，於不同的接觸層160-1至160-4中能夠有更多的空間來實行之記憶電路。相較於先前記憶技術，如此能於上層中增加儲存密度並降低每位元成本。

於第1圖之剖面圖中，於互連結構190內之開口，導致諸接觸層於接觸層160-4上之降落區域161-4之二側上具有似階梯圖樣。亦即，於每層中之二個開口，以垂直於縱向方向及橫向方向之軸對稱，且每層之二個降落區域亦以此軸對稱。如於此所述，術語「對稱」有意於涵蓋於開口之形成中之製造公差，其中此開口之形成是使用單一蝕刻遮罩中之開口，以及使用能造成側壁之尺度之變異之多重蝕刻處理。

於另外的實施例中，每層包含單一開口及單一降落區域，此些層僅於單側上具有似階梯圖樣。

於所示之範例中，顯示四個接觸層160-1至160-4。更一般而言，描述於此之小互連結構，能實行於層0至N，其中N至少為2。一般而言，層(i)躺設於層(i－1)上方，其中(i)等於1至N，且層(i)於層(i)上具有相鄰於降落區域(i)之開口(i)。開口(i)延伸於層(i－1)上之降落區域(i－1)上方，且於(i)大於1時，開口(i)延伸相鄰於層(i－1)中之開口(i－1)。開口(i)具有與層(i)中之開口(i－1)之遠端縱向側壁對齊之遠端縱向側壁，且具有定義開口(i)之長度的近端縱向側壁。若有的話，開口(i)之長度至少與降落區域(i－1)之長度加上開口(i－1)之長度相同。於(i)大於1時，開口(i)具有與層(i－1)中之開口(i－1)之橫向側壁對齊之橫向側壁，且定義開口(i－1)之寬度至少與降落區域(i－1)之寬度相同。

記憶體單元及配置之其他類型能使用於另外的實施例。能使用的記憶體單元之其他類型之範例，包含介電質電荷捕捉及浮動閘極記憶體單元。舉例而言，於裝置之另外的層中，能實行為由絕緣材料分隔之平面記憶體陣列，且於層內使用薄膜電晶體或相關技術形成存取裝置及存取線。此外，描述於此之互連結構，能以三維堆疊積體電路裝置之其他類型來實行，其中，具有於小佔用區內延伸至裝置中之不同層之導電體為有用的。

第3A圖繪示三維堆疊積體電路裝置100之一部分之剖視圖，三維堆疊積體電路裝置100包含陣列區域110及具有描述於此之互連結構190之周圍區域120。

於第3A圖中，記憶體陣列區域110實行為如描述於Lung之美國專利申請案第12/579,192號案中之一次性可程式化多層記憶體單元，此案由本申請案之受讓人所共同擁有且做為參照而結合於此。描述於此且做為代表的積體電路結構中，能實行描述於此之三維互連結構。

記憶體陣列區域110包含記憶體存取層112，記憶體存取層112包含水平場效電晶體存取裝置131a、131b，水平場效電晶體存取裝置131a、131b於半導電體基板130中具有源極區域132a、132b及汲極區域134a、134b。基板130能包括塊狀矽或絕緣層上矽層或其他用於支撐積體電路之習知結構。溝槽隔絕結構135a、135b隔絕於基板130中之區域。字元線140a、140b作用為存取裝置131a、131b之閘極。接觸插頭142a、142b延伸穿透層間介電質144，以將汲極區域134a、134b耦合至位元線150a、150b。

接觸墊152a、152b耦合至設置於下方之接觸146a、146b，並提供至存取電晶體之源極區域132a、132b之連接。接觸墊152a、152b及位元線150a、150b位於層間介電質154之內。

於所示之範例中，諸接觸層由材料之各自的平面導電層所組成，此材料例如經摻雜的多晶矽。或者，諸接觸層不需要是平面堆疊的材料層，而是代替能沿垂直維度有所不同之材料層。

絕緣層165-1至165-3逐一分隔接觸層160-1至160-4。絕緣層166躺設於接觸層160-1至160-4及絕緣層165-1至165-3上方。

複數電極柱171a、171b安排於記憶體單元存取層112之頂部上，且延伸穿透諸接觸層。於此圖中，第一電極柱171a包含中央導電核心170a，此中央導電核心170a例如由鎢或其他合適的電極材料製作，且由多晶矽鞘體172a所圍繞。抗熔絲材料層174a，或其他可程式化記憶體材料層，係形成於多晶矽鞘體172a及複數接觸層160-1至160-4之間。於此範例中，接觸層160-1至160-4包括相對高度攙雜的n型多晶矽，然而，多晶矽鞘體172a則包括相對高度攙雜的p型多晶矽。較佳地，多晶矽鞘體172a之厚度大於由p-n接面所形成之消耗區域之深度。消耗區域之深度部分由用於形成消耗區域之n型及p型多晶矽之相關摻雜濃度決定。接觸層160-1至160-4及鞘體172a亦能使用非晶矽來實行。同樣地，亦能使用其他半導電體材料。

第一電極柱171a耦合至接觸墊152a。包含導電核心170b、多晶矽鞘體172b及抗熔絲材料層174b之第二電極柱171b，擇耦合至接觸墊152b。

複數接觸層160-1至160-4及電極柱171a、171b間之介面區域，包含記憶體元件，此記憶體元件包括與整流器串連之可程式化元件，將於下詳加解釋。

於原生狀態中，電極柱171a之抗熔絲材料層174a具有高電阻，此抗熔絲材料層174a能為二氧化矽、氮氧化矽或其他矽氧化物。能使用其他如氮化矽之抗熔絲材料。於藉由對字元線140、位元線150及複數接觸層160-1至160-4施加適當的電壓來程式化之後，抗熔絲材料層174崩潰，且於相鄰對應層之抗熔絲材料內之主動區域呈現低電阻狀態。

如第3A圖所示，接觸層160-1至160-4之複數導電層，係延伸進入周圍區域120，此處係支撐用以連接至複數接觸層160-1至160-4之電路及導電體180。裝置之寬廣的變化係實行於周圍區域120，以支撐積體電路100上之解碼邏輯電路或其他電路。

導電體180被安排於互連結構190之內，以與不同接觸層160-1至160-4上之降落區域接觸。如以下所詳加討論的內容，用於每個特定接觸層160-1至160-4之導電體180，係延伸穿透躺設於上方之層之開口至包含導電互連線185之導線層。導電互連線185提供為接觸層160-1至160-4及周圍區域120中之解碼電路之間的互連。

如第3A圖中由虛線表示，與相異的接觸層160-1至160-4接觸之導電體180被安排成沿縱向方向延伸進出於第3A圖所示之剖面。

第3B圖繪示第3A圖中以縱向方向沿第3B圖－第3B圖線取下而穿透互連區域190之剖視圖，顯示類似第1圖所示之互連結構190之視圖。如第3B圖中能看到的，用於每個特定層之導電體180係延伸穿透躺設於上方的層中之開口，以與降落區域接觸。

於所示之範例中，顯示四個接觸層160-1至160-4。更一般而言，描述於此之小互連結構，能實行於層0至N，其中N至少為2。

記憶體單元及配置之其他類型能使用於另外的實施例。舉例而言，於裝置之另外的層中，能實行為由絕緣材料分隔之平面記憶體陣列，且於層內使用薄膜電晶體或相關技術形成存取裝置及存取線。此外，描述於此之互連結構，能以三維堆疊積體電路裝置之其他類型來實行，其中，具有於小佔用區內延伸至裝置中之不同層之導電體為有用的。

於第3A及3B圖中，繪示單一互連結構190。例如使複數互連結構圍繞記憶體陣列區域110，而能於裝置中之不同位置安排複數互連結構，以提供更多的配電。第4圖繪示包含互連結構之二個串列之裝置100之實施例之佈局之上視圖，如於陣列之各個側面上之周圍區域120中之區域190-1及190-2中包含複數串列。第5圖繪示實施例之佈局之上視圖，此實施例於陣列之所有四側上之周圍區域120中包含互連結構之四個串列，如包含串列190-1、190-2、190-3、190-4。對於包含單元之1000個行(column)及1000個列(row)且具有10層之範例陣列尺寸，具備定義字元線寬度及位元線寬度之特徵尺寸F，且其中層上之降落區域之尺寸約為F，此時可知藉由一個互連結構耦合之區域的寬度約為層的數量的2F倍或者約為20F，同時每字元線之間距約為2F或更寬，而使陣列之寬度約為2000F。因此，於此範例之後，約100個互連結構能形成於如沿著陣列寬度之串列190-3之串列中，也能有相似數量形成於如沿著陣列寬度之串列190-3之串列中。

於又一另外的其他實施例中，除了於周圍區域120以外具有互連結構或取代周圍區域120具有互連結構，一個或多個互連結構能實行於記憶體陣列區域110內。此外，互連結構能以對角線方向或以任何其他方向延伸，而不必與記憶體陣列區域110之周邊平行。

第6圖繪示記憶體裝置之一部分之架構圖，此記憶體裝置包含描述於此之互連結構。第一電極柱171a耦合至使用位元線150a及字元線140a所選擇之存取電晶體131a。複數記憶體元件544-1至544-4連接至電極柱171a。每個記憶體元件包含於串列中之可程式化元件548及整流器549。即使抗熔絲材料層位於p-n接面，此串列仍安排代表第3A及3B圖所示之結構。可程式化元件548藉由通常使用來表示抗熔絲之符號做為代表。然而，將理解到亦能使用可程式化電阻材料及結構之其他類型。

另外，藉由電極柱中之導電平面及多晶矽間的p-n接面來實行之整流器549，亦能由其他整流器取代。舉例而言，能使用基於如鍺矽化物或其他合適的材料之固態電解質的整流器，以提供整流器。使用其他代表性的固態電解質材料請參照美國專利案第7,382,647號案。

記憶體元件544-1至544-4耦合至對應的導電的接觸層160-1至160-4。此接觸層160-1至160-4經由導電體180及互連線185耦合至平面解碼器546。此平面解碼器546回應位址，將如接地547之電壓施加至所選擇的層，以使記憶體元件中之整流器被施加正向偏壓而導通，且對非選擇的層施加電壓或予以浮動，以使記憶體元件中之整流器被施加反向偏壓或不導通。

第7圖繪示積體電路裝置300之簡化方塊圖，此積體電路裝置300包含具有描述於此之互連結構的三維記憶體陣列360。列解碼器361耦合至沿記憶體陣列360中之列來安排的複數字元線140。行解碼器363耦合至沿記憶體陣列360中之行來安排的複數位元線150，而用於從陣列360中之記憶體單元讀取及程式化。平面解碼器546經由導電體180及互連線185耦合至記憶體陣列360中之複數接觸層160-1至160-4。於匯流排365上，將位址供給至行解碼器363、列解碼器361及平面解碼器546。於此範例中，方塊366中之感測放大器及資料輸入結構，透過資料匯流排367耦合至行解碼器363。從積體電路300上之輸入/輸出埠，透過資料輸入線371，將資料供應至方塊366中之資料輸入結構。於所述之實施例中，積體電路300上包含其他電路374，例如一般目的之處理器或特殊目的應用電路，或者提供系統單晶片功能之模組的組合。從方塊366中之感測放大器，透過資料輸出線372，將資料供應至積體電路300上之輸入/輸出埠，或者供應至積體電路300之內部或外部的其他資料標的。

使用偏壓安排狀態機器369而實行於此範例中之控制器，此控制器係控制經由電壓供應器或於方塊368中之供應器所產生或所提供之偏壓安排供應電壓的施加，例如讀取電壓及程式化電壓。控制器能使用如習知技藝之特殊目的邏輯電路來實行。於另外實施例中，控制器包括一般目的之處理器，此處理器能實行於相同的積體電路上，此積體電路執行電腦程式以控制裝置之運算。於又一其他實施例中，特殊目的邏輯電路及一般目的之處理器之組合能被使用於此控制器之實行。

第8A至8C圖至第15圖繪示用以製造描述於此且具有非常小的佔用區之互連結構之製造流程之實施例中的步驟。

第8A及8C圖繪示製造流程之第一步驟的剖視圖，而第8B圖繪示製造流程之第一步驟的上視圖。對於此應用之目的，第一步驟涉及形成複數接觸層160-1至160-4躺設於所提供之記憶體單元存取層112的上方。於所示之實施例中，使用描述於由Lung所共同擁有之美國專利申請案第12/430,290號案之處理，形成第8A至8C圖所繪示之結構，此案做為上述參照而結合於此。

於另外的實施例中，諸接觸層能藉由如習知技藝之標準處理形成，且能包含如電晶體與二極體、字元線、位元線與源極線、導電插頭以及基板內摻雜區域之存取裝置，取決於此裝置，而實行描述於此之互連結構。

如上所述，用於記憶體陣列區域110之記憶體單元及配置之其他類型亦能使用於另外的實施例。

接著，具有開口810之第一遮罩800形成於第8A至8C圖中所示之結構上，而成為第9A及9B圖分別之上視圖及剖視圖分別所繪示之結構。能藉由沉積用於第一遮罩之層狀物，並使用微影技術圖案化此層狀物形成開口810，來形成第一遮罩800。第一遮罩能例如包括如氮化矽、矽氧化物或氮氧化矽之硬遮罩材料。

於第一遮罩800之開口810圍繞於接觸層160-1至160-4上之降落區域之組合的周邊。因此，開口810之寬度192至少與接觸層160-1至160-4上之降落區域之寬度相同，以使後續形成之導電體180能穿透接觸層中之開口。開口810之長度194至少與接觸層160-1至160-4上之降落區域之長度的總和相同，以使後續形成之導電體180能穿透接觸層中之開口。

接著，包含於開口810內之第二蝕刻遮罩900形成於第9A及9B圖中所示之結構上，而成為第10A及10B圖之上視圖及剖視圖分別所繪示之結構。如圖中所示，第二蝕刻遮罩900所具有之長度910小於開口810之長度194，且第二蝕刻遮罩900具有至少與開口810之寬度192相同的寬度。

於所示之實施例中，第二蝕刻遮罩900包括相對於第一遮罩800之材料能選擇性地蝕刻的材料，以使第二遮罩900於開口810內之長度，能於下述之後續處理步驟中則選擇性地減少。換言之，對於用以減少第二遮罩900之長度的處理，第二遮罩900之材料所具有的蝕刻率，大於第一遮罩800之材料之蝕刻率。舉例而言，於此實施例中，第一遮罩800包括硬遮罩材料，第二遮罩能包括光阻材料。

接著，使用第一及第二遮罩800、900做為蝕刻遮罩，於第10A及10B圖所示之結構上執行蝕刻處理，而成為第11A及11B圖之上視圖及剖視圖分別所繪示之結構。能例如使用定時模式蝕刻而使用單一蝕刻化學物質，來實施蝕刻處理。或者，能使用相異的蝕刻化學物質來實施蝕刻處理，以個別地蝕刻絕緣層166、接觸層160-4、絕緣材料165-3及接觸層160-3。

此蝕刻會形成穿透接觸層160-4之開口1000，以外露接觸層160-3之一部分。開口1000躺設於接觸層160-1上之降落區域161-1a上方。開口1000具有至少與降落區域161-1a之長度相同的長度1002，且具有至少與降落區域161-1a之寬度相同的寬度1004。

此蝕刻亦會形成穿透接觸層160-4之開口1010，以外露接觸層160-3之一部分。開口1010躺設於接觸層160-1上之降落區域161-1b上方。開口1010具有至少與降落區域161-1b之長度相同的長度1012，且具有至少與降落區域161-1b之寬度相同的寬度1004。

接著，減少遮罩900之長度910以形成具有長度1110之經減少長度的遮罩1100，而成為第12A及12B圖之上視圖及剖視圖分別所繪示之結構。於所示之實施例中，遮罩900包括光阻材料，且能例如使用具有以C12或HBr為基底的化學物質之反應離子蝕刻，來修剪遮罩900。

接著，使用第一遮罩800及經減少長度的遮罩1100做為蝕刻遮罩，於第12A及12B圖所示之結構上實施蝕刻處理，而成為第13A及13B圖之上視圖及剖視圖分別所繪示之結構。

蝕刻處理會延伸於開口1000、1010穿透接觸層160-3，以外露接觸層160-2之設置於下方的部分。

此蝕刻亦會形成穿透接觸層160-4之部分的開口1200、1210，且因遮罩1100之長度的減少，不再由遮罩1100覆蓋開口1200、1210，從而外露接觸層160-3之部分。開口1200係形成相鄰於開口1000，且躺設於接觸層160-2上之降落區域161-2a上方。開口1200具有至少與降落區域161-2a之長度相同的長度1202，且具有至少與降落區域161-2a之寬度相同的寬度1204。

開口1210係形成相鄰於開口1010，且躺設於接觸層160-2上之降落區域161-2b上方。開口1210具有至少與降落區域161-2b之長度相同的長度1212，且具有至少與降落區域161-2b之寬度相同的寬度1204。

接著，減少遮罩1100之長度1110以形成具有長度1305之經減少長度的遮罩1300。使用第一遮罩800及遮罩1300做為蝕刻遮罩，來實施蝕刻處理，而成為第14A及14B圖之上視圖及剖視圖所繪示之結構。

蝕刻處理會延伸於開口1000、1010穿透接觸層160-2，以外露接觸層160-1上之降落區域161-1a、161-1b。蝕刻處理亦會延伸於開口1200、1210穿透接觸層160-3，以外露接觸層160-2上之降落區域161-2a、161-2b。

此蝕刻亦會形成穿透接觸層160-4之部分的開口1310、1320，且因遮罩1300之長度的減少而不再覆蓋層160-4之部分，從而外露接觸層160-3上之降落區域161-3a、161-3b。

開口1310係形成相鄰於開口1200。開口1310具有至少與降落區域161-3a之長度相同的長度1312，且具有至少與降落區域161-3a之寬度相同的寬度1314。

開口1320係形成相鄰於開口1210。開口1320具有至少與降落區域161-3b之長度相同的長度1322，且具有至少與降落區域161-3b之寬度相同的寬度1324。

接著，絕緣填充材料1400沉積於第14A及14B所示之結構上，以及執行如化學機械研磨(Chemical Mechanical Polishing,CMP)之平面化處理，以移除遮罩800、1300，而成為第15圖之剖視圖中所示之結構。

接著，形成微影圖樣，以定義用於導電體180並連接至降落區域之通孔。能應用反應離子蝕刻，以形成深且高的長寬比的通孔穿透絕緣填充材料1400，以提供用於導電體180之通孔。於開設通孔之後，以鎢或其他導電材料填充通孔，以形成導電體180。此時應用金屬化處理以形成互連線185，以提供導電體180及裝置上之平面解碼電路之間的互連。最後，應用後端製程(back end of line,BEOL)處理以完成積體電路，而成為第3A及3B圖中所示之結構。

於不同接觸層中，藉由使用於單一蝕刻遮罩800中之開口810而圖案化接觸層，並使用蝕刻額外的遮罩之處理，形成用於穿過導電體至設置於下方之接觸層上之降落區域的開口，而不必使用關鍵對齊步驟。因此，以半對齊方式，於不同接觸層中形成具有垂直對齊的側壁之開口。

於上所示之範例中，遮罩800中之開口810於平面視角上具有矩形的剖面。因此，於不同接觸層中之開口，沿橫向方向具有實質上相同的寬度。或者，取決於不同接觸層之降落區域之形狀，遮罩800中之開口能具有圓形、橢圓形、方形、矩形或一些不規則形的剖面。

舉例而言，為了容納具有不同寬度之降落區域，遮罩800中之開口之寬度能沿縱向方向而有所不同。第16圖繪示遮罩800中之開口1510之平面圖，此遮罩800以似階梯之方式沿縱向方向具有不同的寬度，而造成接觸層中之開口之寬度藉此有所不同。

現在將主要參照第17至47圖描述本發明。

下列描述通常將參照特定結構的實施例及方法。應理解為並非有意於將發明限制承特定接露的實施例及方法，而是意指發明能使用其他特徵、元件、方法及實施例來實施。將描述較佳的實施例以說明本發明，而非限制由申請專利範圍定義之本發明範疇。此些技藝中之通常技巧將承認以下描述之各種均等的變化。於不同實施例中之類似元件以類似元件符號共同指稱。

第17圖繪示用以根據本發明產生互連接觸區域14之方法之簡化流程圖。第17圖之互連接觸區域產生方法10，包含於獲得步驟12中獲得N個遮罩之組合。於第17圖所示之方法10中進一步的步驟，將連同第18至27圖討論如下，第18至27圖繪示用於實施本發明之方法之第一範例。

參照第27圖，使用N個遮罩之組合，以於接觸層18.1、18.2、18.3、18.4之堆疊16產生多達2的N次方個互連接觸區域14之接觸層，此堆疊16為位於三維堆疊IC裝置之互連區域17。互連區域17通常將為如第4及5圖所示之周圍互連區域，但也能位於其他區域。於第18至44圖之三個範例中，為求簡化說明，於基板19上顯示有四個接觸層，三維堆疊IC裝置通常將具有更多的接觸層。將如下討論，每個遮罩包括遮蔽區域及蝕刻區域，N為至少等於2之整數，且x為用於遮罩之序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N。當x等於1時，對於相關遮罩之蝕刻步驟將蝕刻一個接觸層18，當x等於2時，對於相關遮罩之蝕刻步驟將蝕刻二個接觸層，依此類推。

接著，參照第17圖，實施部分移除步驟20，參照第9圖，以移除躺設於接觸層18之堆疊16上方之上層24之一部分22。於此範例中，上層24包含第一及第二矽氧化物層26、28，以及於矽氧化物層之間通常由氮化矽製作之電荷捕捉層27。於此範例中，參照第18圖，使用具有開放區域32之額外的遮罩30來完成此移除，以容許第19圖中所示之上層24之一部分22之蝕刻。於此範例中，接觸層18每層皆包含通常由圖案化多晶矽層以形成導電體之上部導電層34，例如字元線，以及包含通常為矽氧化物或氮化矽化合物之下部絕緣層36。為求簡化指稱上部導電層34之方式，將通常指稱為多晶矽層34。然而，上部導電層34能由其他合適的材料製作，例如金屬、金屬矽化物以及多於一層之多晶矽、金屬矽化物及金屬之多層組合。穿透上層24之介電質層28之蝕刻，通常藉由使用材料選擇性蝕刻處理所控制。舉例而言，當介電層28為矽氧化物，且上部導電層34為多晶矽時，使用反應離子蝕刻來蝕刻穿透介電質層28，此蝕刻有效地藉由達到上部導電層34而停止。於其他狀況中，能使用相似的技術以控制蝕刻深度。亦能使用其他用以控制蝕刻深度之技術。因為額外的遮罩30能簡單地開設出用於蝕刻接觸層18之堆疊16的空間，故額外的遮罩30能不被考量為N個遮罩之組合中的一部分。討論於此關於第28至34圖之範例中，使用地毯式蝕刻從互連接觸區域移除任何額外的上層24，而毋需額外的遮罩。

第20圖繪示於第19圖之接觸層18之堆疊16上之第一遮罩38.1的形成。於此範例中，第一遮罩38.1包括光阻遮罩元件40.1、40.2、40.3，其中遮罩元件40.2覆蓋第一多晶矽層34.1之中央部分42.1，且遮罩元件40.3覆蓋第一多晶矽層34.1之邊緣部分42.2。第21圖繪示蝕刻步驟之結果，此蝕刻步驟中未被光阻遮罩元件40覆蓋之接觸層18.1之部分，係被向下蝕刻至接觸層18.2。亦即，於此第一蝕刻步驟中，蝕刻一個接觸層18。

第22圖繪示於第21圖之接觸層18之堆疊16上之第二光阻遮罩38.2的形成。如第22圖中之虛指引線所建議，遮罩38.2覆蓋多晶矽層34.1及34.2之不相同的外露部分，此部分於後續使用為互連接觸區域14.1及14.2。第23圖繪示蝕刻二個接觸層之第二蝕刻步驟之結果。尤其而言，多晶矽層34.2之外露的表面部分44，係被向下蝕刻二層，以外露多晶矽層34.4之部分46。此外，多晶矽層34.1之外露的表面部分42.3，亦被向下蝕刻二個接觸層，以外露多晶矽層34.3之部分47。第24圖繪示移除第二遮罩38.2，且保留多晶矽34.1、34.2、34.3及34.4之部分以作用為互連接觸區域14.1、14.2、14.3及14.4之結果。接觸層18.1之薄行部分48，有時被稱為假堆疊或局部高度假堆疊，係能夠被故意地形成，或做為製造公差之結果。

於第18至24圖之範例中，使用二個遮罩38.1、38.2提供至降落區域之存取，此降落區域位於四個相異接觸層18-1至18-4之四個互連接觸區域14.1至14.4。根據本發明，使用N個遮罩對互連區域17蝕刻N次，以於2的N次方個接觸層18之每層產生互連接觸區域14。如以下參照第27圖討論，於2的N次方個接觸層之每層，互連接觸區域14能與降落區域56對齊且提供至降落區域56之存取。每個蝕刻步驟，包括對於序列數字x之每個遮罩，蝕刻穿透2的(x－1)次方個接觸層。請參照第17圖之互連區域蝕刻步驟49。

第25圖繪示鋪設蝕刻停止層50於接觸層18之經蝕刻之堆疊16之外露的表面上方之可選步驟的結果，當層間絕緣層為矽氧化物時，蝕刻停止層50例如為氮化矽層。此後，如第26圖中所示，藉由第17圖之蝕刻區域填充步驟，於第25圖之結構上沉積層間介電質52。隨後形成穿透層間介電質52及蝕刻停止層50之導電體54，以形成與於互連接觸區域14之導電的降落區域56的電性接觸。能使用鎢插頭處理形成導電體54，此處理包含形成穿透介電質填充材料之通孔，以提供至位於所選擇的層上之降落區域的開口，此時使用CVD或PVD處理，能於通孔中形成黏性襯墊，接下來沉積鎢以填充通孔，進而形成垂直的導電體54。如此為說明於第27圖中，且顯視為第17圖之導電體形成步驟60。

第二範例將參照第28至34圖討論，其中類似的元件符號，指稱與第17至27圖之第一範例中類似之元件。於第28圖之互連區域17之接觸層18之堆疊16，具有如第18圖中相同的基本結構。於此範例中，以地毯式蝕刻處理，移除上層24之介電質層23及電荷捕捉層27，從而消除對於額外的遮罩30之需要。第一遮罩38.1形成於介電質層28上，於遮罩元件40.1及40.2之間以及遮罩元件40.2及40.3之間，遮罩38.1具有開放區域41.1及41.2。隨後則為第31圖所示之第一蝕刻步驟，藉此於遮罩元件40.1、40.2之間以及遮罩元件40.2、40.3之間的開口41.1及41.2，形成穿透介電質層28及多晶矽層34.1之開口62、63。雖然如此之蝕刻步驟能繼續向下至多晶矽層34.2，但於此並不需要，對於此之理由將於討論第33及34圖時論證。第二遮罩38.2此時形成於接觸層18之經蝕刻的堆疊16上。第二遮罩38.2包含遮罩元件40.4及40.5，其中遮罩元件40.5覆蓋開口63，同時保留開口62、63間之介電質層28之一部分64不被覆蓋。

第33圖繪示第二蝕刻步驟之結果，於第二蝕刻步驟中蝕刻二個接觸層。具體而言，將開口62向下蝕刻至氧化層36.3，同時介電質層28之一部分64向下蝕刻二個接觸層至氧化層36.2。此後，移除第二遮罩38.2，並於如第34圖所示之經蝕刻的結構上沉積層間介電質52。接著隨後形成穿透覆蓋多晶矽層34.1至34.4之層間介電質52及氧化層28、36.1、36.2、36.3之導電體54.1至54.4，以產生與於互連接觸區域14.1至14.4之降落區域56.1至56.4的接觸。

如第18至24圖之範例，於第28至34圖之中使用二個遮罩38.1、38.2，以提供至位於四個相異接觸層18.1至18.4之四個互連接觸區域14.1至14.4之降落區域56.1至56.4之存取。根據本發明，使用N個遮罩對互連區域17蝕刻N次，以於每個接觸層18產生互連接觸區域14。於2的N次方個接觸層之每層，互連接觸區域14與降落區域56對齊且提供至降落區域56之存取。再一次地，此蝕刻步驟包括對於序列數字x之每個遮罩，蝕刻穿透2的(x－1)次方個接觸層。

第35至44圖繪示以類似元件符號指稱類似元件而再次實施本發明之方法之第三範例。第一遮罩38.1形成於上層24以及互連區域17之接觸層18之堆疊16上方。如第35圖所示，於遮罩元件40.1及40.2之間以及遮罩元件40.2及40.3之間，光阻遮罩元件40.1、40.2及40.3形成開放區域66.1及66.2。設置於開放區域66.1及66.2之下方的上層24之部分，被向下蝕刻至第一接觸層18之多晶矽層34.1，而於上層24中產生第一及第二開口68.1、68.2。開口68.1及68.2外露第一多晶矽層34.1之表面部分70.1、70.2。

第38圖繪示第一及第二開口68.1、68.2之側壁上沉積側壁材料72.1及72.2之結果。如此能以相異的方式完成，例如藉由以CVD或濺鍍之方式而於晶圓上方地毯式地沉積如氮化矽之絕緣材料層，隨後使用各向異性蝕刻，直到除了相鄰於垂直側壁之區域以外之材料從晶圓之水平表面移除，從而保留側壁間隔。側壁材料72.1及72.2覆蓋表面部分70.1、70.2之每個部分之第一部位74.1、74.2，同時保留表面部分70.1、70.2之每個部分之第二部位76.1、76.2不被覆蓋。

於此時例如藉由各向異性反應離子蝕刻，來蝕刻第38圖之結構，此種蝕刻不會攻擊側壁材料，而僅會減少側壁材料72.1、72.2之尺寸，且延伸第一及第二開口68.1、68.2穿透接觸層，以外露多晶矽層34.2。參照第39圖。接著，移除側壁材料72.1、72.2，參照第40圖，以外露表面部分70.1、70.2之第一部位74.1、74.2。第41圖繪示於第40圖之結構上填充第二開口68.2之第二遮罩38.2。第一開口68.1此時被蝕刻穿透二個接觸層18以外露第一部位74.1下方之第三多晶矽層34.3之部分78，以及外露第二部位76.1下方之第四多晶矽層34.4之部分80。

此時移除第二遮罩38.2，且第42圖之結構係藉由層間介電質52覆蓋而如第43圖所示。第44圖繪示於互連接觸區域14.1至14.4，形成與降落區域56.1至56.4接觸之導電體54.1至54.4的結果。

當接觸層18之堆疊16之上使用相對較後的上層24時，特別適合使用第35至44圖中所示之方法。與第18至27圖之範例一同使用之SiN層50，能與第二及第三範例一同使用。

第45圖繪示用於16個接觸層18之堆疊之處理範例。根據本發明，用於16個接觸層18之互連接觸區域14，能僅使用4個遮罩38而完成。於此範例中，第一遮罩38.1具有被標示成1、3、5…等之8個光阻遮罩元件40，隨後為標示成2、4、6…等之開放蝕刻區域41。於此範例中，每個蝕刻遮罩元件40及開放蝕刻區域41之每個邊緣具有一單位的縱向尺度。使用第一遮罩38.1蝕刻單一個層。第二遮罩38.2具有被標示為1/2、5/6、…等之4個光阻遮罩元件，隨後為標示成3/4、7/8、…等之開放蝕刻區域，每個區域皆具有2單位縱向尺度。使用第二遮罩38.2蝕刻二個層。第三遮罩38.3具有標示成1-4、9-12之2個光阻遮罩元件，隨後為標示成5-8、13、16之開放蝕刻區域，此區域中每個皆具有4單位的縱向尺度。使用第三遮罩38.3蝕刻四個層。第四遮罩38.4具有標示成1-4、9-12之2個光阻遮罩元件，隨後為標示成5-8、13、16之開放蝕刻區域，此區域中每個皆具有4單位的縱向尺度。使用第三遮罩38.3蝕刻四個層。第四遮罩具有標示為1-8之一個光阻遮罩元件，隨後為標示成9-16之開放蝕刻區域，此區域中每個皆具有8單位的縱向尺度。使用第四遮罩38.4蝕刻八個層。

如上討論，當使用第一遮罩38.1時，x等於1，而蝕刻單一層18(2^x-1 =2⁰ =1)；當使用第二遮罩38.2時，蝕刻2個層18(2^x-1 =2¹ =2)；當使用第三遮罩38.3時，蝕刻4個層18(2^x-1 =2² =4)；當使用第四遮罩38.4時，蝕刻8個層18(2^x-1 =2³ =8)。於此方法中，能使用蝕刻1層、蝕刻2層、蝕刻4層及蝕刻8層之一些組合，完成介於1及16之間的任何接觸層18。另一種思考方式中，4個遮罩代表四個二進位數字之位數，亦即對應十進位數字之1-16的0000、0001、…、1111。舉例而言，為了存取於接觸層18之互連接觸區域14，需要蝕刻穿透12個接觸層，其中，能藉由使用第三遮罩38.3(蝕刻穿透4個接觸層)及第四遮罩38.4(蝕刻穿透8個接觸層)之開放區域41，來完成此蝕刻。第45圖之遮罩38.1至38.4的使用結果，為第46圖中所示之接觸層18之堆疊16。傳統方法通常會需要16個相異的遮罩，而導致更加昂貴的花費以及因公差建立而造成之失敗的增加機會。

第45及46圖之範例，導致用於與降落區域56對其之互連接觸區域14之連續的開放階梯區域。第47圖繪示一範例，其中配置四個遮罩38以產生16個接觸層18之堆疊16，並於每個互連接觸區域14之間具有完整高度之假堆疊82，且相鄰於接觸區域14、16具有完整高度邊界堆疊84。無論是否產生假堆疊82，此實施例係藉由對於每個遮罩38提供虛擬遮蔽區域86而達成。於此範例中，於每個互連接觸區域14之間具有假堆疊82。然而，於一些實施例中，能消除一個或多個假堆疊82。同樣地，假堆疊82之縱向尺度彼此毋需相同。

沒有必要以每個遮罩所蝕刻之接觸層18之數量之順序來使用遮罩38。亦即能於遮罩38.1之前使用遮罩38.2。然而，對於較大處理窗口而言，以所蝕刻之接觸層之數量為昇冪的順序使用遮罩為佳，亦即先使用遮罩蝕刻單一接觸層，再使用遮罩蝕刻二個接觸層，以此類推。

於第47圖之範例中，對應於每個蝕刻遮罩38之位置提供虛擬遮蔽區域86，以使所造成的假堆疊82為完整高度堆疊。對於一個或多個但並非全部的遮罩38而言，例如第24圖之薄行部分48的局部高度假堆疊，能藉由於對應的位置提供虛擬遮蔽區域86而製作。

雖然本發明所討論的為關於N等於2的情況請參照第17至44圖，以及關於N等於4的情況請參照第45至47圖，遮罩之數量能為其他的數量3個或能為大於4個之N個。雖然能使用N個遮罩之組合以產生互連接觸區域之2的N次方個接觸層，亦能使用N個遮罩之組合以產生多達且包含互連接觸區域之2的N次方個接觸層。舉例而言，隨著N等於4，能使用4個遮罩以產生小於互連接觸區域之16個接觸層，例如互連接觸區域之13、14或15個接觸層。

雖然本發明藉由參照詳述於上之較佳實施例及範例而揭露，但應理解為此些範例為用於說明而非用於限定。考量到對於熟悉該項技藝者而言，將隨時發生修改及組合，其中，修改及組合將於本發明之精神及下列申請專利範圍之範疇內。

10．．．互連接觸區域產生方法

12、20、49、60．．．步驟

14、14.1、14.2、14.3、14.4．．．互連接觸區域

16．．．堆疊

17．．．互連區域

18、18.1、18.2、18.3、18.4．．．接觸層

19．．．基板

22、46、47、64、78、80．．．部分

23、28．．．介電質層

24．．．上層

26、28．．．矽氧化物層

27．．．電荷捕捉層

30．．．額外的遮罩

32．．．開放區域

34、34.1、34.2、34.3、34.4．．．上部導電層；多晶矽層

36．．．下部絕緣層

36.1、36.2、36.3．．．氧化層

38、38.1、38.2、38.3、38.4．．．遮罩

40、40.1、40.2、40.3、40.4、40.5．．．光阻遮罩元件

41、41.1、41.2．．．開放區域；開口

42.1．．．中央部分

42.2．．．邊緣部分

42.3、44、70.1、70.2．．．表面部分

48．．．薄行部分

50．．．蝕刻停止層；SiN層

52．．．層間介電質

54、54.1至54.4．．．導電體

56、54.1至54.4．．．降落區域

62、63、68.1、68.2．．．開口

66.1、66.2．．．開放區域

72.1、72.2．．．側壁材料

74.1、74.2．．．第一部位

76.1、76.2．．．第二部位

82．．．假堆疊

84．．．完整高度邊界堆疊

86．．．虛擬遮蔽區域

100．．．三維堆疊積體電路裝置；積體電路

110．．．陣列區域

112．．．記憶體存取層

120．．．周圍區域

131a、131b．．．水平場效電晶體存取裝置

130．．．半導電體基板

132a、132b．．．源極區域

134a、134b．．．汲極區域

135a、135b．．．溝槽隔絕結構

140、140a、140b．．．字元線

131a、131b．．．存取裝置；存取電晶體

142a、142b．．．接觸插頭

144．．．層間介電質

146a、146b．．．接觸

150、150a、150b．．．位元線

152a、152b．．．接觸墊

154．．．層間介電質

160-1至160-4．．．接觸層

161-1a、161-1b、161-2a、161-2b、161-3a、161-3b、161-4．．．降落區域

164．．．絕緣層

165-1至165-3、166．．．絕緣層

171a、171b．．．電極柱

170a、170b．．．導電核心

172a、172b．．．多晶矽鞘體

174、174a、174b．．．抗熔絲材料層

180．．．導電體

185．．．互連線

190．．．互連結構

190-1、190-2、190-3、190-4．．．串列

192、200、202、204、206、214、216、224、254、259、264a、264b、269a、269b、274a、274b、274c、279a、279b、279c、1004、1204、1314、1324．．．寬度

194、201、203、205、207、215、217、225、252、257、262、267、272、277、910、1002、1012、1110、1202、1212、1305、1312、1322．．．長度

250、255、260、265、270、275、810、1000、1010、1200、1210、1310、1320、1510．．．開口

251a、251b、256a、256b、261a、261b、266a、266b、271a、271b、276a、276b．．．縱向側壁

253a、253b、258a、258b、263a、263b、268a、268b、273a、273b、278a、278b．．．橫向側壁

300．．．積體電路

360．．．記憶體陣列

361．．．列解碼器

363．．．行解碼器

365．．．匯流排

366、368．．．方塊

367．．．資料匯流排

369．．．偏壓安排狀態機器

371．．．資料輸入線

372．．．資料輸出線

374．．．其他電路

544-1至544-4．．．記憶體元件

546．．．平面解碼器

547．．．接地

548．．．可程式化元件

549．．．整流器

800．．．第一遮罩

900．．．第二遮罩

1100、1300．．．經減少長度的遮罩

1400．．．絕緣填充材料

第1至16圖以及相關的描述取自於2009年10月14日提出申請之美國專利申請案第12/579,192號案，且其之標題為「3D Integrated Circuit Layer Interconnect having the same assignee as this application」，做為參照而結合於此揭露內容。

第1圖繪示包含具有互連結構190之三維結構之裝置的剖視圖，互連結構190具備小佔用區，於此小佔用區，導電體180延伸至裝置中之不同的接觸層160-1至160-4。

第2A圖繪示顯示降落區域之接觸層160-1之平面圖。

第2B圖繪示顯示相鄰於降落區域之開口之接觸層160-2之平面圖。

第2C圖繪示顯示相鄰於降落區域之開口之接觸層160-3之平面圖。

第2D圖繪示顯示相鄰於降落區域之開口之接觸層160-4之平面圖。

第3A及3B圖各自繪示三維堆疊積體電路裝置之一部分之正交圖，此三維堆疊積體電路裝置包含具備小佔用區之3D互連結構。

第4圖繪示裝置之實施例之佈局之上視圖，此裝置於記憶體陣列之二側上之周圍中包含互連結構。

第5圖繪示裝置之實施例之佈局之上視圖，此裝置於記憶體陣列之四側上之周圍中包含互連結構。

第6圖繪示記憶體裝置之一部分之架構圖，此記憶體裝置包含描述於此之互連結構。

第7圖繪示積體電路之簡化方塊圖，此積體電路包含具有描述於此之互連結構的三維記憶體陣列。

第8A至8C圖至第15圖繪示用以製造描述於此之互連結構之製造流程中的步驟。

第16圖繪示遮罩中之開口之平面圖，此遮罩以似階梯之方式沿縱向方向具有不同的寬度，以容納層上之降落區域之不同的寬度。

描述本發明主要參照第17至47圖。

第17圖繪示用以根據本發明產生互連接觸區域之方法之簡化流程圖。

第18至27圖繪示用以於三維堆疊IC裝置之互連區域之數個接觸層產生互連接觸區域之方法之第一範例。

第18圖繪示具接觸層之堆疊之簡化剖視圖，此接觸層具備於上層之上所形成額外的遮罩。

第19圖繪示經由第18圖之額外的遮罩中之開口蝕刻穿透上層。

第20圖繪示鋪設於第19圖之具接觸層之堆疊的第一遮罩。

第21圖繪示使用第一遮罩蝕刻單一接觸層之結果。

第22圖繪示鋪設於第21圖之具接觸層之堆疊的第二遮罩。

第23圖繪示蝕刻穿透第22圖之二個接觸層之結果。

第24圖繪示移除第23圖之第二遮罩之結構，從而外露四個相異接觸層之互連接觸區域。

第25圖繪示於第24圖鋪設有蝕刻停止層於第24圖之結構之外露的表面上方之結構。

第26圖繪示於第25圖藉由層間介電質覆蓋之結構。

第27圖繪示於形成導電體穿透層間介電質及蝕刻停止層之後之第26圖的結構，以與於四層接觸層之每層之互連接觸區域的降落區域產生接觸。

第28至34圖繪示用以於三維堆疊IC裝置之互連區域之數個接觸層產生互連接觸區域之方法之第二範例。

第35至44圖繪示用以於三維堆疊IC裝置之互連區域之數個接觸層產生互連接觸區域之方法之第三範例。

第45及46圖繪示用於16個接觸層之堆疊之處理範例，而第46圖繪示蝕刻結果。

第47圖繪示當遮罩具有假接觸區域時之蝕刻結果，以於互連接觸區域之間產生假堆疊。

12、20、49、53、60．．．步驟

Claims

一種形成堆疊IC裝置之方法，使用於一互連區域具有複數個接觸層之一堆疊的一三維堆疊IC裝置，以產生與該些接觸層之複數個降落區域對齊且於該些接觸層外露該些降落區域的複數個互連接觸區域，該方法包括：使用N個蝕刻遮罩之組合，以於具該些接觸層之該堆疊產生多達且包含2的N次方個互連接觸區域層，每該遮罩包括複數個遮蔽區域及複數個蝕刻區域，N為至少等於2之整數，x為用於該些遮罩之一序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N；移除於該互連區域躺設於具該些接觸層之該堆疊上方之任何一上層之至少一部分；以所選擇的順序使用該些遮罩蝕刻該互連區域N次，以產生從一表面層延伸至每該接觸層的複數個接觸開口，於該2的N次方個接觸層中之每層，該些接觸開口與該些降落區域對齊且提供至該些降落區域之存取；以及該蝕刻步驟包括對於序列號碼x之每該遮罩蝕刻穿透2的(x-1)次方個接觸層；藉此能形成通過該些接觸開口之複數個導電體，以接觸於該些接觸層之該些降落區域。
如申請專利範圍第1項所述之方法，更包括：於該些接觸開口上方塗佈一填充材料，以定義一通孔圖案化表面；開設穿透該填充材料之複數個通孔，以外露於每該接觸層中之該些降落區域；以及於該些通孔內沉積一導電材料。
如申請專利範圍第1項所述之方法，其中，該存取步驟係藉由該些遮罩來實行，且該些遮罩之至少一個遮罩上包括一虛擬遮蔽區域。
如申請專利範圍第1項所述之方法，其中，該存取步驟係藉由該些遮罩來實行，且該些遮罩至少一些遮罩上之對應複數個位置包括複數個虛擬遮蔽區域。
如申請專利範圍第1項所述之方法，其中，該存取步驟係藉由該些遮罩來實行，且該些遮罩之每該遮罩上之對應複數個位置包括至少一個虛擬遮蔽區域。
如申請專利範圍第1項所述之方法，其中，該存取步驟係藉由N至少等於4來實行。
如申請專利範圍第1項所述之方法，其中，該方法係以該序列號碼x之順序來實行。
如申請專利範圍第1項所述之方法，其中，該移除步驟係使用外露該互連區域之一額外的遮罩來實行。
如申請專利範圍第1項所述之方法，其中，該移除步驟係藉由於該互連區域使用一地毯式蝕刻步驟來實行。
如申請專利範圍第1項所述之方法，其中：該移除步驟包括於該上層中形成外露一第一接觸層之一頂表面部分的一開口，該開口藉由複數個側壁局部地設邊界；以及該互連區域蝕刻步驟，包括：於該開口之該些側壁上及於該頂表面部分之一第一部位上沉積側壁材料，並保留該頂表面部分之一第二部位使得於該第二部位上無側壁材料；延伸該開口穿透該頂表面部分之該第二部位，以提供至設置於下方的接觸層之該頂表面之存取；以及移除該側壁材料之至少一些，從而外露該頂表面部分之該第一部位之至少一些，以於該第一接觸層及設置於下方之該些接觸層，形成與該些降落區域對齊且提供至該些降落區域之存取的該些互連接觸區域；藉此，該側壁材料作用為該N個蝕刻遮罩之其中一個。
如申請專利範圍第10項所述之方法，其中，實行該側壁材料移除步驟以外露該些降落區域。
如申請專利範圍第10項所述之方法，其中，該側壁材料移除步驟，係藉由移除實質上全部之該側壁材料來實行。
如申請專利範圍第10項所述之方法，其中.，該開口形成步驟，係藉由做為頂層之該上層及該所選擇的接觸層為該第一接觸層來實行。
如申請專利範圍第1項所述之方法，其中：該移除步驟包括於該上層中形成一第一開口及一第二開口且每該開口外露一第一接觸層之一頂表面部分，該些開口藉由複數個側壁局部地設邊界；以及該互連區域蝕刻步驟，包括：於每該開口之該些側壁上及於每該頂表面部分上沉積一側壁材料，並保留每該頂表面部分之一第二部位使得於該第二部位上無側壁材料；延伸該第一開口及該第二開口中的每該開口穿速該頂表面部分之該第二部位，以外露於每該開口之一第二接觸層之該頂表面；於每該開口移除該側壁材料之至少一些，從而於每該開口外露該頂表面之該第一部位之至少一些，從而於該第二開口形成該些互連接觸區域，於該第二開口之該些互連接觸區域係與於該第一接觸層及該第二接觸層之該些降落區域對齊，且提供至位於該第一接觸層及該第二接觸層之該些降落區域之存取；以及從(1)該頂表面部分之該外露的第一部位進一步延伸該第一開口穿透該第一接觸層及該第二接觸層，以外露一第三接觸層之該頂表面，且從(2)該第二接觸層之該外露的頂表面進一步延伸該第一開口穿透該第二接觸層及該第三接觸層，以外露一第四接觸層之該頂表面，從而於該第一開口，形成與於該第三及第四接觸層之該些降落區域對齊且提供至該些降落區域之存取的該些互連接觸區域；藉此，該側壁材料作用為該些N個蝕刻遮罩之其中一個。
一種形成堆疊IC裝置之方法，用於提供複數個電性連接以電連至位於一互連區域之複數個接觸層之一堆疊之複數個降落區域，且用於一類型之三維堆疊IC裝置，此類型包括該互連區域，該互連區域包含一上層以及於該上層之下方之至少一第一接觸層、一第二接觸層、一第三接觸層及一第四接觸層之堆疊，該方法包括：於該上層中形成至少一第一開口及一第二開口，每該開口外露每該第一接觸層之一表面部分，該第一開口及該第二開口藉由複數個上層側壁局部地設邊界；於該第一開口及該第二開口之每該開口之該些側壁上，以及該些表面部分之每該表面部分之一第一部位上，沉積一側壁材料，並保留該些表面部分之一第二部位使得於該第二部位上無側壁材料；延伸該第一開口及該第二開口穿透該些表面部分之該些第二部位，以對於該第一開口及該第二開口之每該開口外露該第二接觸層之一表面；於每該開口移除該側壁材料之至少一些，以於每該開口外露該表面部分之該第一部位之至少一些，從而於該第二開口形成該些互連接觸區域，於該第二開口之該些互連接觸區域係與於該第一接觸層及該第二接觸層之該些降落區域對齊；以及從(1)該表面部分之該外露的該第一部位進一步延伸該第一開口穿透該第一接觸層及該第二接觸層，以外露該第三接觸層之一表面，且從(2)該第二接觸層之該外露的表面進一步延伸該第一開口穿透該第二接觸層及該第三接觸層，以外露該第四接觸層之一表面，從而於該第一開口，形成與於該第三接觸層及該第四接觸層之該些降落區域對齊之該些互連接觸區域；以及形成電連至位於該第一接觸層、該第二接觸層、該第三接觸層及該第四接觸層之該些降落區域之複數個導電體。
如申請專利範圍第15項所述之方法，其中，該些導電體形成步驟包括：於該些開口上方塗佈一填充材料，以定義一通孔圖案化表面；開設穿透該填充材料之複數個通孔，以外露於每該接觸層中之該些降落區域；以及於該些通孔內沉積一導電材料。
如申請專利範圍第15項所述之方法，其中，實行該第一開口及該第二開口形成步驟，以外露該第一接觸層之一頂表面，以及實行進一步延伸步驟，以外露於該第三接觸層及該第四接觸層之該些降落區域。
一種堆疊IC裝置之遮罩組合，用於一三維堆疊IC裝置以產生複數個互連接觸區域，該些互連接觸區域係對齊於一互連區域之具複數個接觸層之一堆疊的複數個降落區域，藉由一上層覆蓋具該些接觸層之該堆疊，該遮罩組合包括：N個蝕刻遮罩之一組合，每該遮罩包括複數個遮蔽區域及複數個蝕刻區域，該些蝕刻區域用以對於該三維堆疊IC裝置於該互連區域之多達且包含2的(N-1)次方個接觸層，產生能與該些降落區域對齊之該些互連接觸區域，N為至少等於3之整數，x為用於該些遮罩之序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N。
如申請專利範圍第18項所述之遮罩組合，其中，側壁材料作用為該N個蝕刻遮罩之其中一個。
如申請專利範圍第18項所述之遮罩組合，其中，該些蝕刻遮罩包括一虛擬遮蔽區域於該些蝕刻遮罩之至少一個遮罩上。
如申請專利範圍第18項所述之遮罩組合，其中，該些蝕刻遮罩包括複數個虛擬遮蔽區域於該些蝕刻遮罩之至少一些遮罩上之對應複數個位置。
如申請專利範圍第18項所述之遮罩組合，其中，該些蝕刻遮罩包括至少一個虛擬遮蔽區域於該些蝕刻遮罩之每該遮罩上之對應複數個位置。
如申請專利範圍第18項所述之遮罩組合，其中，對於所選擇的蝕刻遮罩，該些蝕刻區域之複數個縱向尺度大略相等。
如申請專利範圍第18項所述之遮罩組合，其中：該些遮蔽區域及該些蝕刻區域具有複數個縱向尺度；以及對於所選擇的遮罩，該些遮蔽區域及該些蝕刻區域之該些縱向尺度彼此大略相等。
如申請專利範圍第18項所述之遮罩組合，其中：該些遮蔽區域及該些蝕刻區域具有複數個縱向尺度；以及對於該些所有的遮罩，該些遮蔽區域及該些蝕刻區域之該些縱向尺度彼此大略相等。
如申請專利範圍第18項所述之遮罩組合，其中， N係大於或等於4。
一種堆疊IC裝置之遮罩組合，用於一三維堆疊IC裝置以產生與複數個互連區域，該些互連接觸區域係對齊於一互連區域之具複數個接觸層之一堆疊的複數個降落區域，該遮罩組合包括：N個遮罩之組合，每該遮罩包括複數個遮蔽區域及複數個蝕刻區域，該些蝕刻區域用以對於該三維堆疊IC裝置於該互連區域之多達且包含2的N次方個接觸層，產生能與該些降落區域對齊之該些互連接觸區域，N為至少等於2之整數，x為用於該些遮罩之序列號碼，以使其中之一遮罩之x等於1，另一遮罩之x等於2，接下來直到x等於N。