TWI539553B - 形成互連結構之方法 - Google Patents

形成互連結構之方法 Download PDF

Info

Publication number
TWI539553B
TWI539553B TW100120031A TW100120031A TWI539553B TW I539553 B TWI539553 B TW I539553B TW 100120031 A TW100120031 A TW 100120031A TW 100120031 A TW100120031 A TW 100120031A TW I539553 B TWI539553 B TW I539553B
Authority
TW
Taiwan
Prior art keywords
feature
temperature
substrate
deposition process
top surface
Prior art date
Application number
TW100120031A
Other languages
English (en)
Other versions
TW201145458A (en
Inventor
李靖珠
鄧賢明
龔則敬
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201145458A publication Critical patent/TW201145458A/zh
Application granted granted Critical
Publication of TWI539553B publication Critical patent/TWI539553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

形成互連結構之方法
本發明之實施例大體而言關於處理基材之方法，尤指一種形成互連結構之方法。
隨著半導體裝置之臨界尺寸(critical dimensions)不斷地縮小，需要更精確的處理使得可以更小的尺寸運作裝置。舉例來說，發明人發現結構(如通孔、溝道、雙鑲嵌結構或其他具有高深寬比(如特徵結構之高度對寬度的比例高於約4:1)及/或臨界尺寸為低於約20 nm的結構)通常於傳統處理期間，並未充分地金屬化。舉例來說，發明人發現方法(如物理氣相沉積方法或類似方法)無法於結構之下方部分(如通孔或溝道之底表面)上達到金屬的適量沉積，導致於結構中的空隙或其他瑕疵。此等瑕疵可能會導致裝置的失效。
故，發明人提供形成互連結構之改良方法。
於此提供形成互連結構之方法。於一些實施例中，一種於基材上形成互連結構之方法可包含以下步驟：藉由第一沉積製程而沉積材料於基材之頂表面上及於特徵結構的一或多個表面上，特徵結構係設置於基材中，第一沉積製程以於頂表面上較快之速率而於特徵結構之底表面上較慢之速率而沉積材料；藉由第二沉積製程而沉積材料於基材之頂表面上及特徵結構之一或多個表面上，第二沉積製程以於特徵結構之底表面上較快之速率而於基材之頂表面上較慢之速率而沉積材料；及加熱所沉積之材料以吸引所沉積之材料朝向特徵結構之底表面，而使所沉積之材料至少部分地充填特徵結構。於一些實施例中，前述的選擇性沉積及加熱製程可重複，直到特徵結構被充填滿所沉積材料。
於一些實施中，一種於特徵結構中形成一層之方法，該特徵結構係設置於基材中，該方法可包括以下步驟：藉由第一沉積製程而沉積材料於基材之頂表面上及於特徵結構內，該特徵結構係設置於基材中；藉由第二沉積製程而繼續沉積材料於基材之頂表面上及特徵結構內，其中第一沉積製程或第二沉積製程之其中之一以於基材之頂表面上較快之速率而於特徵結構之底表面上較慢之速率而沉積材料，且其中第一沉積製程或第二沉積製程之另外之一以於特徵結構之底表面上較快之速率而於基材之頂表面上較慢之速率而沉積材料；及加熱所沉積之材料以吸引所沉積之材料朝向特徵結構之底表面，而使所沉積之材料至少部分地充填特徵結構。
於一些實施例中，可提供有一種電腦可讀媒體，該電腦可讀媒體具有複數指令儲存於其上，當藉由處理器執行該複數指令時，該複數指令使得製程腔室執行於此所述之方法之任一方法。本發明之其他及進一步之實施例將於以下敘述。
於此提供形成互連結構之方法。本發明方法有益於促進特徵結構(如通道或溝道)的金屬化，而於特徵結構內產生有限的或不產生空隙或瑕疵。本發明方法特別有用於金屬化具有高深寬比(如約4:1或以上)及/或臨界尺寸為約22 nm或更低之特徵結構。
第1圖顯示依據本發明一些實施例之形成互連結構之方法100的流程圖。該方法100依據如描繪於第2A-E圖中，於基材200中製造特徵結構202(如互連結構)之階段而於下描述。如描繪於第2A圖中，設置於基材200的頂表面204之特徵結構202僅作為代表例，亦可依據於此所提供之技術而充填具有其他幾何形狀之特徵結構。舉例來說，特徵結構200可為溝道、通孔、雙鑲嵌結構或可使用以下所討論之發明方法而充填金屬之任何合適結構。此外，基材可為任何適合的基材，如包含矽(Si)或其他適合用於特徵結構之金屬化的基材。基材可包含設置於基材上之一或多個附加層，如介電層、導電層、阻障層或類似物。舉例來說，於一些實施例中，基材可包含配置於基材上及/或於基材中之特徵結構內的一阻障層或其他層(於第2A圖中以虛線顯示之頂層201)。此類層之例子可包含(但不限於)由鈦(Ti)、鉭(Ta)、鈷(Co)、釕(Ru)或類似物或上述的結合而形成之層。
方法100始於步驟102，步驟102係為藉由第一沉積製程而沉積材料於頂表面204上及特徵結構202之一或多個表面上，該第一沉積製程以於頂表面204上較快之速率而於特徵結構202之一或多個表面上較慢之速率而沉積材料(如，第一沉積製程對於沉積於頂表面204上具有較大的選擇性)。舉例來說，材料可沉積於頂表面204上，及特徵結構之側壁206及底表面208上，以形成所沉積材料之第一層210，如第2B圖中所示。由於第一沉積製程之選擇性，相較於特徵結構202內的一或多個區域(如於側壁206、底表面208上或兩者上)而言，於配置在頂表面上204之區域具有較厚的第一層210的厚度。
如第2B圖中所示，第一沉積製程(如物理氣相沉積製程)可構成以選擇性地沉積材料於基材200之頂表面204，而不沉積材料於特徵結構202之側壁206及底表面208上。相較於沉積在頂表面204之第一層210的部分而言，側壁206及底表面208可能覆蓋有較少厚度的所沉積之材料，如第2B圖中所示，或特徵結構之側壁206及底表面208可能於覆蓋中具有間隙或完全未覆蓋所沉積材料。舉例來說，對具有高深寬比(如特徵結構長度對寬度之比例為約4:1或更高)及/或臨界尺寸為約22 nm或更低之特徵結構而言，於使用第一沉積製程時此特徵結構之下方部分(如，側壁之下方部分或底表面)的覆蓋是有限的。
第一沉積製程可於物理氣相沉積腔室中執行，如於以下所討論，參考第3圖之製程腔室300。第一沉積製程可包含：提供第一RF偏壓功率至基材200，舉例來說，使得從製程腔室300之靶材306濺射出來的材料選擇性地沉積於基材200之頂表面204上。舉例來說，第一RF偏壓功率可由RF偏壓源362所提供，該RF偏壓源362耦接製程腔室300之基材支撐托架302，如第3圖所示且於下所討論。第一RF偏壓功率可從約60 W至約400 W。此外，第一RF偏壓功率可以約13.56 MHz的頻率而提供。第一沉積製程可具有選擇性，頂表面204對底表面208之選擇性約大於1.0，或從約1.0至約0.75。於一些實施例中，於第一沉積製程期間，於製程腔室內的壓力可從約0.5至約0.1 mTorr。於一些實施例中，於第一沉積製程期間，基材之溫度可維持在低於約攝氏100度，舉例來說從約攝氏-20度至低於約攝氏75度。然而，溫度可依據於第一沉積製程中，待沉積材料的上層的成分而變化。
於步驟104中，材料藉由第二沉積製程而沉積於頂表面204及特徵結構202之側壁206及底表面208上，該第二沉積製程以於特徵結構202之底表面208上較快之速率而於頂表面204上較慢之速率而沉積材料(如，第二沉積製程對於沉積於特徵結構202之底表面208上具有較大-的選擇性)。舉例來說，於第2C圖所示之實施例中，材料沉積於第一層210及未由第一層210所覆蓋之側壁206及底表面208的曝露部分上，以形成第二層212。因為第一沉積製程於底表面208上的第一層210之不均勻沉積，配置於特徵結構202之底表面208上的第一及第二層210及212之部分可能不均勻。
此外，描述於步驟102及104中的製程可以任一種順序而執行。故，於一些實施例中(圖未示)，材料可使用第二沉積製程而沉積於頂表面204上及特徵結構之側壁206及底表面208上，以形成第二層212於頂表面204及特徵結構202之側壁206及底表面208上，接著藉由第一沉積製程而將第一層210配置於第二層212上。然而，如第2A至2E圖之製造步驟中所示，第一層210沉積於頂表面204及特徵結構202之側壁206及/或底表面208之至少部分處，且接著於第一層210上沉積第二層212。於這些實施例中，頂表面204及特徵結構202之角落可於執行第二沉積製程前，藉由從第一沉積製程之所沉積材料而保護。
用以沉積材料於頂表面204及特徵結構202中之第二沉積製程可於物理沉積腔室中執行，如於以下所討論，參考第3圖之製程腔室300。第二沉積製程可包含：提供第二RF偏壓功率至基材200，舉例來說，使得從製程腔室300之靶材306濺射出來的材料選擇性地沉積於特徵結構202之底表面208上。於一些實施例中，第二RF偏壓功率大於第一RF偏壓功率。於一些實施例中，第二 RF偏壓功率可由RF偏壓源362所提供，該RF偏壓源362耦接製程腔室300之基材支撐托架302，如第3圖所示且於下所討論。第二RF偏壓功率可從約600W至約1400W。此外，第二RF偏壓功率可以約13.56MHz的頻率而提供。第二沉積製程可具有選擇性，頂表面204對底表面208之選擇性小於約1，且於一些實施例中，從約0.1至低於0.6。於一些實施例中，於第二沉積製程期間，於製程腔室內的壓力可從約0.5至0.1mTorr。於一些實施例中，於第二沉積製程期間，基材之溫度可維持在低於約攝氏100度，舉例來說從約攝氏-20度至約攝氏75度。然而，溫度可依據下層的成分而變化，於第二沉積製程中，材料被沉積在下層上。
於步驟106中，沉積於第一及第二沉積層210及212中的材料可被加熱或退火，以吸引所沉積材料進入特徵結構202(例如，經由毛細現象)，如第2D圖中所示。第一及第二沉積層210及212之材料可為相同材料，故第一及第二層210及212以單一層214而顯示，單一層214被吸引進入特徵結構202，如第2D圖中所示。舉例來說，於一些實施例中，以第一沉積製程(描述於步驟102)沉積之材料(如，第一材料)包括銅，或於一些實施例中，以第一沉積製程沉積之材料係實質上由銅所組成。於一些實施例中，以第二沉積製程(描述於步驟104)沉積之材料(如，第二材料)包括銅，或於一些實施例中，以第二沉積製程沉積之材料係實質上由銅所組成。此外，材料 (如，第一材料及第二材料)可為任何適合使用於形成互連結構之材料，如鋁(Al)、銅合金、或鍺-銻-碲合金(GST)或類似物或上述的組合。
於步驟106之加熱製程可於製程腔室300中執行，以加熱基材200並促進層214重流(reflow)至特徵結構202內。於一些實施例中，基材200可使用如配置在基材支撐托架302之加熱器、或提供能量至基材(直接地或間接地)以加熱基材200之輻射燈(圖未示)而加熱。替代地，加熱製程可以獨立於製程腔室300之加熱設備而執行。加熱設備可為一分離製程腔室，該分離製程腔室經構成以加熱基材至所欲溫度，且該分離製程腔室可為獨立製程腔室，或該分離製程腔室可經由群集工具之移送室而連接至製程腔室300(圖未示)。
加熱製程可以約攝氏150度至約攝氏400度的溫度而執行。如第2D圖中所示，加熱層214可促進沉積層214重流至特徵結構202內。舉例來說，因層214之材料被吸引進入特徵結構202，層214的一或多個第一部分216可較層214的第二部分218為薄，其中第一部分216係設置於鄰近特徵結構202的基材上，且第二部分218係設置於特徵結構202之底表面208上。一旦完成加熱製程後，特徵結構202之底表面208可覆蓋有沉積材料。於一些實施例中，層214於底表面208上的厚度可較層214於其他位置處的厚度為厚，該些其他位置係如特徵結構202之側壁上的厚度及/或鄰近特徵結構202之基材 表面上的厚度。於一些實施例中，如於第2D圖中所示，層214可於底表面208上實質上均勻。
於一些實施例中，於步驟106之加熱製程後，可有一選擇性的第三製程，以沉積一層材料於層214上。第三沉積製程可為一低能沉積製程(如一低溫及低偏壓功率沉積製程，該低溫及低偏壓功率沉積製程使用如前所述用於步驟102之第一沉積製程之類似條件而執行)。如於此所使用，低能沉積製程以低溫執行且具有低偏壓功率，如於上所揭露與步驟102之第一沉積製程有關的示範條件。
一旦完成步驟106之加熱製程及選擇性的第三沉積製程後，方法100可執行以將該特徵結構202充填沉積材料。於一些例子中，舉例來說，特徵結構202可充填沉積材料直到與基材200之頂表面204約成相同水平，如第2E圖中所示。舉例來說，如於步驟108所示的假想步驟中，特徵結構202可藉由重複一或多個第一及第二沉積製程及加熱製程(如方法100之步驟102-106中所述)而充填，直到充填滿特徵結構202。舉例來說，第一沉積製程、第二沉積製程及加熱製程可重複一或數遍。替代地，第一及第二沉積製程及加熱製程可重複到足以將特徵結構202填滿至一水平的次數，使得深寬比或臨界尺寸不再為一重要考量。接著，第一製程及加熱製程可繼續使用，直到特徵結構202完全地被填滿。
替代地，一旦完成步驟106之加熱製程，層214可為 充分覆蓋特徵結構202之表面的種晶層，使得可應用其他充填技術。舉例來說，可使用化學氣相沉積製程或類似製程以完成將特徵結構202充填至基材200之頂表面204的水平面。
此外，當特徵結構202藉由任何於上所述之方法而充填時，特徵結構202可充填至基材之頂表面204的水平面上，且/或，舉例來說，由層214之沉積材料可殘留於基材200之頂表面204上。故，可使用如於酸性溶液中之濕式清洗、化學機械拋光或類似方法之技術以從頂表面204移除多餘的沉積材料，使得特徵結構被充填沉積材料且沉積材料達到約與頂表面204相同之水平面。
第3圖顯示依據本發明一些實施例之物理氣相沉積腔室(製程腔室300)的概要截面圖。合適的PVD腔室之例子包含ALPS® Plus及SIP ENCORE® PVD製程腔室(兩者皆可由美國加州之應用材料公司而商業取得。其他可由應用材料公司或其他製造商取得之製程腔室亦受惠於於此所揭露之發明設備。
製程腔室300包含基材支撐托架302及濺鍍源(如靶材306)，基材支撐托架302用以接收基材304於基材支撐托架302上。基材支撐托架302可位於接地之包圍壁內，該接地之包圍壁可為腔室壁308(如圖示)或接地屏蔽(顯示有接地屏蔽340覆蓋於靶材306上之腔室300的至少一些部分。於一些實施例中，接地屏蔽340亦可延伸至靶材下，以圍繞托架302)。
於一些實施例中，製程腔室包含用以耦接RF及DC能源至靶材306的饋送結構。饋送結構係為用以耦接RF及DC能源至靶材或至包含靶材之組件的設備(如於此所述之設備)。饋送結構的第一端可耦接至RF功率源318及DC功率源320，RF功率源318及DC功率源320可分別被使用以提供RF及DC能源至靶材306。舉例來說，DC功率源320可使用以施加負電壓或偏壓至靶材306。於一些實施例中，由RF功率源318所供應之RF能源可從約2 MHz至60 MHz的頻率，或舉例來說，可使用非限制性的頻率，如2 MHz、13.56 MHz、27.12 MHz或60 MHz。於一些實施例中，可提供複數個RF功率源(二或多個)以提供複數個上述頻率之RF能源。饋送結構可由合適的導電材料而製造，以從RF功率源318及DC功率源320傳導RF及DC能源。
於一些實施例中，饋送結構可具有合適的長度，該長度促進各RF及DC能源實質上均勻分配於饋送結構周緣。舉例來說，於一些實施例中，饋送結構可具有約1至12英吋間，或約4英吋的長度。於一些實施例中，主體可具有至少約1:1之長度對內徑比例。提供至少1:1或更長比例可提供從饋送結構更均勻的RF傳送(亦即，RF能源更均勻分配於饋送結構，以令RF接近耦接至饋送結構的真正中心點)。饋送結構之內徑可盡可能的小，例如，從約1英吋至約6英吋，或直徑約4英吋。提供較小的內徑可促進改善長度對內徑(ID)的比例，且不增加饋送結構的長度。
饋送結構的第二端可耦接至源分配平板322。源分配平板包含孔324，該孔324係配置成穿過源分配平板322，且該孔324與饋送結構之中央開口成一直線。源分配平板322可由合適的導電材料製成，以從饋送結構傳導RF及DC能源。
源分配平板322可經由傳導構件325而耦接至靶材306。傳導構件325可為具有第一端326之管狀構件，該第一端326耦接至鄰近源分配平板322之周緣、源分配平板322之面對靶材的表面328。傳導構件325更包含第二端330，該第二端330耦接至鄰近靶材306之周緣、靶材306之面對源分配平板的表面332(或面對靶材306之背板346)。
空腔334可由導電構件325之面對內側之壁、源分配平板322之面對靶材的表面328及靶材306之面對源分配平板的表面332而定義出。空腔334係經由源分配平板322之孔324而流動地耦接至主體的中央開口。空腔334及主體的中央開口可使用以至少部分地圍繞可轉動磁電管組件336之一或多個部分，如第3圖所示且於下進一步敘述。於一些實施例中，空腔可至少部分地充填有如水(H20)或類似物之冷卻流體。
可提供接地屏蔽340以覆蓋製程腔室300之蓋體的外側表面。接地屏蔽340可耦接至地面，舉例來說，經由腔室主體的接地連接。接地屏蔽340具有中央開口，以 允許饋送結構通過接地屏蔽340而與源分配平板322耦接。接地屏蔽340可包括任何合適的導電材料，如鋁、銅或類似物。提供絕緣間隙339於接地屏蔽340與分配平板322之外側表面間、接地屏蔽340與導電構件325間、及接地屏蔽340與靶材306(及/或背板346)間，以防止RF及DC能源被直接引導至地面。絕緣間隙可充填有氣體或其他合適的介電材料，如陶瓷、塑膠或類似物。
於一些實施例中，接地環可繞著饋送結構之主體及下方部分而設置。接地環與接地屏蔽340耦接且可為接地屏蔽340的整體部分或為與接地屏蔽耦接之分離部分，以提供饋送結構之接地。接地環可由合適的導電材料而製成，如鋁或銅。於一些實施例中，設置於接地環之內徑與饋送結構之主體的外徑間之間隙可保持為一極小值且正好足以提供電性絕緣。間隙可填滿有絕緣材料(如塑膠或陶瓷)或可為氣隙。接地環防止介於RF饋送(如，電饋送205，將於下討論)與主體間的串音干擾，藉此改善電漿及處理之均勻。
絕緣平板338可設置於源分配平板322及接地屏蔽340間，以防止RF及DC能源被引導至地面。絕緣平板338具有中央開口，以允許饋送結構通過絕緣平板338且耦接至源分配平板322。絕緣平板338可包括合適的介電材料，如陶瓷、塑膠或類似物。替代地，可提供氣隙以取代絕緣平板338。於提供氣隙以取代絕緣平板之實施例中，接地屏蔽340可充分地結構強化，以支持放置於 接地屏蔽340上之任何組件。
靶材106可經由介電絕緣件344而被支撐於接地導電鋁轉接器342上。靶材306包括於濺鍍期間待沉積於基材304上之材料，如金屬或金屬氧化物。於一些實施例中，背板346可耦接至靶材306之面對源分配平板的表面332。背板346可包括導電材料，如銅-鋅、銅-鉻或與靶材相同之材料，使得RF及DC功率可經由背板346而耦接至靶材306。替代地，背板346可為不導電且包含複數個導電元件(圖未示)，如導電引線或類似物，以將靶材306之面對源分配平板的表面332耦接至導電構件325之第二端330。舉例來說，可包含背板346以改善靶材306的結構穩定性。
基材支撐托架302具有面對靶材306之主表面的材料接受表面，並且基材支撐托架302支撐待於平面位置濺鍍之基材304，該平面位置係相對靶材306之主表面。基材支撐托架302可支撐基材304於製程腔室300之中央區域348中。中央區域348定義為於處理期間位於基材支撐托架302上方的區域(例如，當於處理位置時，介於靶材306及基材支撐托架302之間)。
於一些實施例中，基材支撐托架302可經由連接至底部腔室壁352的波紋管(bellow)350而垂直移動，以允許待傳送之基材304經由於製程腔室300之下方部分中的負載鎖定閥(圖未示)而被傳送至基材支撐托架302，並接著被舉升至沉積或處理位置。可從氣源354經由質流控 制器356供應一或多個處理氣體至腔室300的下方部分。可提供排氣口358，並且排氣口經由閥360而耦接至一泵(圖未示)，以排空製程腔室300之內部，並促進於製程腔室300內部空間的一所欲壓力的維持。
RF偏壓功率源362可耦接至基材支撐托架302，以感應負DC偏壓於基材304上。此外，於一些實施例中，負DC自我偏壓可於處理期間形成於基材304上。舉例來說，由RF偏壓功率源362所供應之RF功率可為從約2MHz至約60MHz的頻率，例如，可使用非限制性的頻率如2MHz、13.56MHz或60MHz。於其他應用中，基材支撐托架302可接地或保持電性浮動。舉例來說，電容調諧器364可耦接至基材支撐托架，以調整於基材上304之電壓，以作為不希望RF偏壓功率時之應用。
可轉動磁電管組件336可位於鄰近靶材306之背表面(如，面對源分配平板之表面332)處。可轉動磁電管組件336包含複數個由底板368所支撐之磁鐵366。底板368連接至轉動軸370，該轉動軸370與腔室300及基材304之中心軸同軸。馬達372可耦接至轉動軸370之上端，以驅使磁電管組件336轉動。磁鐵366於腔室300內產生磁場，磁場大致上平行且接近靶材306之表面，以捕獲電子並增加局部電漿密度，進而增加濺鍍率。磁鐵366於腔室300之頂端周圍產生電磁場且磁鐵366轉動以轉動電磁場，該電磁場影響製程的電漿密度，而更均勻地濺鍍靶材306。舉例來說，轉動軸370可以每分鐘約0 至約150轉而轉動。
於一些實施例中，腔室300可更包含製程套組屏蔽374，該製程套組屏蔽374具有面對中央區域348之內側表面380。於一些實施例中，製程套組屏蔽374可連接至轉接器342之突出部分376。轉接器342接著被密封並接地至腔室壁308，腔室壁308為鋁。一般來說，製程套組屏蔽374沿著轉接器342之壁及腔室壁308而向下延伸，直到基材支撐托架302之頂表面下，且向上回轉直到抵達基材支撐托架302之頂表面(如，於底部形成U形部分384)。替代地，製程套組屏蔽之最底部部分不必要為U形部分384，且可為任何合適的形狀。當基材支撐托架302於基材支撐托架302之較低、負載位置時，蓋環386停留於製程套組屏蔽374之向上延伸凸緣388的頂端，當基材支撐托架302位於基材支撐托架302之較高、沉積位置時，蓋環386停留於基材支撐托架302之外側邊緣，以保護基材支撐托架302而不受到濺鍍沉積。可使用額外的沉積環(圖未示)以屏蔽基材304之周緣免於沉積。
於一些實施例中，磁鐵390可設置環繞於腔室300，磁鐵390用以選擇性地提供介於基材支撐托架302及靶材306間的磁場。舉例來說，如第3圖中所示，磁鐵390可配置環繞於腔室壁308之外側，當基材支撐托架302位於製程位置時，磁鐵390之一區域恰位於基材支撐托架302上。於一些實施例中，磁鐵390可額外地或替代 地設置於其他位置，如鄰近轉接器342處。磁鐵390可為電磁鐵並可耦接至功率源(圖未示)，以控制由電磁鐵所產生的磁場強度。
控制器310可被提供並耦接至製程腔室300之各種組件，以控制製程腔室300之各種組件之操作。控制器310包含中央處理單元(CPU)312、記憶體314及支援電路316。控制器310可直接控制製程腔室300，或經由與特定製程腔室及/或支撐系統組件連接之電腦(或控制器)而控制製程腔室300。控制器310可為任何形式之通用目的電腦處理器之一種，通用目的電腦處理器可使用於工業裝置，以控制不同的腔室及子處理器。控制器310之電腦可讀媒體或記憶體314可為一或多個易於獲得之記憶體，如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、磁碟、硬碟、光儲存媒體(如光碟或數位影像光碟)、快閃驅動裝置或任何其他形式之數位儲存器，不管是本地或遠端。支援電路316耦接至CPU 312，支援電路316用於以傳統方式支持處理器。這些電路包含快取、電源供應器、時脈電路、輸入/輸出電路及子系統及類似物。於此所述之發明方法可儲存於記憶體314中，作為軟體常規，該軟體常規可被執行或可被引起而以於此所述之方式來控制製程腔室300的操作。軟體常規亦可由第二CPU(圖未示)而來儲存及/或執行，其中該第二CPU位於遠離由CPU 312所控制之硬體處。
因此，已於此揭露形成互連結構之方法。本發明方法 有益於使用金屬化技術(如物理氣相沉積或類似技術)而金屬化特徵結構(如通道或溝道)，同時限制於所形成之特徵結構中的空隙或瑕疵的形成。
儘管前述係關於本發明之實施例，可設想出本發明之其他或進一步的實施例，且不背離本發明之基本範圍。
100‧‧‧方法
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
200‧‧‧基材
201‧‧‧上層
202‧‧‧特徵結構
204‧‧‧頂表面
206‧‧‧側壁
208‧‧‧底表面
210‧‧‧層
212‧‧‧層
214‧‧‧層
216‧‧‧第一部分
218‧‧‧第二部分
300‧‧‧腔室
302‧‧‧托架
304‧‧‧基材
306‧‧‧靶材
308‧‧‧腔室壁
310‧‧‧控制器
312‧‧‧中央處理單元
314‧‧‧記憶體
316‧‧‧供應電路
318‧‧‧RF功率源
320‧‧‧DC功率源
322‧‧‧分配平板
324‧‧‧孔
325‧‧‧導電構件
326‧‧‧第一端
328‧‧‧表面
330‧‧‧第二端
332‧‧‧表面
334‧‧‧空腔
336‧‧‧磁電管組件
338‧‧‧絕緣平板
339‧‧‧絕緣間隙
340‧‧‧接地屏蔽
342‧‧‧轉接器
344‧‧‧介電絕緣件
346‧‧‧背板
348‧‧‧中央區域
350‧‧‧波紋管
352‧‧‧底部腔室壁
354‧‧‧氣源
356‧‧‧質流控制器
358‧‧‧排氣口
360‧‧‧閥
362‧‧‧RF偏壓功率源
364‧‧‧電容調諧器
366‧‧‧磁鐵
368‧‧‧底板
370‧‧‧轉動軸
372‧‧‧馬達
374‧‧‧製程套組屏蔽
376‧‧‧突出部分
380‧‧‧內側表面
384‧‧‧U形部分
386‧‧‧蓋環
388‧‧‧向上延伸凸緣
390‧‧‧磁鐵
可藉由參考描繪於隨附圖式中之本發明示範性實施例，而瞭解本發明之實施例，其中該些本發明之實施例係概述於發明內容中且在實施方式中詳細討論。然而，應注意者，隨附的圖示僅繪示出本發明的典型實施例且因此不應被視為對本發明之範圍的限制，這是因為本發明可允許其他等效的實施例。
第1圖顯示依據本發明一些實施例之形成互連結構之方法的流程圖。
第2圖顯示依據本發明一些實施例之互連結構的製造階段圖。
第3圖顯示依據本發明一些實施例之製程腔室的概要截面圖。
為促進了解，盡可能地使用相同的元件符號來指定圖示中共用之相同元件。這些圖式並未依尺寸而繪製且為了清晰起見而簡化。需考量者，一實施例之元件及特徵結構可有益地納入其他實施例中而無須進一步贅述。
100．．．方法
102．．．步驟
104．．．步驟
106．．．步驟
108．．．步驟

Claims (22)

  1. 一種於一基材上形成一互連結構之方法，該方法包括以下步驟：(a)藉由一第一物理氣相沉積製程以一第一溫度而沉積一材料於該基材之一頂表面上及於一特徵結構的一或多個表面上，該特徵結構係設置於該基材中，該第一物理氣相沉積製程以於該頂表面上較快之速率而於該特徵結構之一底表面上較慢之速率而沉積該材料；(b)在加熱於(a)步驟中所沉積之該材料之前，藉由一第二物理氣相沉積製程以一第二溫度而沉積該材料於該基材之該頂表面上及該特徵結構之一或多個表面上，該第二物理氣相沉積製程以於該特徵結構之該底表面上較快之速率而於該基材之該頂表面上較慢之速率而沉積該材料；及(c)在(a)和(b)步驟之後，加熱所沉積之該材料至一第三溫度，該第三溫度大於該第一溫度和該第二溫度，以吸引所沉積之該材料朝向該特徵結構之該底表面，而使所沉積之該材料僅部分地充填該特徵結構。
  2. 如請求項1之方法，該方法更包括以下步驟：(d)重複(a)至(b)步驟；及 (e)在(d)步驟之後，加熱所沉積之該材料至大於該第一溫度和該第二溫度之一溫度，以吸引所沉積之該材料朝向該特徵結構之該底表面，以使所沉積之該材料完全地充填該特徵結構。
  3. 如請求項1之方法，其中(a)步驟更包括以下步驟：於該第一沉積製程期間，以一第一RF偏壓功率而偏壓該基材，且其中(b)步驟更包括以下步驟：於該第二沉積製程期間，以一第二RF偏壓功率而偏壓該基材，其中該第二RF偏壓功率大於該第一RF偏壓功率。
  4. 如請求項1之方法，其中(a)步驟更包括以下步驟：選擇性地沉積該材料於該頂表面上及該特徵結構之該一或多個表面上，以形成一第一層，該第一層至少部分地覆蓋該頂表面及該特徵結構之該一或多個表面，且其中(b)步驟更包括以下步驟：選擇性地沉積該材料於該第一層上及於該頂表面及該特徵結構之該一或多個表面的多個殘餘曝露表面上。
  5. 如請求項1之方法，其中(b)步驟更包括以下步驟：選擇性地沉積該材料於該頂表面上及該特徵結構之該一或多個表面上，以形成一第一層，該第一層至少部分地覆蓋該頂表面及該特徵結構之該一或多個表面，且其中(a)步驟更包括以下步驟：選擇性地沉積該材料於 該第一層上及於該頂表面及於該特徵結構之該一或多個表面的多個殘餘曝露表面上。
  6. 如請求項1之方法，其中該第一物理氣相沉積製程具有一選擇性，該選擇性係該頂表面對該底表面大於約1.0。
  7. 如請求項1之方法，其中該第二物理氣相沉積製程具有一選擇性，該選擇性係該頂表面對該底表面小於約1.0。
  8. 如請求項1之方法，其中該特徵結構包括至少一個溝道或通孔。
  9. 如請求項1之方法，其中(c)步驟更包括以下步驟：以一溫度加熱所沉積之該材料，該溫度係從約攝氏150度至約攝氏400度。
  10. 如請求項1之方法，該方法更包括以下步驟：(d)於(c)步驟之後重複該第一物理氣相沉積製程；及(e)將該特徵結構之一剩餘部分充填一導電材料。
  11. 如請求項1之方法，其中該材料係銅、銅合金、鋁或鍺-銻-碲合金之一或多者。
  12. 如請求項1之方法，其中該基材包含一上層，該上層係至少設置於該特徵結構內，且其中該材料係沉積於該上層上。
  13. 如請求項1之方法，其中於步驟(c)之加熱後，該特徵結構之該底表面覆蓋有一層所沉積之該材料。
  14. 如請求項13之方法，其中於該底表面上的該層之一厚度較該特徵結構之複數側壁上及鄰近該特徵結構之該基材的該表面上之該層的一厚度為厚。
  15. 如請求項13之方法，其中於該底表面上之該層係實質上均勻的。
  16. 如請求項1之方法，其中該第一溫度小於約攝氏100度且該第二溫度小於約攝氏100度。
  17. 如請求項16之方法，其中該第三溫度約攝氏150度至約攝氏400度。
  18. 一種於一特徵結構中形成一層之方法，該特徵結構係設置於一基材中，該方法包括以下步驟：(a)藉由一第一物理氣相沉積製程以一第一溫度而 沉積一材料於該基材之一頂表面上及於一特徵結構內，該特徵結構係設置於該基材中；(b)在加熱於(a)步驟中所沉積之該材料之前，藉由一第二物理氣相沉積製程以一第二溫度而繼續沉積該材料於該基材之該頂表面上及該特徵結構內，其中該第一物理氣相沉積製程或該第二物理氣相沉積製程之其中之一以於該基材之該頂表面上較快之速率而於該特徵結構之一底表面上較慢之速率而沉積該材料，且其中該第一物理氣相沉積製程或該第二物理氣相沉積製程之另外之一以於該特徵結構之該底表面上較快之速率而於該基材之該頂表面上較慢之速率而沉積該材料；及(c)在(a)及(b)步驟之後，加熱所沉積之該材料至一第三溫度，該第三溫度大於該第一溫度和該第二溫度，以吸引所沉積之該材料朝向該特徵結構之該底表面，而使所沉積之該材料僅部分地充填該特徵結構。
  19. 如請求項18之方法，該方法更包括以下步驟：(d)重複(a)至(b)步驟；及(e)在(d)步驟之後，加熱所沉積之該材料至大於該第一溫度和該第二溫度之一溫度，以吸引所沉積之該材料朝向該特徵結構之該底表面，以使所沉積 之該材料完全地充填該特徵結構。
  20. 如請求項18之方法，該方法更包括以下步驟：(d)重複(a)至(c)步驟，直到所沉積之該材料的一層形成於該特徵結構內；及(e)藉由電鍍而沉積該材料於該層上，直到該特徵結構被充填滿已沉積之該材料。
  21. 如請求項20之方法，該方法更包括以下步驟：(f)於(e)步驟之前，使用一低能沉積製程而沉積該材料於由(d)步驟所產生之已沉積材料的該層上。
  22. 一種電腦可讀媒體，該電腦可讀媒體具有複數指令儲存於該電腦可讀媒體上，當藉由一處理器執行該複數指令時，該複數指令使得一製程腔室執行一方法，該方法包括以下步驟：(a)藉由一第一物理氣相沉積製程以一第一溫度而沉積一材料於該基材之一頂表面上及於一特徵結構的一或多個表面上，該特徵結構係設置於該基材中，該第一物理氣相沉積製程以於該頂表面上較快之速率而於該特徵結構之一底表面上較慢之速率而沉積該材料；(b)在加熱於(a)步驟中所沉積之該材料之前，藉由一第二物理氣相沉積製程以一第二溫度而沉積該材料於該基材之該頂表面上及該特徵結構之一或多個表面 上，該第二物理氣相沉積製程以於該特徵結構之該底表面上較快之速率而於該基材之該頂表面上較慢之速率而沉積該材料，其中該基材係位於一第二溫度；及(c)在(a)及(b)步驟之後，加熱所沉積之該材料至一第三溫度，該第三溫度大於該第一溫度和該第二溫度，以吸引所沉積之該材料朝向該特徵結構之該底表面，而使所沉積之該材料僅部分地充填該特徵結構。
TW100120031A 2010-06-09 2011-06-08 形成互連結構之方法 TWI539553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35317510P 2010-06-09 2010-06-09
US13/153,992 US8841211B2 (en) 2010-06-09 2011-06-06 Methods for forming interconnect structures

Publications (2)

Publication Number Publication Date
TW201145458A TW201145458A (en) 2011-12-16
TWI539553B true TWI539553B (zh) 2016-06-21

Family

ID=45096564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120031A TWI539553B (zh) 2010-06-09 2011-06-08 形成互連結構之方法

Country Status (5)

Country Link
US (1) US8841211B2 (zh)
KR (1) KR101600995B1 (zh)
CN (1) CN103026466B (zh)
TW (1) TWI539553B (zh)
WO (1) WO2011156349A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039932A2 (en) 2010-09-21 2012-03-29 Applied Materials, Inc. Methods for forming layers on a substrate
US20140117550A1 (en) * 2012-10-29 2014-05-01 International Business Machines Corporation Semiconductor device including an insulating layer, and method of forming the semiconductor device
US9644262B2 (en) * 2013-03-15 2017-05-09 Applied Materials, Inc. Self-centering process shield
US9601431B2 (en) * 2014-02-05 2017-03-21 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
CN105088151A (zh) * 2014-04-15 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 衬底上的孔隙沉积工艺及半导体加工设备
US10014179B2 (en) 2015-02-13 2018-07-03 Applied Materials, Inc. Methods for forming cobalt-copper selective fill for an interconnect
US9633839B2 (en) * 2015-06-19 2017-04-25 Applied Materials, Inc. Methods for depositing dielectric films via physical vapor deposition processes
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US11289329B2 (en) 2019-05-03 2022-03-29 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
US11222816B2 (en) 2020-06-16 2022-01-11 Applied Materials, Inc. Methods and apparatus for semi-dynamic bottom up reflow

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645281A (ja) * 1992-06-26 1994-02-18 Sony Corp 配線形成方法及び半導体装置、及びこれに用いることができるスパッタ方法及びスパッタ装置
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US6174811B1 (en) 1998-12-02 2001-01-16 Applied Materials, Inc. Integrated deposition process for copper metallization
US5976327A (en) * 1997-12-12 1999-11-02 Applied Materials, Inc. Step coverage and overhang improvement by pedestal bias voltage modulation
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
US6184137B1 (en) 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
KR20010046538A (ko) 1999-11-12 2001-06-15 윤종용 반도체 장치의 비아 콘택 형성 방법
KR100475117B1 (ko) * 2002-11-19 2005-03-11 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20050151263A1 (en) * 2004-01-08 2005-07-14 Fujitsu Limited Wiring structure forming method and semiconductor device
KR100594276B1 (ko) 2004-05-25 2006-06-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7396755B2 (en) * 2005-05-11 2008-07-08 Texas Instruments Incorporated Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US7618888B2 (en) * 2006-03-24 2009-11-17 Tokyo Electron Limited Temperature-controlled metallic dry-fill process
US7824743B2 (en) * 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置
US20090194875A1 (en) * 2008-01-31 2009-08-06 International Business Machines Corporation HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS
US7964504B1 (en) * 2008-02-29 2011-06-21 Novellus Systems, Inc. PVD-based metallization methods for fabrication of interconnections in semiconductor devices
CN101643891B (zh) * 2008-08-05 2011-07-27 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法
JP2011091242A (ja) * 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2011156349A2 (en) 2011-12-15
US20110306200A1 (en) 2011-12-15
KR20130126887A (ko) 2013-11-21
TW201145458A (en) 2011-12-16
KR101600995B1 (ko) 2016-03-08
CN103026466B (zh) 2016-04-27
US8841211B2 (en) 2014-09-23
WO2011156349A3 (en) 2012-04-05
CN103026466A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
TWI539553B (zh) 形成互連結構之方法
TWI517299B (zh) 在高深寬比特徵結構中沉積金屬的方法
TWI569310B (zh) 用以於基材上形成層之方法
TWI616552B (zh) 製程工具防護板及具有防護板之物理氣相沉積室
TWI491748B (zh) 用於在高深寬比的特徵結構中沉積金屬的方法
TWI723465B (zh) 形成鎳矽化物材料之方法
US8835308B2 (en) Methods for depositing materials in high aspect ratio features
JP2023510148A (ja) 制御された冷却を伴う物理的気相堆積（ｐｖｄ）によってアルミニウムを堆積させるための方法及び装置
TWI828904B (zh) 用於填充設置在基板中的特徵的方法與設備
TW202117037A (zh) 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備