TWI534991B - 記憶體裝置陣列及其形成方法 - Google Patents

記憶體裝置陣列及其形成方法 Download PDF

Info

Publication number
TWI534991B
TWI534991B TW103108381A TW103108381A TWI534991B TW I534991 B TWI534991 B TW I534991B TW 103108381 A TW103108381 A TW 103108381A TW 103108381 A TW103108381 A TW 103108381A TW I534991 B TWI534991 B TW I534991B
Authority
TW
Taiwan
Prior art keywords
substrate
top surface
region
forming
regions
Prior art date
Application number
TW103108381A
Other languages
English (en)
Other versions
TW201445706A (zh
Inventor
杜恩漢
陳曉萬
蘇堅昇
佩堤普 同塔穌德
Original Assignee
超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 超捷公司 filed Critical 超捷公司
Publication of TW201445706A publication Critical patent/TW201445706A/zh
Application granted granted Critical
Publication of TWI534991B publication Critical patent/TWI534991B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Description

記憶體裝置陣列及其形成方法 【本發明之相關申請案】
本申請案宣告2013年3月14申請之61/784,556號美國臨時專利申請案的優先權，且該申請案之內容係以參考方式併入本文之中。
本發明係有關於一種記憶體裝置陣列及其形成方法。
發明背景
分裂閘極非依電性記憶體係為業界所熟知。例如美國專利7,927,994號揭露一種分裂閘極非依電性記憶體晶胞，且其所有目的係以參考方式併入本文之中。圖1顯示形成在一半導體基材12上之此一分裂閘極記憶體晶胞的範例。源極區域16與汲極區域14係形成為基材12中的擴散區域，並且在其間界定出一通道區域18。該記憶體晶胞包括四個傳導閘極：一浮動閘極22配置在該通道區域18的一第一部分以及該源極區域16的一部分上，並與其絕緣；一控制閘極26配置在該浮動閘極22上，並與其絕緣；一抹除閘極24配置在該源極區域16上，並與其絕緣；以及一選擇 閘極20配置在該通道區域18的一第二部分上，並與其絕緣。一傳導接點10可被形成以電氣連接到汲極區域14。
記憶體晶胞係以一陣列方式佈置，使此等記憶體晶胞之列藉著隔絕區域列加以隔開。隔絕區域係為基材其中形成絕緣材料之部分。一種為業界所熟知之隔絕區域形成技術係為STI，其涉及使槽溝形成進入基材的表面，以及以絕緣材料(例如二氧化矽、氧化矽)充填該等槽溝。該STI絕緣材料28具有一上表面，其典型而言係與該基材12表面平齊或者是稍微高於該基材表面。圖2顯示該等記憶體晶胞以及隔絕區域28的習用佈置。用於整行之記憶體晶胞的選擇閘極20係形成一單獨傳導線路(通常稱之為一字元線路WL)，其延伸跨過成列的STI絕緣材料28。控制閘極26係以類似方式形成為一連續的控制閘極線路，其沿著成行之記憶體晶胞延伸，如同抹除閘極24一般。
隨著裝置的幾何形狀縮小，以較低電壓操作記憶體晶胞變得越加困難。例如，降低讀取電壓(例如在汲極14上之正電壓)會導致一較低的讀取晶胞電流(在通道區域18中)，且降低該選擇閘極電壓會導致產生較高的次臨界洩漏。升高選擇閘極電壓以抑制洩漏將會導致抑制讀取晶胞電流。因此業界對於改良在一讀取操作期間之晶胞電流，而不會危及次臨界洩漏有所需求。
發明概要
上述問題與需求係藉著提供一陣列記憶體裝置 得到解決，該記憶體裝置包括具有一第一傳導類型以及一表面之半導體材料基材；以及形成於該基材中之隔開的隔絕區域，其大致上彼此平行，並以一第一方向延伸，且各對鄰接隔絕區域之間具有一作用區域。各個隔絕區域包括形成於該基材的表面中的一槽溝、以及形成於該槽溝之中之一絕緣材料，其中該絕緣材料之一頂部表面的至少一部分係凹陷低於該基材之表面。各個作用區域包括一列之記憶體晶胞。各個記憶體晶胞包括形成於該基材中之隔開的第一以及第二區域，並具有一不同於該第一傳導類型的第二傳導類型，其中該基材之一通道區域係配置於該第一與第二區域之間、一浮動閘極配置在該通道區域的一第一部分上方並與之絕緣、以及一選擇閘極配置在該通道區域的一第二部分上方並與之絕緣。該選擇閘極係形成為連續的字元線路，各個字元線路以一垂直於該第一方向之第二方向延伸，且各自形成用於各個記憶體晶胞列中之其中一個記憶體晶胞的選擇閘極。各個字元線路之部分向下延伸入槽溝，並且在隔絕區域中的絕緣材料上方，以至於使字元線路就各個記憶體晶胞而言係配置在該基材的頂表面上方並與之絕緣；且係配置成橫向地鄰接到該等槽溝的側壁並與之絕緣。
一種形成一記憶體裝置之陣列的方法包括設置一個具有一第一傳導類型之半導體材料與一表面的基材、以及在該基材中形成隔開的隔絕區域，其大致上彼此平行，並以一第一方向延伸，且在各對鄰接的隔絕區域之間 具有一作用區域。各個隔絕區域係藉著以下方式所形成：使一槽溝形成於該基材之表面內、以及在該槽溝中形成絕緣材料，其中該絕緣材料之頂表面的至少一部分係凹陷低於該基材之表面。該方法進一步包括在各個作用區域中形成一列之記憶體晶胞，其中形成各個記憶體晶胞包括在該基材中形成隔開的第一與第二區域，其具有不同於該第一傳導類型的第二傳導類型，其中該基材之一通道區域係配置在第一與第二區域之間、形成一浮動閘極於該通道區域之一第一部分上方並與之絕緣、以及形成一選擇閘極於該通道區域之一第二部分上方並與之絕緣。該選擇閘極係形成為連續的字元線路，其各自以一垂直於該第一方向的第二方向延伸，且各自形成用於各個記憶體晶胞列中的其中一個記憶體晶胞之選擇閘極。各個字元線路之部分向下延伸進入該等槽溝，並且位在隔絕區域中的絕緣材料上方，以至於對於各個記憶體晶胞而言該字元線路係配置在該基材的頂表面上方並與之絕緣；且係配置成橫向地鄰接到該等槽溝的側壁並與之絕緣。
本發明之其他目的與特徵將藉由閱讀發明說明書、請求項以及所附圖式而變得顯而易見。
10‧‧‧傳導接點
12‧‧‧(半導)體基材
12a‧‧‧頂表面
14‧‧‧汲極(區域)/第一區域
16‧‧‧源極區域/第二區域
18‧‧‧通道區域
20‧‧‧選擇閘極
22‧‧‧浮動閘極
24‧‧‧抹除閘極/止塊
26‧‧‧控制閘極
28‧‧‧STI絕緣材料/隔絕材料(列)
30‧‧‧第一層/氧化物層
31‧‧‧第二層/氮化物層
32‧‧‧光阻劑(材料)
33‧‧‧條帶
34‧‧‧槽溝
35‧‧‧作用區域
36‧‧‧隔絕區域
40‧‧‧二氧化矽層/氧化物層
42‧‧‧第一多晶矽層/多晶矽
44‧‧‧絕緣層/層
46‧‧‧第二多晶矽層
47‧‧‧光阻劑遮罩
48‧‧‧絕緣體層/層/複合層
48a、48c‧‧‧氮化矽
48b、49‧‧‧二氧化矽
50‧‧‧氮化矽(層)
51‧‧‧間隔件
52‧‧‧氧化物層/(氧化物)間隔件
53、55‧‧‧光阻劑材料
54‧‧‧二氧化矽/間隔件
56‧‧‧二氧化矽薄層/氧化物層
62‧‧‧絕緣體
64‧‧‧位元線路接點
120‧‧‧止塊/字元線路/選擇閘極
128‧‧‧絕緣材料/(STI)氧化物(止塊)/絕緣止塊/隔絕區域(列)
D‧‧‧隔絕區域之間的距離
S1、S2‧‧‧堆疊
W‧‧‧有效通道區域寬度
圖1係為一習用記憶體晶胞的一側剖面圖；圖2係為一習用記憶體晶胞陣列之一立體剖面圖；圖3係為本發明之該記憶體陣列的一立體剖面 圖；圖4A係為在本發明之第一步驟中用以形成隔絕區域之一半導體基材的一俯視圖；圖4B係為該構造沿著線段4B-4B之一剖面圖，其顯示本發明之初始加工步驟；圖4C係為該構造之一俯視圖，其顯示圖4B之該構造加工中的下個步驟，其中係界定出隔絕區域；圖4D係為圖4C中之該構造沿著線段4D-4D的一剖面圖，其顯示形成於該構造中之絕緣槽溝；圖4E係為圖4D中之該構造的剖面圖，其顯示在隔絕區域中形成絕緣材料塊；圖4F係為為圖4E中之該構造的剖面圖，其顯示該隔絕區域之最終構造；圖5A~5L係為圖4F中之該半導體構造沿著線段5A-5A之側剖面圖，其顯示形成本發明之非依電性記憶體陣列中加工該半導體構造的步驟順序；圖6係為一側剖面圖，其顯示形成選擇與抹除閘極之一另擇實施例。
本發明實施例之詳細說明
本發明藉由增加至少位於選擇閘極下方之通道區域的有效寬度，以至於使其較鄰接隔絕區域之間的距離(其典型定義為通道之寬度)更寬而解決了先前所述的問題。此修正改良了一讀取操作期間的晶胞電流，而不會危 及次臨界洩漏。
圖3顯示具有加大有效通道區域寬度之該記憶體晶胞組態，其與圖2中所示之組態相似(相似的元件係藉著相同的參考數字所表示)。主要的不同處在於，就絕緣材料128位於字元線路120下方之部分而言，絕緣材料128之頂部係為凹陷而低於基材12的頂表面12a，且字元線路120在隔絕區域中向下延伸到基材12的頂表面12a之下。藉由如此佈置方式，字元線路120最後會在隔絕區域列128之間圍繞基材12。如此組態會使各個選擇閘極20下方的一有效通道區域寬度W大於鄰接隔絕區域之間的距離D，且各選擇閘極20下方之較大的有效通道區域寬度W改善了在一讀取期間的晶胞電流，而不會危及次臨界洩漏。
形成圖3之記憶體晶胞構造的方法係顯示於圖4A到4F以及圖5A到5L中。該方法始於準備一半導體基材12，其較佳係為P型基材，且為業界所熟知。
形成隔絕區域
圖4A到4F顯示為業界所熟知之在一基材上形成隔絕區域的STI法。參考圖4A，圖中係顯示一半導體基材12(或是一半導體井)之一俯視圖，其較佳係為P型，且為業就所熟知。材料之第一層30與第二層31係形成(例如生長或沈積)在該基材上。例如，第一層30可為二氧化矽(文中以下稱之為”氧化物”)，其係藉著任何業界熟知的技術形成在該基材12上，諸如氧化或是氧化物沈積(例如化學蒸汽沈積或CVD)，亦能夠使用摻氮氧化物或是其他絕緣介電質。第二 層31可為氮化矽(文中以下稱之為"氮化物")，其較佳係藉由CVD或是PECVD形成於氧化物層30之上。圖4B顯示產生構造之一剖面圖。
一旦形成第一層與第二層30/31之後，便將適量的光阻劑材料32施加在該氮化物層31上，並且實行一遮罩步驟，以選擇性地從Y或列方向延伸的某些區域(條帶33)去除光阻劑材料，如圖4C中所示。在去除光阻劑材料32之處，暴露的氮化物層31以及氧化物層30係使用標準蝕刻技術(亦即非等向性氮化物與氧化物/介電質蝕刻程序)在條帶33中進行蝕刻去除，以便在構造中形成槽溝34。接著使用一矽蝕刻程序，使槽溝34向下延伸進入該矽基材12中，如圖4D中所示。而在未去除光阻劑32之處，氮化物層31與氧化物層30便會保留下來。圖4D中所示之產生構造現在界定出與隔絕區域36相交錯的作用區域35。
該構造係進一步進行加工，以便去除剩餘的光阻劑32。接著，諸如二氧化矽之一絕緣材料係藉著沈積出一個厚氧化物層而形成在槽溝34中，接著進行一化學機械研磨或者是CMP蝕刻(使用氮化物層31作為一蝕刻止塊)，以去除位於槽溝34內之氧化物止塊128以外的氧化物層，如圖4E中所示。剩餘的氮化物以及氧化物層31/30接著係使用氮化物/氧化物蝕刻程序去除，留下沿著隔絕區域36延伸之STI氧化物止塊128，如圖4F中所示。
圖4A到4F顯示基材之記憶體晶胞陣列區域，其中記憶體晶胞列將會形成於藉由隔絕區域36所隔開的作用 區域35中。應注意到的是，該基材12亦包括至少一個周邊區域，其中控制電路係形成來用以操作形成在記憶體晶胞陣列區域中的記憶體晶胞。較佳地，絕緣止塊128在先前所述的同一STI程序期間亦形成於該周邊區域中。
形成記憶體晶胞
圖4F中所示之該構造係進一步以下述方式加工。圖5A到5L顯示於作用區域35中之該構造從一正交於圖4F(沿著圖4C與4F之線段5A-5A)之方向所觀視的剖面圖，作為本發明之程序所實行的後續步驟。首先從圖5A開始，該圖顯示出在基材12上形成一二氧化矽層40。隨後，一第一多晶矽(或非晶矽)層42係沈積或是形成在該二氧化矽層40上。第一多晶矽層42後續係以平行於作用區域35的方向形成圖案(以便從隔絕區域36去除多晶矽)。
參考圖5B，諸如二氧化矽(或者甚至是一複合層，諸如氧化物-氮化物-氧化物，ONO)的另一絕緣層44係沈積或是形成在第一多晶矽層42上。一第二多晶矽層46接著係沈積或者是形成於層44上。另一絕緣體層48係沈積或者是形成於該第二多晶矽層46上，且在後續乾式蝕刻期間作為一硬遮罩。在較佳實施例中，該層48係為一複合層，包含氮化矽48a、二氧化矽48b，以及氮化矽48c。
參考圖5C，光阻劑材料(未顯示)係沈積在圖5B中所示的構造上，且形成一遮罩步驟來暴露該光阻劑材料之選定部分。光阻劑係經過顯影，並使用該光阻劑作為一遮罩來蝕刻出該構造。複合層48、第二多晶矽層46，絕緣 層44接著係進行非等向性蝕刻，直到暴露出該第一多晶矽層42為止，所產生的構造係顯示於圖5C之中。儘管圖中僅顯示兩個「堆疊」S1以及S2，但應明確理解的是，可有數個彼此分開的此種「堆疊」。
參考圖5D，二氧化矽49係沈積或形成於該構造上，此步驟隨後進行氮化矽層50之沈積。二氧化矽49與氮化矽50係經過非等向性蝕刻，留下一間隔件51(其係為二氧化矽49以及氮化矽50之組合物)圍繞各個堆疊S1與S2。產生的構造係顯示於圖5D中。
參考圖5E，一光阻劑遮罩47係形成於堆疊S1與S2之間，以及其他交錯的堆疊對之間的區域上。為達本論述之目的，堆疊S1與S2之間的區域將稱之為”內部區域”，且未被光阻劑所覆蓋的區域係稱之為”外部區域”。在外部區域中之經暴露的第一多晶矽42係經過非等向性蝕刻。氧化物層40係同樣進行非等向性蝕刻。產生之構造係顯示於圖5E中。
參考圖5F，光阻劑材料47係從圖5E中所示之構造去除，接著係沈積或是形成一氧化物層52。該氧化物層52接著係經過一非等向性蝕刻，留下鄰接堆疊S1與S2的間隔件52。產生的構造係顯示於圖5F中。
參考圖5G，接著係進行光阻劑材料53之沈積，且進行遮罩步驟以在堆疊S1與S2之間的內部區域中留下開口。同樣地，與圖5E中所示相似，該光阻劑係位於其他交錯堆疊對之間。位於堆疊S1與S2(以及其他交錯的堆疊對) 之間的內部區域中之多晶矽42係經過非等向性蝕刻。位於該多晶矽42下方的二氧化矽層40同樣進行非等向性蝕刻。所產生的構造係經受高電壓離子植入，以形成該第二區域16。產生的構造係顯示於圖5G中。
參考圖5H，在內部區域中鄰接堆疊S1與S2之氧化物間隔件52係藉著例如一濕式蝕刻或者是一乾式等向性蝕刻加以去除。參考圖5I，位於堆疊S1與S2之外部區域中的光阻劑材料53係經過去除。二氧化矽54係於每一處沈積或形成。所產生的構造係顯示於圖5I中。
參考圖5J，該構造係再次藉由光阻劑材料覆蓋，並實行一遮罩步驟，以便暴露出堆疊S1與S2的外部區域，並且留下覆蓋堆疊S1與S2之間的內部區域的光阻劑材料55。一氧化物非等向性蝕刻係實行來減少間隔件54在堆疊S1與S2之外部區域中的厚度，並且從外部區域中之經暴露的矽基材12完全地去除二氧化矽。所產生的構造矽顯示於圖5J中。
光阻劑材料55經過去除，且新的光阻劑材料係藉著後續的遮罩步驟進行沈積，以致於使的光阻劑條帶延伸跨過作用區域35以及隔絕區域36，覆蓋堆疊S1與S2以及該內部區域，但暴露出該堆疊S1與S2之外部區域以及該隔絕區域之對應部分。接著一非等向性蝕刻係實行來讓STI氧化物止塊128在隔絕區域36中的頂部凹陷，使其低於該基材12之表面。一個二氧化矽薄層56係形成在該構造上。此氧化物層56係為選擇閘極與基材12之間的閘極氧化物。所產生 的作用區域構造係顯示於圖5K中。
參考圖5L，多晶矽係沈積佈滿各處。該多晶矽層接著係進行一多晶蝕刻(例如化學機械研磨CMP)。一遮蔽步驟係使用來以光阻劑覆蓋該構造除了堆疊S1與S2之外部區域中的多晶層部分。接著實行一多晶蝕刻，在堆疊S1與S2之外部區域中形成多晶矽之止塊120(其形成兩個彼此鄰接的記憶體晶胞之選擇閘極120共享一共用第二區域16)。止塊120係形成為連續的字元線路，其延伸跨過一整行的記憶體晶胞。該字元線路120延伸越過該作用區域35中的氧化物層56，並向下延伸進入槽溝34，且在該隔絕區域36之槽溝34中的氧化物128上。此外，位於堆疊S1與S2之內部區域中的多晶矽之止塊24形成一單獨的抹除閘極24，其係由兩個鄰接的記憶體晶胞所共用。一層絕緣體62係沈積於該構造上。在較佳實施例中，絕緣體62係為包含二氧化矽以及氮化矽之一複合層，隨後便實行形成該第一區域14之離子植入步驟。位於另一側上之各個記憶體晶胞係共享一共用第一區域14。絕緣體以及金屬化層係接續進行沈積與形成圖案，以形成位元線路接點64。所產生之構造係顯示於圖5L之中。
或者，選擇閘極120與抹除閘極24能夠形成為多晶間隔件。具體而言，首先由圖5K之構造開始，多晶矽係沈積於各處。該多晶矽層接著係經過一非等向性蝕刻，在堆疊S1與S2的外部區域中形成間隔件，其使得兩個彼此鄰接的記憶體晶胞形成之選擇閘極120共享一共用第二區域 16。這些間隔件係形成為字元線路，其如同先前所述般延伸跨過整行之記憶體晶胞(亦即，其等於作用區域35中的氧化物層56上方延伸，且其等向下延伸進入槽溝34，並且位在該隔絕區域36的槽溝34中的氧化物128上)。此外，位於堆疊S1與S2之內部區域中的間隔件係合併在一起以形成一單獨的抹除閘極24，其係藉由兩個鄰接的記憶體晶胞所共用。絕緣體層62係沈積在該構造上，接著進行離子植入步驟以形成第一區域14，且接著實行絕緣體與金屬化層之沈積與形成圖案，以形成位元線路接點64。所產生的構造係顯示於圖6之中。
先前所述之記憶體晶胞組態提供了位於至少為該選擇閘極20下方的通道區域之較鄰接的隔絕區域36的距離更寬的一有效寬度，其會於一讀取操作期間改良晶胞電流，而不會危及次臨界洩漏。此目的係藉著使字元線路20配置在基材之頂表面上，並與其相絕緣、以及以橫向方式沈積成與槽溝34之側壁鄰接，並與其絕緣，用以控制基材12之這些部分的傳導性所達成。
理解到的是，本發明並非限定於以上所述以及本文描述之該等實施例，而應包含所有屬於所附請求項之範疇中的變化形式。例如，本發明於文中之參考並非旨在限制任何請求項或請求項術語的範疇，而是僅用以參考能夠由一個或更多請求項所涵蓋的一種或更多特徵。以上所述之材料、程序以及數量僅作為範例之用，且不應視為請求項之限制。此外，如同請求項與說明書顯而易見，並非所 有的步驟都必須確實以文中所顯示與請求的順序加以實行，而是以能夠適當地形成本發明之記憶體晶胞的任何順序加以進行。單層之材料能夠形成為多重層之此材料或類似材料，且反之亦然。文中所使用之術語”形成”應包括材料沈積、材料生長，或者是任何其他提供如揭露或請求之該材料的技術。最後，儘管本文係以四個閘極記憶體晶胞(浮動閘極、選擇閘極、抹除閘極以及控制閘極)揭露本發明，記憶體晶胞亦能夠具有更多或更少數量的閘極數量。例如，該記憶體晶胞可為僅具有一選擇閘極以及一浮動閘極之一分裂閘極記憶體晶胞。
應注意到的是，文中所使用之術語”在其上方”以及”位於其之上”二者涵括”直接位於其上”(其中間並未設置中介材料、元件或是空隙)以及”間接位於其上”(其中間係設置中介材料、元件或是空隙)。同樣地，術語”鄰接”包括”直接鄰接”(其中間並未設置中介材料、元件或是空隙)以及”間接鄰接”(其中間係設置中介材料、元件或是空隙)。例如，”在一基材上”形成一元件能夠包括直接在該基材上形成該元件，而其中間並沒有任何的中介材料/元件、以及以一個或更多的中介材料/元件設置在其中間而間接地在該基材上形成元件。
12‧‧‧(半導體)基材
12a‧‧‧頂表面
16‧‧‧源極區域/第二區域
18‧‧‧通道區域
20‧‧‧選擇閘極
22‧‧‧浮動閘極
24‧‧‧抹除閘極/止塊
26‧‧‧控制閘極
128‧‧‧絕緣材料/(STI)氧化物(止塊)/絕緣止塊/隔絕區域(列)
D‧‧‧隔絕區域之間的距離
W‧‧‧有效通道區域寬度

Claims (7)

  1. 一種記憶體裝置陣列，其包含：具有一第一傳導類型以及一頂表面之半導體材料的一基材；形成在該基材中的隔開之隔絕區域，該等隔絕區域係大致上彼此平行，並以一第一方向延伸，且在各對鄰接的隔絕區域之間具有一作用區域；各隔絕區域包括形成到該基材之該頂表面內且延伸到該頂表面之下的一槽溝，以及形成於該槽溝中之一絕緣材料，其中該絕緣材料之一頂表面的至少部分係凹陷低於該基材之該頂表面；各作用區域包括一列記憶體晶胞，其中各記憶體晶胞包含：隔開的第一與第二區域，該等區域係沿著該基材之該頂表面形成並具有不同於該第一傳導類型的一第二傳導類型，其中該基材之一通道區域係置設於該等第一與第二區域之間；一浮動閘極，其係置設於該通道區域之一第一部分上方並與該第一部分絕緣；以及一選擇閘極，其係置設於該通道區域之一第二部分上方並與該第二部分絕緣；其中該等選擇閘極係形成為連續的字元線路，其各自係以垂直於該第一方向之一第二方向延伸，且各自形 成用於各列記憶體晶胞之一個記憶體晶胞的選擇閘極，且其中各個字元線路之部分向下延伸到該等槽溝中，並位於該等隔絕區域中的該絕緣材料上方，以至於就各記憶體晶胞而言：該字元線路之一第一部分係置設在該基材之該頂表面上方並與該基材之該頂表面絕緣；該字元線路之一第二部分係橫向置設鄰接從該基材之該頂表面向下延伸之該等槽溝中之一者的一第一側壁並與該第一側壁絕緣；該字元線路之一第三部分係橫向置設鄰接從該基材之該頂表面向下延伸之該等槽溝中之另一者的一第二側壁並與該第二側壁絕緣，使得該基材之該頂表面及該第一側壁與該第二側壁形成該通道區域；以及其中各浮動閘極係為置設在該基材之該頂表面上方且與該基材之該頂表面絕緣的傳導材料，且該等浮動閘極沒有任何部分延伸到該等槽溝中之任一者。
  2. 如請求項1之記憶體裝置陣列，其中各記憶體晶胞進一步包含：一控制閘極，其係置設在該浮動閘極上方並與該浮動閘極絕緣；及一抹除閘極，其係置設在該第一區域上方並與該第一區域絕緣。
  3. 如請求項2之記憶體裝置陣列，其中對於各記憶體晶胞 而言，該浮動閘極之一部分係置設在該第一區域上方並與該第一區域絕緣。
  4. 一種用於形成記憶體裝置陣列之方法，其包含：設置具有一第一傳導類型以及一頂表面之半導體材料的一基材；在該基材中形成隔開的隔絕區域，該等隔絕區域係大致上彼此平行，並以一第一方向延伸，且在各對鄰接的隔絕區域之間具有一作用區域，其中各隔絕區域係藉由下列方式形成：使一槽溝形成到該基材之該頂表面內且延伸到該基材之該頂表面之下，及在該槽溝中形成絕緣材料，其中該絕緣材料之一頂表面的至少部分係凹陷低於該基材的該頂表面；在各作用區域中形成一列記憶體晶胞，其中形成各記憶體晶胞包含：沿著該基材之該頂表面形成隔開的第一與第二區域，該等區域具有不同於該第一傳導類型之一第二傳導類型，其中該基材之一通道區域係置設於該第一區域與該第二區域之間；形成一浮動閘極於該通道區域之一第一部分上方並與該第一部分絕緣；及形成一選擇閘極於該通道區域之一第二部分上方並與該第二部分絕緣； 其中該等選擇閘極係形成為連續的字元線路，其各自以垂直於該第一方向之一第二方向延伸，且各自形成用於各列記憶體晶胞中之一個記憶體晶胞的選擇閘極，且其中各字元線路之部分向下延伸到槽溝中，並位於該等隔絕區域中之該絕緣材料上，以致於就各記憶體晶胞而言：該字元線路之一第一部分係置設在該基材的該頂表面上並與該基材之該頂表面絕緣；該字元線路之一第二部份係橫向置設鄰接從該基材之該頂表面向下延伸之該等槽溝中之一者的一第一側壁並與該第一側壁絕緣；該字元線路之一第三部分係橫向置設鄰接從該基材之該頂表面向下延伸之該等槽溝中之另一者的一第二側壁並與該第二側壁絕緣；使得該基材之該頂表面及該第一側壁與該第二側壁形成該通道區域；以及其中各浮動閘極係為置設在該基材之該頂表面上方且與該基材之該頂表面絕緣的傳導材料，且該等浮動閘極沒有任何部分延伸到該等槽溝中之任一者。
  5. 如請求項4之方法，其中形成各記憶體晶胞進一步包含：形成一控制閘極於該浮動閘極上方並與該浮動閘極絕緣；形成一抹除閘極於該第一區域上方並與該第一區域絕緣。
  6. 如請求項5之方法，其中對於各記憶體晶胞而言，該浮動閘極之一部分係置設在該第一區域上方並與該第一區域絕緣。
  7. 如請求項4之方法，其中形成各隔絕區域包含：形成該槽溝到該基材之該頂表面中；在該槽溝中形成該絕緣材料；以及去除該槽溝中之該絕緣材料的頂部部分，以至於該絕緣材料之該頂表面的至少一部分係凹陷低於該基材的該頂表面。
TW103108381A 2013-03-14 2014-03-11 記憶體裝置陣列及其形成方法 TWI534991B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361784556P 2013-03-14 2013-03-14
US14/191,625 US9293359B2 (en) 2013-03-14 2014-02-27 Non-volatile memory cells with enhanced channel region effective width, and method of making same
PCT/US2014/020015 WO2014149638A1 (en) 2013-03-14 2014-03-03 Non-volatile memory cells with enhanced channel region effective width, and method of making same

Publications (2)

Publication Number Publication Date
TW201445706A TW201445706A (zh) 2014-12-01
TWI534991B true TWI534991B (zh) 2016-05-21

Family

ID=51523698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108381A TWI534991B (zh) 2013-03-14 2014-03-11 記憶體裝置陣列及其形成方法

Country Status (7)

Country Link
US (1) US9293359B2 (zh)
EP (1) EP2948982B1 (zh)
JP (1) JP6228238B2 (zh)
KR (1) KR101559711B1 (zh)
CN (1) CN105009286B (zh)
TW (1) TWI534991B (zh)
WO (1) WO2014149638A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318501B2 (en) 2014-06-12 2016-04-19 Freescale Semiconductor, Inc. Methods and structures for split gate memory cell scaling with merged control gates
JP6238235B2 (ja) * 2014-06-13 2017-11-29 ルネサスエレクトロニクス株式会社 半導体装置
US9761596B2 (en) 2015-02-02 2017-09-12 Iotmemory Technology Inc. Non-volatile memory and manufacturing method thereof
CN105990367B (zh) * 2015-02-27 2019-03-12 硅存储技术公司 具有rom单元的非易失性存储器单元阵列
US9793280B2 (en) * 2015-03-04 2017-10-17 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
TWI594247B (zh) * 2015-03-10 2017-08-01 物聯記憶體科技股份有限公司 非揮發性記憶體及其抹除方法
US9634018B2 (en) 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
CN106158872B (zh) * 2015-03-31 2019-06-11 物联记忆体科技股份有限公司 非易失性存储器
TWI594378B (zh) * 2015-05-04 2017-08-01 北京芯盈速騰電子科技有限責任公司 非揮發性記憶體單元及其製作方法
US9646978B2 (en) * 2015-06-03 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10269815B2 (en) 2017-04-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN112864158B (zh) * 2021-04-07 2022-06-21 芯盟科技有限公司 动态随机存取存储器及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US6894339B2 (en) * 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
KR100602081B1 (ko) 2003-12-27 2006-07-14 동부일렉트로닉스 주식회사 높은 커플링비를 갖는 불휘발성 메모리 소자 및 그 제조방법
JP2006041354A (ja) * 2004-07-29 2006-02-09 Renesas Technology Corp 半導体装置及びその製造方法
KR100652427B1 (ko) 2005-08-22 2006-12-01 삼성전자주식회사 Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR100816749B1 (ko) 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP2010182751A (ja) * 2009-02-03 2010-08-19 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2010283187A (ja) * 2009-06-05 2010-12-16 Renesas Electronics Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
KR101559711B1 (ko) 2015-10-13
CN105009286B (zh) 2017-05-24
US20140264539A1 (en) 2014-09-18
EP2948982A1 (en) 2015-12-02
JP2016507908A (ja) 2016-03-10
CN105009286A (zh) 2015-10-28
TW201445706A (zh) 2014-12-01
EP2948982B1 (en) 2018-12-19
KR20150100962A (ko) 2015-09-02
JP6228238B2 (ja) 2017-11-08
US9293359B2 (en) 2016-03-22
WO2014149638A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
TWI534991B (zh) 記憶體裝置陣列及其形成方法
US11075297B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI578446B (zh) 含有並行形成的低及高電壓邏輯裝置的非揮發性記憶體陣列
TWI608595B (zh) 具有整合式高ｋ金屬閘邏輯裝置且無金屬抹除閘之非揮發性分離閘記憶體單元，及其製作方法
KR101692403B1 (ko) 반도체 소자 제조 방법
KR20170103076A (ko) 반도체 메모리 소자
TWI618124B (zh) 具有整合式高ｋ金屬閘之非揮發性分離閘記憶體單元，及其製作方法
CN107210303A (zh) 具有金属增强栅极的分裂栅非易失性闪存存储器单元及其制造方法
US20200105782A1 (en) Vertical channel structure and memory device
US6706592B2 (en) Self aligned method of forming a semiconductor array of non-volatile memory cells
KR20170061232A (ko) 반도체 메모리 소자
KR100773356B1 (ko) 분리형 전하저장패턴들을 갖는 비 휘발성 메모리소자 및 그제조방법
US6967372B2 (en) Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers
KR20120015178A (ko) 반도체 소자 및 반도체 소자 제조 방법
US7351629B2 (en) Method of forming non-volatile memory device
CN101154660A (zh) 防止相邻栅极相互影响的半导体器件及其制造方法
US7629215B2 (en) Semiconductor device and method of manufacturing the same
JP2009094484A (ja) 半導体装置および半導体装置の製造方法
JP6004215B2 (ja) 単一のポリ層を有する浮遊ゲートメモリセルの半導体メモリアレイを形成する自己整列方法
KR100900301B1 (ko) 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
CN107680931A (zh) 半导体装置及其制造方法
KR20230146262A (ko) 반도체 장치
JP2009049315A (ja) 半導体装置および半導体装置の製造方法