TWI531169B - 多通道類比數位轉換器 - Google Patents

多通道類比數位轉換器 Download PDF

Info

Publication number
TWI531169B
TWI531169B TW102120613A TW102120613A TWI531169B TW I531169 B TWI531169 B TW I531169B TW 102120613 A TW102120613 A TW 102120613A TW 102120613 A TW102120613 A TW 102120613A TW I531169 B TWI531169 B TW I531169B
Authority
TW
Taiwan
Prior art keywords
digital
analog
offset
digital output
signal
Prior art date
Application number
TW102120613A
Other languages
English (en)
Other versions
TW201406070A (zh
Inventor
洛克 湯
史蒂芬 傑飛
劉虹
何琳
蘭朵 普羅
彼得 肯佳恩
羅曼 高梅茲
吉耶賽佩 古斯麥
Original Assignee
美國博通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國博通公司 filed Critical 美國博通公司
Publication of TW201406070A publication Critical patent/TW201406070A/zh
Application granted granted Critical
Publication of TWI531169B publication Critical patent/TWI531169B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1052—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

多通道類比數位轉換器
本公開涉及類比數位轉換，並更具體地，涉及多通道(multi-lane)類比數位轉換器(ADC)的多通道中的各種損傷的補償。
數據轉換器經常用於混合的信號電子系統。混合的信號電子系統包括類比信號域和數位信號域兩種。類比信號域主要對類比信號進行操作，而數位信號域主要對數位信號進行操作。需要一種將信號從一個域，諸如類比信號域，傳送至另一個域，諸如數位信號域的機構。通常，類比數位轉換器(ADC)用於將來自類比信號域的類比信號轉換為用於數位信號域的數位信號。
傳統的多通道ADC利用採樣時鐘的多個相位，在不同時間情况下對類比信號進行採樣，將這些樣本從類比信號域轉換至數位信號域，並將這些數位樣本進行重新組合以生成數位信號。通常，傳統的多通道ADC包括多個ADC，也稱為多通道，從而對類比信號進行採樣並將其從類比信號域轉換至數位信號域。多個ADC共同採樣在時間上錯開的類比信號，其每個在低於類比信號的奈奎斯特(Nyquist frequency)頻率的速率下，但總體在等於或超過奈奎斯特頻率的速率下。
然而，傳統的多通道ADC內的損傷可導致傳統多通道各種信號內的損傷，例如，振幅偏移、直流(DC)偏移和/或相位偏移，其可導致數位信號不再準確地表示類比信號。例如，所述損傷可 源自採樣時鐘多個相位之間的未知偏移、傳統多通道ADC的多通道中的各種通道內的線性不完整性、各種通道之間的DC偏移和/或各種通道之間的振幅偏移。
根據本發明的一個方面，提供了一種多通道類比數位轉換器(ADC)，被配置為將類比輸入從類比信號域轉換至數位信號域以提供數位輸出樣本，所述類比數位轉換器包括：多個ADC，被配置為將類比輸入從所述類比信號域轉換至所述數位信號域，以提供多個數位輸出段，所述多個ADC被配置為使用採樣時鐘的多個相位中的對應相位對所述類比輸入進行採樣，所述多個相位彼此偏移；開關模組，被配置為交錯(interleave)所述多個數位輸出段，以提供所述數位輸出樣本；以及損傷檢測模組，被配置為確定所述多個數位輸出段和校準信號之間的統計關係，以量化所述多個ADC內的損傷。
其中，所述統計關係為所述多個數位輸出段和所述校準信號之間的相關性。
其中，所述損傷包括選自由以下構成的組中的至少一個：所述多個相位的所述相位中的至少一個和所述校準信號之間相位偏移；所述數位輸出段中的至少第一數位輸出段和所述校準信號之間的振幅偏移；以及所述數位輸出段中的至少第二數位輸出段和所述校準信號之間的直流(DC)偏移。
其中，所述校準信號為具有已知頻率的正弦信號。
其中，所述損傷檢測模組進一步被配置為基於所述統計關係提供多個損傷校正信號，並進一步包括：相位調整模組，被配置為基於所述多個損傷校正信號的對應的第一損傷校正信號，調整所述多個相位中的至少一個的相位；以及增益/偏移調整模組，被配置為基於所述多個損傷校正信號的對應的第二損傷校正信號，調整所述多個數位輸出段中的至少一個的振幅和直流偏移(DC)。
其中，所述損傷檢測模組進一步被配置為基於所述統計關係提供多個損傷校正信號，並進一步包括：係數發生器模組，被配置為基於所述多個損傷校正信號，提供多組校正係數；以及多個抽頭延遲線模組，被耦接至所述多個ADC，被配置為通過使用所述多組校正係數加權它們各自的抽頭，來補償所述多個數位輸出段內的所述損傷，以提供多個補償的數位輸出段，其中，所述開關模組進一步被配置為交錯所述多個補償的數位輸出段，以提供所述數位輸出樣本。
其中，所述係數發生器模組進一步被配置為使用自適應算法更新所述多組校正係數，所述自適應算法產生最小化所述多個數位輸出段和所述校準信號之間誤差的結果。
其中，所述損傷檢測模組進一步被配置為將所述多個數位輸出段中的一個指定為參考通道，並被配置為將其它數位輸出段的所述統計關係與所述參考通道的所述統計關係進行比較，以量化相對於所述參考通道的所述其它數位輸出段的所述損傷。
其中，所述統計關係為所述多個數位輸出段和所述校準信號之間的相關性。
根據本發明的另一個方面，提供了一種多通道類比數位轉換器(ADC)，被配置為將類比輸入從類比信號域轉換至數位信號域，以提供數位輸出樣本，所述類比數位轉換器包括：多個ADC，被配置為將所述類比輸入從所述類比信號域轉換至所述數位信號域，以提供多個數位輸出段，所述多個ADC被配置為使用採樣時鐘的多個相位中的對應的相位對所述類比輸入進行採樣，所述多個相位彼此偏移；係數發生器模組，被配置為基於所述多個數位輸出段和校準信號之間的統計關係來提供多組校正係數；以及多個抽頭延遲線模組，耦接至所述多個ADC，被配置為通過使用所述多組校正係數加權它們各自的抽頭，以補償所述多個數位輸出段內的損傷，從而提供多個補償的數位輸出段，開關模組，被配 置為交錯所述多個補償的數位輸出段，以提供所述數位輸出樣本。
其中，所述統計關係為所述多個數位輸出段和所述校準信號之間的相關性。
所述多通道ADC進一步包括：損傷檢測模組，被配置為確定所述多個數位輸出段和所述校準信號之間的統計關係，以量化所述多個數位輸出段內的所述損傷。
其中，所述損傷檢測模組進一步被配置為將所述多個數位輸出段中的一個指定為參考通道，並被配置為將其它數位輸出段的所述統計關係與所述參考通道的所述統計關係進行比較，以量化相對於所述參考通道的其它數位輸出段的所述損傷。
其中，所述統計關係為所述多個數位輸出段和所述校準信號之間的相關性。
其中，所述損傷包括選自由以下組成的組中的至少一個：所述多個相位的所述相位中的至少一個和所述校準信號之間的相位偏移；以及所述數位輸出段中的至少第一數位輸出段和所述校準信號之間的振幅偏移。
所述多通道ADC進一步包括：偏移檢測模組，被配置為確定所述多個數位輸出段和所述校準信號之間的直流(DC)偏移，以提供多個DC偏移信號；以及多個組合模組，被配置為將所述多個數位輸出段和所述多個DC偏移信號進行組合，以提供多個偏移校正的輸出段，其中，所述多個抽頭延遲線模組進一步被配置為補償所述多個偏移校正的輸出內的損傷。
其中，所述多個抽頭延遲線模組被實施為多個自適應均衡器的一部分，所述多個自適應均衡器被配置為通過使用所述多組校正係數調整它們的脉衝響應來補償所述多個數位輸出段內的損傷。
根據本發明的另一方面，提供了一種多通道類比數位轉換器(ADC)，被配置為將類比輸入從類比信號域轉換至數位信號域， 以提供數位輸出樣本，所述類比數位轉換器包括：多個ADC，被配置將所述類比輸入從所述類比信號域轉換至所述數位信號域，以提供多個數位輸出段，所述多個ADC被配置為使用採樣時鐘的多個相位中的對應相位以對所述類比輸入進行採樣，所述多個相位彼此偏移；損傷檢測模組，被配置為確定所述多個數位輸出段和校準信號之間的統計關係，以量化所述多個數位輸出段內的損傷；多個相位調整模組，被配置為基於所述統計關係調整所述多個相位中的相位，從而補償所述多個數位輸出段內的所述損傷；多個增益/偏移調整模組，被耦接至所述多個ADC，被配置為基於所述統計關係，調整所述多個數位輸出段的振幅和直流偏移(DC)，以提供多個補償的數位輸出段；以及開關模組，被配置為交錯所述多個補償數位輸出段，以提供所述數位輸出樣本。
其中，所述統計關係為所述多個數位輸出段和所述校準信號之間的相關性。
其中，所述損傷檢測模組進一步被配置為將所述多個數位輸出段中的一個指定為參考通道，並被配置為將其它數位輸出段的所述統計關係與所述參考通道的所述統計關係進行比較，以量化相對於所述參考通道的其它數位輸出段的所述損傷。
100‧‧‧ADC
102.1‧‧‧ADC
102.2‧‧‧ADC
104‧‧‧開關模組
150‧‧‧類比輸入
152.1‧‧‧交錯數位輸出段
152.2‧‧‧提供數位輸出段
154‧‧‧輸出樣本
250.1‧‧‧類比輸入
250.2‧‧‧類比輸入
350.1‧‧‧類比輸入
400‧‧‧ADC
402‧‧‧第二開關模組
404‧‧‧損傷檢測模組
406.1‧‧‧相位調整模組
406.2‧‧‧相位調整模組
408.1‧‧‧增益/偏移調整模組
408.2‧‧‧增益/偏移調整模組
450‧‧‧校準信號
452‧‧‧類比輸入
454.1‧‧‧數位輸出段
454.2‧‧‧數位輸出段
456.1‧‧‧損傷校正信號
456.2‧‧‧損傷校正信號
458.1‧‧‧交錯補償數位輸出段
458.2‧‧‧交錯補償數位輸出段
500‧‧‧損傷檢測模組
502‧‧‧參考模組
504‧‧‧QDDFS
506.1‧‧‧音調相關器
508‧‧‧補償模組
550.1‧‧‧數位序列
552‧‧‧校準信號
554.1‧‧‧參考序列
554.2‧‧‧正交相位參考序列
556.1‧‧‧相位和/或DC偏移相關
558.1‧‧‧相位、振幅和/或DC偏移信號
600‧‧‧音調相關器
602‧‧‧振幅檢測模組
604‧‧‧第一相位檢測模組
606‧‧‧第二相位檢測模組
608‧‧‧數學期望模組
610‧‧‧累加器
612‧‧‧乘法模組
614‧‧‧累加器
616‧‧‧乘法模組
618‧‧‧累加器
650‧‧‧數位序列
652‧‧‧平均振幅
654‧‧‧同相偏移
656‧‧‧正交相位偏移
704.1‧‧‧組合模組7
704.2‧‧‧組合模組7
706.1‧‧‧抽頭延遲線模組
706.2‧‧‧抽頭延遲線模組
708‧‧‧偏移檢測模組
750.1‧‧‧校正係數組
750.2‧‧‧校正係數組
752.1‧‧‧補償的數位輸出段
752.2‧‧‧補償的數位輸出段
754.1‧‧‧DC偏移信號
754.2‧‧‧DC偏移信號
756.1‧‧‧偏移校正的輸出段
756.2‧‧‧偏移校正的輸出段
102.I‧‧‧ADC
152.I‧‧‧交錯數位輸出段
250.I‧‧‧類比輸入
350.I‧‧‧類比輸入
406.I‧‧‧相位調整模組
408.I‧‧‧增益/偏移調整模組
454.I‧‧‧數位輸出段
456.I‧‧‧損傷校正信號
458.I‧‧‧補償的數位輸出段
506.I‧‧‧音調相關器
550.I‧‧‧數位序列
556.I‧‧‧相位和/或DC偏移相關
704.I‧‧‧組合模組
706.I‧‧‧抽頭延遲線模組
750.I‧‧‧校正係數組
752.I‧‧‧補償的數位輸出段
754.I‧‧‧DC偏移信號
756.I‧‧‧偏移校正的輸出段
本公開的實施方式參考附圖進行描述。附圖中，同樣的參考標號標示相同或功能類似的元件。此外，參考標號最左邊的數字識別其中參考標號首次出現的附圖。
圖1示出了傳統多通道類比數位轉換器(ADC)的框圖；圖2A示出了用在傳統的多信道ADC中的採樣時鐘的傳統多個最佳相位；圖2B示出了使用採樣時鐘的傳統多個最佳相位，通過傳統多通道ADC進行的類比輸入的採樣；圖3A圖示了可以用在傳統的多通道ADC中的採樣時鐘的傳 統多個非最佳相位；圖3B示出了使用採樣時鐘的傳統多個非最佳相位，通過傳統多通道ADC進行的類比輸入的採樣；圖4示出了根據本公開示例性實施方式的多通道ADC的框圖；圖5示出了可用於根據本公開示例性實施方式的多通道ADC的示例性損傷檢測模組的框圖；圖6示出了根據本公開示例性實施方式的可用於損傷檢測模組的示例性音調相關器(tone correlator)的框圖；以及圖7示出了根據本公開示例性實施方式的第二多通道類比數位轉換器(ADC)的框圖。
本公開將參考附圖進行描述。附圖中，同樣的參考標號通常標示相同或功能類似的元件和/或結構類似的元件。其中元件第一次出現的附圖通過參考標號最左邊的數字指示。
下面的詳細描述參照附圖來示出與本公開符合的示例性實施方式。詳細描述中參照“一個示例性實施方式”、“示例性實施方式”、“示例的示例性實施方式”等標示描述的示例性實施方式可包括具體特徵、結構或特性，但每個示例性實施方式可不必包括具體特徵、結構或特性。此外，這樣的短語沒必要指相同的示例性實施方式。此外，當結合示例性實施方式描述具體的特徵、結構或特性時，其在相關領域技術人員的知識範圍內，從而結合其它示例性實施方式影響這類特徵、結構或特徵，無論其是否明確描述。
這裡描述的示例性實施方式用於說明目的，而不是限制性的。其它示例性實施方式是可能的，且在本公開精神和保護範圍內可以對示例性實施方式做出修改。因此，詳細描述並不意味著限制本公開。而是發明的保護範圍僅根據下面的申請專利範圍及其等同替換來限定。
本公開的實施方式可在硬體、固件、軟體，或任何其中的組合中實施。本公開的實施方式也可實施為儲存在機器可讀介質上的指令，其可由一個或多個處理器讀取和執行。機器可讀介質可包括以機器(例如計算裝置)可讀形式儲存或傳輸訊息的任何機制。例如，機器可讀介質可包括只讀儲存器(ROM)；隨機存取儲存器(RAM)；磁盤儲存介質；光學儲存介質；閃存裝置；電、光、聲或傳播信號的其它形式(例如載波、紅外信號、數位信號等)以及其它。此外，固件、軟體、程序、指令可在這裡描述為執行某些動作。然而，應該理解，這樣的描述僅是為了方便，且這樣的動作實際上源自計算裝置、處理器、控制器或執行固件、軟體、程序、指令等的其它裝置。
示例性實施方式的以下詳細說明將充分披露本公開的一般性質，從而使得其他人通過應用本領域技術人員的知識，在不背離本公開精神和保護範圍情況下，很容易地修改和/或適應如示例性實施方式的各種應用，而無需過度的實驗。因此，這樣的適應和修改旨在基於這裡藐視的教導和指導，而處在示例性實施方式的含義及其多個等同替換之內。應該理解，這裡的措辭或術語是為了描述而不是限制，從而使得本說明書中的術語或措辭根據本文的教導由相關領域技術人員解釋。
為了討論的目的，術語“模組”應該理解為包括軟體、固件和硬體中至少一個(如電路、微晶片或裝置中的一個或多個，或它們的任何組合)，及它們的任何組合。此外，應該理解的是，每個模組可包括實際裝置內的一個或多於一個的組件，且形成上述模組一部分的每個組件可協作或獨立於形成模組一部分的任何其它組件而作用。相反地，這裡描述的多個模組可表示實際裝置內的單一組件。此外，模組內的組件可以在單一裝置中，或以有線或無線方式分佈在多個裝置之間。
傳統的多通道類比數位轉換器(ADC)
圖1示出了傳統多通道類比數位轉換器(ADC)的框圖。傳統多通道ADC 100將類比輸入150從第一信號域(例如，類比信號域)轉換到第二信號域(例如，數位信號域)。傳統多通道ADC 100 利用採樣時鐘的多個相位，從而在不同時間情況下對類比輸入150進行採樣，將這些樣本從類比信號域轉換至數位信號域，並重新組合這些數位樣本，從而產生數位輸出樣本154。傳統多通道ADC 100包括ADC 102.1至102.i和開關模組104。
開關模組104組合或交錯數位輸出段152.1至152.i，從而產生數位輸出樣本154。在通過ADC 102.1進行類比信號域到數位信號域轉換之後，開關模組104提供數位輸出段152.1作為數位輸出樣本154的第一樣本。此後在通過ADC 102.2進行從類比信號域到數位信號域的轉換之後，開關模組104提供數位輸出段152.2作為數位輸出樣本154的第二樣本。在通過ADC 102.i進行類比信號域到數位信號域的轉換之後，開關模組104提供數位輸出段152.i作為數位輸出樣本154的樣本。
通常，ADC 102.1至102.i響應於採樣時鐘的多個相位Φ1至Φ1，將類比輸入150從類比信號域轉換到數位信號域，從而提供數位輸出段152.1至152.i。具體地，ADC 102.1至102.i使用採樣時鐘的多個相位Φ1至Φ1，在各最佳採樣點對類比輸入150進行採樣。例如，當它們對應的採樣時鐘的多個相位 1至 1被表徵為處於邏輯狀態時，ADC 102.1至102.i對類比輸入150進行採樣。通常，ADC 102.1至102.i共同採樣在時間上錯開的類比輸入150，其每個在低於類比輸入150奈奎斯特頻率的速率下，但總體在等於或超過奈奎斯特頻率的速率下。ADC 102.1至102.i將類比輸入150的該採樣表示從類比信號域轉換到數位信號域，從而提供數位輸出段152.1至152.i。
採樣時鐘的最佳相位
圖2A示出了可以用在傳統的多通道ADC中的採樣時鐘的傳統多個最佳相位。理想地，如圖2A示出，採樣時鐘的多個相位Φ1至Φ i 被表徵為具有類似的頻率，但是彼此相位偏移。例如，採樣時鐘的多個相位Φ1至Φ i 中每個的頻率由下式給出：
其中，fNYQ表示類比輸入150的奈奎斯特頻率，而i表示傳統多通道ADC的通道數量，即ADC 102.1至102.i的數量。採樣時鐘的多個相位Φ1至Φ i 中的相鄰相位之間的相位偏移被表徵為：
其中，i表示傳統多通道ADC的通道數量。
圖2B示出了使用採樣時鐘的傳統多個最佳相位，通過傳統多通道ADC進行的類比輸入採樣。諸如傳統多通道ADC 100的傳統多通道ADC的諸如ADC 102.1至102.i的多個ADC使用採樣時鐘的多個相位Φ1至Φ i 共同採樣並轉換諸如類比輸入150的類比輸入，所述類比輸入然後被組合或交錯從而產生數位輸出樣本，如數位輸出樣本154。
如圖2B所示，多個ADC中的第一ADC使用採樣時鐘的相位 1，在其最佳採樣點X對類比輸入150進行採樣，從而提供最佳採樣的類比輸入250.1。多個ADC中的第二ADC使用採樣時鐘的相位 2，在其最佳採樣點X對類比輸入150進行採樣，從而提供最佳採樣的類比輸入250.2。多個ADC中的第i個ADC使用採樣時鐘的相位Φ i ，在其最佳採樣點X對類比輸入150進行採樣，從而提供最佳採樣的類比輸入250.i。多個ADC然後將它們的最佳採樣點X從類比信號域轉換到數位信號域，從而提供數位輸出段，例如，數位輸出段152.1至152.i，它們然後被組合或交錯來產生最準確表示類比輸入150的數位輸入樣本154。
採樣時鐘的非最佳相位
然而，傳統多通道ADC 100內的損傷可導致傳統多通道ADC 100的各種信號內的損傷，例如，振幅偏移、直流(DC)偏移和/或相位偏移，其可導致數位輸出樣本154不再準確地表示類比輸入150。損傷可源自採樣時鐘的多個相位Φ1至Φ i 之間的未知偏移、傳統多通道ADC 100的多通道中的各種通道內的線性不完整性、各種通道之間的DC偏移、各種通道之間的振幅偏移和/或在不背離本發明精神和保護範圍的情況下對於相關領域技術人員是顯而易見的任何其它合適的損傷。
圖3A示出了可用於傳統多通道ADC的採樣時鐘的傳統多個非最佳相位。如圖2A中討論，最佳地，採樣時鐘的多個相位Φ1至Φ i 被表徵為彼此偏移類似的量。然而，實際上，傳統多通道ADC 100內的損傷可導致採樣時鐘的多個相位 1至 i 被表徵為在相位上彼此偏移不同的量。採樣時鐘的多個相位 1至 i中的相鄰相位之間的相位偏移被表徵為：
其中，i表示傳統多通道ADC的通道數量，而δ i 表示存在於採樣時鐘相位Φi中的未知偏移。通常，採樣時鐘的多個相位Φ1至Φ i 中的每個被表徵為具有對應的未知的偏移δ1至δ i 。未知的偏移δ1至δ i 可導致它們對應的採樣時鐘的多個相位Φ1至Φ i 偏離於它們對應的採樣時鐘的最佳相位Φ1至Φ i 。例如，未知的偏移δ1至δ i 可導致它們對應的採樣時鐘的多個相位Φ1至Φ i 慢於或快於它們對應的採樣時鐘的最佳相位Φ1至Φ i 。結果，ADC 102.1至102.i使用這些更快和/或更慢的採樣時鐘多個相位Φ1至Φ i ，來在非最佳採樣點對類比輸入段152.1至152.i進行採樣。
圖3B示出了使用採樣時鐘的傳統的多個非最佳相位，通過傳統多通道ADC進行的類比輸入採樣。諸如傳統多通道ADC 100的傳統多通道ADC的諸如ADC 102.1至102.i的多個ADC，使用採樣時鐘的多個相位Φ1至Φ i 共同採樣並轉換諸如類比輸入150的類比輸入，所述類比輸入然後被組合或交錯從而產生數位輸出樣本，如數位輸出樣本154。
如圖3B示出，傳統多通道ADC內的各種損傷可導致在使用採樣時鐘的相位Φi時，多個ADC中的第一ADC在其非最佳採樣點O對類比輸入150進行採樣，從而提供非最佳採樣類比輸入350.1，以及多個ADC的中的第i個ADC使用採樣時鐘的相位Φi，在其非最佳採樣點O對類比輸入150進行，從而提供非最佳採樣 類比輸入350.i。非最佳採樣類比輸入350.1至350.i的非最佳採樣點O超前或滯後最佳採樣類比輸入250.1至250.i的其各自最佳採樣點X未知的偏移δ1至δ i 。例如，非最佳採樣類比輸入350.1的非最佳採樣點O比最佳採樣類比輸入250.1的其各最佳採樣點X滯後(即，在時間上更晚的情況下發生)未知的偏移δ1。作為另一個例子，最佳採樣類比輸入250.i的非最佳採樣點O比最佳採樣類比輸入250.i的其各自最佳採樣點X超前(即，在時間上更早的情況下發生)未知偏移δi。非最佳採樣點O和最佳採樣點X的超前和/或滯後可導致非最佳採樣點O在被組合或交錯時，不再準確地表示類比輸入150。
此外，傳統多通道ADC內的其它損傷可導致非最佳採樣點O在被組合或交錯時，不再準確表示類比輸入150。多通道ADC內的這些其它損傷可導致傳統多通道ADC內各種信號內的振幅偏移和/或DC偏移。例如，如圖3B所示，第一至第i ADC內的損傷可導致類比輸入150的振幅偏移未知的增益△G1至△G i 。此外，多通道ADC內的這些損傷可導致不期望的DC偏移存在於類比輸入150內。未知的增益△G1至△Gi和/或不期望的DC偏移可導致非最佳採樣點O在被組合或交錯時，不再準確表示類比輸入150。
多通道類比數位轉換器(ADC)
本公開的各種多通道ADC充分地補償源自各種損傷的存在於各種信號內的損傷，例如，相位偏移、振幅偏移和/或DC偏移，從而使得它們各自的數位輸出樣本準確地表示它們各自的類比輸入。通常，本公開的各種多通道ADC確定這些各種信號和各種已知校準信號之間的各種統計關係(例如，各種相關性)，從而很好地量化可存在於各種信號內的相位偏移、振幅偏移和/或DC偏移。各種多通道ADC調整各種信號從而基於這些統計關係充分補償這些偏移，從而使得它們各自的數位輸出樣本準確地表示它們各自的類比輸入。
多通道ADC內的損傷的類比補償
圖4示出了根據本公開示例性實施方式的多通道ADC的框圖。多通道ADC 400在正常操作模式下將類比輸入150從類比信號域轉換到數位信號域。在正常操作模式下，多通道ADC 400利用採樣時鐘的多個相位，在不同的時間情況下對類比輸入150進行採樣，將這些樣本從類比信號域轉換到數位信號域，並重新組合這些數位樣本從而產生數位輸出樣本154。
可選地，在校準操作模式中，多通道ADC 400確定這些數位信號和各種已知校準信號之間的各種統計關係，例如，各種相關性，從而很好地量化可存在於各種數位樣本內的損傷。多通道ADC 400基於這些各種統計關係確定相位偏移、振幅偏移和/或DC偏移信號。多通道ADC 400使用這些各種相位偏移、振幅偏移和/或DC偏移信號來補償在類比域中存在於多通道ADC 400的各種信號內的振幅偏移、DC偏移和/或相位偏移。多通道ADC 400包括ADC 102.1至102.i、開關模組104、第二開關模組402、損傷檢測模組404、相位調整模組406.1至406.i以及增益/偏移調整模組408.1至408.i。
第二開關模組402在正常操作模式下的類比輸入150和校準操作模式下的校準信號450之間進行選擇，從而提供類比輸入452。校準信號450表示參考信號，如正弦信號，其可用於檢測源自多通道ADC 400內的各種損傷的存在於多通道ADC 400的各種信號內的各種振幅偏移、DC偏移和/或相位偏移。通常，校準信號450被表徵為具有能夠與各種信號進行比較的已知的振幅、已知的DC偏移和/或已知的相位以量化存在於這些各種信號內的振幅偏移、DC偏移和/或相位偏移。在一些情況下，校準信號450可以被表徵為具有單一頻率或單一頻率範圍，從而量化存在於單一頻率或單一頻率範圍內的振幅偏移、DC偏移和/或相位偏移。在其它情況下，校準信號450可被表徵為具有多個頻率或多個頻率範 圍，從而量化存在於多個頻率或多個頻率範圍內的振幅偏移、DC偏移和/或相位偏移。
ADC 102.1至102.i響應於採樣時鐘的多個時序排列的相位至，將類比輸入452從類比信號域轉換到數位信號域，從而提供數位輸出段454.1至454.i。具體地，ADC 102.1至102.i使用採樣時鐘的多個時序排列的相位(time-aligned phase)至，在各最佳採樣點對類比輸入452進行採樣。ADC 102.1至102.i將類比輸入452的該採樣表示從類比信號域轉換到數位信號域，從而提供數位輸出段454.1至454.i。
損傷檢測模組404量化源自多通道ADC 400內的各種損傷的存在於多通道ADC 400的各種信號內的振幅偏移、DC偏移和/或相位偏移。通常，損傷檢測模組404確定校準信號450和多通道ADC 400內的各種信號之間的統計關係，例如，相關性。例如，損傷檢測模組404確定校準信號450和數位輸出段454.1至454.i之間的相關性，從而量化存在於數位輸出段454.1至454.i內的如圖3B中所述的未知的偏移δ1至δ i 、未知增益△G1至△G i 和/或未知的DC偏移。此外，在該例子中，損傷檢測模組404可將數位輸出段454.1至454.i中的一個指定為參考通道，並將其它數位輸出段454.1至454.i的相關性和參考通道的相關性進行比較，從而量化存在於數位輸出段454.1至454.i內的如圖3B中描述的未知偏移δ1至δ i 、未知增益△G1至△G i 和/或未知DC偏移。損傷檢測模組404向多通道ADC 400內的各模組提供損傷校正信號456.1至456.i，從而補償存在於這些各種信號內的振幅偏移、DC偏移和/或相位偏移。
示例性相位偏移估計
具有類比失真的在載波頻率f c 處的單一的音調信號，例如校準信號450可寫為：r(t)=(1+β)Acos(2πf c (t+τ))+d, (4)
其中，τ表示相位或時間偏移，β表示振幅偏移，而d表示DC偏移。當r(t)與具有隨機初始相位的單一音調信號相關時，所得信號的平均值與時間偏移τ成比例，如下所示：
其直接進一步計算：
實際上，單一音調信號在校準操作模式下被施加至多通道ADC 400。多通道ADC 400的各種通道的各種輸出，即，數位輸出段454.1至454.i通過損傷檢測模組404連續地測量。結果，單一音調信號的隨機初始相位對於各通道通常是相同的，並可通過識別通道中的一個作為參考通道並相對參考通道參考存在於其它通道上的隨機初始相位而消除。此外，單一音調可掃掠一組頻率{f c (k)}從而通過測量導出至少最小二乘時間偏移：sin(2πf c (k)τ(j)-θ(k)),cos(2πf c (k)τ(j)-θ(k)) (9)
通過將r j (f c (k),t)定義為具有頻率{f c (k)}的音調的多通道ADC 400的各種通道中的第j通道的輸出，將E S (f c (k),τ(j))和E C (f c (k),τ(j))定義為對應於第j通道的損傷檢測模組404的輸出，以將及θ(k)定義為輸入序列，即，例如類比輸入452，和單一音調信號之間的隨機初始相位偏移，則：s(f c (k),j,t)=r j (f c (k),t)* sin(2πf c (k)t+θ k ) (10)
c(f c (k),j,t)=r j (f c (k),t)* cos(2πf c (k)t+θ k ) (11)
量φ(k,j)可通過評估sin-1(Q(f c (k),τ(j)))而獲得。然而，該操作通 過在周圍卷積(wrap)而將量φ(k,j)限制為，且 其可導致在不同通道觀察中的相位不連續性。因此，相位應該在所有通道中展開，從而使得線性關係φ(k,j)=2πf c (k)τ(j)-θ(k)是適當的。例如，第二象限π-θ中的角度將卷積成θ，而第三象限π+θ中的角度將卷積成-θ。實部I(f c (k),τ(j))和虛部Q(f c (k),τ(j))兩個被改變從而展開相位。
通過定義φ(k,j)=sin-1(Q(f c (k),τ(j)))，相位展開程序可描述為：if{I(f c (k),τ(j))} j for a given frequency f c (k)are of different signs then
if I(f c (k),τ(j))<0 and Q(f c (k),τ(j))>0 then
φ uw (k,j)=π-φ(k,j)
end if
if I(f c (k),τ(j))<0 and Q(f c (k),τ(j))<0 then
φ uw (k,j)=-π-φ(k,j)
end if
else
if I(f c (k),τ(j))<0 then
endif
endif
在相位展開之後，共同的相位θ(k)可通過減去參考通道，並通過如下給出的最小二乘估計估計時序偏移τ而去除：
其中，N fc 表示音調測量的數量。在實際設計中，可以通過如下定義的線性濾波來實施平均處理：
在一些情況下，該過濾器的頻率響應不是近似DC處的單位增 益。因此，過濾器輸出可以通過比例縮放從而歸一化 (normalize)到單位增益。此外，當ξ=2α時，該過濾器近似為標準漏波平均濾波器(standard leaky average filter)。
示例性增益偏移估計
增益偏移估計可通過測量通道之一的平均能量並將其與參考通道進行比較而獲得，如下所示：G(f c (k),j)=E{s 2(fc(k),j,t)+c 2(fc(k),j,t)} (21)
可選地，增益偏移估計可通過測量音調相關器506.1至506.i中的一個相關器輸出的振幅，並將其與參考通道比較而估計，其中：
示例性DC偏移估計
各種通道的DC偏移可使用數位序列550.1至550.i測量。假設DC偏移對於各種通道的每個是恒定的，則DC偏移可在多個音調測量中平均，如下所示：
此外，損傷檢測模組404可提供校準信號450，其用於量化存在於多通道ADC 400各種信號內的振幅偏移、相位偏移和/或DC偏移。可選地，本領域的技術人員將認識到，在不背離本公開精神和保護範圍的情況下，校準信號450可通過其它電氣、機械和/或電氣機械裝置提供給第二開關模組402和損傷檢測模組404。
相位調整模組406.1至406.i響應於損傷校正信號456.1至456.i，調整採樣時鐘的多個相位Φ i 至Φ i ，從而提供採樣時鐘的多個時序排列的相位至。通常，相位調整模組406.1至406.i調整採樣時鐘的多個相位Φ1至Φ i ，從而充分地補償可存在於採樣時鐘的多個相位Φ1至Φ i 內的未知偏移δ1至δ i 。相位調整模組406.1至406.i可提前和/或後移採樣時鐘的多個相位Φ1至Φ i ，從而充分地補償未知偏移δ1至δ i 。
增益/偏移調整模組408.1至408.i響應於損傷校正信號456.1至456.i，調整採樣時鐘的多個相位Φ1至Φ i ，從而提供補償的數位輸出段458.1至458.i。通常，增益/偏移調整模組408.1至408.i調整數位輸出段454.1至454.i，從而充分地補償可能存在於數位輸出段454.1至454.i內的未知增益△G1至△G i 和/或未知偏移。增益/偏移調整模組408.1至408.i可調整數位輸出段454.1至454.i的振幅和/或偏移的增加和/或降低，從而充分地補償未知增益△G1至△G i 和/或未知偏移。
開關模組104組合或交錯補償數位輸出段458.1至458.i，從而產生數位輸出段154。
示例性損傷檢測模組
图5示出了可用於根據本公開的示例性實施方式的多通道ADC中的示例性損傷檢測模組的框圖。損傷檢測模組500確定已知的校準信號(例如，校準信號450)和多通道ADC(例如，多通道ADC 400)內的各種信號之間的相關性，從而量化存在於這些各種信號內的未知偏移δ1至δ i 、未知增益△G1至△G i (如圖3B中所示)和/或DC未知偏移。損傷檢測模組500向多通道ADC內的各種模組提供相位、振幅和/或偏移信號，從而補償存在於這些各種信號內的振幅偏移、相位偏移和/或DC偏移。損傷檢測模組500包括參考模組502、正交直接數位頻率合成器(quadrature direct digital frequency synthesizer，QDDFS)504、音調相關器506.1至506.i，和補償模組508。損傷檢測模組500可表示損傷檢測模組404的示例性實施方式。
參考模組502產生具有已知振幅、相位和/或DC偏移的校準信號552。通常，參考模組502包括電氣、機械和/或電氣機械振盪器。例如，該振盪器可包括諧波或線性振盪器，從而產生正弦輸出；和/或張弛振盪器，從而產生非正弦輸出如正方形、鋸齒形或三角形輸出。該振盪器可提供校準信號552和/或可使用鎖相環路(PLL)參考，從而可提供校準信號552。在一些實施方式中，校準信號552可由多通道ADC 400用作校準操作模式下的校準信號450。
QDDFS 504基於校準信號552提供包括同相參考序列554.1和正交相位參考序列554.2的數位參考序列554。正交相位參考序列554.2與同相參考序列554.1近似90度的相位差。QDDFS 504頻率轉換和/或數位化校準信號552，從而提供同相參考序列554.1和正交相位參考序列554.2。通常，QDDFS 504通過多通道ADC的通道數量使校準信號552的頻率倍增。
音調相關器506.1至506.i確定數位參考序列554和數位序列550.1至550.i(例如，數位輸出段454.1至454.i)之間的相關性。 具體地，音調相關器506.1至506.i可確定同相參考序列554.1和數位序列550.1至550.i之间的第一多个相位偏移Φii至Φii。此外，音調相關器506.1至506.i可確定正交相位參考序列554.2和數位序列550.1至550.i之間的第二多個相位偏移Φq1至Φqi。此外，音調相關器506.1至506.i可確定數位序列550.1至550.i的多個振幅至。此外，音調相關器506.1至506.i可確定數位序列550.1至550.i的多個DC偏移△1至△ i 。音調相關器506.1至506.i提供第一多個相位偏移Φi1至Φii、第二多個相位偏移Φq1至Φqi、多個振幅至，和/或多個DC偏移△1至△ i ，作為振幅、相位和/或DC偏移相關556.1至556.i。
補償模組508響應於振幅、相位和/或DC偏移相關556.1至556.i，提供相位、振幅和/或DC偏移信號558.1至558.i，例如，其可表示損傷校正信號456.1至456.i的示例性實施方式。例如，補償模組508將對應於振幅、相位和/或DC偏移相關556.1至556.i中的一個的通道中的一個指定為參考通道。補償模組508將對應於其它通道的其它振幅、相位和/或DC偏移相關556.1至556.i與該參考通道進行比較，從而確定這些其它通道和參考通道之間的振幅、相位和/或DC偏移。例如，補償模組508可通過評估確定這些其它通道中的一個和參考通道之間的未知相位偏移：
其中，表示這些其它通道中的一個的同相分量，而表示這些其它通道中的一個的正交相位偏移，並將其與參考通道的相位進行比較。作為另一個實例，補償模組508可通過將這些其它通道中的一個的平均能量與參考通道的平均能量進行，從而確定這些其它通道中的一個和參考通道之間的未知振幅偏移。補償模組508提供相位、振幅和/或DC偏移信號558.1至558.i，從而補償相對於參考通道的這些其它通道內的振幅偏移、相位偏移和/或DC偏移。
補償模組508可將對應於參考通道的振幅、相位和/或DC偏移相關556.1至556.i與對應於其它通道的振幅、相位和/或DC偏移相關556.1至556.i進行比較，從而提供表示多通道ADC的這些其它通道內的振幅偏移、相位偏移和/或DC偏移估計的多個損傷誤差。補償模組508可產生最小化這些損傷誤差的相位、振幅和/或DC偏移信號558.1至558.i。補償模組508使用最小均方(LMS)、遞歸最小二乘(RLS)、最小均方誤差(MMSE)算法或產生最小化誤差(由一些度量量化，例如，最小均方誤差)的結果的任何合適算法，來產生相位，振幅，和/或DC偏移信號558.1至558.i在不背離本發明精神和保護範圍的情况下，這對於相關領域的技術人員是顯而易見的。
示例性音調相關器
圖6示出了根據本公開示例性實施方式的可用於損傷檢測模組的示例性音調相關器的框圖。音調相關器600確定已知的校準信號(例如，校準信號450或校準信號552)和多通道ADC(例如，多通道ADC 400)內的各種信號之間的相關性，從而量化存在於這些各種信號內的未知偏移δ1至δ i 、未知增益△G1至△G i (如圖3B中所示)和/或DC未知偏移。音調相關器600確定數位序列650(例如，數位輸出段454.1至454.i中的一個和/或數位序列550.1至550.i中的一個)的平均振幅652。此外，音調相關器600確定參考序列(例如，同相參考序列554.1)的同相分量658和數位序列650之間的同相偏移654。此外，音調相關器600確定參考序列的正交相位分量660和數位序列650之間的正交相位偏移656。音調相關器600包括振幅檢測模組602、第一相位檢測模組604和第二相位檢測模組606。音調相關器600可表示音調相關器506.1至506.i中之一的示例性實施方式。
振幅檢測模組602確定數位序列650的平均能量，從而提供平均振幅652。振幅檢測模組602包括數學期望模組(mathematical expectation module)608和累加器610。數學期望模組608確定數位序列650的加權平均，所述數位序列650然後通過累加器610累加，從而提供平均振幅652。
第一相位檢測模組604確定同相分量658和數位序列650之間的同相偏移654。第一相位檢測模組604包括乘法模組612和累加器614。乘法模組612將數位序列650和同相分量658相乘，所述數位序列650然後通過累加器614累加，從而提供同相偏移654。
第二相位檢測模組606確定正交相位分量660和數位序列650之間的正交相位偏移656。第二相位檢測模組606包括乘法模組616和累加器618。乘法模組616將數位序列650和正交相位分量660相乘，所述數位序列650然後通過累加器618累加，從而提供正交相位偏移656。
多通道ADC內損傷的數位補償
圖7示出了根據本公開示例性實施方式的第二多通道類比數位轉換器(ADC)的框圖。多通道ADC 700在正常操作模式下將類比輸入150從類比信號域轉換到數位域。在正常操作模式下，多通道ADC 700利用採樣時鐘的多個相位，在不同時間情况下採樣類比輸入150，將這些樣本從類比信號域轉換到數位信號域，並重新組合這些數位樣本，從而產生數位輸出樣本154。
可選地，在校準操作模式下，多通道ADC 700確定這些數位樣本和各種已知校準信號之間的各種統計關係(例如，各種相關性)，從而很好地量化存在於數位樣本內的損傷。多通道ADC 700基於這些各種統計關係，確定各種相位偏移、振幅偏移和/或DC偏移信號。多通道ADC 700使用這些各種相位偏移、振幅偏移和/或DC偏移信號，從而補償在數位域中存在於多通道ADC 700的各種信號內的振幅偏移、DC偏移和/或相位偏移。多通道ADC 700包括ADC102.1至102.i、開關模組104、第二開關模組402、損傷 檢測模組404、係數發生器模組702、組合模組704.1至704.i，抽頭延遲線模組706.1至706.i和偏移檢測模組708。
第二開關模組402在正常操作模式下的類比輸入150和校準操作模式下的校準信號450之間進行選擇，從而提供類比輸入452。
ADC 102.1至102.i響應於採樣時鐘的多個相位Φ1至Φ i ，將類比輸入452從類比信號域轉換到數位信號域，從而提供數位輸出段454.1至454.i。具體地，ADC 102.1至102.i使用採樣時鐘的多個相位Φ1至Φ i ，在各種最佳採樣點對類比輸入452進行採樣。ADC 102.1至102.i將類比輸入452的該採樣表示從類比信號域轉換到數位信號域，從而提供數位輸出段454.1至454.i。
損傷檢測模組404量化源自多通道ADC 700內的各種損傷的存在於多通道ADC 700各種信號內的振幅偏移、DC偏移和/或相位偏移，從而提供損傷校正信號456.1至456.i。
偏移檢測模組708響應於損傷校正信號456.1至456.i，提供DC偏移信號754.1至754.i。偏移檢測模組708提供最小化數位輸出段454.1至454.i之間的DC偏移的DC偏移信號754.1至754.i。可選地，偏移檢測模組708提供DC偏移信號754.1至754.i，從而使得任何DC偏移基本上相當於在數位輸出段454.1至454.i之間。
組合模組704.1至704.i將數位輸出段454.1至454.i和DC偏移信號754.1至754.i進行組合，從而提供偏移校正的輸出段756.1至756.i。
係數發生器模組702響應於損傷校正信號456.1至456.i，向抽頭延遲線模組706.1至706.i提供校正係數組750.1至750.i。係數發生器模組702可產生校正係數組750.1至750.i，其最小化校準信號450和偏移校正的輸出段756.1至756.i之間的振幅偏移和/或相位偏移。係數發生器模組702可以使用最小均方(LMS)、遞 歸最小二乘(RLS)、最小均方誤差(MMSE)算法或產生最小化誤差(通過一個度量量化，諸如最小均方誤差)結果的任何合適自適應算法，產生校正係數組750.1至750.i，在不背離本發明精神和保護範圍的情况下，這對於相關領域的技術人員是顯而易見的。
抽頭延遲線模組706.1至706.i補償偏移校正的輸出段756.1至756.i內的振幅偏移和/或相位偏移，從而提供補償的數位輸出段752.1至752.i。抽頭延遲線模組706.1至706.i根據校正係數組750.1至750.i加權其相應抽頭中的每個，從而補償偏移校正的輸出段756.1至756.i內的振幅偏移和/或相位偏移。在示例性實施方式中，抽頭延遲線模組706.1至706.i可被實施為一個或多個自適應均衡器的一部分。一個或多個自適應均衡器根據校正係數組750.1至750.i自適應地調整其脉衝響應，從而補償偏移校正輸出段756.1至756.i內的振幅偏移和/或相位偏移。這些自適應均衡器可使用任何合適的自適應過濾器，例如但不限於一個或多個判决反饋均衡器(DFE)、一個或多個前饋均衡器(FFE)和/或其中的任何組合來實施。
開關模組104組合或交錯補償數位輸出段752.1至752.i，從而產生數位輸出樣本154。
結論
應該理解，具體實施方式部分而不是摘要部分旨在用於解釋申請專利範圍。摘要部分可闡述本公開一個或多個但不是所有的示例性實施方式，並因此不旨在以任何方式限制本公開和申請專利範圍。
藉由示出了具體功能和關係執行的功能構架模組，上述已經描述了本公開。這些功能構架模組的邊界可在這裡任意定義，以便於說明。只要具體功能及其關係被適當地執行，可定義可選的邊界。
對於相關領域的技術人員顯而易見的，在不背離本公開精神和保護範圍的情况下，可以做出各種形式和細節上的修改。因此本公開不應該受上述任何示例性實施方式的限制，而應當僅根據下面的申請專利範圍及其等同替換來限制。
102.1‧‧‧ADC
102.2‧‧‧ADC
104‧‧‧開關模組
150‧‧‧類比輸入
154‧‧‧輸出樣本
400‧‧‧ADC
402‧‧‧第二開關模組
404‧‧‧損傷檢測模組
406.1‧‧‧相位調整模組
406.2‧‧‧相位調整模組
408.1‧‧‧增益/偏移調整模組
408.2‧‧‧增益/偏移調整模組
450‧‧‧校準信號
452‧‧‧類比輸入
454.1‧‧‧數位輸出段
454.2‧‧‧數位輸出段
456.1‧‧‧損傷校正信號
456.2‧‧‧損傷校正信號
458.1‧‧‧交錯補償數位輸出段
458.2‧‧‧交錯補償數位輸出段
102.I‧‧‧ADC
406.I‧‧‧相位調整模組
408.I‧‧‧增益/偏移調整模組
454.I‧‧‧數位輸出段
456.I‧‧‧損傷校正信號
458.I‧‧‧補償的數位輸出段

Claims (10)

  1. 一種多通道類比數位轉換器(ADC)，被配置為將類比輸入從類比信號域轉換至數位信號域以提供數位輸出樣本，所述類比數位轉換器包括：多個ADC，被配置為：於正常操作模式下，將類比輸入從所述類比信號域轉換至所述數位信號域，以提供多個第一數位輸出段，所述多個ADC被配置為使用採樣時鐘的多個相位中的對應相位對所述類比輸入進行採樣，所述多個相位彼此偏移；以及於校準操作模式下，將校準信號從所述類比信號域轉換至所述數位信號域，以提供多個第二數位輸出段，所述多個ADC被配置為使用所述採樣時鐘的所述多個相位中的對應相位對所述校準信號進行採樣；開關模組，被配置為交錯所述多個第一數位輸出段，以提供所述數位輸出樣本；以及損傷檢測模組，被配置為：於所述校準操作模式下，產生已知特性的所述校準信號；以及確定所述多個第二數位輸出段和所述校準信號之間的統計關係，以量化所述多個第一數位輸出段於所述多個ADC內的損傷。
  2. 根據申請專利範圍第1項所述的多通道類比數位轉換器，其中，所述統計關係為所述多個第二數位輸出段和所述校準信號之間的相關性。
  3. 根據申請專利範圍第1項所述的多通道類比數位轉換器，其中，所述損傷包括選自由以下構成的組中的至少一個：所述多個相位的所述相位中的至少一個和所述校準信號之間相位偏移； 所述多個第二數位輸出段中的至少一個和所述校準信號之間的振幅偏移；以及所述第二數位輸出段中的至少一個和所述校準信號之間的直流(DC)偏移。
  4. 根據申請專利範圍第1項所述的多通道類比數位轉換器，其中，所述校準信號為具有已知頻率的正弦信號。
  5. 根據申請專利範圍第1項所述的多通道類比數位轉換器，其中，所述損傷檢測模組進一步被配置為基於所述統計關係提供多個損傷校正信號，並進一步包括：相位調整模組，被配置為基於所述多個損傷校正信號的對應的第一損傷校正信號，調整所述多個相位中的至少一個的相位；以及增益/偏移調整模組，被配置為基於所述多個損傷校正信號的對應的第二損傷校正信號，調整所述多個第一數位輸出段中的至少一個的振幅和直流偏移(DC)。
  6. 根據申請專利範圍第1項所述的多通道類比數位轉換器，其中，所述損傷檢測模組進一步被配置為基於所述統計關係提供多個損傷校正信號，並進一步包括：係數發生器模組，被配置為基於所述多個損傷校正信號，提供多組校正係數；以及多個抽頭延遲線模組，被耦接至所述多個ADC，被配置為通過使用所述多組校正係數加權它們各自的抽頭，來補償所述多個第一數位輸出段內的所述損傷，以提供多個補償的數位輸出段，其中，所述開關模組進一步被配置為交錯所述多個補償的數位輸出段，以提供所述數位輸出樣本。
  7. 根據申請專利範圍第6項所述的多通道類比數位轉換器，其中，所述係數發生器模組進一步被配置為使用自適應算法更新所述多組校正係數，所述自適應算法產生最小化所述多個第二數 位輸出段和所述校準信號之間誤差的結果。
  8. 根據申請專利範圍第1項所述的多通道類比數位轉換器，其中，所述損傷檢測模組進一步被配置為將所述多個第二數位輸出段中的一個指定為參考通道，並被配置為將其它第二數位輸出段的所述統計關係與所述參考通道的所述統計關係進行比較，以量化相對於所述參考通道的所述其它第一數位輸出段的所述損傷。
  9. 一種多通道類比數位轉換器(ADC)，被配置為將類比輸入從類比信號域轉換至數位信號域，以提供數位輸出樣本，所述類比數位轉換器包括：多個ADC，被配置為：於正常操作模式下，將所述類比輸入從所述類比信號域轉換至所述數位信號域，以提供多個第一數位輸出段，所述多個ADC被配置為使用採樣時鐘的多個相位中的對應的相位對所述類比輸入進行採樣，所述多個相位彼此偏移；以及於校準操作模式下，將校準信號從所述類比信號域轉換至所述數位信號域，以提供多個第二數位輸出段，所述多個ADC被配置為使用所述採樣時鐘的所述多個相位中的對應相位對所述校準信號進行採樣；損傷檢測模組，被配置為：於所述校準操作模式下，產生已知振幅、已知直流偏移或已知相位的所述校準信號；以及確定所述多個第二數位輸出段和所述校準信號之間的統計關係，以量化所述多個第一數位輸出段於所述多個ADC內的損傷；係數發生器模組，被配置為基於所述多個第二數位輸出段和所述校準信號之間的統計關係來提供多組校正係數；多個抽頭延遲線模組，耦接至所述多個ADC，被配置為通過 使用所述多組校正係數加權它們各自的抽頭，以補償所述多個第一數位輸出段內的損傷，從而提供多個補償的數位輸出段；以及開關模組，被配置為交錯所述多個補償的數位輸出段，以提供所述數位輸出樣本。
  10. 一種多通道類比數位轉換器(ADC)，被配置為將類比輸入從類比信號域轉換至數位信號域，以提供數位輸出樣本，所述類比數位轉換器包括：多個ADC，被配置為：於正常操作模式下，將所述類比輸入從所述類比信號域轉換至所述數位信號域，以提供多個第一數位輸出段，所述多個ADC被配置為使用採樣時鐘的多個相位中的對應相位以對所述類比輸入進行採樣，所述多個相位彼此偏移；以及於校準操作模式下，將校準信號從所述類比信號域轉換至所述數位信號域，以提供多個第二數位輸出段，所述多個ADC被配置為使用所述採樣時鐘的所述多個相位中的對應相位對所述校準信號進行採樣；損傷檢測模組，被配置為：於所述校準操作模式下，產生已知振幅、已知直流偏移或已知相位的所述校準信號；以及確定所述多個第二數位輸出段和所述校準信號之間的統計關係，以量化所述多個第一數位輸出段於所述多個ADC內的損傷；多個相位調整模組，被配置為基於所述統計關係調整所述多個相位中的相位，從而補償所述多個第一數位輸出段內的所述損傷；多個增益/偏移調整模組，被耦接至所述多個ADC，被配置為基於所述統計關係，調整所述多個第一數位輸出段的振幅和直流偏移(DC)，以提供多個補償的數位輸出段；以及 開關模組，被配置為交錯所述多個補償數位輸出段，以提供所述數位輸出樣本。
TW102120613A 2012-06-27 2013-06-11 多通道類比數位轉換器 TWI531169B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261664858P 2012-06-27 2012-06-27
US13/553,017 US9030341B2 (en) 2012-06-27 2012-07-19 Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)

Publications (2)

Publication Number Publication Date
TW201406070A TW201406070A (zh) 2014-02-01
TWI531169B true TWI531169B (zh) 2016-04-21

Family

ID=48625698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120613A TWI531169B (zh) 2012-06-27 2013-06-11 多通道類比數位轉換器

Country Status (5)

Country Link
US (1) US9030341B2 (zh)
EP (1) EP2680443A3 (zh)
KR (1) KR20140001128A (zh)
CN (1) CN103516361B (zh)
TW (1) TWI531169B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564462B2 (en) 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters
CN104038226B (zh) * 2014-06-25 2018-06-05 华为技术有限公司 多通道时间交织模数转换器
JP6481307B2 (ja) * 2014-09-24 2019-03-13 株式会社ソシオネクスト アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
US9509325B1 (en) * 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
EP3314832A4 (en) * 2015-06-25 2019-01-30 Applied Micro Circuits Corporation CALIBRATION OF HIGH SPEED INTERLACED NETWORKS
TWI572145B (zh) 2016-03-02 2017-02-21 國立臺灣大學 類比數位轉換系統及轉換方法
US10749756B2 (en) 2016-06-24 2020-08-18 Advanced Micro Devices, Inc. Channel training using a replica lane
US9935689B2 (en) * 2016-08-01 2018-04-03 Nxp B.V. Method and system to measure the phase offset based on the frequency response in a NFC system
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US10177778B2 (en) * 2016-12-12 2019-01-08 Rambus Inc. Phase adjustment for interleaved analog to digital converters
CN110243996A (zh) * 2018-03-07 2019-09-17 台达电子工业股份有限公司 多通道检测系统
EP3872994A4 (en) * 2018-11-16 2021-11-03 Huawei Technologies Co., Ltd. ERROR CORRECTION PROCESS AND ANALOG / DIGITAL CONVERTER INTERLACED IN TIME
US10855308B2 (en) * 2018-11-19 2020-12-01 Invensense, Inc. Adaptive analog to digital converter (ADC) multipath digital microphones
US10659072B1 (en) * 2018-12-14 2020-05-19 Intel Corporation Time-interleaved analog-to-digital converter with calibration
TWI693799B (zh) * 2019-01-23 2020-05-11 創意電子股份有限公司 類比數位轉換器裝置與時脈偏斜校正方法
US10742226B1 (en) * 2019-06-17 2020-08-11 The 58Th Research Institute Of China Electronics Technology Group Corporation Multi-channel high-precision ADC circuit with self-calibration of mismatch error
EP3754360A1 (en) * 2019-06-21 2020-12-23 NXP USA, Inc. Built in self test transmitter phase calibration
US10598729B1 (en) 2019-08-08 2020-03-24 Xilinx, Inc. Device monitoring using satellite ADCs having local voltage reference
CN112448719B (zh) * 2019-08-30 2024-03-12 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
CN111466911A (zh) * 2020-04-13 2020-07-31 徐州工业职业技术学院 一种电子电信号处理系统及方法
US11271581B1 (en) * 2020-05-18 2022-03-08 Xilinx, Inc. Time-multiplexed distribution of analog signals
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
CN112532243A (zh) * 2020-12-24 2021-03-19 广州润芯信息技术有限公司 一种多通道直流失调校准装置及校准方法
US12069430B2 (en) 2021-03-03 2024-08-20 Invensense, Inc. Microphone with flexible performance
CN113014260A (zh) * 2021-03-10 2021-06-22 中国电子科技集团公司第三十四研究所 一种基于可编程功能的射频信号幅值的自动化检测方法
CN113093227B (zh) * 2021-04-01 2023-07-21 中国空空导弹研究院 一种卫星导航接收机抗干扰的处理方法
TWI778590B (zh) * 2021-04-21 2022-09-21 創意電子股份有限公司 類比數位轉換器裝置與校正電路控制方法
CN113438066B (zh) * 2021-08-26 2021-11-30 深圳市鼎阳科技股份有限公司 多通道设备和用于多通道设备的信号处理方法
CN113741620A (zh) * 2021-09-14 2021-12-03 北京坤驰科技有限公司 一种多通道信号发生器波形同步方法及系统
CN115567125B (zh) * 2022-09-28 2023-12-08 中国电子科技集团公司第十四研究所 宽带信道化接收的多通道校准与信号相参恢复方法与装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081215A (en) * 1998-07-06 2000-06-27 Motorola, Inc. High speed interlaced analog interface
US6339390B1 (en) * 2000-10-04 2002-01-15 Scott R. Velazquez Adaptive parallel processing analog and digital converter
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
US7092529B2 (en) 2002-11-01 2006-08-15 Nanyang Technological University Adaptive control system for noise cancellation
US7283074B2 (en) * 2004-09-21 2007-10-16 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
US7394415B2 (en) * 2005-01-11 2008-07-01 Anritsu Corporation Time-interleaved analog-to-digital converter and high speed signal processing system using the same
TWI282216B (en) * 2005-04-13 2007-06-01 Realtek Semiconductor Corp Correlation circuit for time-interleaved ADC and method thereof
US7148828B2 (en) * 2005-05-03 2006-12-12 Agilent Technologies, Inc. System and method for timing calibration of time-interleaved data converters
US7330140B2 (en) * 2005-07-01 2008-02-12 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
TW200733570A (en) * 2006-02-23 2007-09-01 Univ Nat Chiao Tung Analog-to-digital converter with alternated correction time
US7250885B1 (en) * 2006-04-03 2007-07-31 Analog Devices, Inc. System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter
US7948409B2 (en) * 2006-06-05 2011-05-24 Mediatek Inc. Automatic power control system for optical disc drive and method thereof
WO2007142328A1 (ja) 2006-06-08 2007-12-13 National University Corporation Shizuoka University アナログディジタル変換器、ａ／ｄ変換ステージ、アナログ信号に対応したディジタル信号を生成する方法、およびａ／ｄ変換ステージにおける変換誤差を示す信号を生成する方法
TWI330000B (en) * 2006-07-27 2010-09-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
US7525470B2 (en) * 2006-08-25 2009-04-28 Broadcom Corporation Phase control for interleaved analog-to-digital conversion for electronic dispersion compensation
US7782235B1 (en) * 2007-04-30 2010-08-24 V Corp Technologies, Inc. Adaptive mismatch compensators and methods for mismatch compensation
US7839323B2 (en) * 2008-12-29 2010-11-23 Intersil Americas, Inc. Error estimation and correction in a two-channel time-interleaved analog-to-digital converter
US8102289B2 (en) * 2009-02-19 2012-01-24 Hitachi, Ltd. Analog/digital converter and semiconductor integrated circuit device
US8144040B2 (en) * 2009-07-01 2012-03-27 Intersil Americas, Inc. Randomization of sample window in calibration of time-interleaved analog to digital converter
US7961123B2 (en) * 2009-07-09 2011-06-14 Texas Instruments Incorporated Time-interleaved analog-to-digital converter
TWI505648B (zh) * 2009-08-13 2015-10-21 Intersil Inc Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
US7916051B1 (en) * 2009-10-02 2011-03-29 Texas Instuments Incorporated Bandwidth mismatch estimation for time interleaved ADCs
WO2011071142A1 (ja) * 2009-12-11 2011-06-16 日本電気株式会社 Ａ／ｄ変換装置とその補正制御方法
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8564462B2 (en) * 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters
US8519875B2 (en) * 2011-04-12 2013-08-27 Maxim Integrated Products, Inc. System and method for background calibration of time interleaved analog to digital converters
FR2982101A1 (fr) * 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
US8576102B2 (en) * 2011-12-05 2013-11-05 Stmicroelectronics International N.V. Calibration method and circuit

Also Published As

Publication number Publication date
EP2680443A3 (en) 2016-07-27
TW201406070A (zh) 2014-02-01
EP2680443A2 (en) 2014-01-01
CN103516361B (zh) 2016-12-28
US20140002284A1 (en) 2014-01-02
CN103516361A (zh) 2014-01-15
KR20140001128A (ko) 2014-01-06
US9030341B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
TWI531169B (zh) 多通道類比數位轉換器
US9000962B1 (en) System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
US9287889B2 (en) System and method for dynamic path-mismatch equalization in time-interleaved ADC
USRE45227E1 (en) Error estimation and correction in a two-channel time-interleaved analog-to-digital converter
US7084793B2 (en) Method and device for estimating time errors in time interleaved A/D converter system
US8519875B2 (en) System and method for background calibration of time interleaved analog to digital converters
US6522282B1 (en) Estimation of timing offsets in parallel A/D converters
KR101838298B1 (ko) 타임­인터리빙된 아날로그­디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법
TWI282216B (en) Correlation circuit for time-interleaved ADC and method thereof
TWI565245B (zh) 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法
US20120075129A1 (en) Calibration of impairments in a multichannel time-interleaved adc
US20060250288A1 (en) System and method for timing calibration of time-interleaved data converters
TWI704773B (zh) 類比數位轉換器裝置以及時脈偏斜校正方法
TWI712267B (zh) 類比數位轉換器裝置以及時脈偏斜校正方法
US9831886B2 (en) Background calibration for digital-to-analog converters
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
TWI723880B (zh) 類比數位轉換器裝置以及時脈偏斜校正方法
KR20120122972A (ko) 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근
Neitola Digital Timing Error Calibration of Time-Interleaved ADC with Low Sample Rate
Huiqing et al. Adaptive digital calibration of timing mismatch for TIADCs using correlation
CN113162622B (zh) 模拟数字转换器装置以及时脉偏斜校正方法
TWI505648B (zh) Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
Li et al. A fully digital timing background calibration algorithm based on first-order auto-correlation for time-interleaved ADCs
TW202241066A (zh) 類比數位轉換器裝置與時脈偏斜校正方法
CN113708762A (zh) 模拟数字转换器装置以及时脉偏斜校正方法