CN103516361B - 多通道模拟数字转换器(adc)中通道不平衡的补偿 - Google Patents

多通道模拟数字转换器(adc)中通道不平衡的补偿 Download PDF

Info

Publication number
CN103516361B
CN103516361B CN201310263879.4A CN201310263879A CN103516361B CN 103516361 B CN103516361 B CN 103516361B CN 201310263879 A CN201310263879 A CN 201310263879A CN 103516361 B CN103516361 B CN 103516361B
Authority
CN
China
Prior art keywords
numeral
signal
adc
deferent segment
damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310263879.4A
Other languages
English (en)
Other versions
CN103516361A (zh
Inventor
洛克·汤
史蒂文·贾菲
刘虹
何琳
兰德尔·珀洛
彼得·坎吉安
拉蒙·戈麦斯
朱塞佩·库斯迈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN103516361A publication Critical patent/CN103516361A/zh
Application granted granted Critical
Publication of CN103516361B publication Critical patent/CN103516361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1052Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及多通道模拟数字转换器(ADC)中通道不平衡的补偿。披露了各种多通道ADC,所述多通道ADC充分补偿源自各种损伤的存在于各种信号内的损伤,例如为相位偏移、振幅偏移和/或DC偏移,从而使得它们各自的数字输出样本准确地表示它们各自的模拟输入。通常,各种多通道ADC确定各种统计关系,例如这些各种信号和各种已知校准信号之间各种相关性,从而量化可存在于各种信号内的相位偏移、振幅偏移和/或DC偏移。各种多通道ADC调整各种信号,从而基于这些各种统计关系,充分补偿相位偏移、振幅偏移和/或DC偏移,从而使得它们各自的数字输出样本准确地表示它们各自的模拟输入。

Description

多通道模拟数字转换器(ADC)中通道不平衡的补偿
相关申请的交叉参考
本申请要求2012年6月27日提交的美国专利申请61/664,858以及2012年7月19日提交的美国专利申请13/553,017的优先权,其全部内容结合于此作为参考。
技术领域
本公开涉及模拟数字转换,并更具体地,涉及多通道(multi-lane)模拟数字转换器(ADC)的多通道中的各种损伤的补偿。
背景技术
数据转换器经常用于混合的信号电子系统。混合的信号电子系统包括模拟信号域和数字信号域两种。模拟信号域主要对模拟信号进行操作,而数字信号域主要对数字信号进行操作。需要一种将信号从一个域,诸如模拟信号域,传送至另一个域,诸如数字信号域的机构。通常,模拟数字转换器(ADC)用于将来自模拟信号域的模拟信号转换为用于数字信号域的数字信号。
传统的多通道ADC利用采样时钟的多个相位,在不同时间情况下对模拟信号进行采样,将这些样本从模拟信号域转换至数字信号域,并将这些数字样本进行重新组合以生成数字信号。通常,传统的多通道ADC包括多个ADC,也称为多通道,从而对模拟信号进行采样并将其从模拟信号域转换至数字信号域。多个ADC共同采样在时间上错开的模拟信号,其每个在低于模拟信号的奈奎斯特(Nyquist frequency)频率的速率下,但总体在等于或超过奈奎斯特频率的速率下。
然而,传统的多通道ADC内的损伤可导致传统多通道各种信号内的损伤,例如,振幅偏移、直流(DC)偏移和/或相位偏移,其可导致数字信号不再准确地表示模拟信号。例如,所述损伤可源自采样时钟多个相位之间的未知偏移、传统多通道ADC的多通道中的各种通道内的线性不完整性、各种通道之间的DC偏移和/或各种通道之间的振幅偏移。
发明内容
根据本发明的一个方面,提供了一种多通道模拟数字转换器(ADC),被配置为将模拟输入从模拟信号域转换至数字信号域以提供数字输出样本,所述模拟数字转换器包括:多个ADC,被配置为将模拟输入从所述模拟信号域转换至所述数字信号域,以提供多个数字输出段,所述多个ADC被配置为使用采样时钟的多个相位中的对应相位对所述模拟输入进行采样,所述多个相位彼此偏移;开关模块,被配置为交错(interleave)所述多个数字输出段,以提供所述数字输出样本;以及损伤检测模块,被配置为确定所述多个数字输出段和校准信号之间的统计关系,以量化所述多个ADC内的损伤。
其中,所述统计关系为所述多个数字输出段和所述校准信号之间的相关性。
其中,所述损伤包括选自由以下构成的组中的至少一个:所述多个相位的所述相位中的至少一个和所述校准信号之间相位偏移;所述数字输出段中的至少第一数字输出段和所述校准信号之间的振幅偏移;以及所述数字输出段中的至少第二数字输出段和所述校准信号之间的直流(DC)偏移。
其中,所述校准信号为具有已知频率的正弦信号。
其中,所述损伤检测模块进一步被配置为基于所述统计关系提供多个损伤校正信号,并进一步包括:相位调整模块,被配置为基于所述多个损伤校正信号的对应的第一损伤校正信号,调整所述多个相位中的至少一个的相位;以及增益/偏移调整模块,被配置为基于所述多个损伤校正信号的对应的第二损伤校正信号,调整所述多个数字输出段中的至少一个的振幅和直流偏移(DC)。
其中,所述损伤检测模块进一步被配置为基于所述统计关系提供多个损伤校正信号,并进一步包括:系数发生器模块,被配置为基于所述多个损伤校正信号,提供多组校正系数;以及多个抽头延迟线模块,被耦接至所述多个ADC,被配置为通过使用所述多组校正系数加权它们各自的抽头,来补偿所述多个数字输出段内的所述损伤,以提供多个补偿的数字输出段,其中,所述开关模块进一步被配置为交错所述多个补偿的数字输出段,以提供所述数字输出样本。
其中,所述系数发生器模块进一步被配置为使用自适应算法更新所述多组校正系数,所述自适应算法产生最小化所述多个数字输出段和所述校准信号之间误差的结果。
其中,所述损伤检测模块进一步被配置为将所述多个数字输出段中的一个指定为参考通道,并被配置为将其它数字输出段的所述统计关系与所述参考通道的所述统计关系进行比较,以量化相对于所述参考通道的所述其它数字输出段的所述损伤。
其中,所述统计关系为所述多个数字输出段和所述校准信号之间的相关性。
根据本发明的另一个方面,提供了一种多通道模拟数字转换器(ADC),被配置为将模拟输入从模拟信号域转换至数字信号域,以提供数字输出样本,所述模拟数字转换器包括:多个ADC,被配置为将所述模拟输入从所述模拟信号域转换至所述数字信号域,以提供多个数字输出段,所述多个ADC被配置为使用采样时钟的多个相位中的对应的相位对所述模拟输入进行采样,所述多个相位彼此偏移;系数发生器模块,被配置为基于所述多个数字输出段和校准信号之间的统计关系来提供多组校正系数;以及多个抽头延迟线模块,耦接至所述多个ADC,被配置为通过使用所述多组校正系数加权它们各自的抽头,以补偿所述多个数字输出段内的损伤,从而提供多个补偿的数字输出段,开关模块,被配置为交错所述多个补偿的数字输出段,以提供所述数字输出样本。
其中,所述统计关系为所述多个数字输出段和所述校准信号之间的相关性。
所述多通道ADC进一步包括:损伤检测模块,被配置为确定所述多个数字输出段和所述校准信号之间的统计关系,以量化所述多个数字输出段内的所述损伤。
其中,所述损伤检测模块进一步被配置为将所述多个数字输出段中的一个指定为参考通道,并被配置为将其它数字输出段的所述统计关系与所述参考通道的所述统计关系进行比较,以量化相对于所述参考通道的其它数字输出段的所述损伤。
其中,所述统计关系为所述多个数字输出段和所述校准信号之间的相关性。
其中,所述损伤包括选自由以下组成的组中的至少一个:所述多个相位的所述相位中的至少一个和所述校准信号之间的相位偏移;以及所述数字输出段中的至少第一数字输出段和所述校准信号之间的振幅偏移。
所述多通道ADC进一步包括:偏移检测模块,被配置为确定所述多个数字输出段和所述校准信号之间的直流(DC)偏移,以提供多个DC偏移信号;以及多个组合模块,被配置为将所述多个数字输出段和所述多个DC偏移信号进行组合,以提供多个偏移校正的输出段,其中,所述多个抽头延迟线模块进一步被配置为补偿所述多个偏移校正的输出内的损伤。
其中,所述多个抽头延迟线模块被实施为多个自适应均衡器的一部分,所述多个自适应均衡器被配置为通过使用所述多组校正系数调整它们的脉冲响应来补偿所述多个数字输出段内的损伤。
根据本发明的另一方面,提供了一种多通道模拟数字转换器(ADC),被配置为将模拟输入从模拟信号域转换至数字信号域,以提供数字输出样本,所述模拟数字转换器包括:多个ADC,被配置将所述模拟输入从所述模拟信号域转换至所述数字信号域,以提供多个数字输出段,所述多个ADC被配置为使用采样时钟的多个相位中的对应相位以对所述模拟输入进行采样,所述多个相位彼此偏移;损伤检测模块,被配置为确定所述多个数字输出段和校准信号之间的统计关系,以量化所述多个数字输出段内的损伤;多个相位调整模块,被配置为基于所述统计关系调整所述多个相位中的相位,从而补偿所述多个数字输出段内的所述损伤;多个增益/偏移调整模块,被耦接至所述多个ADC,被配置为基于所述统计关系,调整所述多个数字输出段的振幅和直流偏移(DC),以提供多个补偿的数字输出段;以及开关模块,被配置为交错所述多个补偿数字输出段,以提供所述数字输出样本。
其中,所述统计关系为所述多个数字输出段和所述校准信号之间的相关性。
其中,所述损伤检测模块进一步被配置为将所述多个数字输出段中的一个指定为参考通道,并被配置为将其它数字输出段的所述统计关系与所述参考通道的所述统计关系进行比较,以量化相对于所述参考通道的其它数字输出段的所述损伤。
附图说明
本公开的实施方式参考附图进行描述。附图中,同样的参考标号标示相同或功能类似的元件。此外,参考标号最左边的数字识别其中参考标号首次出现的附图。
图1示出了传统多通道模拟数字转换器(ADC)的框图;
图2A示出了用在传统的多信道ADC中的采样时钟的传统多个最佳相位;
图2B示出了使用采样时钟的传统多个最佳相位,通过传统多通道ADC进行的模拟输入的采样;
图3A图示了可以用在传统的多通道ADC中的采样时钟的传统多个非最佳相位;
图3B示出了使用采样时钟的传统多个非最佳相位,通过传统多通道ADC进行的模拟输入的采样;
图4示出了根据本公开示例性实施方式的多通道ADC的框图;
图5示出了可用于根据本公开示例性实施方式的多通道ADC的示例性损伤检测模块的框图;
图6示出了根据本公开示例性实施方式的可用于损伤检测模块的示例性音调相关器(tone correlator)的框图;以及
图7示出了根据本公开示例性实施方式的第二多通道模拟数字转换器(ADC)的框图。
本公开将参考附图进行描述。附图中,同样的参考标号通常标示相同或功能类似的元件和/或结构类似的元件。其中元件第一次出现的附图通过参考标号最左边的数字指示。
具体实施方式
下面的详细描述参照附图来示出与本公开符合的示例性实施方式。详细描述中参照“一个示例性实施方式”、“示例性实施方式”、“示例的示例性实施方式”等标示描述的示例性实施方式可包括具体特征、结构或特性,但每个示例性实施方式可不必包括具体特征、结构或特性。此外,这样的短语没必要指相同的示例性实施方式。此外,当结合示例性实施方式描述具体的特征、结构或特性时,其在相关领域技术人员的知识范围内,从而结合其它示例性实施方式影响这类特征、结构或特征,无论其是否明确描述。
这里描述的示例性实施方式用于说明目的,而不是限制性的。其它示例性实施方式是可能的,且在本公开精神和保护范围内可以对示例性实施方式做出修改。因此,详细描述并不意味着限制本公开。而是发明的保护范围仅根据下面的权利要求及其等同替换来限定。
本公开的实施方式可在硬件、固件、软件,或任何其中的组合中实施。本公开的实施方式也可实施为存储在机器可读介质上的指令,其可由一个或多个处理器读取和执行。机器可读介质可包括以机器(例如计算装置)可读形式存储或传输信息的任何机制。例如,机器可读介质可包括只读存储器(ROM);随机存取存储器(RAM);磁盘存储介质;光学存储介质;闪存装置;电、光、声或传播信号的其它形式(例如载波、红外信号、数字信号等)以及其它。此外,固件、软件、程序、指令可在这里描述为执行某些动作。然而,应该理解,这样的描述仅是为了方便,且这样的动作实际上源自计算装置、处理器、控制器或执行固件、软件、程序、指令等的其它装置。
示例性实施方式的以下详细说明将充分披露本公开的一般性质,从而使得其他人通过应用本领域技术人员的知识,在不背离本公开精神和保护范围情况下,很容易地修改和/或适应如示例性实施方式的各种应用,而无需过度的实验。因此,这样的适应和修改旨在基于这里藐视的教导和指导,而处在示例性实施方式的含义及其多个等同替换之内。应该理解,这里的措辞或术语是为了描述而不是限制,从而使得本说明书中的术语或措辞根据本文的教导由相关领域技术人员解释。
为了讨论的目的,术语“模块”应该理解为包括软件、固件和硬件中至少一个(如电路、微芯片或装置中的一个或多个,或它们的任何组合),及它们的任何组合。此外,应该理解的是,每个模块可包括实际装置内的一个或多于一个的组件,且形成上述模块一部分的每个组件可协作或独立于形成模块一部分的任何其它组件而作用。相反地,这里描述的多个模块可表示实际装置内的单一组件。此外,模块内的组件可以在单一装置中,或以有线或无线方式分布在多个装置之间。
传统的多通道模拟数字转换器(ADC)
图1示出了传统多通道模拟数字转换器(ADC)的框图。传统多通道ADC100将模拟输入150从第一信号域(例如,模拟信号域)转换到第二信号域(例如,数字信号域)。传统多通道ADC100利用采样时钟的多个相位,从而在不同时间情况下对模拟输入150进行采样,将这些样本从模拟信号域转换至数字信号域,并重新组合这些数字样本,从而产生数字输出样本154。传统多通道ADC100包括ADC102.1至102.i和开关模块104。
开关模块104组合或交错数字输出段152.1至152.i,从而产生数字输出样本154。在通过ADC102.1进行模拟信号域到数字信号域转换之后,开关模块104提供数字输出段152.1作为数字输出样本154的第一样本。此后在通过ADC102.2进行从模拟信号域到数字信号域的转换之后,开关模块104提供数字输出段152.2作为数字输出样本154的第二样本。在通过ADC102.i进行模拟信号域到数字信号域的转换之后,开关模块104提供数字输出段152.i作为数字输出样本154的样本。
通常,ADC102.1至102.i响应于采样时钟的多个相位φ1至φi,将模拟输入150从模拟信号域转换到数字信号域,从而提供数字输出段152.1至152.i。具体地,ADC102.1至102.i使用采样时钟的多个相位φ1至φi,在各最佳采样点对模拟输入150进行采样。例如,当它们对应的采样时钟的多个相位φ1至φi被表征为处于逻辑状态时,ADC102.1至102.i对模拟输入150进行采样。通常,ADC102.1至102.i共同采样在时间上错开的模拟输入150,其每个在低于模拟输入150奈奎斯特频率的速率下,但总体在等于或超过奈奎斯特频率的速率下。ADC102.1至102.i将模拟输入150的该采样表示从模拟信号域转换到数字信号域,从而提供数字输出段152.1至152.i。
采样时钟的最佳相位
图2A示出了可以用在传统的多通道ADC中的采样时钟的传统多个最佳相位。理想地,如图2A示出,采样时钟的多个相位φ1至φi被表征为具有类似的频率,但是彼此相位偏移。例如,采样时钟的多个相位φ1至φi中每个的频率由下式给出:
f NYQ i - - - ( 1 )
其中,fNYQ表示模拟输入150的奈奎斯特频率,而i表示传统多通道ADC的通道数量,即ADC102.1至102.i的数量。采样时钟的多个相位φ1至φi中的相邻相位之间的相位偏移被表征为:
2 π i , - - - ( 2 )
其中,i表示传统多通道ADC的通道数量。
图2B示出了使用采样时钟的传统多个最佳相位,通过传统多通道ADC进行的模拟输入采样。诸如传统多通道ADC100的传统多通道ADC的诸如ADC102.1至102.i的多个ADC使用采样时钟的多个相位φ1至φi共同采样并转换诸如模拟输入150的模拟输入,所述模拟输入然后被组合或交错从而产生数字输出样本,如数字输出样本154。
如图2B所示,多个ADC中的第一ADC使用采样时钟的相位φ1,在其最佳采样点X对模拟输入150进行采样,从而提供最佳采样的模拟输入250.1。多个ADC中的第二ADC使用采样时钟的相位φ2,在其最佳采样点X对模拟输入150进行采样,从而提供最佳采样的模拟输入250.2。多个ADC中的第i个ADC使用采样时钟的相位φi,在其最佳采样点X对模拟输入150进行采样,从而提供最佳采样的模拟输入250.i。多个ADC然后将它们的最佳采样点X从模拟信号域转换到数字信号域,从而提供数字输出段,例如,数字输出段152.1至152.i,它们然后被组合或交错来产生最准确表示模拟输入150的数字输入样本154。
采样时钟的非最佳相位
然而,传统多通道ADC100内的损伤可导致传统多通道ADC100的各种信号内的损伤,例如,振幅偏移、直流(DC)偏移和/或相位偏移,其可导致数字输出样本154不再准确地表示模拟输入150。损伤可源自采样时钟的多个相位φ1至φi之间的未知偏移、传统多通道ADC100的多通道中的各种通道内的线性不完整性、各种通道之间的DC偏移、各种通道之间的振幅偏移和/或在不背离本发明精神和保护范围的情况下对于相关领域技术人员是显而易见的任何其它合适的损伤。
图3A示出了可用于传统多通道ADC的采样时钟的传统多个非最佳相位。如图2A中讨论,最佳地,采样时钟的多个相位φ1至φi被表征为彼此偏移类似的量。然而,实际上,传统多通道ADC100内的损伤可导致采样时钟的多个相位φ1至φi被表征为在相位上彼此偏移不同的量。采样时钟的多个相位φ1至φi中的相邻相位之间的相位偏移被表征为:
2 π i + δ i , - - - ( 3 )
其中,i表示传统多通道ADC的通道数量,而δi表示存在于采样时钟相位φi中的未知偏移。通常,采样时钟的多个相位φ1至φi中的每个被表征为具有对应的未知的偏移δ1至δi。未知的偏移δ1至δi可导致它们对应的采样时钟的多个相位φ1至φi偏离于它们对应的采样时钟的最佳相位φ1至φi。例如,未知的偏移δ1至δi可导致它们对应的采样时钟的多个相位φ1至φi慢于或快于它们对应的采样时钟的最佳相位φ1至φi。结果,ADC102.1至102.i使用这些更快和/或更慢的采样时钟多个相位φ1至φi,来在非最佳采样点对模拟输入段152.1至152.i进行采样。
图3B示出了使用采样时钟的传统的多个非最佳相位,通过传统多通道ADC进行的模拟输入采样。诸如传统多通道ADC100的传统多通道ADC的诸如ADC102.1至102.i的多个ADC,使用采样时钟的多个相位φ1至φi共同采样并转换诸如模拟输入150的模拟输入,所述模拟输入然后被组合或交错从而产生数字输出样本,如数字输出样本154。
如图3B示出,传统多通道ADC内的各种损伤可导致在使用采样时钟的相位φ1时,多个ADC中的第一ADC在其非最佳采样点O对模拟输入150进行采样,从而提供非最佳采样模拟输入350.1,以及多个ADC的中的第i个ADC使用采样时钟的相位φi,在其非最佳采样点O对模拟输入150进行,从而提供非最佳采样模拟输入350.i。非最佳采样模拟输入350.1至350.i的非最佳采样点O超前或滞后最佳采样模拟输入250.1至250.i的其各自最佳采样点X未知的偏移δ1至δi。例如,非最佳采样模拟输入350.1的非最佳采样点O比最佳采样模拟输入250.1的其各最佳采样点X滞后(即,在时间上更晚的情况下发生)未知的偏移δ1。作为另一个例子,最佳采样模拟输入250.i的非最佳采样点O比最佳采样模拟输入250.i的其各自最佳采样点X超前(即,在时间上更早的情况下发生)未知偏移δi。非最佳采样点O和最佳采样点X的超前和/或滞后可导致非最佳采样点O在被组合或交错时,不再准确地表示模拟输入150。
此外,传统多通道ADC内的其它损伤可导致非最佳采样点O在被组合或交错时,不再准确表示模拟输入150。多通道ADC内的这些其它损伤可导致传统多通道ADC内各种信号内的振幅偏移和/或DC偏移。例如,如图3B所示,第一至第i ADC内的损伤可导致模拟输入150的振幅偏移未知的增益△G1至△Gi。此外,多通道ADC内的这些损伤可导致不期望的DC偏移存在于模拟输入150内。未知的增益△G1至△Gi和/或不期望的DC偏移可导致非最佳采样点O在被组合或交错时,不再准确表示模拟输入150。
多通道模拟数字转换器(ADC)
本公开的各种多通道ADC充分地补偿源自各种损伤的存在于各种信号内的损伤,例如,相位偏移、振幅偏移和/或DC偏移,从而使得它们各自的数字输出样本准确地表示它们各自的模拟输入。通常,本公开的各种多通道ADC确定这些各种信号和各种已知校准信号之间的各种统计关系(例如,各种相关性),从而很好地量化可存在于各种信号内的相位偏移、振幅偏移和/或DC偏移。各种多通道ADC调整各种信号从而基于这些统计关系充分补偿这些偏移,从而使得它们各自的数字输出样本准确地表示它们各自的模拟输入。
多通道ADC内的损伤的模拟补偿
图4示出了根据本公开示例性实施方式的多通道ADC的框图。多通道ADC400在正常操作模式下将模拟输入150从模拟信号域转换到数字信号域。在正常操作模式下,多通道ADC400利用采样时钟的多个相位,在不同的时间情况下对模拟输入150进行采样,将这些样本从模拟信号域转换到数字信号域,并重新组合这些数字样本从而产生数字输出样本154。
可选地,在校准操作模式中,多通道ADC400确定这些数字信号和各种已知校准信号之间的各种统计关系,例如,各种相关性,从而很好地量化可存在于各种数字样本内的损伤。多通道ADC400基于这些各种统计关系确定相位偏移、振幅偏移和/或DC偏移信号。多通道ADC400使用这些各种相位偏移、振幅偏移和/或DC偏移信号来补偿在模拟域中存在于多通道ADC400的各种信号内的振幅偏移、DC偏移和/或相位偏移。多通道ADC400包括ADC102.1至102.i、开关模块104、第二开关模块402、损伤检测模块404、相位调整模块406.1至406.i以及增益/偏移调整模块408.1至408.i。
第二开关模块402在正常操作模式下的模拟输入150和校准操作模式下的校准信号450之间进行选择,从而提供模拟输入452。校准信号450表示参考信号,如正弦信号,其可用于检测源自多通道ADC400内的各种损伤的存在于多通道ADC400的各种信号内的各种振幅偏移、DC偏移和/或相位偏移。通常,校准信号450被表征为具有能够与各种信号进行比较的已知的振幅、已知的DC偏移和/或已知的相位以量化存在于这些各种信号内的振幅偏移、DC偏移和/或相位偏移。在一些情况下,校准信号450可以被表征为具有单一频率或单一频率范围,从而量化存在于单一频率或单一频率范围内的振幅偏移、DC偏移和/或相位偏移。在其它情况下,校准信号450可被表征为具有多个频率或多个频率范围,从而量化存在于多个频率或多个频率范围内的振幅偏移、DC偏移和/或相位偏移。
ADC102.1至102.i响应于采样时钟的多个时序排列的相位,将模拟输入452从模拟信号域转换到数字信号域,从而提供数字输出段454.1至454.i。具体地,ADC102.1至102.i使用采样时钟的多个时序排列的相位(time-aligned phase),在各最佳采样点对模拟输入452进行采样。ADC102.1至102.i将模拟输入452的该采样表示从模拟信号域转换到数字信号域,从而提供数字输出段454.1至454.i。
损伤检测模块404量化源自多通道ADC400内的各种损伤的存在于多通道ADC400的各种信号内的振幅偏移、DC偏移和/或相位偏移。通常,损伤检测模块404确定校准信号450和多通道ADC400内的各种信号之间的统计关系,例如,相关性。例如,损伤检测模块404确定校准信号450和数字输出段454.1至454.i之间的相关性,从而量化存在于数字输出段454.1至454.i内的如图3B中所述的未知的偏移δ1至δi、未知增益△G1至△Gi和/或未知的DC偏移。此外,在该例子中,损伤检测模块404可将数字输出段454.1至454.i中的一个指定为参考通道,并将其它数字输出段454.1至454.i的相关性和参考通道的相关性进行比较,从而量化存在于数字输出段454.1至454.i内的如图3B中描述的未知偏移δ1至δi、未知增益△G1至△Gi和/或未知DC偏移。损伤检测模块404向多通道ADC400内的各模块提供损伤校正信号456.1至456.i,从而补偿存在于这些各种信号内的振幅偏移、DC偏移和/或相位偏移。
示例性相位偏移估计
具有模拟失真的在载波频率fc处的单一的音调信号,例如校准信号450可写为:
r(t)=(1+β)Acos(2πfc(t+τ))+d, (4)
其中,τ表示相位或时间偏移,β表示振幅偏移,而d表示DC偏移。当r(t)与具有随机初始相位的单一音调信号相关时,所得信号的平均值与时间偏移τ成比例,如下所示:
E { s ( t ) } = E { r ( t ) * sin ( 2 π f c t + θ ) } = - 1 2 a sin ( 2 π f c τ - θ ) - - - ( 5 )
E { c ( t ) } = E { r ( t ) * cos ( 2 π f c t + θ ) } = 1 2 a cos ( 2 π f c t - θ ) - - - ( 6 )
其直接进一步计算:
sin ( 2 π f c τ - θ ) = - E { s ( t ) } E 2 { c ( t ) } + E 2 { s ( t ) } - - - ( 7 )
cos ( 2 π f c τ - θ ) = E { c ( t ) } E 2 { c ( t ) } + E 2 { s ( t ) } - - - ( 8 )
实际上,单一音调信号在校准操作模式下被施加至多通道ADC400。多通道ADC400的各种通道的各种输出,即,数字输出段454.1至454.i通过损伤检测模块404连续地测量。结果,单一音调信号的随机初始相位对于各通道通常是相同的,并可通过识别通道中的一个作为参考通道并相对参考通道参考存在于其它通道上的随机初始相位而消除。此外,单一音调可扫掠一组频率{fc(k)}从而通过测量导出至少最小二乘时间偏移:
sin(2πfc(k)τ(j)-θ(k)),cos(2πfc(k)τ(j)-θ(k)) (9)
通过将rj(fc(k),t)定义为具有频率{fc(k)}的音调的多通道ADC400的各种通道中的第j通道的输出,将ES(fc(k),τ(j))和EC(fc(k),τ(j))定义为对应于第j通道的损伤检测模块404的输出,以将及θ(k)定义为输入序列,即,例如模拟输入452,和单一音调信号之间的随机初始相位偏移,则:
s(fc(k),j,t)=rj(fc(k),t)*sin(2πfc(k)t+θk) (10)
c(fc(k),j,t)=rj(fc(k),t)*cos(2πfc(k)t+θk) (11)
E S ( f c ( k ) , τ ( j ) ) = E { s ( f c ( k ) , j , t } = - 1 2 a j sin ( 2 π f c ( k ) t + θ k ) - - - ( 12 )
E C ( f c ( k ) , τ ( j ) ) = E { c ( f c ( k ) , j , t } = 1 2 a j cos ( 2 π f c ( k ) t + θ k ) - - - ( 13 )
Q ( f c ( k ) , τ ( j ) ) = - E S ( f c ( k ) , τ ( j ) ) E S 2 ( f c ( k ) , τ ( j ) ) + E C 2 ( f c ( k ) , τ ( j ) ) - - - ( 14 )
I ( f c ( k ) , τ ( j ) ) = E C ( f c ( k ) , τ ( j ) ) E S 2 ( f c ( k ) , τ ( j ) ) + E C 2 ( f c ( k ) , τ ( j ) ) - - - ( 16 )
可通过评估sin-1(Q(fc(k),τ(j)))而获得。然而,该操作通过在周围卷积(wrap)而将量限制为 - π 2 π 2 , 且其可导致在不同通道观察中的相位不连续性。因此,相位应该在所有通道中展开,从而使得线性关系是适当的。例如,第二象限π-θ中的角度将卷积成θ,而第三象限π+θ中的角度将卷积成-θ。实部I(fc(k),τ(j))和虚部Q(fc(k),τ(j))两个被改变从而展开相位。
通过定义相位展开程序可描述为:
在相位展开之后,共同的相位θ(k)可通过减去参考通道,并通过如下给出的最小二乘估计估计时序偏移τ而去除:
τ ( j ) = N fc Σ k 2 π f c ( k ) φ ( k , j ) - 2 π f c ( k ) Σ k φ ( k , j ) N fc Σ k ( 2 π f c ( k ) ) 2 - ( Σ k 2 π f c ( k ) ) 2 - - - ( 19 )
其中,Nfc表示音调测量的数量。在实际设计中,可以通过如下定义的线性滤波来实施平均处理:
H ( z ) = ( ξ - α ) Z - 1 1 - ( 1 - α ) Z - 1 - - - ( 20 )
在一些情况下,该过滤器的频率响应不是近似DC处的单位增益。因此,过滤器输出可以通过比例缩放从而归一化(normalize)到单位增益。此外,当ξ=2α时,该过滤器近似为标准漏波平均滤波器(standard leaky average filter)。
示例性增益偏移估计
增益偏移估计可通过测量通道之一的平均能量并将其与参考通道进行比较而获得,如下所示:
G(fc(k),j)=E{s2(fc(k),j,t)+c2(fc(k),j,t)} (21)
可选地,增益偏移估计可通过测量音调相关器506.1至506.i中的一个相关器输出的振幅,并将其与参考通道比较而估计,其中:
G ( f c ( k ) , j ) = E S 2 ( f c ( k ) , τ ( j ) ) + E C 2 ( f c ( k ) , τ ( j ) ) = 1 4 a j 2 - - - ( 23 )
示例性DC偏移估计
各种通道的DC偏移可使用数字序列550.1至550.i测量。假设DC偏移对于各种通道的每个是恒定的,则DC偏移可在多个音调测量中平均,如下所示:
d ^ j = 1 N fc Σ k E { r j ( f c ( k ) , t ) } - - - ( 24 )
此外,损伤检测模块404可提供校准信号450,其用于量化存在于多通道ADC400各种信号内的振幅偏移、相位偏移和/或DC偏移。可选地,本领域的技术人员将认识到,在不背离本公开精神和保护范围的情况下,校准信号450可通过其它电气、机械和/或电气机械装置提供给第二开关模块402和损伤检测模块404。
相位调整模块406.1至406.i响应于损伤校正信号456.1至456.i,调整采样时钟的多个相位φ1至φi,从而提供采样时钟的多个时序排列的相位。通常,相位调整模块406.1至406.i调整采样时钟的多个相位φ1至φi,从而充分地补偿可存在于采样时钟的多个相位φ1至φi内的未知偏移δ1至δi。相位调整模块406.1至406.i可提前和/或后移采样时钟的多个相位φ1至φi,从而充分地补偿未知偏移δ1至δi
增益/偏移调整模块408.1至408.i响应于损伤校正信号456.1至456.i,调整采样时钟的多个相位φ1至φi,从而提供补偿的数字输出段458.1至458.i。通常,增益/偏移调整模块408.1至408.i调整数字输出段454.1至454.i,从而充分地补偿可能存在于数字输出段454.1至454.i内的未知增益△G1至△Gi和/或未知偏移。增益/偏移调整模块408.1至408.i可调整数字输出段454.1至454.i的振幅和/或偏移的增加和/或降低,从而充分地补偿未知增益△G1至△Gi和/或未知偏移。
开关模块104组合或交错补偿数字输出段458.1至458.i,从而产生数字输出段154。
示例性损伤检测模块
图5示出了可用于根据本公开的示例性实施方式的多通道ADC中的示例性损伤检测模块的框图。损伤检测模块500确定已知的校准信号(例如,校准信号450)和多通道ADC(例如,多通道ADC400)内的各种信号之间的相关性,从而量化存在于这些各种信号内的未知偏移δ1至δi、未知增益△G1至△Gi(如图3B中所示)和/或DC未知偏移。损伤检测模块500向多通道ADC内的各种模块提供相位、振幅和/或偏移信号,从而补偿存在于这些各种信号内的振幅偏移、相位偏移和/或DC偏移。损伤检测模块500包括参考模块502、正交直接数字频率合成器(quadrature direct digital frequency synthesizer,QDDFS)504、音调相关器506.1至506.i,和补偿模块508。损伤检测模块500可表示损伤检测模块404的示例性实施方式。
参考模块502产生具有已知振幅、相位和/或DC偏移的校准信号552。通常,参考模块502包括电气、机械和/或电气机械振荡器。例如,该振荡器可包括谐波或线性振荡器,从而产生正弦输出;和/或张弛振荡器,从而产生非正弦输出如正方形、锯齿形或三角形输出。该振荡器可提供校准信号552和/或可使用锁相环路(PLL)参考,从而可提供校准信号552。在一些实施方式中,校准信号552可由多通道ADC400用作校准操作模式下的校准信号450。
QDDFS504基于校准信号552提供包括同相参考序列554.1和正交相位参考序列554.2的数字参考序列554。正交相位参考序列554.2与同相参考序列554.1近似90度的相位差。QDDFS504频率转换和/或数字化校准信号552,从而提供同相参考序列554.1和正交相位参考序列554.2。通常,QDDFS504通过多通道ADC的通道数量使校准信号552的频率倍增。
音调相关器506.1至506.i确定数字参考序列554和数字序列550.1至550.i(例如,数字输出段454.1至454.i)之间的相关性。具体地,音调相关器506.1至506.i可确定同相参考序列554.1和数字序列550.1至550.i之间的第一多个相位偏移φi1至φii。此外,音调相关器506.1至506.i可确定正交相位参考序列554.2和数字序列550.1至550.i之间的第二多个相位偏移φq1至φqi。此外,音调相关器506.1至506.i可确定数字序列550.1至550.i的多个振幅。此外,音调相关器506.1至506.i可确定数字序列550.1至550.i的多个DC偏移△1至△i。音调相关器506.1至506.i提供第一多个相位偏移φi1至φii、第二多个相位偏移φq1至φqi、多个振幅和/或多个DC偏移△1至△i,作为振幅、相位和/或DC偏移相关556.1至556.i。
补偿模块508响应于振幅、相位和/或DC偏移相关556.1至556.i,提供相位、振幅和/或DC偏移信号558.1至558.i,例如,其可表示损伤校正信号456.1至456.i的示例性实施方式。例如,补偿模块508将对应于振幅、相位和/或DC偏移相关556.1至556.i中的一个的通道中的一个指定为参考通道。补偿模块508将对应于其它通道的其它振幅、相位和/或DC偏移相关556.1至556.i与该参考通道进行比较,从而确定这些其它通道和参考通道之间的振幅、相位和/或DC偏移。例如,补偿模块508可通过评估确定这些其它通道中的一个和参考通道之间的未知相位偏移:
tan - 1 ( φ q φ i ) , - - - ( 25 )
其中,φi表示这些其它通道中的一个的同相分量,而φq表示这些其它通道中的一个的正交相位偏移,并将其与参考通道的相位进行比较。作为另一个实例,补偿模块508可通过将这些其它通道中的一个的平均能量与参考通道的平均能量进行,从而确定这些其它通道中的一个和参考通道之间的未知振幅偏移。补偿模块508提供相位、振幅和/或DC偏移信号558.1至558.i,从而补偿相对于参考通道的这些其它通道内的振幅偏移、相位偏移和/或DC偏移。
补偿模块508可将对应于参考通道的振幅、相位和/或DC偏移相关556.1至556.i与对应于其它通道的振幅、相位和/或DC偏移相关556.1至556.i进行比较,从而提供表示多通道ADC的这些其它通道内的振幅偏移、相位偏移和/或DC偏移估计的多个损伤误差。补偿模块508可产生最小化这些损伤误差的相位、振幅和/或DC偏移信号558.1至558.i。补偿模块508使用最小均方(LMS)、递归最小二乘(RLS)、最小均方误差(MMSE)算法或产生最小化误差(由一些度量量化,例如,最小均方误差)的结果的任何合适算法,来产生相位,振幅,和/或DC偏移信号558.1至558.i在不背离本发明精神和保护范围的情况下,这对于相关领域的技术人员是显而易见的。
示例性音调相关器
图6示出了根据本公开示例性实施方式的可用于损伤检测模块的示例性音调相关器的框图。音调相关器600确定已知的校准信号(例如,校准信号450或校准信号552)和多通道ADC(例如,多通道ADC400)内的各种信号之间的相关性,从而量化存在于这些各种信号内的未知偏移δ1至δi、未知增益△G1至△Gi(如图3B中所示)和/或DC未知偏移。音调相关器600确定数字序列650(例如,数字输出段454.1至454.i中的一个和/或数字序列550.1至550.i中的一个)的平均振幅652。此外,音调相关器600确定参考序列(例如,同相参考序列554.1)的同相分量658和数字序列650之间的同相偏移654。此外,音调相关器600确定参考序列的正交相位分量660和数字序列650之间的正交相位偏移656。音调相关器600包括振幅检测模块602、第一相位检测模块604和第二相位检测模块606。音调相关器600可表示音调相关器506.1至506.i中之一的示例性实施方式。
振幅检测模块602确定数字序列650的平均能量,从而提供平均振幅652。振幅检测模块602包括数学期望模块(mathematical expectation module)608和累加器610。数学期望模块608确定数字序列650的加权平均,所述数字序列650然后通过累加器610累加,从而提供平均振幅652。
第一相位检测模块604确定同相分量658和数字序列650之间的同相偏移654。第一相位检测模块604包括乘法模块612和累加器614。乘法模块612将数字序列650和同相分量658相乘,所述数字序列650然后通过累加器614累加,从而提供同相偏移654。
第二相位检测模块606确定正交相位分量660和数字序列650之间的正交相位偏移656。第二相位检测模块606包括乘法模块616和累加器618。乘法模块616将数字序列650和正交相位分量660相乘,所述数字序列650然后通过累加器618累加,从而提供正交相位偏移656。
多通道ADC内损伤的数字补偿
图7示出了根据本公开示例性实施方式的第二多通道模拟数字转换器(ADC)的框图。多通道ADC700在正常操作模式下将模拟输入150从模拟信号域转换到数字域。在正常操作模式下,多通道ADC700利用采样时钟的多个相位,在不同时间情况下采样模拟输入150,将这些样本从模拟信号域转换到数字信号域,并重新组合这些数字样本,从而产生数字输出样本154。
可选地,在校准操作模式下,多通道ADC700确定这些数字样本和各种已知校准信号之间的各种统计关系(例如,各种相关性),从而很好地量化存在于数字样本内的损伤。多通道ADC700基于这些各种统计关系,确定各种相位偏移、振幅偏移和/或DC偏移信号。多通道ADC700使用这些各种相位偏移、振幅偏移和/或DC偏移信号,从而补偿在数字域中存在于多通道ADC700的各种信号内的振幅偏移、DC偏移和/或相位偏移。多通道ADC700包括ADC102.1至102.i、开关模块104、第二开关模块402、损伤检测模块404、系数发生器模块702、组合模块704.1至704.i,抽头延迟线模块706.1至706.i和偏移检测模块708。
第二开关模块402在正常操作模式下的模拟输入150和校准操作模式下的校准信号450之间进行选择,从而提供模拟输入452。
ADC102.1至102.i响应于采样时钟的多个相位φ1至φi,将模拟输入452从模拟信号域转换到数字信号域,从而提供数字输出段454.1至454.i。具体地,ADC102.1至102.i使用采样时钟的多个相位φ1至φi,在各种最佳采样点对模拟输入452进行采样。ADC102.1至102.i将模拟输入452的该采样表示从模拟信号域转换到数字信号域,从而提供数字输出段454.1至454.i。
损伤检测模块404量化源自多通道ADC700内的各种损伤的存在于多通道ADC700各种信号内的振幅偏移、DC偏移和/或相位偏移,从而提供损伤校正信号456.1至456.i。
偏移检测模块708响应于损伤校正信号456.1至456.i,提供DC偏移信号754.1至754.i。偏移检测模块708提供最小化数字输出段454.1至454.i之间的DC偏移的DC偏移信号754.1至754.i。可选地,偏移检测模块708提供DC偏移信号754.1至754.i,从而使得任何DC偏移基本上相当于在数字输出段454.1至454.i之间。
组合模块704.1至704.i将数字输出段454.1至454.i和DC偏移信号754.1至754.i进行组合,从而提供偏移校正的输出段756.1至756.i。
系数发生器模块702响应于损伤校正信号456.1至456.i,向抽头延迟线模块706.1至706.i提供校正系数组750.1至750.i。系数发生器模块702可产生校正系数组750.1至750.i,其最小化校准信号450和偏移校正的输出段756.1至756.i之间的振幅偏移和/或相位偏移。系数发生器模块702可以使用最小均方(LMS)、递归最小二乘(RLS)、最小均方误差(MMSE)算法或产生最小化误差(通过一个度量量化,诸如最小均方误差)结果的任何合适自适应算法,产生校正系数组750.1至750.i,在不背离本发明精神和保护范围的情况下,这对于相关领域的技术人员是显而易见的。
抽头延迟线模块706.1至706.i补偿偏移校正的输出段756.1至756.i内的振幅偏移和/或相位偏移,从而提供补偿的数字输出段752.1至752.i。抽头延迟线模块706.1至706.i根据校正系数组750.1至750.i加权其相应抽头中的每个,从而补偿偏移校正的输出段756.1至756.i内的振幅偏移和/或相位偏移。在示例性实施方式中,抽头延迟线模块706.1至706.i可被实施为一个或多个自适应均衡器的一部分。一个或多个自适应均衡器根据校正系数组750.1至750.i自适应地调整其脉冲响应,从而补偿偏移校正输出段756.1至756.i内的振幅偏移和/或相位偏移。这些自适应均衡器可使用任何合适的自适应过滤器,例如但不限于一个或多个判决反馈均衡器(DFE)、一个或多个前馈均衡器(FFE)和/或其中的任何组合来实施。
开关模块104组合或交错补偿数字输出段752.1至752.i,从而产生数字输出样本154。
结论
应该理解,具体实施方式部分而不是摘要部分旨在用于解释权利要求。摘要部分可阐述本公开一个或多个但不是所有的示例性实施方式,并因此不旨在以任何方式限制本公开和权利要求。
借助示出了具体功能和关系执行的功能构架模块,上述已经描述了本公开。这些功能构架模块的边界可在这里任意定义,以便于说明。只要具体功能及其关系被适当地执行,可定义可选的边界。
对于相关领域的技术人员显而易见的,在不背离本公开精神和保护范围的情况下,可以做出各种形式和细节上的修改。因此本公开不应该受上述任何示例性实施方式的限制,而应当仅根据下面的权利要求及其等同替换来限制。

Claims (10)

1.一种多通道模拟数字转换器ADC,被配置为将模拟输入从模拟信号域转换至数字信号域以提供数字输出样本,所述模拟数字转换器包括:
多个ADC,被配置为在第一操作模式中将模拟输入从所述模拟信号域转换至所述数字信号域,以提供第一多个数字输出段,所述多个ADC中的每个被配置为使用采样时钟的多个相位中的对应相位对所述模拟输入进行采样,所述多个相位彼此偏移,以及被配置为在第二操作模式中将校准信号从所述模拟信号域转换至所述数字信号域,以提供第二多个数字输出段,所述多个ADC中的每个被配置为使用采样时钟的多个相位中的对应相位对所述校准信号进行采样;
开关模块,被配置为交错所述多个数字输出段,以提供所述数字输出样本;以及
损伤检测模块,被配置为产生具有已知的振幅、已知的直流偏移和/或已知的相位的校准信号,以及确定所述第二多个数字输出段和所述校准信号之间的统计关系,以量化所述多个ADC内所述第一多个数字输出段的损伤。
2.根据权利要求1所述的多通道模拟数字转换器,其中,所述统计关系为所述多个数字输出段和所述校准信号之间的相关性。
3.根据权利要求1所述的多通道模拟数字转换器,其中,所述损伤包括选自由以下构成的组中的至少一个:
所述多个相位的所述相位中的至少一个和所述校准信号之间相位偏移;
所述数字输出段中的至少第一数字输出段和所述校准信号之间的振幅偏移;以及
所述数字输出段中的至少第二数字输出段和所述校准信号之间的直流偏移。
4.根据权利要求1所述的多通道模拟数字转换器,其中,所述校准信号为具有己知频率的正弦信号。
5.根据权利要求1所述的多通道模拟数字转换器,其中,所述损伤检测模块进一步被配置为基于所述统计关系提供多个损伤校正信号,并进一步包括:
相位调整模块,被配置为基于所述多个损伤校正信号的对应的第一损伤校正信号,调整所述多个相位中的至少一个的相位;以及
增益/偏移调整模块,被配置为基于所述多个损伤校正信号的对应的第二损伤校正信号,调整所述多个数字输出段中的至少一个的振幅和直流偏移。
6.根据权利要求1所述的多通道模拟数字转换器,其中,所述损伤检测模块进一步被配置为基于所述统计关系提供多个损伤校正信号,并进一步包括:
系数发生器模块,被配置为基于所述多个损伤校正信号,提供多组校正系数;以及
多个抽头延迟线模块,被耦接至所述多个ADC,被配置为通过使用所述多组校正系数加权它们各自的抽头,来补偿所述多个数字输出段内的所述损伤,以提供多个补偿的数字输出段,
其中,所述开关模块进一步被配置为交错所述多个补偿的数字输出段,以提供所述数字输出样本。
7.根据权利要求6所述的多通道模拟数字转换器,其中,所述系数发生器模块进一步被配置为使用自适应算法更新所述多组校正系数,所述自适应算法产生最小化所述多个数字输出段和所述校准信号之间误差的结果。
8.根据权利要求1所述的多通道模拟数字转换器,其中,所述损伤检测模块进一步被配置为将所述多个数字输出段中的一个指定为参考通道,并被配置为将其它数字输出段的所述统计关系与所述参考通道的所述统计关系进行比较,以量化相对于所述参考通道的所述其它数字输出段的所述损伤。
9.一种多通道模拟数字转换器ADC,被配置为将模拟输入从模拟信号域转换至数字信号域,以提供数字输出样本,所述模拟数字转换器包括:
多个ADC,被配置为在第一操作模式中将所述模拟输入从所述模拟信号域转换至所述数字信号域,以提供第一多个数字输出段,所述多个ADC中的每个被配置为使用采样时钟的多个相位中的对应的相位对所述模拟输入进行采样,所述多个相位彼此偏移,以及被配置为在第二操作模式中将校准信号从所述模拟信号域转换至所述数字信号域,以提供第二多个数字输出段,所述多个ADC中的每个被配置为使用采样时钟的多个相位中的对应相位对所述校准信号进行采样;
损伤检测模块,被配置为产生具有已知的振幅、已知的直流偏移和/或已知的相位的校准信号,以及确定所述第二多个数字输出段和所述校准信号之间的统计关系,以量化所述多个ADC内所述第一多个数字输出段的损伤;
系数发生器模块,被配置为基于所述统计关系来提供多组校正系数;以及
多个抽头延迟线模块,耦接至所述多个ADC,被配置为通过使用所述多组校正系数加权它们各自的抽头,以补偿所述多个数字输出段内的损伤,从而提供多个补偿的数字输出段,
开关模块,被配置为交错所述多个补偿的数字输出段,以提供所述数字输出样本。
10.一种多通道模拟数字转换器ADC,被配置为将模拟输入从模拟信号域转换至数字信号域,以提供数字输出样本,所述模拟数字转换器包括:
多个ADC,被配置为在第一操作模式中将所述模拟输入从所述模拟信号域转换至所述数字信号域,以提供第一多个数字输出段,所述多个ADC中的每个被配置为使用采样时钟的多个相位中的对应相位以对所述模拟输入进行采样,所述多个相位彼此偏移,以及被配置为在第二操作模式中将校准信号从所述模拟信号域转换至所述数字信号域,以提供第二多个数字输出段,所述多个ADC中的每个被配置为使用采样时钟的多个相位中的对应相位对所述校准信号进行采样;
损伤检测模块,被配置为产生具有已知的振幅、已知的直流偏移和/或已知的相位的校准信号,以及确定所述第二多个数字输出段和所述校准信号之间的统计关系,以量化所述多个数字输出段内所述第一多个数字输出段的损伤;
多个相位调整模块,被配置为基于所述统计关系调整所述多个相位中的相位,从而补偿所述多个数字输出段内的所述损伤;
多个增益/偏移调整模块,被耦接至所述多个ADC,被配置为基于所述统计关系,调整所述多个数字输出段的振幅和直流偏移,以提供多个补偿的数字输出段;以及
开关模块,被配置为交错所述多个补偿数字输出段,以提供所述数字输出样本。
CN201310263879.4A 2012-06-27 2013-06-27 多通道模拟数字转换器(adc)中通道不平衡的补偿 Active CN103516361B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261664858P 2012-06-27 2012-06-27
US61/664,858 2012-06-27
US13/553,017 US9030341B2 (en) 2012-06-27 2012-07-19 Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)
US13/553,017 2012-07-19

Publications (2)

Publication Number Publication Date
CN103516361A CN103516361A (zh) 2014-01-15
CN103516361B true CN103516361B (zh) 2016-12-28

Family

ID=48625698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310263879.4A Active CN103516361B (zh) 2012-06-27 2013-06-27 多通道模拟数字转换器(adc)中通道不平衡的补偿

Country Status (5)

Country Link
US (1) US9030341B2 (zh)
EP (1) EP2680443A3 (zh)
KR (1) KR20140001128A (zh)
CN (1) CN103516361B (zh)
TW (1) TWI531169B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564462B2 (en) 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters
CN104038226B (zh) * 2014-06-25 2018-06-05 华为技术有限公司 多通道时间交织模数转换器
JP6481307B2 (ja) * 2014-09-24 2019-03-13 株式会社ソシオネクスト アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
US9634624B2 (en) * 2014-12-24 2017-04-25 Stmicroelectronics S.R.L. Method of operating digital-to-analog processing chains, corresponding device, apparatus and computer program product
US9509325B1 (en) * 2015-05-07 2016-11-29 Texas Instruments Incorporated Diagnostic monitoring for analog-to-digital converters
WO2016209231A1 (en) * 2015-06-25 2016-12-29 Applied Micro Circuits Corporation Calibration of high-speed interleaved arrays
TWI572145B (zh) 2016-03-02 2017-02-21 國立臺灣大學 類比數位轉換系統及轉換方法
US10749756B2 (en) 2016-06-24 2020-08-18 Advanced Micro Devices, Inc. Channel training using a replica lane
US9935689B2 (en) * 2016-08-01 2018-04-03 Nxp B.V. Method and system to measure the phase offset based on the frequency response in a NFC system
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US10177778B2 (en) * 2016-12-12 2019-01-08 Rambus Inc. Phase adjustment for interleaved analog to digital converters
CN110243996A (zh) * 2018-03-07 2019-09-17 台达电子工业股份有限公司 多通道检测系统
CN113016140A (zh) * 2018-11-16 2021-06-22 华为技术有限公司 一种误差校正方法及时间交织模数转换器
US10855308B2 (en) * 2018-11-19 2020-12-01 Invensense, Inc. Adaptive analog to digital converter (ADC) multipath digital microphones
US10659072B1 (en) * 2018-12-14 2020-05-19 Intel Corporation Time-interleaved analog-to-digital converter with calibration
TWI693799B (zh) * 2019-01-23 2020-05-11 創意電子股份有限公司 類比數位轉換器裝置與時脈偏斜校正方法
US10742226B1 (en) * 2019-06-17 2020-08-11 The 58Th Research Institute Of China Electronics Technology Group Corporation Multi-channel high-precision ADC circuit with self-calibration of mismatch error
EP3754360A1 (en) * 2019-06-21 2020-12-23 NXP USA, Inc. Built in self test transmitter phase calibration
US10598729B1 (en) 2019-08-08 2020-03-24 Xilinx, Inc. Device monitoring using satellite ADCs having local voltage reference
CN112448719B (zh) * 2019-08-30 2024-03-12 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
CN111466911A (zh) * 2020-04-13 2020-07-31 徐州工业职业技术学院 一种电子电信号处理系统及方法
US11271581B1 (en) * 2020-05-18 2022-03-08 Xilinx, Inc. Time-multiplexed distribution of analog signals
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
CN112532243A (zh) * 2020-12-24 2021-03-19 广州润芯信息技术有限公司 一种多通道直流失调校准装置及校准方法
CN116707528A (zh) * 2021-03-10 2023-09-05 中国电子科技集团公司第三十四研究所 一种基于可编程功能的射频信号幅值的自动化检测方法
CN113093227B (zh) * 2021-04-01 2023-07-21 中国空空导弹研究院 一种卫星导航接收机抗干扰的处理方法
TWI778590B (zh) * 2021-04-21 2022-09-21 創意電子股份有限公司 類比數位轉換器裝置與校正電路控制方法
CN113438066B (zh) * 2021-08-26 2021-11-30 深圳市鼎阳科技股份有限公司 多通道设备和用于多通道设备的信号处理方法
CN113741620A (zh) * 2021-09-14 2021-12-03 北京坤驰科技有限公司 一种多通道信号发生器波形同步方法及系统
CN115567125B (zh) * 2022-09-28 2023-12-08 中国电子科技集团公司第十四研究所 宽带信道化接收的多通道校准与信号相参恢复方法与装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110128171A1 (en) * 2009-02-19 2011-06-02 Takashi Oshima Analog/digital converter and semiconductor integrated circuit device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081215A (en) * 1998-07-06 2000-06-27 Motorola, Inc. High speed interlaced analog interface
US6339390B1 (en) * 2000-10-04 2002-01-15 Scott R. Velazquez Adaptive parallel processing analog and digital converter
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブa/d変換器の校正方法
US7092529B2 (en) 2002-11-01 2006-08-15 Nanyang Technological University Adaptive control system for noise cancellation
US7283074B2 (en) * 2004-09-21 2007-10-16 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
JP3984284B2 (ja) * 2005-01-11 2007-10-03 アンリツ株式会社 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム
TWI282216B (en) * 2005-04-13 2007-06-01 Realtek Semiconductor Corp Correlation circuit for time-interleaved ADC and method thereof
US7148828B2 (en) * 2005-05-03 2006-12-12 Agilent Technologies, Inc. System and method for timing calibration of time-interleaved data converters
US7330140B2 (en) * 2005-07-01 2008-02-12 Texas Instruments Incorporated Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
TW200733570A (en) * 2006-02-23 2007-09-01 Univ Nat Chiao Tung Analog-to-digital converter with alternated correction time
US7250885B1 (en) * 2006-04-03 2007-07-31 Analog Devices, Inc. System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter
US7948409B2 (en) * 2006-06-05 2011-05-24 Mediatek Inc. Automatic power control system for optical disc drive and method thereof
WO2007142328A1 (ja) 2006-06-08 2007-12-13 National University Corporation Shizuoka University アナログディジタル変換器、a/d変換ステージ、アナログ信号に対応したディジタル信号を生成する方法、およびa/d変換ステージにおける変換誤差を示す信号を生成する方法
TWI330000B (en) * 2006-07-27 2010-09-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
US7525470B2 (en) * 2006-08-25 2009-04-28 Broadcom Corporation Phase control for interleaved analog-to-digital conversion for electronic dispersion compensation
US7782235B1 (en) * 2007-04-30 2010-08-24 V Corp Technologies, Inc. Adaptive mismatch compensators and methods for mismatch compensation
US7839323B2 (en) * 2008-12-29 2010-11-23 Intersil Americas, Inc. Error estimation and correction in a two-channel time-interleaved analog-to-digital converter
US8144040B2 (en) * 2009-07-01 2012-03-27 Intersil Americas, Inc. Randomization of sample window in calibration of time-interleaved analog to digital converter
US7961123B2 (en) * 2009-07-09 2011-06-14 Texas Instruments Incorporated Time-interleaved analog-to-digital converter
TWI505648B (zh) * 2009-08-13 2015-10-21 Intersil Inc M-通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
US7916051B1 (en) * 2009-10-02 2011-03-29 Texas Instuments Incorporated Bandwidth mismatch estimation for time interleaved ADCs
WO2011071142A1 (ja) * 2009-12-11 2011-06-16 日本電気株式会社 A/d変換装置とその補正制御方法
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8564462B2 (en) * 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters
US8519875B2 (en) * 2011-04-12 2013-08-27 Maxim Integrated Products, Inc. System and method for background calibration of time interleaved analog to digital converters
FR2982101A1 (fr) * 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
US8576102B2 (en) * 2011-12-05 2013-11-05 Stmicroelectronics International N.V. Calibration method and circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110128171A1 (en) * 2009-02-19 2011-06-02 Takashi Oshima Analog/digital converter and semiconductor integrated circuit device

Also Published As

Publication number Publication date
KR20140001128A (ko) 2014-01-06
CN103516361A (zh) 2014-01-15
US9030341B2 (en) 2015-05-12
TW201406070A (zh) 2014-02-01
EP2680443A2 (en) 2014-01-01
TWI531169B (zh) 2016-04-21
US20140002284A1 (en) 2014-01-02
EP2680443A3 (en) 2016-07-27

Similar Documents

Publication Publication Date Title
CN103516361B (zh) 多通道模拟数字转换器(adc)中通道不平衡的补偿
JP4560187B2 (ja) インターリーブad変換方式波形ディジタイザ装置
EP2961072B1 (en) Multi-channel time-interleaved analog-to-digital converter
CN103580693B (zh) 用于时间交错模数转换器失配校正的方法
JP3984284B2 (ja) 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム
CN101833949B (zh) 一种用于消减噪声的有源噪声控制方法
KR20100080391A (ko) 2채널의 타임 인터리빙 아날로그 디지털 변환기 및 그의 오차 측정 및 정정 방법
US20110199096A1 (en) Correction of non-linearities in adcs
Le Duc et al. A fully digital background calibration of timing skew in undersampling TI-ADC
CN109936366B (zh) 信号路径线性化
US6272441B1 (en) Method for determining the pulse response of a broad band linear system and a measuring circuit for carrying out the method
JP4542935B2 (ja) A/d変換装置
JP2004328436A (ja) A/d変換装置
CN106031043A (zh) 用于均衡失真信号的方法以及相应的过滤式均衡器
CN104467844B (zh) 一种时间交织模数转换器及方法
US20200259513A1 (en) Method and device for transmitting or receiving at least one high-frequency signal using parallel and undersampled baseband signal processing
Leśkow et al. On bootstrapping periodic random arrays with increasing period
JP4456720B2 (ja) インターリーブad変換方式波形デジタイザ装置
CN108322217B (zh) 用于时间交错式模拟数字转换器的校正电路与校正方法
Asami Technique to improve the performance of time-interleaved AD converters
Csurcsia Nonparametric identification of linear time-varying systems
Li et al. Calibration for frequency-dependent mismatches in bandpass sampling TIADCs
Allen et al. Analysis and application of digital spectral warping in analog and mixed-signal testing
Liu et al. A low-complexity timing mismatch calibration method for four-channel time-interleaved ADCs based on cross correlation
Machida et al. Low-Distortion Signal Generation for Analog/Mixed-Signal IC Testing Using Digital ATE Output Pin and BOST

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1191753

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170309

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181018

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TR01 Transfer of patent right
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1191753

Country of ref document: HK