TWI529791B - 用於製造鰭式場效電晶體裝置之化學機械平坦化方法 - Google Patents

用於製造鰭式場效電晶體裝置之化學機械平坦化方法 Download PDF

Info

Publication number
TWI529791B
TWI529791B TW100146573A TW100146573A TWI529791B TW I529791 B TWI529791 B TW I529791B TW 100146573 A TW100146573 A TW 100146573A TW 100146573 A TW100146573 A TW 100146573A TW I529791 B TWI529791 B TW I529791B
Authority
TW
Taiwan
Prior art keywords
slurry
polishing
chemical mechanical
cerium oxide
acid
Prior art date
Application number
TW100146573A
Other languages
English (en)
Other versions
TW201232652A (en
Inventor
喬瑟芬 張
傑森 康明斯
麥可 吉羅恩
路卡斯 胡卡
迪尼奇 科里
馬哈德維耶 克里南
麥可 羅法洛
賈庫伯 那拉科斯基
迪尼奇 潘尼加拉帕提
萊斯利 查恩斯
金野智久
野田昌宏
山中達也
Original Assignee
國際商業機械公司
Jsr股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/012,836 external-priority patent/US8513127B2/en
Application filed by 國際商業機械公司, Jsr股份有限公司 filed Critical 國際商業機械公司
Publication of TW201232652A publication Critical patent/TW201232652A/zh
Application granted granted Critical
Publication of TWI529791B publication Critical patent/TWI529791B/zh

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

用於製造鰭式場效電晶體裝置之化學機械平坦化方法 相關申請案資訊:
本申請案主張2010年10月4日申請的美國專利臨時申請案第61/389,546號之優先權,並藉引用方式將其整體納入本文。
本申請案係關於共同讓渡的申請案:與本案同時申請之「淺溝渠隔離之化學機械平坦化方法」(序號為(TBD)(代理案件表編號YOR920100498US1(163-365)));與本案同時申請之「具有覆蓋層遮罩的化學機械平坦化」(序號為(TBD)(代理案件表編號YOR920100499US1(163-369)));及與本案同時申請之「製造置換型金屬閘極裝置的方法」,序號為(TBD)(代理案件表編號YOR920100538US1(163-373))),藉由引用方式將前述所有文件納入本文。
本發明係關於半導體的製造,且更特別係關於用於鰭式場效電晶體結構等之化學機械平坦化(CMP)的方法。
互補式金氧半導體(CMOS)技術的顯著成功可歸因於電晶體之尺寸可調節性。基礎電晶體設計,在超過四分之一世紀以來,除了尺寸以外少有變化。尺寸調節的觀念需要將所有實體尺寸(長度、寬度及厚度)同時降低。因這些實體尺寸開始趨近分子級尺寸,要單獨以簡單裝置的尺寸調節獲得成效效益已變得極為困難。正在發展包含新的裝置結構及材料選擇之一些策略,其意圖擴充平坦的電晶體設計並保留裝置的尺寸調節為約50 nm閘極長度以上。
一種克服與裝置的尺寸調節有關的困難之方法為建構多重閘極裝置。這些裝置以更好的通道控制而維持尺寸調節的優點。當閘極長度變得越來越小時,源極與汲極的緊密靠近降低閘電極對電位分佈及通道中的電流之控制能力。在這些條件下,使用短通道效應(SCE),限制其能力為約50 nm閘極長度以下。短通道效應係歸因於二個物理現象:因通道長度縮短導致臨界電壓(Vt)改變,及施加於通道中電子傳送(移動性)的限制。因閘極長度縮短導致臨界電壓(Vt)降低稱為臨界電壓下滑。降低閘極氧化物厚度、降低接面深度及增加通道中摻雜物濃度,並使用絕緣層上矽(SOI)技術,可將短通道效應最小化。這些想法已經納入現代電晶體裝置中,並已達到如接近22 nm節點之實際限制。
在克服短通道效應之成效中,電晶體已從平坦的單一閘極裝置發展至具多重閘極(雙、三或四閘極)結構的三維裝置。雙閘極實際上為在裝置相對側上的單閘電極,且三閘極為沿著裝置之三側折疊的單閘極。針對具有高k金屬閘極電晶體之鰭式場效電晶體(FinFET)(多重閘極)裝置之製造,已提供一些整合的流程。
多重閘極FinFET之製造包括化學機械拋光步驟,其歷經碟化及不平整的介電質去除以暴露下層。FinFET製造對於化學機械拋光步驟的變化特別敏感。
本發明係關於一種平坦化方法,其包括在第一化學機械拋光步驟中將半導體晶圓平坦化,以去除覆蓋層並將頂層平坦化,在下層上方留下一厚度的頂層物質。在第二化學機械拋光步驟中將頂層物質平坦化,以進一步去除頂層,並將第二物質及第三物質的下層暴露,以使頂層物質對第二物質、對第三物質的選擇比介於約1:1:1至約2:1:1,以提供平坦的形貌。
一種用於製造鰭式場效電晶體(FinFET)之平坦化方法,其包括在第一化學機械拋光步驟中將FinFET結構平坦化,以去除覆蓋層並將氧化物頂層平坦化,在下層上方留下300至600的厚度;及在第二化學機械拋光步驟中進行平坦化,以進一步去除氧化物,並將下面氮化物及多晶矽區域暴露,以使氧化物:氮化物:多晶矽的選擇比介於約1:1:1至約2:1:1,以提供平坦的形貌。
與所附圖式一併閱讀,由以下說明性具體實例的詳細描述,將使這些及其他特徵與優點顯而易見。
本發明提供半導體結構,例如鰭式場效電晶體(FinFET)結構,之平坦化方法。本原則使用具有適當選擇比的漿料,在利於其他物質之下,將特定物質拋光,以達到高度平坦的最終結構。在FinFET裝置的情況中,使用對覆蓋層具有高去除速率且對下層為相對低的去除效率之漿料,以第一化學機械拋光/平坦化(CMP),將大量覆蓋層去除。如此降低初始形貌,且若覆蓋層為氧化物,在下層(例如氮化物)上殘留約300至600的氧化物。在該FinFET裝置的情況中,進行第二CMP步驟,以去除覆蓋層(例如氧化物),打開下層(氮化物)並暴露在下層之下的導電物質(例如經摻雜的多晶矽)。在此實例中,使用具有針對氧化物、氮化物及多晶矽的拋光速率選擇比為約1:1:1之漿料,供最終的平坦化。本文揭示使用於各種拋光步驟的漿料組成份。
圖式中的流程及方塊圖在一些替代的執行例中可不依圖式指示的順序進行。例如,在連續顯示的二個方塊中,視所包含的功能性而定,事實上可實質地同時執行,或有時可以相反順序執行方塊。
應瞭解的是,以所提供的說明性架構來說明本發明,然而,其他架構、結構、基板物質及方法特徵與步驟可在本發明的範圍內變化。整篇揭示說明氧化物、氮化物及多晶矽物質。然而,這些物質為說明性且也可考量在本發明範圍內的其他物質。此外,整篇揭示說明厚度尺寸。這些厚度尺寸為說明性且可依照本原則使用其他尺寸。
在此所述的電路及裝置可為積體電路晶片設計的一部分。晶片設計可用圖解的電腦程式語言加以產生,並儲存在電腦儲存媒體中(例如磁碟、磁帶、實體硬碟機、或例如儲域網域(storage access network)中的虛擬硬碟機)。若設計者未製造晶片或使用光刻遮罩製造晶片,設計者可用物理性機構(例如提供儲存設計的儲存媒體之複本)傳達所得的設計、或直接或間接地以電子方式(例如經由網路)而至該實體。再將經儲存的設計轉換成適當的格式(例如GDSII),以供光刻遮罩的製造,其通常包括論及之在晶圓上形成晶片設計的多個複本。光刻遮罩係用以界定待蝕刻或其他處理的晶圓(及/或其上之層)的範圍。
在此所述的方法可用以製造積體電路晶片。所得的積體電路晶片可由作為空模(bare die)的粗晶圓(raw wafer)形式(亦即具有多重未封裝晶片的單一晶圓)或以封裝形式所製造者加以分配。在後者中,晶片係以單一晶片封裝(例如具有固定於主機板的導線之塑膠載體,或其他更高階的載體)或以多重晶片封裝(例如具有表面互連或埋設的互連中之一或二者的陶瓷載體)加以安裝。在任一情況下,再將晶片與其他晶片、不連續的電路元件、及/或其他訊號處理裝置加以整合,作為(a)中間產品,例如主機板,或(b)最終產品的一部分。最終產品可為包括積體電路晶片,其範圍自玩具及其他低階應用至具有顯示器、鍵盤或其他輸入裝置、及中央處理器之進階電腦產品的任何產品。
現在參考圖式,其中相同的數字代表相同或相似的元件,圖1A為鰭式場效電晶體(FinFET)的說明性結構10之橫切面。以實例顯示之製造方法,示範本原則。結構10可在半導體晶圓的基板12上形成。基板12可包括整體基板、在絕緣體上的半導體之基板,例如絕緣層上矽(SOI)、或任何其他適合的基板。依照本原則,可使用任何數目的基板材料。在單晶(例如矽)表層11(可為SOI結構的一部分)頂部上之半導體鰭式結構14已經過圖案化,例如使用鰭式遮罩或類似者。
在一特別適用的具體實例中,鰭式結構14包括包埋在氮化矽中的多晶Si鰭。導電物質16在該側上形成並在鰭式結構14的頂部上。導電物質16可包括經摻雜的多晶矽。導電物質16在隨後的處理中會在閘極導體內形成。閘極導體可包括雙或三閘極結構。例如雙閘極實際上為在鰭式結構14相對側上的單閘電極,且三閘極為沿著鰭式結構14之三側(頂部及側邊)折疊的單閘極。
使用閘極遮罩18將導體物質16圖案化。閘極遮罩18可包括氮化物或其他適當的介電物質。隔離沈積20在閘極遮罩18上形成,且用以提供導電物質16之側牆的隔離及/或填充進晶圓的其他區域。
本原則以二步驟CMP方法達成表面的高度平坦後的化學機械拋光/平坦化(CMP),其使用在至少三種不同物質之間具有不同選擇比的漿料。就說明目的,以氧化物、氮化物及多晶矽說明三種物質。
參考圖1B,在第一步驟中,將層20的過剩覆蓋層去除。層20的覆蓋層可包括氧化物且下層(閘極遮罩18)可包括氮化物。在一具體實例中,在此拋光/平坦化步驟之後,約300的氧化物殘留在下層18上。針對此步驟,可使用具有例如氧化物對氮化物選擇比為4:1的氧化物拋光漿料或氧化鈰/界面活性劑系的漿料,以形成表面22。
參考圖1C,在第二步驟中,使用具有(氧化物:氮化物:多晶矽)拋光速率選擇比大致為1:1:1的漿料。導電物質16包括多晶矽,在此例中其位於閘極遮罩18(氮化物)的下方。
氧化物可由例如高密度電漿(HDP)方法而形成。氮化物可由例如低壓化學蒸汽沈積(LPCVD)或快速高溫化學蒸汽沈積(RTCVD)而形成。多晶矽可由例如LPCVD或RTCVD而形成。也可使用其他方法。第二平坦化對於結構的不同部分之氧化物、氮化物及多晶矽達到相等或幾近相等的拋光速率,以避免因該三種物質的拋光速率差異而引起碟化及侵蝕。CMP方法形成表面24。
雖然其他結構及方法可能一樣有利並可被使用,CMP方法的漿料組成份對於FinFET裝置的形成特別有用。本原則對於需要同時將三種物質例如氧化物、氮化物及多晶矽平坦化之結構特別有用。
針對用以形成圖1B的表面22的第一CMP,當去除大量氧化物覆蓋層時,降低了大的初始形貌,且如此使模上各處留有約300 的平坦氧化物層(例如厚度介於表面22及層18之間)。因為在拋光的初始階段需要高的氧化物去除速率且實質上未將氮化物表面暴露,在此步驟中的漿料選擇比並非為重要的因子。此可由具有氧化物對氮化物選擇比為約例如4:1的氧化物拋光漿料而達成。氧化物漿料可包括如氫氧化鉀或氫氧化銨的鹼性溶液及選自煙製氧化矽及膠體氧化矽的氧化矽研磨劑。然而,為增進平坦性及達到橫跨各種圖案密度之均勻的氧化物厚度,可能需要對氧化物漿料使用添加劑。也可在此步驟中使用氧化鈰/界面活性劑系統,以達到所欲的平坦性及均勻度。
針對用以形成圖1C的表面24的第二CMP,去除殘留之約300 的氧化物層,暴露底下的表面,及達到無缺陷(例如拋光刮痕、凹洞及其他污點)之高度平坦的最終表面24。為達到高平坦性,需要具有對氧化物、氮化物及多晶矽覆蓋表面為大致相同的拋光速率。氧化物、氮化物及多晶矽的拋光速率不應該很高,因為如此會無可避免地導致不良的可控制性。因此,會高度希望有對該三種物質的拋光速率在約300至約600/分鐘範圍內的漿料。此將提供具有良好可控制性之適當的拋光時間,及容許過度拋光邊緣以將難以拋光的結構平坦化。
對於化學機械平坦化,不同物質的拋光速率隨著線寬、圖案密度及實際電路配置中的特徵尺寸而改變。在經圖案化的結構中,不同物質的局部拋光速率為包覆層晶圓中相同物質的拋光速率之極複雜的函數。因此,希望能將經圖案化的晶圓拋光及實驗地測量平坦性而將漿料的選擇比最佳化,以確保達到所欲的目標。因為模的配置在技術節點之間、且甚至在相同技術節點的不同產品之間會變化,因而極欲能夠以變化漿料中成份的濃度而改變拋光速率的選擇比。因此,在可使用於廣泛範圍的產品及技術節點的漿料系統範圍內,拋光速率的選擇比為「可調整」的。調整拋光速率選擇比的能力為於第二拋光步驟中(圖1C)使用本原則以達到高度平坦的最終表面之因子。
根據特別有用之具體實例的漿料包括以下成份:a)研磨劑,b)pH調節劑,c)有機酸。a)研磨劑:研磨劑可為至少一種選自無機及/或有機物質之類型的研磨劑顆粒。無機研磨劑顆粒的實例可包括氧化矽、氧化鋁、氧化鈦、氧化鋯、氧化鈰等。氧化矽的實例可包括煙製氧化矽、以溶膠方法合成的氧化矽、及膠體氧化矽。將四氯化矽與氧及水在氣相下反應,可獲得煙製氧化矽。將烷氧基矽化合物加以水解及/或縮合,可獲得以溶膠方法合成的氧化矽。將經純化的矽化合物於溶液相中水解,可獲得膠體氧化矽。有機顆粒的實例可包括聚氯乙烯、苯乙烯(共)聚合物、聚縮醛、聚酯、聚醯胺、聚碳酸酯、烯屬烴(共)聚合物、苯氧基樹脂、及丙烯酸(共)聚合物。烯屬烴(共)聚合物的實例可包括聚乙烯、聚丙烯、聚-1-丁烯、及聚-4-甲基-1-戊烯。丙烯酸(共)聚合物的實例可包括聚甲基丙烯酸甲酯等。研磨劑的平均顆粒直徑可在5至500 nm的範圍內,更佳為20至150 nm。使用具有平均顆粒直徑在此範圍內的研磨劑顆粒可達成適當的拋光速率。該膠體氧化矽可由商業中獲得(例如得自日本Fuso化學有限公司),具有主要顆粒直徑為例如35 nm。此膠體氧化矽研磨劑為市集氧化矽研磨劑的實例,且可以其容量使用於在此提及的所有實例中。
b)pH調節劑:根據一具體實例漿料的pH係在1至11的範圍內,且較佳為2至6。將漿料的pH調整成在此範圍內的值可達成適當的拋光速率。pH調節劑的實例可包括有機鹼、無機鹼、及無機酸。有機鹼的實例可包括氫氧化四甲基銨、三乙基胺等。無機鹼的實例可包括氫氧化銨、氫氧化鉀、及氫氧化鈉。無機酸的實例可包括硝酸、硫酸、磷酸、及氫氯酸。
c)有機酸:有機酸係使用作為氮化物拋光的促進劑。可使用各種有機酸,例如一元酸(例如單羧酸)、二元酸(例如二羧酸)、多元酸(例如多羧酸)、及具有取代基(羥基、胺)的羧酸。該有機酸的實例包括飽和酸、不飽和酸、芳族酸、及脂族酸。飽和酸的實例可包括甲酸、乙酸、丁酸、草酸、丙二酸、丁二酸、戊二酸、及己二酸。包含羥基的酸的實例可包括乳酸、蘋果酸、酒石酸、及檸檬酸。不飽和酸的實例可包括順丁烯二酸、及反丁烯二酸。芳族酸的實例可包括苯甲酸、及鄰苯二甲酸。較佳為使用具有二個或多個羧酸基團的有機酸,以獲得高的氮化物拋光速率。也可使用這些有機酸的鉀或銨鹽類。
其他成份:本原則容許將其他成份添加進漿料,以調整例如氧化物對氮化物對多晶矽的選擇比。如這些具體實例的漿料若需要可包括界面活性劑。界面活性劑的電例可包括陰離子性、非離子性、及陽離子性界面活性劑。陰離子性界面活性劑的實例可包括具有至少一種選自羧基(-COOX)、磺酸基(-SO3X)、及磷酸基(-HPO4X)(其中X代表氫、銨、或金屬)之官能基的界面活性劑。陰離子性界面活性劑的實例可包括脂族及芳族硫酸鹽及磺酸鹽、及磷酸鹽。可使用例如十二基苯磺酸鉀、十二基苯磺酸銨、烷基萘磺酸鈉、烷基磺琥珀酸鹽、烯基琥珀酸鉀的化合物。可使用如油酸鉀的脂肪酸鹽類。這些陰離子性界面活性劑可單獨或與其他界面活性劑組合使用。非離子性界面活性劑的實例可包括聚氧乙烯烷基醚、環氧乙烷-環氧丙烷嵌段共聚物、乙炔二醇、乙炔二醇的環氧乙烷加成產物、乙炔醇等。要注意的是也可使用例如聚乙烯醇、環糊精、聚乙烯基甲基醚、或羥基乙基纖維素的非離子性聚合物。陽離子性界面活性劑的實例可包括脂族胺鹽類、及脂族銨鹽類。此外,在拋光以控制選擇比時,也可添加例如聚(丙烯酸)及其例如鈉、鉀、及銨之鹽類之多元電解質。利用以下的實例,本原則包括進一步說明之漿料成份功能。要注意的是這些實例不應視為限制。
實例1中,適用於二步驟CMP(圖1B至圖1C)拋光的漿料可包括如下。在0.5至30重量%範圍內的氧化矽研磨劑,較佳範圍為5至10重量%;在0.5至50 g/L範圍內的有機酸,較佳範圍為3至25 g/L;在0.01至5 g/L範圍內的酸性pH調節劑,較佳範圍為0.1至2.0 g/L;在0至5 g/L範圍內的鹼性pH調節劑,較佳範圍為0至2 g/L;及漿料pH在1至11範圍內,較佳範圍為2至6。
實例2中,實例1的調合物可包括如下。分散於水中之5重量%的膠體氧化矽研磨劑,5 g/L的檸檬酸,0.25至0.35 g/L的磷酸,0.1至0.5 g/L的氫氧化銨,pH在2至5的範圍內,較佳的pH為約4。
實例3中,實例1的調合物可包括如下。分散於水中之10重量%的膠體氧化矽研磨劑,10 g/L的檸檬酸,1至2 g/L的磷酸,0.1至2.0 g/L的氫氧化銨,pH在2至5的範圍內。
在另一具體實例中,漿料包括二部分:第一部分:氧化矽研磨劑漿料、有機酸、及酸性pH調節劑;及第二部分:鹼性pH調節劑及酸性pH調節劑。漿料可被供應至拋光桌作為二種成份,且使其在該拋光桌上混合,以產生具有所欲的最終組成份之漿料。由使用相同或不同的漿料流速,可在拋光時變化漿料組成份,以獲得氧化物、氮化物及多晶矽在不同拋光階段下所欲的拋光速率。在另一實例中,起始時使用第一部分及第二部分,且在一定時間之後,關閉第二部分,以產生與原來的調合物具有不同選擇比的漿料。在拋光進行時,保持一種成份的流量固定及變化其他者,可達成類似的效應。
在另一具體實例中,漿料包括二部分:第一部分:氧化矽研磨劑漿料、有機酸及酸性pH調節劑;第二部分:氧化矽研磨劑漿料、鹼性pH調節劑及酸性pH調節劑。漿料可被供應至拋光桌作為二種成份,且使其在該拋光桌上混合,以產生具有所欲的最終組成份之漿料。由使用相同或不同的漿料流速,可在拋光時變化漿料組成份,以獲得氧化物、氮化物及多晶矽在不同拋光階段下所欲的拋光速率。起始時使用第一部分,且在一定時間之後,關閉第一部分並開啟第二部分,以產生與原來的調合物具有不同的氧化物對氮化物對多晶矽選擇比之漿料。
根據本原則,使用氧化鈰研磨劑漿料以習用的一步驟CMP方法而拋光的FinFET結構之掃描式電子顯微鏡(SEM)圖,係與使用如本原則所述漿料以二步驟CMP方法拋光的FinFET結構之SEM顯微圖比較。在許多情況下,習用的方法無法清除所有的閘極遮罩層(18)以暴露導電物質(16)(參見例如圖1A)。根據本原則的方法,使所有觀察的鰭式結構皆從導電物質(16)清除所有的閘極遮罩層(18)。此外,在二步驟CMP方法後,SEM顯微圖顯示FinFET結構的平坦性,在多晶矽導電物質及相鄰的層20之氧化物區域之間無明顯的碟化(參見圖1C)。習用的方法則有明顯的碟化。
參考圖2,示意顯示以二步驟將FinFET結構及類似者拋光的方法,以將氧化物層平坦化並暴露及拋光底下氮化物及多晶矽覆蓋的區域。應瞭解的是,可使用這些及其他物質的不同組合。在方塊102中,方法包括第一步驟之化學機械拋光,以去除覆蓋層並將氧化物層平坦化,而留下氧化物的厚度為例如約300至600的氧化物。此拋光係以含有例如氧化矽研磨劑的氧化物漿料或含有氧化鈰研磨劑及界面活性劑的漿料而完成。在方塊104中,第二化學機械拋光包括繼續去除氧化物層,並將下面氮化物及多晶矽覆蓋的表面暴露,以使氧化物:氮化物:多晶矽的選擇比為約1:1:1至2:1:1,以完成高度平坦的形貌。
在方塊106中,傳送漿料供根據第二平坦化步驟之平坦化。方塊104的漿料較佳包括分散於水性溶液中之例如0.5至30重量%的氧化矽研磨劑。此外,方塊104的漿料可包括在0.01至30 g/L範圍內的有機酸。方塊104的漿料可包括在0.01至10 g/L範圍內的酸性pH調節劑。而且,方塊104的漿料可包括在0至15 g/L範圍內的鹼性pH調節劑。方塊104的漿料之pH範圍可為1至11。方塊104之漿料的較佳組成物包括分散於水中之5重量%的膠體氧化矽研磨劑、具有二個或多個羧酸基團之0.5至50 g/L的有機酸、0.25至0.35 g/L的無機酸、0.1至1.0g/L的無機鹼,pH在2至5的範圍內,較佳的pH為約4。
在一具體實例中,漿料於方塊108可為二部分漿料而被傳送。二部分漿料的實例包括:第一部分:0.5至30%氧化矽研磨劑漿料、0.5至50 g/L有機酸、0.01至5 g/L酸性pH調節劑;及第二部分:0.01至5 g/L鹼性pH調節劑、0.01至50 g/L酸性pH調節劑。漿料可被供應至拋光桌作為二種成份,且使其在該拋光桌上混合,以產生具有所欲的最終組成份之漿料。由使用相同或不同的漿料流速,可在拋光時變化漿料組成份,以獲得氧化物、氮化物及多晶矽在不同拋光階段下所欲的拋光速率。
在另一具體實例中,漿料可使用作為二部分漿料(方塊108),且具有以下的組成份:第一部分:0.5至30%氧化矽研磨劑漿料、0.5至50 g/L有機酸、0.01至5 g/L酸性pH調節劑:第二部分;0.5至30%氧化矽研磨劑漿料、0.01至5 g/L鹼性pH調節劑、0.01至50 g/L酸性pH調節劑。漿料可被供應至拋光桌作為二種成份,且使其在該拋光桌上混合,以產生具有所欲的最終組成份之漿料。方塊110中,由使用相同或不同的漿料流速,可在拋光時變化漿料組成份,以獲得氧化物、氮化物及多晶矽在不同拋光階段下所欲的拋光速率。
已描述製造FinFET裝置之化學機械平坦化方法之較佳具體實例(其用以說明但非限制),應注意的是,熟悉本技藝者依照上述的教導可進行修改及變化。所以,應瞭解在揭示的特殊具體實例中所作的改變係在隨附申請專利範圍所界定之本發明的範圍內。因此,於隨附申請專利範圍中提出本發明的觀點(含有欲受公開專利證書所保護及主張之細節及專利法所要求的可專利性)。
10...結構
11...表層
12...基板
14...鰭式結構
16...導電物質
18...閘極遮罩
20...隔離沈積
22...表面
24...最終表面
由以下較佳具體實例的描述並參考圖式來提供本揭示的細節,於圖式中:
圖1A至1C說明如本原則FinFET結構的二步驟拋光方法中的半導體裝置之橫剖面圖;及
圖2顯示如本原則製造裝置結構的平坦化方法,其係同時將三種或更多種物質平坦化之流程圖。
10...結構
11...表層
12...基板
14...鰭式結構
16...導電物質
18...閘極遮罩
20...隔離沈積

Claims (19)

  1. 一種平坦化的方法,其包含:在第一化學機械拋光步驟中將半導體晶圓平坦化,以去除覆蓋層並將頂層平坦化,在下層上方留下一厚度的頂層物質;及在第二化學機械拋光步驟中將頂層物質平坦化,以進一步去除頂層,並將第二物質及第三物質的下層暴露,以使頂層物質對第二物質、對第三物質的選擇比介於約1:1:1至約2:1:1,以提供平坦的形貌,其中在第二化學機械拋光步驟中將該頂層物質平坦化,包括供應漿料至拋光桌,作為在該拋光桌上混合的二種成份。
  2. 如申請專利範圍第1項之方法,其中該頂層物質、第二物質及第三物質包括氧化物、氮化物及多晶矽。
  3. 如申請專利範圍第1項之方法,其中該頂層包括氧化物,且厚度為300至600Å。
  4. 如申請專利範圍第1項之方法,其中在第一化學機械拋光步驟中將半導體晶圓平坦化,包括使用氧化矽研磨劑及含有界面活性劑的氧化鈰研磨劑中之至少一者,將晶圓拋光。
  5. 如申請專利範圍第1項之方法,其中在第二化學機械拋光步驟中將該頂層物質平坦化,包括使用以0.5至30重量%分散於水性溶液中的氧化矽研磨劑之漿料來進行拋光。
  6. 如申請專利範圍第5項之方法,其中該漿料包括範圍為0.01至30g/L的有機酸。
  7. 如申請專利範圍第6項之方法,其中該漿料包括範圍為0.01至10g/L的酸性pH調節劑。
  8. 如申請專利範圍第7項之方法,其中該漿料包括範圍為0至15g/L的鹼性pH調節劑。
  9. 如申請專利範圍第8項之方法,其中該漿料之pH範圍為1至11。
  10. 如申請專利範圍第1項之方法,其中在第二化學機械拋光步驟中將該頂層物質平坦化,包括使用具有分散於水中之5重量%的膠體氧化矽研磨劑、具有二個或多個羧酸基團之0.5至50g/L的有機酸、0.25至0.35g/L的無機酸、0.1至1.0g/L的無機鹼且pH在2至5的範圍內之漿料來進行拋光。
  11. 如申請專利範圍第1項之方法,其中在第二化學機械拋光步驟中將該頂層物質平坦化,包括使用二部分漿料來進行拋光,該漿料包括:具有0.5至30%氧化矽研磨劑漿料、0.5至50g/L有機酸、及0.01至5g/L酸性pH調節劑之第一部分;及具有0.01至5g/L鹼性pH調節劑及0.01至50g/L酸性pH調節劑之第二部分。
  12. 如申請專利範圍第1項之方法,其進一步包含在拋光時調整漿料流率,以獲得不同拋光階段的不同拋光速率。
  13. 如申請專利範圍第1項之方法,其中在第二化學機械拋光步驟中將該頂層物質平坦化,包括使用二部分漿料來進行拋光,該漿料包括:具有0.5至30%氧化矽研磨劑漿料、0.5至50g/L有機酸、及0.01至5g/L酸性pH調節劑之第一部分;及包括0.5至30%氧化矽研磨劑漿料、0.01至5g/L鹼性pH調節劑及0.01至50g/L酸性pH調節劑之第二部分。
  14. 一種用於製造鰭式場效電晶體(FinFET)之平坦化方法,其包含:在第一化學機械拋光步驟中將FinFET結構平坦化,以去除覆蓋層並將氧化物頂層平坦化,在下層上方留下300至600Å的厚度;及在第二化學機械拋光步驟中進行平坦化,以進一步去除氧化物,並將下面氮化物及多晶矽區域暴露,以使氧化物:氮化物:多晶矽的選擇比介於約1:1:1至約2:1:1,以提供平坦的形貌。
  15. 如申請專利範圍第14項之方法,其中在第二化學機械拋光步驟中的平坦化,包括使用具有分散於水中之5重量%的膠體氧化矽研磨劑、具有二個或多個羧酸基團之0.5至50g/L的有機酸、0.25至0.35g/L的無機酸、0.1至10g/L的無機鹼且pH在2至5的範圍內之漿料來進行拋光。
  16. 如申請專利範圍第14項之方法,其中在第二化學機械拋光步驟中的平坦化,包括使用二部分漿料來進行拋光,該漿料包括: 具有0.5至30%氧化矽研磨劑漿料、0.5至50g/L有機酸、及0.01至5g/L酸性pH調節劑之第一部分;及具有0.01至5g/L鹼性pH調節劑及0.01至50g/L酸性pH調節劑之第二部分。
  17. 如申請專利範圍第14項之方法,其中在第二化學機械拋光步驟中的平坦化,包括供應漿料至拋光桌,作為在該拋光桌上混合的二種成份。
  18. 如申請專利範圍第17項之方法,其進一步包含在拋光時調整漿料流率,以獲得不同拋光階段的不同拋光速率。
  19. 如申請專利範圍第14項之方法,其中在第二化學機械拋光步驟中的平坦化,包括使用二部分漿料來進行拋光,該漿料包括:具有0.5至30%氧化矽研磨劑漿料、0.5至50g/L有機酸、及0.01至5g/L酸性pH調節劑之第一部分;及包括0.5至30%氧化矽研磨劑漿料、0.01至5g/L鹼性pH調節劑及0.01至50g/L酸性pH調節劑之第二部分。
TW100146573A 2011-01-25 2011-12-15 用於製造鰭式場效電晶體裝置之化學機械平坦化方法 TWI529791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/012,836 US8513127B2 (en) 2010-10-04 2011-01-25 Chemical mechanical planarization processes for fabrication of FinFET devices
PCT/US2011/054521 WO2012047770A2 (en) 2010-10-04 2011-10-03 Chemical mechanical planarization processes for fabrication of finfet devices

Publications (2)

Publication Number Publication Date
TW201232652A TW201232652A (en) 2012-08-01
TWI529791B true TWI529791B (zh) 2016-04-11

Family

ID=47073009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146573A TWI529791B (zh) 2011-01-25 2011-12-15 用於製造鰭式場效電晶體裝置之化學機械平坦化方法

Country Status (1)

Country Link
TW (1) TWI529791B (zh)

Also Published As

Publication number Publication date
TW201232652A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
US8513127B2 (en) Chemical mechanical planarization processes for fabrication of FinFET devices
KR101062986B1 (ko) Finfet내의 게이트 영역의 다단계 화학 기계 연마
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
KR102463863B1 (ko) 연마용 조성물 및 이를 이용한 반도체 장치의 제조 방법
CN104124168B (zh) 半导体结构的形成方法
US9515078B2 (en) Semiconductor structure and method for forming the same
CN104733314B (zh) 半导体结构及其形成方法
US20070264827A1 (en) Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing
JP6896849B2 (ja) ウェハから二酸化ケイ素を除去する方法および集積回路の製造方法
CN106571336A (zh) 鳍式场效应管的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN105632936A (zh) 一种双栅极鳍式场效应晶体管的制备方法
TWI529791B (zh) 用於製造鰭式場效電晶體裝置之化學機械平坦化方法
TWI532090B (zh) 製造置換型金屬閘極裝置的方法
JP2004265989A (ja) 半導体装置の製造方法
CN106653604B (zh) 鳍式场效应管的形成方法
CN106571341A (zh) 半导体结构及其形成方法
JP2006196512A (ja) 半導体装置の製造方法
CN112309977A (zh) 半导体结构及其形成方法
CN110867377A (zh) 虚拟栅的平坦化方法
KR20080101454A (ko) 반도체 소자의 소자분리 방법
TWI675414B (zh) 平坦化的方法
CN110729183B (zh) 金属栅极的形成方法以及半导体器件
TW201234469A (en) Shallow trench isolation chemical mechanical planarization
KR100618711B1 (ko) 반도체 소자의 제조방법