JP2006196512A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006196512A JP2006196512A JP2005003782A JP2005003782A JP2006196512A JP 2006196512 A JP2006196512 A JP 2006196512A JP 2005003782 A JP2005003782 A JP 2005003782A JP 2005003782 A JP2005003782 A JP 2005003782A JP 2006196512 A JP2006196512 A JP 2006196512A
- Authority
- JP
- Japan
- Prior art keywords
- cap layer
- layer
- film
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことができる半導体装置の製造方法を提供する。
【解決手段】ダミーゲート電極(電極層)3およびキャップ層4を被覆するように半導体基板1上に、キャップ層4とダミーゲート電極3の境界位置に表面位置を合わせた層間絶縁膜9を形成する。その後、ダミーゲート電極3上の層間絶縁膜9およびキャップ層4をセリア系スラリーを用いたCMP法により除去する。層間絶縁膜9の表面位置からキャップ層4が凸状に突き出ている場合には、セリア系スラリーを用いたCMP法によってキャップ層4は除去される。また、キャップ層4が除去されて、ダミーゲート電極3と層間絶縁膜9の上面位置が一致した後には、セリア系スラリーの圧力依存性により、層間絶縁膜9の研磨レートは極端に遅くなるため、層間絶縁膜9の研磨が抑制される。
【選択図】図4
【解決手段】ダミーゲート電極(電極層)3およびキャップ層4を被覆するように半導体基板1上に、キャップ層4とダミーゲート電極3の境界位置に表面位置を合わせた層間絶縁膜9を形成する。その後、ダミーゲート電極3上の層間絶縁膜9およびキャップ層4をセリア系スラリーを用いたCMP法により除去する。層間絶縁膜9の表面位置からキャップ層4が凸状に突き出ている場合には、セリア系スラリーを用いたCMP法によってキャップ層4は除去される。また、キャップ層4が除去されて、ダミーゲート電極3と層間絶縁膜9の上面位置が一致した後には、セリア系スラリーの圧力依存性により、層間絶縁膜9の研磨レートは極端に遅くなるため、層間絶縁膜9の研磨が抑制される。
【選択図】図4
Description
本発明は、半導体装置の製造方法に関し、半導体装置の製造工程において化学機械的研磨(CMP:Chemical Mechanical Polishing)法による平坦化技術を用いる半導体装置の製造方法に関する。
ホールをキャリアとする第1の半導体素子と電子をキャリアとする第2の半導体素子とを有する半導体装置、例えばpチャネルおよびnチャネルの絶縁ゲート型電界効果トランジスタ(以下MOSと略称するが、ゲート絶縁膜は酸化膜に限定されるものではない)による相補型のMOS(いわゆるCMOS)では、一般的にゲート電極としてポリシリコンが使われてきた。
CMOSの電流駆動能力(Ids)は、一般的に式(1)で与えられる。式(1)において、μeffは電荷の移動度、Coxはゲート絶縁膜容量、Wはチャネル幅、Lはチャネル長、Vgはゲート電圧、Vthはしきい値、mはボディ効果定数を示す。
ゲート絶縁膜容量Coxは、実際にはゲート材料であるポリシリコンの容量も含まれており、これによりIdsは低下し、その結果、回路遅延時間τは大きくなってしまう(式(2)参照)。式(2)において、CTrはトランジスタの容量、CMtlは配線容量、Vddは電源電圧を示す。
このような背景から、ゲートに空乏層が発生しない、メタルゲートが適用されている(例えば、特許文献1参照)。従来のメタルゲートをもつ半導体装置の製造方法について、図8〜図10を参照して説明する。
図8(a)に示すように、半導体基板101には、ポリシリコン膜によりダミーゲート電極103が形成される。ダミーゲート電極103は窒化シリコン膜からなるキャップ層104および側壁絶縁膜105で覆われている。なお、すでに、半導体基板101には、素子分離絶縁膜102、エクステンション領域106、ソース・ドレイン領域107、シリサイド層108が形成されている。その後、例えば酸化シリコン膜からなる層間絶縁膜109を形成する。
次に、図8(b)に示すように、CMP法によってキャップ層104が露出するまで平坦化を実施する。本来ならば、このCMP法によってキャップ層104を除去したいが、研磨剤の選択比の関係から、それを行うことは出来ない。仮に行った場合、疎部のゲート、及びゲートの発生していない部分において過剰な研磨が発生してしまう。
CMP法による平坦化終了後、図9(a)に示すように、RIE(Reactive Ion Etching)などのドライエッチングもしくはウェットエッチングによりキャップ層104の除去を行う。
図9(a)のA部を拡大した図9(b)に示すように、実際にはキャップ層104以外に窒化シリコン膜により形成された側壁絶縁膜105もエッチングされてしまう。
その後、図10(a)に示すように、ダミーゲート電極103を除去してゲート用溝部Mを形成し、図10(b)に示すように、ゲート用溝部Mにゲート電極材料である金属層111を埋め込む。これにより、ゲート電極は完成するが、ゲート用溝部Mの広がりに起因して、ゲート電極の形状が左右に広がった形状になり、微細化に悪影響を与えてしまう。
特開2003−258121号公報
特開2000−216120号公報
上記の問題は、図8(b)に示す平坦化工程において、CMP法によってキャップ層104まで除去できないことに起因している。酸化シリコン膜のCMP法は、従来ではスラリー(研磨液)として、シリカ系スラリーが使用されている。
シリカ系スラリーを用いたCMP法によってキャップ層104を除去しようとすると、酸化シリコン膜/窒化シリコン膜の研磨選択比が3程度と小さいことから、疎部のゲート、及びゲートの発生していない部分において、層間絶縁膜109である酸化シリコン膜の過剰な研磨が発生してしまう。
また、酸化シリコン膜/窒化シリコン膜の研磨選択比の高さから、近年では酸化シリコン膜の平坦化にセリア系スラリーが使用されている(特許文献2参照)。しかしながら、セリア系スラリーを用いたCMP法では、研磨選択比の高さから、平坦化された状態(図8(b)参照)においては、キャップ層104である窒化シリコン膜は削れないという問題がある。
本発明は上記の事情に鑑みてなされたものであり、その目的は、電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことができる半導体装置の製造方法を提供することにある。
本発明の他の目的は、電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことにより、金属層からなるゲート電極の広がりを抑制することができ、信頼性を向上させた半導体装置の製造方法を提供することにある。
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板に所定のパターンの電極層を形成し、前記電極層上にキャップ層を形成する工程と、前記電極層および前記キャップ層を被覆するように前記基板上に、前記キャップ層と前記電極層の境界位置に表面位置を合わせた層間膜を形成する工程と、前記電極層上の層間膜および前記キャップ層をセリア系スラリーを用いた化学的機械的研磨法により除去して、前記電極層の露出および前記層間膜の平坦化を行う工程とを有する。
例えば、前記電極層は、ゲート電極のパターンをもち、前記電極層の露出および前記層間膜の平坦化を行う工程の後に、前記電極層を除去し、前記層間膜内にゲート用溝部を形成する工程と、前記ゲート用溝部にゲート電極材料を埋め込む工程とを有する。
上記の本発明の半導体装置の製造方法では、電極層およびキャップ層を被覆するように基板上に、キャップ層と電極層の境界位置に表面位置を合わせた層間膜を形成した後に、電極層上の層間膜およびキャップ層をセリア系スラリーを用いた化学機械的研磨法により除去している。
上記のように層間膜の表面位置からキャップ層が凸状に突き出ている場合には、セリア系スラリーを用いた化学機械研磨法によってキャップ層は除去される。
また、キャップ層が除去されて、電極層と層間膜の上面位置が一致した後には、セリア系スラリーの圧力依存性により、層間膜の研磨レートは極端に遅くなるため、電極層のない部分における層間膜の研磨が抑制される。
以降の工程としては、例えば、電極層を除去して層間膜内にゲート用溝部を形成し、ゲート用溝部にゲート電極材料を埋め込むことにより、ゲート電極が形成される。
上記のように層間膜の表面位置からキャップ層が凸状に突き出ている場合には、セリア系スラリーを用いた化学機械研磨法によってキャップ層は除去される。
また、キャップ層が除去されて、電極層と層間膜の上面位置が一致した後には、セリア系スラリーの圧力依存性により、層間膜の研磨レートは極端に遅くなるため、電極層のない部分における層間膜の研磨が抑制される。
以降の工程としては、例えば、電極層を除去して層間膜内にゲート用溝部を形成し、ゲート用溝部にゲート電極材料を埋め込むことにより、ゲート電極が形成される。
本発明の半導体装置の製造方法によれば、電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことができる。
また、本発明の半導体装置の製造方法によれば、電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことにより、金属層からなるゲート電極の広がりを抑制することができ、信頼性を向上させた半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によれば、電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことにより、金属層からなるゲート電極の広がりを抑制することができ、信頼性を向上させた半導体装置を製造することができる。
以下に、本発明の半導体装置の製造方法の実施の形態について、図1〜図7を参照して説明する。
まず、図1(a)に示すように、例えばシリコンからなる半導体基板1に、STI(Shallow Trench Isolation)技術等を用いて、素子分離絶縁膜2を形成する。
次に、図1(b)に示すように、半導体基板1上に、例えばポリシリコンからなるダミーゲート電極3を形成し、ダミーゲート電極3上に例えば窒化シリコンからなるキャップ層4を形成する。ダミーゲート電極3は、ゲート電極のパターンで形成される。上記の構造は、CVD技術、リソグラフィ技術、エッチング技術を用いて形成する。
次に、図2(a)に示すように、ダミーゲート電極3およびキャップ層4をマスクとして、n型あるいはp型の不純物をイオン注入して、半導体基板1にエクステンション領域6を形成する。nチャネルトランジスタの場合にはn型エクステンション領域を形成し、pチャネルトランジスタの場合にはp型エクステンション領域を形成する。
次に、図2(b)に示すように、ダミーゲート電極3およびキャップ層4の側壁に、例えば窒化シリコン膜からなる側壁絶縁膜5を形成する。側壁絶縁膜5は、ダミーゲート電極3およびキャップ層4を被覆するように半導体基板1上に、CVD法により窒化シリコン膜を堆積させ、RIE法によりエッチングを行うことにより形成する。
次に、図3(a)に示すように、ダミーゲート電極3、キャップ層4、側壁絶縁膜5をマスクとして、n型あるいはp型の不純物をイオン注入して、半導体基板1にソース・ドレイン領域7を形成する。nチャネルトランジスタの場合にはn型ソース・ドレイン領域を形成し、pチャネルトランジスタの場合にはp型ソース・ドレイン領域を形成する。
次に、図3(b)に示すように、サリサイドプロセス技術により、キャップ層4および側壁絶縁膜5をマスクとして、ソース・ドレイン領域7のみにシリサイド層8(例えばコバルトシリサイド層)を形成する。
次に、図4(a)に示すように、半導体基板1およびキャップ層4上に、層間絶縁膜(層間膜)9を形成する。層間絶縁膜9の形成では、例えば、HDP(High Density Plasma)法により酸化シリコン膜を堆積させる。ここで重要なのは、層間絶縁膜9の上面位置が、キャップ層4とダミーゲート電極3の境界位置にくるように、層間絶縁膜9の膜厚を調整することである。
次に、図4(b)に示すように、セリア系スラリーを用いたCMP法により、ダミーゲート電極3上の層間絶縁膜9と、キャップ層4を除去する。背景技術の欄で述べたように、セリア系スラリーは、酸化シリコン膜/窒化シリコン膜の研磨選択比が大きい(50〜150)ため、平坦化した状態では窒化シリコン膜は削れずに研磨ストッパとして作用する。しかしながら、本実施形態では、層間絶縁膜9の上面から、窒化シリコン膜のキャップ層4は凸状に突き出ている。本願発明者は、凸状に突き出ている場合には、セリア系スラリーでも窒化シリコン膜が削れることを見出した。なお、凸状に突き出ている場合には、膜種によらず研磨が可能であった。
このため層間絶縁膜9の表面から凸状に突き出ている、ダミーゲート電極3上のキャップ層4および層間絶縁膜9は、セリア系スラリーを用いたCMPにより研磨される。また、セリア系スラリーには、研磨圧力依存性が存在する。
図5は、セリア系スラリーを用いたCMP法により酸化シリコン膜を研磨した場合における、研磨レートの圧力依存性を示す図である。図5の横軸は、被研磨膜である酸化シリコン膜にかかる圧力を示し、縦軸は研磨レートを示す。
セリア系スラリーには、研磨砥粒としての酸化セリウム粒子に加えて、適当な界面活性剤が添加されている。界面活性剤としては、例えば、ポリアクリル酸アンモニウムを用いる。このように、界面活性剤を加えると、図5において実線で示すように、研磨レートに圧力依存性をもたせることができる。なお、図5の点線は圧力依存性がない場合の研磨レートの変化を示す。
このように、セリア系スラリーが、研磨レートの圧力依存性をもつことにより、図4(b)に示す平坦化工程において、キャップ層4およびキャップ層4上の層間絶縁膜9を削っている場合には、力が凸部に局所的にかかるため、図5において、圧力の高い領域(研磨レートの速い領域)での研磨となる。
キャップ層4が削れると、ダミーゲート電極3およびその周囲の層間絶縁膜9の上面が一致しているため、力は全面に分散され、ダミーゲート電極3および層間絶縁膜9の上面にかかる圧力は低くなる。すなわち、研磨圧力の低い領域(研磨レートの遅い領域)での研磨となり、それ以降の層間絶縁膜9の研磨が進行しない。
このように、セリア系スラリーは、キャップ層4を除去後に研磨が自動的に止まる効果(オートストップ性)をもつことから、疎部のゲート、及びゲートの発生していない部分において、層間絶縁膜9である酸化シリコン膜の研磨が抑制される。
以下にCMP条件を示す。例えば、研磨圧力は300hPaであり、定盤の回転数は100rpm、研磨ヘッドの回転数は107rpmである。また、研磨パッドとして発泡ポリウレタン樹脂(ロデール社製 製品名IC1400)、スラリーとしてセリア系スラリー(EKC、旭硝子、JSR、日立化成など)を用い、スラリーの流量は200cc/min、温度は25〜30℃とする。研磨時間はキャップ層4を除去した後に30秒オーバー研磨を行う(トルクエンドポイント使用)。研磨装置として荏原、AMAT、東京精密などの装置を用いる。
キャップ層4の除去および層間絶縁膜9の平坦化後、図6(a)に示すように、RIEなどのドライエッチング、あるいはウェットエッチングにより、ダミーゲート電極3を除去する。これにより、ゲート用溝部Mが形成される。
次に、図6(b)に示すように、ゲート用溝部Mの少なくとも底部にゲート絶縁膜10を形成し、さらに、ゲート用溝部M内にゲート電極材料として金属層11を埋め込む。ゲート絶縁膜10としては、例えば熱酸化法により酸化シリコン膜を形成する。ゲート絶縁膜10は、例えば高誘電体膜であってもよい。高誘電体膜としては、酸化ハフニウム膜などを用いる。金属層11としては、例えばタングステン膜を形成する。
次に、図7に示すように、CMP法により、層間絶縁膜9上に堆積した不要なゲート絶縁膜10および金属層11を除去する。以上により、メタルゲート電極を備えた半導体装置が製造される。
以上説明したように、本実施形態に係る半導体装置の製造方法では、ダミーゲート電極3およびキャップ層4を被覆するように半導体基板1上に、キャップ層4とダミーゲート電極3の境界位置に表面位置を合わせた層間絶縁膜9を形成した後に、ダミーゲート電極3上の層間絶縁膜9およびキャップ層4を、セリア系スラリーを用いたCMP法により除去して、ダミーゲート電極3の露出および層間絶縁膜9の平坦化を行っている。
上記のように層間絶縁膜9の表面位置からキャップ層4を凸状に突き出させることにより、セリア系スラリーを用いたCMP法によってキャップ層4を除去することができる。
また、キャップ層4が除去されて、ダミーゲート電極3と層間絶縁膜9の上面位置が一致した後には、セリア系スラリーの圧力依存性により、層間絶縁膜9の研磨レートは極端に遅くなるため、ゲートのない部分における層間絶縁膜9の研磨が抑制される。
以上のようにして、キャップ層4の除去および層間絶縁膜9の平坦化を同時に行うことができ、かつ、ゲート用溝部Mの広がりが生じないことから、ゲート用溝部Mに金属層11を埋め込むことにより、微細かつ正確なパターンのメタルゲートを形成することができる。これにより、電流駆動能力を向上させることができ、信頼性のある半導体装置を製造することができる。
本発明は、上記の実施形態の説明に限定されない。
例えば、層間絶縁膜9の上面からキャップ層4が突き出ていれば、キャップ層4は窒化シリコン膜でなくてもCMP法により除去できることから、キャップ層4の材料には特に限定はない。また、本発明は、メタルゲートの形成のためのダミーゲート電極3の露出工程以外の工程にも適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、層間絶縁膜9の上面からキャップ層4が突き出ていれば、キャップ層4は窒化シリコン膜でなくてもCMP法により除去できることから、キャップ層4の材料には特に限定はない。また、本発明は、メタルゲートの形成のためのダミーゲート電極3の露出工程以外の工程にも適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
1…半導体基板、2…素子分離絶縁膜、3…ダミーゲート電極、4…キャップ層、5…側壁絶縁膜、6…エクステンション領域、7…ソース・ドレイン領域、8…シリサイド層、9…層間絶縁膜、10…ゲート絶縁膜、11…金属層、101…半導体基板、102…素子分離絶縁膜、103…ダミーゲート電極、104…キャップ層、105…側壁絶縁膜、106…エクステンション領域、107…ソース・ドレイン領域、108…シリサイド層、109…層間絶縁膜、110…ゲート絶縁膜、111…金属層
Claims (6)
- 基板に所定のパターンの電極層を形成し、前記電極層上にキャップ層を形成する工程と、
前記電極層および前記キャップ層を被覆するように前記基板上に、前記キャップ層と前記電極層の境界位置に表面位置を合わせた層間膜を形成する工程と、
前記電極層上の前記層間膜および前記キャップ層をセリア系スラリーを用いた化学機械的研磨法により除去して、前記電極層の露出および前記層間膜の平坦化を行う工程と
を有する半導体装置の製造方法。 - 前記電極層は、ゲート電極のパターンをもち、
前記電極層の露出および前記層間膜の平坦化を行う工程の後に、前記電極層を除去し、前記層間膜内にゲート用溝部を形成する工程と、前記ゲート用溝部にゲート電極材料を埋め込む工程と
を有する請求項1記載の半導体装置の製造方法。 - 前記キャップ層として、窒化シリコン膜を形成する
請求項1記載の半導体装置の製造方法。 - 前記層間膜として、酸化シリコン膜を形成する
請求項1記載の半導体装置の製造方法。 - 前記層間膜を形成する工程の前に、前記電極層の側壁に側壁絶縁膜を形成する工程をさらに有する
請求項1記載の半導体装置の製造方法。 - 前記セリア系スラリーは、前記電極層の露出および前記層間膜の平坦化後に、前記層間膜の研磨レートを低減させ得る界面活性剤を含む
請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003782A JP2006196512A (ja) | 2005-01-11 | 2005-01-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003782A JP2006196512A (ja) | 2005-01-11 | 2005-01-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196512A true JP2006196512A (ja) | 2006-07-27 |
Family
ID=36802374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005003782A Pending JP2006196512A (ja) | 2005-01-11 | 2005-01-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196512A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010084538A1 (ja) * | 2009-01-20 | 2010-07-29 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2016025322A (ja) * | 2014-07-24 | 2016-02-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN111599677A (zh) * | 2019-02-21 | 2020-08-28 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
-
2005
- 2005-01-11 JP JP2005003782A patent/JP2006196512A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010084538A1 (ja) * | 2009-01-20 | 2010-07-29 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010171064A (ja) * | 2009-01-20 | 2010-08-05 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2016025322A (ja) * | 2014-07-24 | 2016-02-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN111599677A (zh) * | 2019-02-21 | 2020-08-28 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
CN111599677B (zh) * | 2019-02-21 | 2023-08-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9337195B2 (en) | Semiconductor devices and methods of manufacture thereof | |
US6881631B2 (en) | Method of manufacturing semiconductor device | |
US7955919B2 (en) | Spacer-less transistor integration scheme for high-K gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe and strained silicon schemes | |
US7906407B2 (en) | Shallow trench isolation structures and a method for forming shallow trench isolation structures | |
JP2006032958A (ja) | 低および高電圧トランジスタを備える半導体デバイスのための方法および装置 | |
JP2003523629A (ja) | Cmosデバイスにおけるストレス誘発転位を除去する方法 | |
US8252689B2 (en) | Chemical-mechanical planarization method and method for fabricating metal gate in gate-last process | |
US20030049893A1 (en) | Method for isolating semiconductor devices | |
CN105633135A (zh) | 晶体管及其形成方法 | |
US20070264827A1 (en) | Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing | |
KR20140111628A (ko) | 반도체 장치 및, 이러한 장치를 형성하기 위한 방법 | |
US11121130B2 (en) | Structure and formation method of semiconductor device with gate stacks | |
US10056465B2 (en) | Transistor device and fabrication method | |
JP4738750B2 (ja) | 高電圧デュアルゲート素子の形成方法 | |
JP2005039280A (ja) | 低電力フラッシュメモリセルおよび方法 | |
US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
JP2006196512A (ja) | 半導体装置の製造方法 | |
CN109285888B (zh) | 半导体结构及其形成方法 | |
JP2006108439A (ja) | 半導体装置 | |
US11114331B2 (en) | Method for fabricating shallow trench isolation | |
JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
JP5288814B2 (ja) | 半導体装置の製造方法 | |
US7026196B2 (en) | Method of forming field effect transistor and structure formed thereby | |
US7223698B1 (en) | Method of forming a semiconductor arrangement with reduced field-to active step height | |
JP2005072358A (ja) | 半導体装置の製造方法 |