TWI527193B - 決定晶片上電壓與溫度的方法與系統 - Google Patents

決定晶片上電壓與溫度的方法與系統 Download PDF

Info

Publication number
TWI527193B
TWI527193B TW101140486A TW101140486A TWI527193B TW I527193 B TWI527193 B TW I527193B TW 101140486 A TW101140486 A TW 101140486A TW 101140486 A TW101140486 A TW 101140486A TW I527193 B TWI527193 B TW I527193B
Authority
TW
Taiwan
Prior art keywords
leakage
transition
ring oscillator
voltage
temperature
Prior art date
Application number
TW101140486A
Other languages
English (en)
Other versions
TW201336047A (zh
Inventor
艾柏契克 辛
渥奇區 賈各 波普
伊萊斯 艾爾金
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201336047A publication Critical patent/TW201336047A/zh
Application granted granted Critical
Publication of TWI527193B publication Critical patent/TWI527193B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only

Description

決定晶片上電壓與溫度的方法與系統
本發明關於決定晶片上的電壓與溫度。
半導體裝置的縮小裝置外形與微影技術的進步已經使得近年來積體電路(integrated circuit，IC)技術中的半導體裝置密度大為增加。但是，這導致數個挑戰，例如不可預測的工作量所導致的熱點遷移與增加的峰值功率密度。
在一具體實施例中，一種方法可包含：模型化且校正兩種感測器，該等感測器為一半導體裝置之部分。另外，該方法可包含：根據從該等兩個感測器所接收的資料，決定一溫度與電壓。
在一具體實施例中，一種系統可包含：一第一感測器；一第二感測器；以及一分析組件，耦接來接收來自該等第一與第二感測器兩者的一輸出。該分析組件可用於執行一方法，該方法包含：模型化且校正該等第一與第二感測器，該等感測器為一半導體裝置之部分。另外，該方法可包含：根據從該等第一與第二感測器所接收的資料，決定一溫度與電壓。
在一具體實施例中，一種方法可包含：模型化且校正一電壓敏感感測器與一溫度敏感感測器，該等感測器為一半導體裝置之部分。注意到，該電壓敏感感測器與該溫度敏感感測器相當鄰近。另外，該方法可包含：根據從該電壓敏感感測器與該溫度敏感感測器所接收的資料，決定一溫度與電壓。
雖然根據本發明之特定具體實施例已經具體敘述於本發明內容內，注意到，本發明與所主張之標的絕不被此具體實施例所限制。
100‧‧‧漏電反向器
110‧‧‧拉升組件
120‧‧‧漏電組件
130‧‧‧拉低組件
140‧‧‧曲線
141‧‧‧上升轉變延遲
142‧‧‧轉變延遲
150‧‧‧曲線
151‧‧‧上升轉變延遲
152‧‧‧轉變延遲
210‧‧‧漏電反向器
211‧‧‧拉升組件PMOS電晶體
212‧‧‧漏電組件NMOS漏電電晶體
213‧‧‧拉低組件NMOS電晶體
214‧‧‧曲線
217‧‧‧上升轉變延遲
219‧‧‧下降轉變延遲
220‧‧‧漏電反向器
221‧‧‧拉升組件PMOS電晶體
222‧‧‧漏電組件PMOS漏電電晶體
223‧‧‧拉低組件NMOS電晶體
224‧‧‧曲線
227‧‧‧上升轉變延遲
229‧‧‧下降轉變延遲
300‧‧‧環形振盪器
303‧‧‧致能信號
304‧‧‧輸出
307‧‧‧分支
310、330‧‧‧AND邏輯組件
320、340‧‧‧漏電反向器
350‧‧‧驅動反向器
391、392、393、394‧‧‧點
400‧‧‧漏電反向曲線
500‧‧‧環形振盪器
503‧‧‧致能信號
504‧‧‧輸出
507‧‧‧分支
510、530‧‧‧NAND控制邏輯組件
510、530‧‧‧控制組件
550‧‧‧控制組件
550‧‧‧驅動反向器
520、540‧‧‧漏電反向器
600‧‧‧漏電反向器輸入控制配置
610‧‧‧控制組件
620‧‧‧漏電反向器
700‧‧‧漏電反向器輸出控制配置
710‧‧‧控制組件
720‧‧‧漏電反向器
800‧‧‧漏電反向器與控制環形配置
809‧‧‧控制輸入
811、812、813‧‧‧控制組件
821、822‧‧‧漏電反向器
900‧‧‧延遲測量系統
901‧‧‧操作階段分區組件
902‧‧‧影響指示偵測組件
910‧‧‧第一轉變階
911‧‧‧第一測試下組件
912‧‧‧驅動反向器
920‧‧‧第二轉變階
921‧‧‧第二測試下組件
922‧‧‧驅動反向器
930‧‧‧轉變完成偵測組件
1010‧‧‧轉變完成偵測裝置輸出信號
1020‧‧‧計數信號
1100‧‧‧延遲測量系統
1110‧‧‧第一轉變階
1111‧‧‧漏電反向器
1112‧‧‧驅動反向器
1120‧‧‧第二轉變階
1121‧‧‧漏電反向器
1122‧‧‧驅動反向器
1130‧‧‧轉變完成偵測組件
1131‧‧‧C元件(C-Element)
1132‧‧‧驅動反向器
1150‧‧‧控制組件
1171、1172、1173、1174、1175、1177、1178、1179‧‧‧點
1200‧‧‧Muller C元件
1210、1220‧‧‧OR邏輯閘
1230、1240‧‧‧NAND邏輯組件
1300‧‧‧時序圖
1400‧‧‧延遲測量系統
1410‧‧‧第一轉變階
1411‧‧‧漏電反向器
1412‧‧‧驅動反向器
1420‧‧‧第二轉變階
1421‧‧‧漏電反向器
1422‧‧‧驅動反向器
1430‧‧‧轉變完成偵測組件
1431‧‧‧C元件(C-Element)
1432‧‧‧驅動反向器
1450‧‧‧控制組件
1500‧‧‧分析系統
1510‧‧‧漏電反向組件
1520‧‧‧分析組件
1600‧‧‧分析系統
1604‧‧‧輸出
1610‧‧‧漏電反向組件
1611、1613‧‧‧AND閘
1612、1614‧‧‧漏電反向器
1615‧‧‧開/關驅動反向器
1620‧‧‧分析組件
1621‧‧‧計數器
1622‧‧‧處理組件
1700‧‧‧分析系統
1704‧‧‧輸出
1710‧‧‧延遲測量組件或系統
1711‧‧‧控制組件
1713‧‧‧第一轉變階
1714‧‧‧第二轉變階
1715‧‧‧轉變完成偵測組件
1720‧‧‧分析組件
1731‧‧‧第一測試下組件
1732‧‧‧驅動反向器
1741‧‧‧第二測試下組件
1742‧‧‧驅動反向器
1751‧‧‧C元件(C-Element)
1752‧‧‧驅動反向器
1800‧‧‧分析方法
1810、1820‧‧‧方塊
1900‧‧‧漏電反向程序
1910、1920、1930‧‧‧方塊
2000‧‧‧分析程序
2010、2020、2030‧‧‧方塊
2100‧‧‧方法
2102、2104‧‧‧操作
2200‧‧‧方塊圖
2202‧‧‧正常環形振盪器函數或模型
2204‧‧‧漏電環形振盪器函數或模型
2206‧‧‧電壓
2208‧‧‧溫度
2210‧‧‧值
2300‧‧‧方法
2302、2304、2306‧‧‧操作
2400‧‧‧環形振盪器
2403‧‧‧致能信號
2404‧‧‧輸出
2407‧‧‧分支
2410、2430‧‧‧控制邏輯組件
2420、2440、2450‧‧‧驅動反向器
2500‧‧‧漏電反向器形成程序
2510、2520、2530‧‧‧方塊
2600‧‧‧延遲測量系統
2610‧‧‧第一轉變階
2611、2612‧‧‧測試組件
2612‧‧‧驅動反向器
2620‧‧‧第二轉變階
2621‧‧‧測試組件
2622‧‧‧驅動反向器
2630‧‧‧轉變完成偵測組件
2631‧‧‧C元件(C-Element)
2632‧‧‧驅動反向器
2650‧‧‧控制組件
2700‧‧‧延遲測量方法
2710、2720、2730‧‧‧方塊
2800‧‧‧轉變完成偵測程序
2810、2820、2830‧‧‧方塊
2900‧‧‧分析方法
2910、2920‧‧‧方塊
在所附圖式中，根據本發明的各種具體實施例是用範例的方式來說明，且用並非限制的方式。注意到，整個圖式中，類似的參考號碼是表示類似的元件。本說明書中所參照之圖式不該理解為依尺寸繪製，除非特別指明。
圖1為根據本發明之一具體實施例之範例漏電反向器的方塊圖。
圖2為根據本發明之某些具體實施例之具有MOS組件的範例漏電反向器的方塊圖。
圖3為根據本發明之一具體實施例之範例環形振盪器的方塊圖。
圖4為根據本發明之一具體實施例之範例漏電反向曲線的方塊圖。
圖5為根據本發明之一具體實施例之另一範例環形振盪器的方塊圖。
圖6為根據本發明之一具體實施例之範例漏電反向器輸入控制配置的方塊圖。
圖7為根據本發明之一具體實施例之範例漏電反向器輸出控制配置的方塊圖。
圖8為根據本發明之一具體實施例之範例漏電反向器與控制環形配置的方塊圖。
圖9為根據本發明之一具體實施例之範例延遲測量系統的方塊圖。
圖10為根據本發明之一具體實施例之範例時序圖的方塊圖。
圖11為根據本發明之一具體實施例之範例延遲測量系統的方塊圖。
圖12為根據一具體實施例之範例Muller C元件(C-Element)的方塊圖。
圖13為根據本發明之一具體實施例之範例時序圖的圖式。
圖14為根據本發明之一具體實施例之範例延遲測量系統的方塊圖。
圖15為根據本發明之一具體實施例之範例分析系統的方塊圖。
圖16為根據本發明之一具體實施例之範例分析系統的方塊圖。
圖17為根據本發明之一具體實施例之範例分析系統的方塊圖。
圖18為根據本發明之一具體實施例之範例分析方法的流程圖。
圖19為根據本發明之一具體實施例之範例漏電反向程序的流程圖。
圖20為根據本發明之一具體實施例之範例分析程序的流程圖。
圖21為根據本發明之各種具體實施例之方法的流程圖。
圖22為根據本發明之一具體實施例之方塊圖，其執行雙變數方程式的迭代求解，來獲得節點溫度與電壓。
圖23為根據本發明之各種具體實施例之方法的流程圖，其用於校正晶粒內程序變異(process variation，PV)。
圖24為根據本發明之一具體實施例之範例標準環形振盪器的方塊圖。
圖25為根據本發明之一具體實施例之範例漏電反向器形成程序的流程圖。
圖26為根據本發明之一具體實施例之範例延遲測量系統的方塊圖。
圖27為根據本發明之一具體實施例之範例延遲測量方法的方塊圖。
圖28為根據本發明之一具體實施例之範例轉變完成偵測程序的方塊圖。
圖29為根據本發明之一具體實施例之範例分析方法的流程圖。
現在將詳細參照根據本發明之各種具體實施例，其範例則例示於所附圖式中。雖然本發明係結合各種具體實施例來敘述，將理解到，這些各種具體實施例並不打算用來限制本發明。相反的，本發明打算涵蓋替代物、修改物與均等物，其可被包括在根據申請專利範圍所解釋之本發明的範圍中。此外，在根據本發明之各種具體實施例之下面詳細敘述中，提出各種特定細節，以提供本發明之完整了解。但是，本領域中熟習技藝者可明顯得知：本發明可被實施而無這些特定細節或用其均等物實施。在其他實例中，已知的方法、程序、組件與電路並未被詳細敘述，以避免不必要地模糊本發明之態樣。
可了解到，來自漏電組件方案之輸出可用於各種不同分析 中。在一具體實施例中，漏電反向輸出可用於偵測轉變延遲，轉變延遲可用於分析各種關注焦點。在一範例實施中，漏電反向輸出可用於分析製造程序符合性與缺陷。在一具體實施例中，來自一或多個漏電環形振盪器的輸出可用於決定在包含該等一或多個漏電環形振盪器之晶片操作期間在一或多個漏電環形振盪器的位置處的溫度。在一具體實施例中，漏電環形振盪器鄰近標準環形振盪器，且來自漏電環形振盪器的輸出與來自標準環形振盪器的輸出可一起用於決定在包含這兩種環形振盪器之晶片操作期間在漏電與標準環形振盪器的位置處的溫度與電壓。在一具體實施例中，多對的漏電環形振盪器與標準環形振盪器可實施於晶粒或晶片的多個位置，以決定在晶粒或晶片操作期間在那些多個位置處的溫度與電壓。
圖1為根據本發明之一具體實施例之範例漏電反向器100的方塊圖。漏電反向器100包括拉升組件110、漏電組件120、與拉低組件130。在一範例實施中，漏電組件120串聯耦接於拉升組件110與拉低組件130之間。漏電反向器100的該等組件合作性地操作來拉升與拉低信號。在一具體實施例中，拉升組件110配置成執行拉升操作來拉升信號，拉低組件130配置成執行拉低操作來拉低信號；且漏電組件120的漏電會影響該信號的至少一轉變。
在一具體實施例中，與拉低操作相關的轉變延遲係不對稱於與拉升操作相關的轉變延遲，且該不對稱係相關於漏電流對於該信號之至少一轉變的影響。在一範例實施中，該信號的至少一轉變是由曲線140來表示，其具有較快的上升轉變延遲141與較慢的轉變延遲142。在一範例實施中，該信號的至少一轉變是由曲線150來表示，其具有較慢的上升轉變延遲151與較快的轉變延遲152。可了解到，拉升組件110、漏電組件120、與拉低組件130可包含各種組件。在一具體實施例中，漏電組件包含在關閉狀態的電晶體，其允許漏電流的流動。
圖2為根據本發明之某些具體實施例之具有MOS組件的範例漏電反向器的方塊圖。可了解到，有各種其他的漏電反向器配置。漏電反向器210包含NMOS漏電電晶體212，且漏電反向器220包含PMOS漏電電晶體222。
漏電反向器210包含拉升組件PMOS電晶體211、漏電組件NMOS漏電電晶體212、與拉低組件NMOS電晶體213。在一範例實施中，進來的信號為低，且拉低組件NMOS電晶體213關閉，拉升組件PMOS電晶體211開啟來執行拉升操作，且漏電組件NMOS電晶體212不影響輸出信號轉變到拉升值。在一範例實施中，進來的信號為高，且拉升組件PMOS電晶體211關閉，拉低組件NMOS電晶體213開啟來執行拉低操作，但是漏電組件NMOS電晶體212會影響輸出信號轉變。當漏電組件NMOS電晶體212關閉時，拉低轉變延遲對應於漏電流的延遲以及「行進(propagate)」通過漏電組件NMOS電晶體212的對應拉低值。在一具體實施例中，漏電反向器210的操作是由曲線214來表示，其具有較快的上升轉變延遲217與較慢的下降轉變延遲219。
漏電反向器220包含拉升組件PMOS電晶體221、漏電組件PMOS漏電電晶體222、與拉低組件NMOS電晶體223。在一範例實施中，進來的信號為高，且拉升組件PMOS電晶體221關閉，拉低組件NMOS電晶體223開啟來執行拉低操作，且漏電組件PMOS電晶體222不影響輸出信號轉變到拉低值。在一範例實施中，進來的信號為低，且拉低組件NMOS電晶體223關閉，拉升組件PMOS電晶體221開啟來執行拉升操作，但是漏電組件PMOS電晶體222會影響輸出信號轉變。當漏電組件PMOS電晶體222關閉時，拉低轉變延遲對應於漏電流的延遲以及「行進」通過漏電組件PMOS電晶體222的對應拉升值。在一具體實施例中，漏電反向器220的操作是由曲線224來表示，其具有較慢的上升轉變延遲227與較快的下降轉變延遲229。
可了解到，漏電反向器可包括在各種組件配置中。在一具體實施例中，漏電反向器可包括在環形配置中。在一範例實施中，環形振盪器包含至少一漏電反向器被配置來轉變信號，其中漏電流會影響信號的轉變，且該至少一漏電反向器被耦接為環形路徑的部分。該至少一漏電反向器可包含串聯耦接(coupled in series)於拉升組件與拉低組件之間的漏電組件，其中漏電組件的漏電會影響至少一轉變。該至少一漏電反向器可具有不對稱的上升轉變延遲與下降轉變延遲。環形振盪器可包含一輸出(其包 含信號之轉變延遲的指示)且可包含控制組件，其耦接於環形路徑來控制信號的狀態。可了解到，環形振盪器可包含複數漏電反向器。在一範例實施中，至少一漏電反向器被串聯耦接於環形路徑中的另一漏電反向器。
圖3為根據本發明之一具體實施例之範例環形振盪器300的方塊圖。環形振盪器300包含漏電反向器320與340、AND邏輯組件310與330、以及驅動反向器350。該等組件係串聯耦接於環形路徑中。漏電反向器320與340包含NMOS漏電電晶體。
環形振盪器300的該等組件合作操作來振盪信號。在一具體實施例中，振盪包括了信號狀態的反向。漏電反向器320與340振盪或反向一信號狀態，其中至少一反向轉變(inversion transition)是被漏電反向器的漏電特性所影響。在一範例實施中，振盪上升轉變與下降轉變具有非對稱轉變延遲。在一具體實施例中，漏電反向器320為NMOS漏電反向器，類似於漏電反向器210。AND邏輯組件310與330可控制一信號，且驅動該信號到一個值。致能信號303可用於「致能(enable)」AND控制邏輯組件310與330。雖然環形振盪器300的本具體實施例是顯示具有相同的致能信號303來「致能」AND邏輯組件310與330，可了解到，不同的個別致能信號可用於「致能」AND邏輯組件310與330的每一者。驅動反向器350回應於驅動信號而開啟與關閉狀態，不會影響漏電電晶體。環形振盪器300在環形路徑中具有分支307，其發送輸出304。輸出304的狀態相似於漏電反向器320之輸入的狀態。
圖4為根據本發明之一具體實施例之範例漏電反向曲線400的方塊圖。致能信號303設定為高，來「致能」資訊流動通過AND邏輯閘310與320達成輸出，該輸出相似於AND閘之另一輸入上的邏輯值。在一範例實施中，該致能會啟動環形振盪器300的點391處的信號轉變成高邏輯值。漏電反向器340之輸入處的此高邏輯值會觸發來自漏電反向器340的輸出信號在點392處反向轉變或下降轉變至低邏輯值。如同圖式所示，來自漏電反向器340的信號完成下降轉變的延遲相較於點391處信號的上升轉變來說係較長的。後面的驅動反向器350在點393處的輸出被反向。輸出信號304的轉變相似於在點393處的轉變，但有些微的時間偏移，因 為行進通過AND組件310。來自漏電反向器320的輸出在點394處再次具有較慢或較長的下降轉變以及較快或較短的上升轉變。
圖5為根據本發明之一具體實施例之範例環形振盪器500的方塊圖。環形振盪器500包含漏電反向器520與540、控制組件510、530、與550。該等組件係串聯耦接於環形路徑中。漏電反向器520與540包含PMOS漏電電晶體。
環形振盪器500的該等組件合作操作來振盪信號。在一具體實施例中，振盪包含了信號狀態的反向。漏電反向器520與540振盪或反向一信號狀態，其中至少一反向轉變是被漏電反向器的漏電特性所影響。在一範例實施中，振盪上升轉變與下降轉變具有非對稱轉變延遲。在一具體實施例中，漏電反向器520與540為PMOS漏電反向器，類似於漏電反向器220。控制組件510與530可控制一信號，且驅動該信號到一個值。在一具體實施例中，控制組件510與530分別包含了一NAND邏輯組件，其具有的第一輸入是耦接於一致能，以及反向的第二輸入是耦接於環形路徑。致能信號503可用於「致能」NAND控制邏輯組件510與530。可了解到，不同的個別致能信號可用於「致能」NAND邏輯組件510與530之每一者。控制組件550包含驅動反向器，其回應於驅動信號而開啟與關閉狀態。驅動反向器550回應於驅動信號而開啟與關閉狀態，不會影響漏電電晶體。環形振盪器500在環形路徑中具有分支507，其發送輸出504。輸出504的狀態相似於漏電反向器520之輸入的狀態。
可了解到，各種控制可用於與漏電反向器一起使用。圖6為根據本發明之一具體實施例之範例漏電反向器輸入控制配置600的方塊圖。漏電反向器輸入控制配置600包含控制組件610與漏電反向器620。控制組件610控制了至漏電反向器620的輸入。可了解到，控制組件610可用各種方式來控制至漏電反向器620的輸入。控制組件610可包含各種不同組件(例如邏輯閘、開/關驅動反向器...等)。控制組件610可控制至漏電反向器620的輸入的狀態(例如邏輯值、高/低電壓...等)。控制組件610可控制至漏電反向器620的輸入的時序(例如與其他輸入同步、根據致能來觸發...等)。
圖7為根據本發明之一具體實施例之範例漏電反向器輸出控制配置700的方塊圖。漏電反向器輸出控制配置700包含控制組件710與漏電反向器720。控制組件710控制了來自漏電反向器720的輸出。可了解到，控制組件710可用各種方式來控制來自漏電反向器720的輸出。控制組件710可控制來自漏電反向器720的輸出的狀態(例如邏輯值、高/低電壓...等)。控制組件710可控制來自漏電反向器720的輸出的時序(例如與其他輸出同步、根據致能來觸發...等)。
可了解到，至少一漏電反向器與控制組件可單獨實施或與其他控制組件及漏電反向器相結合來實施。圖8為根據本發明之一具體實施例之範例漏電反向器與控制環形配置800的方塊圖。控制環形配置800包含控制組件(例如811、812與813)與漏電反向器(例如821與822)。控制組件811、812與813可用於實施各種不同類型的控制(例如狀態決定、時序...等)。可了解到，控制組件811、812與813可接收控制輸入(例如致能、觸發...等)，其管理該控制。在一具體實施例中，控制組件811接收控制輸入809。在一範例實施中，控制組件811與812包含邏輯閘(例如類似於310、330、510、530...等)，且控制組件813包含開/關驅動反向器(例如類似於350、550...等)。
可了解到，可有多種漏電反向階，其延遲主要是由漏電流所驅動。在一具體實施例中，漏電反向階可為漏電驅動式階，其不需要是反向器。在一具體實施例中，非僅有一個階被閘接(gated)，可以基本上使它們兩者都被閘接。在一範例實施中，N與P兩者都被閘接於漏電裝置。關於漏電流驅動式反向器，可能有實在非常小的普遍性。可能有驅動反向器與關閉的傳送閘，就像基本上是關閉的三態反向器。
可了解到，本系統與方法可實施於各種狀況或環境中，以促進各種分析。在一具體實施例中，測量了信號轉變延遲。轉變延遲可對應於從開始反向轉變到完成反向轉變的延遲。轉變延遲可為非對稱，且用於完成拉升或上升轉變的時間量可不同於用於完成拉低或下降轉變的時間量(例如快的上升轉變相對於慢的下降轉變，或反之亦然...等)。該測量可相關於單獨或特定的轉變方向(例如相關於慢的下降轉變之延遲測量係不同 於相關於快的上升轉變之延遲，或反之亦然...等)。該等延遲可能由多種操作導致(例如相關於正常拉升操作相對於等待漏電狀況之拉低操作的延遲、相關於預充電操作相對於讀取操作的延遲...等)。延遲測量的指示可用於各種不同分析中(例如分析製造程序符合性與缺陷、漏電流功率消耗...等)。分析程序可包含根據與轉變相關的延遲時間量來分析製造程序與操作參數。在一具體實施例中，分析程序可包含：在包含一或多個漏電環形振盪器之晶片操作期間決定在一或多個漏電環形振盪器的位置處的溫度。在一具體實施例中，漏電環形振盪器鄰近標準環形振盪器，且該分析程序可用於決定在包含漏電環形振盪器與標準環形振盪器之晶片操作期間在漏電環形振盪器與標準環形振盪器的位置處的溫度與電壓。在一具體實施例中，多對的漏電環形振盪器與標準環形振盪器可實施於晶粒或晶片的多個位置中，且該分析程序可包含：決定在晶粒或晶片操作期間在那些多個位置處的溫度與電壓。
圖9為根據本發明之一具體實施例之範例延遲測量系統900的方塊圖。延遲測量系統900包含第一轉變階910、第二轉變階920、與轉變完成偵測組件930。在一具體實施例中，第一轉變階910與第二轉變階920彼此並行，且被包括在具有轉變完成偵測組件930的環形配置中。第一轉變階910包含第一測試下(under test)組件911與驅動反向器912，且第一轉變階910可操作來導致至少一反向轉變。第二轉變階920包含第二測試下組件921與驅動反向器922，且第二轉變階920可操作來導致至少一反向轉變。轉變完成偵測組件930耦接於第一測試下組件911與第二測試下組件921。轉變完成偵測組件930可操作來偵測從開始反向轉變到完成反向轉變的延遲時間量的指示。可了解到，範例延遲測量系統900的該等組件可包含多種不同配置。額外的不同範例延遲測量系統配置與組件會在本說明書的稍後段落中敘述。
延遲時間量的指示可根據轉變完成偵測裝置的輸出，且可關於非對稱延遲的一個態樣(例如拉升相對於拉低、上升轉變相對於下降轉變...等)。在一具體實施例中，轉變延遲的指示可將關於一方向中之轉變(例如拉升、上升...等)的延遲與關於另一方向中之轉變(例如拉低、下降...) 的延遲相分離，或反之亦然。圖10為根據本發明之一具體實施例之慢下降轉變之計數之範例時序圖的方塊圖。計數信號1020的上升緣是相關於轉變完成偵測裝置輸出信號1010的慢下降轉變。慢下降轉變的計數可用於決定慢下降轉變延遲時間或用於完成慢下降轉變的時間。可了解到，關於一轉變方向之轉變延遲的分離指示或測量可用於改良關於測試下組件之特徵與特性的分析與檢查。關於測試下組件之特徵與特性的分析與檢查的額外敘述會在稍後段落中提出。
可了解到，各種不同組件可被包含於轉變階與轉變完成偵測組件中。轉變階910與920可包含拉升組件與拉低組件。測試下組件可導致轉變本身或影響(例如延遲、改變...等)來自另一組件的轉變。測試下組件911與測試下組件921可為反向器。反向器可為漏電反向器，且具有主要為漏電流之函數的轉變延遲。轉變階的輸出可為反向，不管測試下組件911與測試下組件921本身是否將其個別輸入反向。在一具體實施例中，轉變階可包含反向器，其轉變延遲主要為驅動電流之函數(例如飽和電流、導通電流...等)。
圖11為根據本發明之一具體實施例之範例延遲測量系統1100的方塊圖。延遲測量系統1100的測試下組件為漏電反向器。延遲測量系統1100包含第一轉變階1110、第二轉變階1120、轉變完成偵測組件1130與控制組件1150。轉變階1110包含漏電反向器1111與驅動反向器1112。轉變階1120包含漏電反向器1121與驅動反向器1122。轉變完成偵測組件1130包含C元件(C-Element)1131與驅動反向器1132。
在一具體實施例中，漏電反向器1111與1121係配置成轉變一信號，其中漏電流會影響信號的轉變。在一範例實施中，漏電流特性會影響轉變延遲(例如從開始轉變到完成轉變的延遲)。該影響可包含延遲該轉變。漏電流特性會影響上升或拉升轉變延遲或者下降或拉低轉變延遲。
圖12為根據一具體實施例之範例Muller C元件(C-Element)1200的方塊圖。Muller C元件1200包含NAND邏輯組件1230與1240、OR邏輯閘1210與1220。至OR邏輯閘1210的輸入被反向。Muller C元件1200具有兩個輸入與一個輸出。Muller C元件1200可操作來：如果兩個輸 入都是邏輯0，則輸出邏輯0，且持續輸出邏輯0，直到兩個輸入是邏輯1；如果兩個輸入都是邏輯1，則輸出邏輯1，且持續輸出邏輯1，直到兩個輸入是邏輯0。該輸出並不會改變，如果：兩個輸入都是邏輯0且只有一個輸入變成邏輯1；或者兩個輸入都是邏輯1且只有一個輸入變成邏輯0。
圖13為根據本發明之一具體實施例之範例時序圖1300的圖式。時序圖1300對應於延遲測量系統1100的一範例實施，且例示在點1171、1172、1173、1174、1175、1177、1178與1179處的個別信號轉變。
圖14為根據本發明之一具體實施例之範例延遲測量系統1400的方塊圖。當NMOS漏電反向器為測試下組件時，延遲測量系統1400的該等組件類似於延遲測量系統1100的具體實施例。延遲測量系統1400包含第一轉變階1410、第二轉變階1420、轉變完成偵測組件1430與控制組件1450。轉變階1410包含漏電反向器1411與驅動反向器1412。轉變階1420包含漏電反向器1421與驅動反向器1422。轉變完成偵測組件1430包含C元件(C-Element)1431與驅動反向器1432。在一具體實施例中，漏電反向器1411與漏電反向器1421包含NMOS漏電反向器，類似於NMOS漏電反向器1410，且C元件1431包含類似於C元件1200的C元件。
圖15為根據本發明之一具體實施例之範例分析系統1500的方塊圖。分析系統1500包含漏電反向組件1510與分析組件1520。可了解到，漏電反向組件1510可包含多種漏電反向實施。漏電反向組件1510可包含至少一漏電反向器(例如100、210、220...等)。漏電反向組件1510可包含至少一控制組件(例如310、510、610、710...等)。也可了解到，分析組件1520可包含多種實施。分析組件1520可包含具有漏電反向組件的晶片上組件、來自漏電反向組件的晶片外組件、晶片上與晶片外組件之組合。也可了解到，分析組件1520可執行多種不同分析。在一範例實施中，該分析可包含轉變延遲、決定漏電功率消耗、製造程序符合性與缺陷等。
圖16為根據本發明之一具體實施例之範例分析系統1600的方塊圖。分析系統1600包含漏電反向組件1610與分析組件1620。漏電反向組件1610包含漏電振盪環，其包含AND閘1611與1613、漏電反向器1612與1614、與開/關驅動反向器1615，耦接於環形路徑中。輸出1604從 漏電反向組件1610傳送至分析組件1620。分析組件1620包含計數器1621與處理組件1622。
圖17為根據本發明之一具體實施例之範例分析系統1700的方塊圖。分析系統1700包含延遲測量組件或系統1710與分析組件1720。延遲測量系統1710包含第一轉變階1713、第二轉變階1714、轉變完成偵測組件1715與控制組件1711。第一轉變階1713包含第一測試下組件1731與驅動反向器1732。第二轉變階1714包含第二測試下組件1741與驅動反向器1742。轉變完成偵測組件1715包含C元件(C-Element)1751與驅動反向器1752。延遲測量系統1710的該等組件類似於延遲測量系統900的該等組件。分析組件1720根據來自延遲測量系統1710的輸出1704來執行分析。在一具體實施例中，分析組件1720執行類似於方塊1820之分析程序的分析程序。
在一具體實施例中，雖然測量了漏電流的指示，分析係關於漏電流之外的其他態樣。在一範例實施中，該分析較關注相關但不同的特性。該關注或檢查可關於裝置的靜態功率消耗的狀況。可了解到，在檢查頻率的延遲時，可以做很多的分析。在一具體實施例中，組件配置與操作是在spice裡模擬，且之後與本系統之測量結果相比較。如果實體實施運作得比模擬版本還快，則表示漏電高於預期。在一具體實施例中，分析PMOS與NMOS漏電之間的差異。這類似於非對稱情況。關於環形振盪器的之前一件最大挑戰是：如何指出一特性(例如延遲、功率消耗...等)有多大程度相關於或可歸因於NMOS組件，且有多大程度相關於或可歸因於PMOS組件。
可了解到，本系統與方法可實施於多種狀況或環境中。本系統與方法可促進確認晶片符合設計規格以及偵測製造程序失常。本系統與方法可促進非對稱特性的分析與檢查。本系統的輸出可包含可以被計數器接受的波形。在一具體實施例中，50%的工作週期輸出是類似於時脈，頻率與工作週期都由慢轉變來決定，其可用於驅動計數器。在一具體實施例中，頻率與工作週期可由快轉變來決定。在一範例實施中，本操作檢查方法可促進利用具有非對稱延遲裝置(其達成適當的極性)的較小環形振盪器。 本方法亦可允許測量與分析組件(例如系統100、300、800、1300...等的組件)選擇性地開啟與關閉，進一步促進節省功率消耗。本方法促進比傳統方式更多樣實例化的監視結構，且是用較低的面積成本。本方法亦促進較近監視程序與操作參數。在一具體實施例中，本系統與方法可促進決定在包含一或多個漏電環形振盪器之晶片操作期間在一或多個漏電環形振盪器的位置處的溫度。在一具體實施例中，本系統與方法可促進決定在包含漏電環形振盪器與標準環形振盪器之晶片操作期間在漏電環形振盪器與標準環形振盪器的位置處的溫度與電壓。在一具體實施例中，多對的漏電環形振盪器與標準環形振盪器可實施於晶粒或晶片的多個位置，且本系統與方法可促進決定在晶粒或晶片操作期間在那些多個位置處的溫度與電壓。
圖18為根據本發明之一具體實施例之範例分析方法1800的流程圖。
在方塊1810，執行漏電反向程序。在一具體實施例中，漏電反向程序包含拉升與拉低，其中至少一轉變是被漏電特性所影響。在一範例實施中，漏電反向程序包含邏輯1狀態與邏輯0狀態之間的轉變。
在方塊1820，根據漏電反向程序來執行分析程序。可了解到，可執行多種不同分析。在一具體實施例中，轉變延遲被用來決定頻率，且該頻率被轉換回漏電流決定的指示。在一範例實施中，已知漏電反向器閘極電容值，且RC(電阻值/電容值)延遲可用來決定電流。在一範例實施中，頻率分割或調整可為該環中之反向器數目的函數。在一具體實施例中，該頻率可用來決定在晶片操作期間在環形振盪器的位置處的溫度。在一具體實施例中，該頻率可用來決定在包含漏電與標準這兩種環形振盪器之晶片操作期間在漏電與標準環形振盪器的位置處的溫度與電壓。
在一具體實施例中，來自包含漏電反向器之環形振盪器的結果係相比較於該電路的spice模擬。如果實際實體實施運作得比較快，則表示漏電高於預期。在一具體實施例中，來自包含漏電反向器之環形振盪器的結果可用來決定在包含環形振盪器之晶片操作期間在環形振盪器的位置處的溫度。在一具體實施例中，包含漏電反向器之環形振盪器(漏電環形振盪器)鄰近標準環形振盪器，且來自漏電環形振盪器的結果與來自標準 環形振盪器的結果可一起用來決定在包含漏電環形振盪器與標準環形振盪器之晶片操作期間在漏電環形振盪器與標準環形振盪器的位置處的溫度與電壓。在一具體實施例中，多對的包含漏電反向器之環形振盪器(漏電環形振盪器)與標準環形振盪器可實施於晶粒或晶片的多個位置，以決定在晶粒或晶片操作期間在那些多個位置處的溫度與電壓。
在一具體實施例中，執行模擬，其中測試或漏電反向之下的裝置是用模擬的電流源來取代，且電流源內的電流是用多個值來掃視。在一範例實施中，掃視該等值，直到頻率匹配於正在測量的頻率，且其可使用作為那些漏電裝置上的電流是什麼的指示。在一範例實施中，矽上漏電反向器的特性係相比較於模擬的理想電流源。在一範例實施中，模擬的電流源的輸出係相對於頻率來繪圖或用曲線表示，且如果電流為高，則頻率為高。該曲線可用於比較漏電反向組件之測量頻率與理想曲線模擬。該模擬曲線可用於製作頻率與電流之間的關連。
圖19為根據本發明之一具體實施例之範例漏電反向程序1900的流程圖。在一具體實施例中，漏電反向程序1900類似於方塊1810的漏電反向程序。
在方塊1910，接收在第一狀態的信號。該信號可為第一邏輯狀態信號(例如對應於第一邏輯狀態的信號特性...等)。在一具體實施例中，第一邏輯狀態信號可對應於邏輯1。在另一具體實施例中，第一邏輯狀態信號可對應於邏輯0。在一範例實施中，第一邏輯狀態信號可對應於拉升或高電壓信號。在另一範例實施中，第一邏輯狀態信號可對應於拉低或低電壓信號。
在方塊1920，改變至少一組件的特性。在一具體實施例中，該組件為電晶體，且改變該至少一電晶體的特性。電晶體可為拉升電晶體或拉低電晶體。改變電晶體的特性可以開啟或關閉該電晶體。在一具體實施例中，改變電晶體閘極的電壓值與特性(例如通道阻抗...等)，以開啟或關閉該電晶體。在一範例實施中，組件的改變可以將信號的邏輯值反向。
在方塊1930，輸出在第二狀態的信號，其中，接收在第一邏輯狀態信號與輸出第二邏輯狀態信號之間的延遲會被漏電流影響。該信 號可為第二邏輯狀態信號。在一具體實施例中，第二邏輯狀態相反於或反向於第一邏輯狀態。在一範例實施中，第一邏輯狀態為邏輯1，且第二邏輯狀態為邏輯0。在另一範例實施中，第一邏輯狀態為邏輯0，且第二邏輯狀態為邏輯1。在一具體實施例中，如果漏電流不會影響轉變，則增加漏電流或使延遲較原本的狀況長。
圖20為根據本發明之一具體實施例之範例分析程序2000的流程圖。在一具體實施例中，分析程序2000類似於方塊1820的分析程序。
在方塊2010，接收關於漏電特性的指示。在一具體實施例中，該指示包含信號的轉變，其中至少一轉變延遲會被漏電特性影響。
在方塊2020，決定轉變延遲時間，其中轉變延遲時間會被漏電特性影響。
在方塊2030，根據轉變延遲時間，分析裝置的特性。可了解到，可分析各種特性。在一具體實施例中，來自一或多個漏電環形振盪器的輸出可用於決定在包含一或多個漏電環形振盪器之晶片操作期間在一或多個漏電環形振盪器的位置處的溫度。在一具體實施例中，漏電環形振盪器鄰近標準環形振盪器，且來自漏電環形振盪器的輸出與來自標準環形振盪器的輸出可一起用於決定在包含漏電環形振盪器與標準環形振盪器之晶片操作期間在漏電環形振盪器與標準環形振盪器的位置處的溫度與電壓。在一具體實施例中，多對的漏電環形振盪器與標準環形振盪器可實施於晶粒或晶片的多個位置，以決定在晶粒或晶片操作期間在那些多個位置處的溫度與電壓。
圖21為根據本發明之各種具體實施例之方法2100的流程圖，其用於決定晶粒或半導體裝置的一位置處的溫度與電壓。雖然特定操作係揭露在圖21中，此種操作係為範例。方法2100可不包含圖21所例示的所有操作。此外，方法2100可包含各種其他操作及/或所示的操作的變化。相似地，可修改流程圖2100的操作的順序。可了解到，並非流程圖2100中的所有操作都會被執行。在各種具體實施例中，方法2100的一或多個操作可藉由軟體、藉由韌體、藉由硬體、或藉由任何其組合來執行，但不限 於此。方法2100可包含本發明之具體實施例之程序，其可藉由處理器與電子組件在電腦或運算裝置可讀取且可執行指令(或程式碼)的控制之下被執行。電腦或運算裝置可讀取且可執行指令(或程式碼)可存於例如資料儲存部件，例如電腦或運算裝置可使用的揮發性記憶體、電腦或運算裝置可使用的非揮發性記憶體、及/或電腦或運算裝置可使用的大量資料儲存器。但是，電腦或運算裝置可讀取且可執行指令(或程式碼)可存於任何類型的電腦或運算裝置可讀取媒體或記憶體。
在一具體實施例中，方法2100可用於決定晶粒或半導體裝置的每一感測器位置處的準確溫度與電壓，同時晶片正在作用中。因此，在幾乎任何工作量之下，可產生晶粒之隨時間而變的熱與電壓降熱地圖。因此，此資訊可用於觀測晶粒上之熱點遷移以及靜態電壓降。此外，注意到，此種資訊可用於多種應用，例如(但不限於)：高效率熱解決方案的實施、準確PVT(process,voltage,and temperature，程序、電壓、與溫度)評估、裝置可靠度調查、與類似者。注意到，方法2100(在一具體實施例中)對於電壓雜訊是免疫(immune)的，且確實運算或決定每一感測器位置處的電壓。根據各種具體實施例，方法2100可實施作為本文所述之分析組件(例如1520、1620及/或1720)的部分，但不限於此。
在方法2100中，兩種感測器可被模型化成為溫度與電壓(作為獨立變數)的函數。在一具體實施例中，這些函數用於使用對應感測器(例如環形振盪器)的頻率值來運算溫度(與電壓)。使用此技術，可根據從兩個感測器所接收之資料，來決定節點溫度與電壓。以此方式，方法2100可用於決定晶粒或半導體裝置的每一感測器位置處的準確溫度與電壓，同時晶片正在作用中。
在圖21的操作2102中，兩種感測器可被模型化成為溫度與電壓(作為獨立變數)的函數。在一具體實施例中，該模型化可包含每一感測器在穩定的溫度與電壓狀況範圍之下的特性，同時晶粒或晶片正在操作中。注意到，操作2102可用很多種方式來實施。
例如在一具體實施例中，在操作2102中，兩種感測器可以很鄰近彼此來設置，作為晶粒或半導體裝置(例如圖形處理單元(GPU， graphics processor unit)、中央處理單元(CPU，central processor unit)、處理器、微處理器與類似者)的部分。在一具體實施例中，注意到，兩感測器不需要彼此就在隔壁地鄰近。在一具體實施例中，在操作2102中，一個感測器可實施成對溫度敏感的環形振盪器，且另一個感測器可實施成對電壓敏感的環形振盪器。例如在一具體實施例中，對溫度敏感的環形振盪器可用包含特定電流驅動式反向器的漏電環形振盪器(例如100、300或500)來實施，而對電壓敏感的環形振盪器(例如圖24的2400)可用包含最小尺寸反向器的環形振盪器來實施，但不限於此。在一具體實施例中，注意到，對電壓敏感的環形振盪器可用具有奇數反向器的一般(或標準或正常或非漏電)環形振盪器來實施，注意到，在一具體實施例中，兩個環形振盪器都對溫度與電壓敏感，但它們對溫度與電壓的相對敏感度是本質上相反的。例如在一具體實施例中，漏電環形振盪器可對溫度非常敏感且對電壓較不敏感，而另一環形振盪器可對電壓非常敏感且對溫度較不敏感。
注意到，在一具體實施例中，在圖21的操作2102中，兩個環形振盪器之間的溫度敏感度與電壓敏感度的差異越大，程序2100可用較少量的迭代來產生較準確的結果。注意到，在一具體實施例中，對溫度敏感的感測器與對電壓敏感的感測器可分別實施成漏電環形振盪器與標準環形振盪器。因此，當兩環形振盪器都有電壓改變時，標準環形振盪器的頻率將會呈現比漏電環形振盪器的頻率更大的改變。此外，當兩環形振盪器都有溫度改變時，漏電環形振盪器的頻率將會呈現比標準環形振盪器的頻率更大的改變。
在一具體實施例中，在操作2102中，在穩定的溫度與電壓狀況範圍之下，可執行漏電環形振盪器(例如100、300或500)與標準環形振盪器(例如2400)的特性。例如在一具體實施例中，作為部分的特性，晶片或晶粒係設定至已知溫度(例如25℃)，且電壓係設定至已知值(例如0.9V)。之後，在這些狀況之下，決定漏電環形振盪器與標準環形振盪器兩者的計數(或頻率)。一旦量測每一者的計數，該資料係相關於已知溫度、電壓、與對應的環形振盪器被記憶體儲存。在那之後，晶片或晶粒的電壓可設定至另一已知值(例如1.0V)，同時保持溫度設定在先前的值(例如 25℃)。之後，在這些改變的狀況之下，決定漏電環形振盪器與標準環形振盪器兩者的計數(或頻率)。一旦量測每一者的計數，該資料係相關於已知溫度、電壓、與對應的環形振盪器被記憶體儲存。此程序可針對不同電壓值來重覆。一旦所有所欲電壓值都在已建立(或已知)溫度下執行過，則可改變溫度至不同值(例如35℃)。一旦建立新的溫度值，可設定所有所欲電壓值，且之後在這些狀況之下，決定漏電環形振盪器與標準環形振盪器兩者的計數(或頻率)。所有這些狀況與計數可相關於該特定環形振盪器被記憶體儲存。注意到，在一具體實施例中，針對逐步階段之所欲範圍的溫度值(例如25℃、35℃、45℃、55℃、65℃、...、105℃)與逐步階段之所欲範圍的電壓值(例如0.9V、1.0V、...、1.2V)來執行此程序。以此方式，在一具體實施例中，在已知溫度與已知電壓下，可以得知漏電環形振盪器的預測計數(或頻率)與標準環形振盪器的預測計數(或頻率)。此外，漏電環形振盪器的計數(或頻率)值可相關於已知溫度及/或已知電壓。此外，標準環形振盪器的計數(或頻率)值可相關於已知溫度及/或已知電壓。注意到，操作2102可用類似於本文所述之任何方式來實施，但不限於此。
在圖21的操作2104中，根據從兩個感測器所接收之資料，來決定節點溫度與電壓。注意到，操作2104可用很多種方式來實施。例如在一具體實施例中，交叉耦合(cross-coupled)模型可用於操作2104，其使用從兩個感測器所接收之資料，且迭代地收斂至真正的節點溫度與電壓。在一具體實施例中，在操作2104中，可執行雙變數方程式(每一個代表一感測器)的迭代求解，來獲得或決定節點溫度與電壓。
注意到，在一具體實施例中，在操作2104中，在功能測試期間在大約或實質上相同的時間(或在相同的時間)，晶片上所實施的全域(global)觸發機構可用於觸發所有感測器(例如兩個環形振盪器)。在一具體實施例中，所有感測器(例如兩個環形振盪器)可配置成在被觸發時運作確實相同的時期(或實質上相似的時期)。注意到，雖然在一具體實施例中半導體晶片是運作功能測試，在操作2104中可讀取該等環形振盪器的每一計數，且轉譯成頻率值。在一具體實施例中，可實施電路，其藉由在大約或實質上相同的時間(或在相同的時間)啟始與停止所有感測器，來執行 整個晶片或晶粒的量測。
例如，圖22為根據本發明之一具體實施例之方塊圖2200，其執行雙變數方程式(每一個代表一感測器)的迭代求解，來獲得節點溫度與電壓。圖21與圖22結合來敘述，以提供操作2104的較佳了解。注意到，在圖22中，正常環形振盪器(RO，ring oscillator)函數或模型2202與漏電環形振盪器(RO)函數或模型2204可用很多種方式來實施。例如在一具體實施例中，漏電環形振盪器(RO)函數或模型2204可用下面方程式LRO來表示：LRO=fL(T,v)=a0+a1T+a2v+a3Tv+a4T2+a5v2+a6T2v+a7Tv2且正常(或標準)環形振盪器(RO)函數或模型2202可用下面方程式SRO來表示：SRO=fN(V,t)=a0+a1t+a2V+a3tV+a4t2+a5V2+a6t2V+a7tV2在另一具體實施例中，漏電環形振盪器(RO)函數或模型2204可用下面方程式LRO來表示：LRO=fL(T,v)=A0T+A1v+A2T2+A3v2+A4Tv...且正常(或標準)環形振盪器(RO)函數或模型2202可用下面方程式SRO來表示：SRO=fN(V,t)=A0t+A1V+A2t2+A3V2+A4tV...
注意到，很多函數或公式或方程式可用來模型化正常環形振盪器(RO)函數或模型2202與漏電環形振盪器(RO)函數或模型2204。例如，在一具體實施例中，可以利用能夠最佳模型化所收集資料的任何東西(例如，任何表面函數，其最佳合適於該模型，具有最少誤差)。在一具體實施例中，可以利用迴歸分析，來用於正常環形振盪器(RO)函數或模型2202與漏電環形振盪器(RO)函數或模型2204。
在一具體實施例中，在操作2104中，可假設所有節點都在 室溫(例如開始狀況T=25℃)，且此值2210可代入正常環形振盪器(RO)函數或模型2202中。因此，在操作2104中，標準環形振盪器模型2202可轉換所測量的頻率與溫度成為電壓2206。在一具體實施例中，在操作2104中，所運算的電壓2206形成至漏電環形振盪器(RO)模型2204的輸入，漏電環形振盪器(RO)模型2204轉換所測量的頻率與電壓成為溫度2208。在一具體實施例中，在操作2104中可重覆此程序，直到所運算或決定的溫度2208與電壓2206收斂至固定值(例如迭代之間是0差量)，但不限於此。在另一具體實施例中，在操作2104中可重覆此程序有限次數的迭代，以運算或決定溫度2208與電壓2206，但不限於此。在一具體實施例中，注意到，所決定的溫度2208與電壓2206具有它們自己的重要性，因為人們將在一些應用中檢視靜態電壓降以及溫度。此外，針對溫度，該應用是找出晶粒或晶片上的最熱點，因為你可以設置很多這些組件(例如一對標準環形振盪器與漏電環形振盪器)在晶粒或晶片上，因為它們的尺寸很小。
在一具體實施例中，操作2104可實施為晶粒或晶片或半導體裝置的系統測試，但不限於此。例如在一具體實施例中，系統測試可包含在操作2104中在晶粒或晶片或半導體裝置上運作任何應用(例如遊戲、程式與類似者)，且之後決定在晶粒或晶片或半導體裝置中的最熱點或區。此外，所決定資訊可用於致能或觸發用於晶粒或晶片或半導體裝置的一或多個冷卻解決方案。以此方式，操作2104致能準確預測或決定晶片(或晶粒或半導體裝置)中任何位置的溫度，同時晶片(或晶粒或半導體裝置)正在運作任何功能。操作2104可用類似於本文所述之任何方式來實施，但不限於此。
在一具體實施例中，注意到，圖21的方法2100可實施來與任何數量的感測器對一起操作，感測器對包含溫度敏感感測器與電壓敏感感測器。在一具體實施例中，注意到，當溫度敏感感測器與電壓敏感感測器分別被實施為漏電環形振盪器與標準環形振盪器時，它們具有小尺寸的優點，藉此使它們能被實施在晶片、晶粒或半導體裝置的多個位置中。在一具體實施例中，注意到，因為漏電環形振盪器與計數器(涉及數位式測量該頻率)連同標準環形振盪器與計數器(涉及數位式測量該頻率)的總 面積比熱敏二極體電路的尺寸小數倍，它可以便宜地分布在晶粒或晶片中。注意到，較了解晶片電路行為且更準確感測晶粒或晶片中的性能可以允許較便宜且較有效率的熱解決方案，以及產生晶粒或晶片之隨時間而變的熱與電壓降熱地圖。
圖23為根據本發明之各種具體實施例之方法2300的流程圖，其用於校正晶粒內程序變異(PV，process variation)。雖然特定操作係揭露在圖23中，此種操作係為範例。方法2300可不包含圖23所例示的所有操作。此外，方法2300可包含各種其他操作及/或所示的操作的變化。相似地，可修改流程圖2300的操作的順序。可了解到，並非流程圖2300中的所有操作都會被執行。在各種具體實施例中，方法2300的一或多個操作可藉由軟體、藉由韌體、藉由硬體、或藉由任何其組合來執行，但不限於此。方法2300可包含本發明之具體實施例之程序，其可藉由處理器與電子組件在電腦或運算裝置可讀取且可執行指令(或程式碼)的控制之下被執行。電腦或運算裝置可讀取且可執行指令(或程式碼)可存於例如資料儲存部件，例如電腦或運算裝置可使用的揮發性記憶體、電腦或運算裝置可使用的非揮發性記憶體、及/或電腦或運算裝置可使用的大量資料儲存器。但是，電腦或運算裝置可讀取且可執行指令(或程式碼)可存於任何類型的電腦或運算裝置可讀取媒體或記憶體。
在操作2302中，可在兩不同電壓與溫度(v,t)點，測量測試下組件(CUT，component under test)環形振盪器(RO)值。注意到，操作2302可用很多種方式來實施。例如在一具體實施例中，在操作2302中所測量之CUT RO值可為一計數，其由CUT RO在經過一預定時間週期或時期之後輸出。在一具體實施例中，在操作2302中，在第一溫度(t1)與第一電壓(v1)之CUT RO的第一測量值(或計數)可由CUT1表示，而在第二溫度(t2)與第二電壓(v2)之CUT RO的第二測量值(或計數)可由CUT2表示。此外，在操作2302中，從在第一溫度(t1)與第一電壓(v1)之模型所取得的第一參考值(或計數)可由REF1表示，而從在第二溫度(t2)與第二電壓(v2)之模型所取得的第二參考值(或計數)可由REF2表示。注意到，操作2302可用類似於本文所述之任何方式來實施， 但不限於此。
在圖23的操作2304中，可運算或決定偏移與縮放因子。注意到，操作2304可用很多種方式來實施。例如在一具體實施例中，利用下面方程式來運算或決定偏移(b)與縮放因子(m)：m=(CUT2-CUT1)/(REF2-REF1) b=CUT2-m*REF2其中，CUT1、CUT2、REF1、與REF2在上面參照操作2302來定義。注意到，操作2304可用類似於本文所述之任何方式來實施，但不限於此。
在操作2306中，可轉換參考模型來取得在測試模型之下的組件。注意到，操作2306可用很多種方式來實施。例如在一具體實施例中，藉由利用下面方程式，在操作2306中可轉換參考模型(ROREF)來取得在測試模型(ROCUT)之下的組件：ROCUT(t,v)=m*ROREF(t,v)+b其中，m與b在上面參照操作2304來定義。注意到，操作2306可用類似於本文所述之任何方式來實施，但不限於此。
圖24為根據本發明之一具體實施例之範例標準(或正常)環形振盪器2400的方塊圖。在一具體實施例中，環形振盪器2400可稱為非漏電環形振盪器，但不限於此。環形振盪器2400包含驅動反向器2420、2440與2450、與控制邏輯組件2410與2430。該等組件係串聯耦接於環形路徑中。驅動反向器2420包含NMOS電晶體與PMOS電晶體。
環形振盪器2400的該等組件合作操作來振盪信號。在一具體實施例中，振盪包括了信號狀態的反向。驅動反向器2420、2440與2450回應於驅動信號而開啟與關閉狀態。控制邏輯組件2410與2430可控制一信號，且驅動該信號到一個值。致能信號2403可用於「致能」控制邏輯組件2410與2430。雖然環形振盪器2400的本具體實施例係顯示為具有相同的致能信號2403來「致能」邏輯組件2410與2430，可了解到，不同的個別致能信號可用於「致能」邏輯組件2410與2430之每一者。驅動反向器2450回應於驅動信號而開啟與關閉狀態。環形振盪器在環形路徑中具有分 支2407，其發送輸出2404。輸出2404的狀態相似於反向器2420之輸入的狀態。
圖25為根據本發明之一具體實施例之範例漏電反向器形成程序2500的流程圖。
在方塊2510，製造拉升組件。在一具體實施例中，拉升組件包含開/關驅動電晶體。在一範例實施中，拉升組件包含MOS電晶體。
在方塊2520，製造拉低組件。在一具體實施例中，拉低組件包含開/關驅動電晶體。在一範例實施中，拉低組件包含MOS電晶體。
在方塊2530，製造漏電組件，其影響拉升或拉低轉變。在一具體實施例中，漏電組件包含被驅動至關閉狀態的漏電電晶體。在一範例實施中，漏電電晶體的大小大於在方塊2510或2520所製造的拉升或拉低電晶體數倍(例如3倍、10倍、12倍...等)。漏電反向器可具有漏電特性是足夠大或強，來克服在方塊2510或2520所製造的至少一電晶體的漏電特性。漏電電晶體可為多手指(multi-finger)(例如複數個漏電電晶體短路在一起...等)。在一範例實施中，漏電組件包含10個手指，每個為1/2微米。漏電電晶體可足夠大來放電該擴散電容，而不會過度供電來驅動方塊2510或2520之拉升或拉低組件。
圖26為根據本發明之一具體實施例之範例延遲測量系統2600的方塊圖。延遲測量系統2600包含記憶體單元，作為測試下裝置。延遲測量系統2600包含第一轉變階2610、第二轉變階2620、轉變完成偵測組件2630、與控制組件2650。轉變階2610包含在測試組件2611中具有接收器的虛擬隨機存取記憶體(RAM，random access memory)行以及驅動反向器2612。轉變階2620包含在測試組件2621中具有接收器的虛擬RAM行以及驅動反向器2622。轉變完成偵測組件2630包含C元件(C-Element)2631與驅動反向器2632。
在一具體實施例中，在測試組件2611與2612中具有接收器的虛擬(dummy)RAM行不將本身的該輸出反向，而是將延遲引入至來自轉變階之輸出處的個別反向轉變。在一範例實施中，驅動反向器2612與2622將信號反向，且在測試組件2611與2612中具有接收器的虛擬RAM行將延 遲引致至轉變階2610與2620之輸出處的信號轉變，其相關於轉變階2610與2620之輸入處的信號狀態。可了解到，具有接收器的虛擬RAM行所引入的延遲可對應於記憶體操作的階段。在一具體實施例中，具有接收器的虛擬RAM行所引入的延遲可對應於位元線預充電階段與讀取階段。在一範例實施中，具有接收器的虛擬RAM行的不同階段所引入的延遲係彼此非對稱。預充電階段可引入長或慢的延遲，且讀取階段可引入短或快的延遲，或反之亦然。
圖27為根據本發明之一具體實施例之範例延遲測量方法2700的方塊圖。
在方塊2710，執行第一反向轉變。第一反向可包含邏輯狀態反向(例如拉升、拉低...等)。
在方塊2720，執行第二反向轉變。在一具體實施例中，第一反向轉變與第二反向轉變具有非對稱延遲特性。在一範例實施中，第一反向轉變比相對慢的第二反向轉變快。
在方塊2730，執行關於第二反向轉變的轉變完成測量程序。在一具體實施例中，轉變完成測量程序可測量從開始第二反向轉變到完成第二反向轉變的延遲時間量的指示。在一範例實施中，轉變完成測量程序亦可測量從開始第二反向轉變到完成第二反向轉變的延遲時間量的指示。延遲時間量的指示可為一計數，其根據轉變完成偵測程序的輸出。
圖28為根據本發明之一具體實施例之範例轉變完成偵測程序2800的方塊圖。
在方塊2810，檢查兩輸入的邏輯值。
在方塊2820，如果兩個輸入都為邏輯0，則輸出邏輯0，且持續輸出邏輯0，直到兩個輸入都是邏輯1。
在方塊2830，如果兩個輸入都是邏輯1，則輸出邏輯1，且持續輸出邏輯1，直到兩個輸入都是邏輯0。在完成偵測程序2800的一具體實施例中，如果一個輸入是邏輯1且另一個輸入是邏輯0，該輸出並不會改變邏輯狀態。
圖29為根據本發明之一具體實施例之範例分析方法2900 的流程圖。
在方塊2910，執行反向程序。在一具體實施例中，反向程序包含拉升與拉低。反向程序可包含邏輯1狀態與邏輯0狀態之間的轉變。反向程序可包含將延遲引入至反向轉變的輸出中。該延遲可不對稱於轉變的方向(例如快的上升轉變相對於慢的下降轉變、慢的拉升轉變相對於快的拉低轉變、反之亦然...等)。
在方塊2920，分析程序根據與反向程序相關的延遲來執行。可了解到，可執行各種不同分析。在一具體實施例中，接收關於時間延遲的指示，且決定轉變延遲時間。在一範例實施中，轉變延遲相關於非對稱轉變的一態樣(例如上升相對於下降、拉升相對於拉低...等)。在一具體實施例中，根據轉變延遲時間來分析裝置特性。可了解到，可分析各種特性(例如製造程序符合性與缺陷、漏電流功率消耗...等)。裝置分析程序可包含根據延遲時間量來分析製造程序與操作參數。
注意到，高功率密度與增加的精密冷卻解決方案已經變成尖端圖形處理器單元(GPU，graphics processor unit)的主要產物，因為漏電與主動功率密度已經增加。各種操作模式期間對於晶粒溫度與晶片之溫度變化的較佳了解因此已經變得越來越重要。不幸的，使用熱敏二極體的晶粒溫度感測器普遍是太大且通常設置在晶片之最熱最密封裝區之外。熱解決方案團隊因此必須依靠裸曝矽(沒有散熱器)的IR光譜或者熱分析的模擬，兩種都不精確。增加的功率密度以及考慮熱點不確定性的保留邊際已經使冷卻解決方案會導致大量的總功率消耗以及電路板成本。
在一具體實施例中，可實施漏電敏感環形振盪器(例如100、300或500)，其展現絕佳的溫度敏感度，且可實施在比熱敏二極體與對應電路小100倍的面積中。在一具體實施例中，漏電環形振盪器(例如100、300或500)可包含反對稱漏電流限制反向器與C元件(C-Element)環形振盪器設計，如同本文所述的，但不限於此。在一具體實施例中，拉低電流或延遲之任一者可被NLEAK反向器中之OFF NMOS裝置的漏電流所限制，或者拉升電流或延遲之任一者可被PLEAK反向器中之OFF PMOS裝置的漏電流所限制。注意到，在一具體實施例中，漏電流所限制的延遲 很大，使得它主導了環形振盪器頻率，其可用計數器來數位式測量。因為漏電流很大程度是依溫度而定，且對電壓較不敏感，此種漏電環形振盪器可作為根據各種具體實施例之絕佳的溫度感測器。
在一具體實施例中，因為涉及數位式測量頻率的計數器與漏電環形振盪器的總面積是比熱敏二極體電路的尺寸小100倍，其可便宜地分布於晶片。注意到，較了解晶片電路行為與晶片中的更準確感測性能可以致能較便宜且較有效率的熱解決方案。此外，這可直接解釋為較低的電路板成本與每瓦特較高的性能。
本系統與方法可促進漏電特性的分析與檢查。在一具體實施例中，漏電流所限制的延遲很大，使得它主導了環形振盪器頻率，而環形振盪器頻率可用計數器來數位式測量。在一具體實施例中，50%的工作週期輸出是類似於時脈，頻率與工作週期都由慢轉變來決定，其可用於驅動計數器。在一範例實施中，本操作檢查方法可促進利用具有非對稱延遲裝置(其達成正確極性)的較小環形振盪器。本方法亦可允許操作檢查組件選擇性地開啟與關閉，進一步促進節省功率消耗。本方法促進比傳統方式更多樣實例化的監視結構，且是用較低的面積成本。本方法亦促進較近監視程序與操作參數。本漏電反向系統與方法可促進確認晶片符合設計規格以及偵測製造程序的失常。在一具體實施例中，來自一或多個漏電環形振盪器的輸出可用於決定在晶片操作期間在一或多個漏電環形振盪器的位置處的溫度。在一具體實施例中，漏電環形振盪器鄰近標準環形振盪器，且來自漏電環形振盪器的輸出與來自標準環形振盪器的輸出可一起用來決定在晶片操作期間在漏電環形振盪器與標準環形振盪器的位置處的溫度與電壓。
用方法的方式來討論與呈現部分的詳細敘述。雖然其步驟與順序係揭露在本文中描述此方法之操作的圖式中，此種步驟與順序只是範例。具體實施例很適於執行本文圖式之流程圖中記載的各種其他步驟或步驟的變化，且用不同於本文所述與所繪的順序。
一些部分的詳細敘述是用程序、步驟、邏輯方塊、處理、與在資料位元上操作的其他符號表示來呈現，其可執行於電腦記憶體中。這 些敘述與表示是資料處理領域中熟習技藝者所使用的手段，用以最有效傳遞他們的作品的本質給該領域中其他熟習技藝者。程序、電腦執行的步驟、邏輯方塊、處理...等在本文中且一般是設想成導致所欲結果之有條理順序的步驟或指令。步驟包含物理量的物理操控。通常，但不必需，這些量是採取電子、磁性、光學或量子信號的形式，其可在電腦系統中儲存、轉移、結合、比較、與其他操控。總是方便的，原則上因為通用的關係而將這些信號稱為位元、值、元素、符號、字元、項、數字、或類似者。
但是，應記住，所有這些與相似項都相關於合適的物理量，且只是用於這些量的方便標記。除非特別指出，否則如下述討論般明顯，可了解到，整篇討論所用的術語(例如「處理」、「運算」、「計算」、「決定」、「顯示」、「存取」、「寫入」、「包含」、「儲存」、「傳送」、「橫越」、「關於」、「識別」、或類似者)指的是電腦系統或類似的電子運算裝置的動作及處理，電腦系統或類似的電子運算裝置將代表電腦系統之暫存器及記憶體內之物理(電性)量的資料操作及轉換成相似地代表電腦系統之記憶體或暫存器或其它此類資訊儲存器、傳輸或顯示裝置內之物理量的其它資料。
一些具體實施例可用一或多個電腦或其它裝置所執行的電腦可執行指令的一般上下文來敘述，例如程式模組。通常，程式模組包括程序、程式、物件、組件、資料結構...等等，其執行特定的作業或實行特定的抽象資料型態。通常，程式模組的功能可如所欲地結合或分布於各種具體實施例中。
針對例示與敘述的目的，已呈現根據本發明之各種特定具體實施例的上面敘述。它們不打算是詳盡無疑的或限制本發明至所揭示的精準形式，且根據上述教示可能有很多修改與變化。本發明係根據申請專利範圍與其均等物來解釋。

Claims (20)

  1. 一種決定晶片上電壓與溫度的方法，包括：模型化且校正兩種感測器，該等感測器為一半導體裝置之部分，且成對地、相當鄰近地設置於該半導體裝置上一位置；及根據從該等兩個感測器所接收的資料，一起決定出該位置上之一溫度與電壓。
  2. 如申請專利範圍第1項之方法，其中，該等兩個感測器之一第一感測器包括一漏電環形振盪器。
  3. 如申請專利範圍第2項之方法，其中，該等兩個感測器之一第二感測器包括一非漏電環形振盪器。
  4. 如申請專利範圍第2項之方法，其中，該漏電環形振盪器包括一漏電反向器。
  5. 如申請專利範圍第4項之方法，其中，該漏電反向器包括一拉升組件、一漏電組件、與一拉低組件。
  6. 如申請專利範圍第1項之方法，其中，該決定係包括利用一迴歸分析。
  7. 如申請專利範圍第1項之方法，其中，該決定係包括利用代表該等兩個感測器中之一第一感測器的一第一模型與代表該等兩個感測器中之一第二感測器的一第二模型。
  8. 一種決定晶片上電壓與溫度的系統，包括：一第一感測器；一第二感測器；一分析組件，耦接來接收來自該等第一與第二感測器兩者的一輸 出，該分析組件用於執行一方法，該方法包括：模型化且校正該等第一與第二感測器，該等感測器為一半導體裝置之部分，且成對地、相當鄰近地設置於該半導體裝置上一位置，；及根據從該等第一與第二感測器所接收的資料，一起決定出該位置上之一溫度與電壓。
  9. 如申請專利範圍第8項之系統，其中，該第一感測器包括一漏電環形振盪器。
  10. 如申請專利範圍第9項之系統，其中，該第二感測器包括一非漏電環形振盪器。
  11. 如申請專利範圍第9項之系統，其中，該漏電環形振盪器包括一漏電反向器。
  12. 如申請專利範圍第11項之系統，其中，該漏電反向器包括一拉升組件、一漏電組件、與一拉低組件。
  13. 如申請專利範圍第8項之系統，其中，該決定係包括利用一迴歸分析。
  14. 如申請專利範圍第8項之系統，其中，該決定係包括利用代表該第一感測器的一第一模型與代表該第二感測器的一第二模型。
  15. 如申請專利範圍第8項之系統，其中，該分析組件包括一計數器與耦接至該計數器的一處理組件。
  16. 一種決定晶片上電壓與溫度的方法，包括：模型化且校正一電壓敏感感測器與一溫度敏感感測器，該等感測器為一半導體裝置之部分，且成對地、相當鄰近地設置於該半導體裝置上 一位置；及根據從該電壓敏感感測器與該溫度敏感感測器所接收的資料，一起決定出該位置上之一溫度與電壓。
  17. 如申請專利範圍第16項之方法，其中，該溫度敏感感測器包括一漏電環形振盪器。
  18. 如申請專利範圍第17項之方法，其中，該電壓敏感感測器包括一非漏電環形振盪器。
  19. 如申請專利範圍第17項之方法，其中，該漏電環形振盪器包括一漏電反向器。
  20. 如申請專利範圍第19項之方法，其中，該漏電反向器包括串聯耦接的一拉升電晶體、一漏電電晶體、與一拉低電晶體。
TW101140486A 2011-11-01 2012-11-01 決定晶片上電壓與溫度的方法與系統 TWI527193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161554490P 2011-11-01 2011-11-01
US13/358,387 US9448125B2 (en) 2011-11-01 2012-01-25 Determining on-chip voltage and temperature

Publications (2)

Publication Number Publication Date
TW201336047A TW201336047A (zh) 2013-09-01
TWI527193B true TWI527193B (zh) 2016-03-21

Family

ID=48084632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140486A TWI527193B (zh) 2011-11-01 2012-11-01 決定晶片上電壓與溫度的方法與系統

Country Status (4)

Country Link
US (1) US9448125B2 (zh)
CN (1) CN103091619B (zh)
DE (1) DE102012219971B4 (zh)
TW (1) TWI527193B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472781B (zh) 2011-07-22 2015-02-11 Nvidia Corp 元件分析的系統與方法
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
CN103983809A (zh) 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法
US9100002B2 (en) * 2013-09-12 2015-08-04 Micron Technology, Inc. Apparatus and methods for leakage current reduction in integrated circuits
US9442025B2 (en) 2013-10-30 2016-09-13 Apple Inc. System and method for calibrating temperatures sensor for integrated circuits
TWI512422B (zh) * 2014-10-14 2015-12-11 Univ Nat Sun Yat Sen 具製程、電壓、溫度及漏電流補償之輸出緩衝器及其漏電流補償電路
TW201708835A (zh) 2015-08-04 2017-03-01 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
US9720033B2 (en) * 2015-09-29 2017-08-01 Apple Inc. On-chip parameter measurement
US9825620B2 (en) 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
CN109983350B (zh) * 2016-11-29 2022-02-22 东京毅力科创株式会社 载置台和电子器件测试装置
US10382014B2 (en) * 2016-12-23 2019-08-13 Ati Technologies Ulc Adaptive oscillator for clock generation
TWM542163U (zh) * 2017-01-16 2017-05-21 Evga Corp 電腦控制晶片之模擬切換裝置
EP3710844B1 (en) 2017-11-15 2024-02-07 Proteantecs Ltd. Integrated circuit margin measurement and failure prediction device
WO2019102467A1 (en) 2017-11-23 2019-05-31 Proteantecs Ltd. Integrated circuit pad failure detection
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
WO2019135247A1 (en) 2018-01-08 2019-07-11 Proteantecs Ltd. Integrated circuit workload, temperature and/or sub-threshold leakage sensor
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
WO2019244154A1 (en) 2018-06-19 2019-12-26 Proteantecs Ltd. Efficient integrated circuit simulation and testing
US10664027B2 (en) * 2018-10-09 2020-05-26 Intel Corporation Methods, systems and apparatus for dynamic temperature aware functional safety
JP7419380B2 (ja) 2018-12-30 2024-01-22 プロテアンテックス リミテッド 集積回路ｉ／ｏの完全性および劣化監視
US11929131B2 (en) 2019-12-04 2024-03-12 Proteantecs Ltd. Memory device degradation monitoring
JP2023521500A (ja) 2020-04-20 2023-05-24 プロテアンテックス リミテッド ダイ間接続性監視
US11313900B2 (en) 2020-08-24 2022-04-26 Stmicroelectronics International N.V. Methods and devices for measuring leakage current
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver
CN116087756B (zh) * 2023-03-06 2023-06-23 瀚博半导体(上海)有限公司 基于数字环形振荡器的芯片电压检测方法和装置
TWI823812B (zh) * 2023-04-25 2023-11-21 慧榮科技股份有限公司 介面電路、記憶體控制器與校正方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334983A1 (de) 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5553276A (en) 1993-06-30 1996-09-03 International Business Machines Corporation Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units
JPH08294229A (ja) 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3102398B2 (ja) 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
KR20000065711A (ko) 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
KR20010035660A (ko) 1999-10-01 2001-05-07 김영환 배선연결부에 의한 지연시간 측정방법
JP4103280B2 (ja) 1999-12-24 2008-06-18 株式会社デンソー 力学量センサ装置
DE60134736D1 (de) 2000-05-11 2008-08-21 Multigig Ltd Elektronischer pulserzeuger und oszillator
US6535013B2 (en) 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6535071B2 (en) 2001-05-17 2003-03-18 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
US6724225B2 (en) 2001-06-07 2004-04-20 Ibm Corporation Logic circuit for true and complement signal generator
DE10131675B4 (de) 2001-06-29 2005-04-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US6853259B2 (en) * 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
JP2003168959A (ja) 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6854100B1 (en) 2002-08-27 2005-02-08 Taiwan Semiconductor Manufacturing Company Methodology to characterize metal sheet resistance of copper damascene process
US6801096B1 (en) 2003-01-22 2004-10-05 Advanced Micro Devices, Inc. Ring oscillator with embedded scatterometry grate array
DE10303673A1 (de) * 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
TWI234834B (en) 2003-03-31 2005-06-21 Macronix Int Co Ltd Inkless wafer test method
US7064620B1 (en) 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US20050007154A1 (en) 2003-07-07 2005-01-13 Patella Benjamin J. System and method for evaluating the speed of a circuit
US7069525B2 (en) 2003-07-18 2006-06-27 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
DE102004001668B4 (de) 2004-01-12 2007-09-13 Infineon Technologies Ag Elektronischer Schaltkreis mit einer Schaltungsanordnung zum Bestimmen und Auswerten der Betriebstemperatur
US7151417B1 (en) 2004-06-16 2006-12-19 Transmeta Corporation System and method for characterizing a potential distribution
US7098691B2 (en) 2004-07-27 2006-08-29 Easic Corporation Structured integrated circuit device
US7085658B2 (en) 2004-10-20 2006-08-01 International Business Machines Corporation Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
US20060178857A1 (en) 2005-02-10 2006-08-10 Barajas Leandro G Quasi-redundant smart sensing topology
KR100657171B1 (ko) 2005-04-29 2006-12-20 삼성전자주식회사 리프레쉬 제어회로 및 리프레쉬 제어방법
US7365611B2 (en) 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
US7489204B2 (en) 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7550998B2 (en) 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7332937B2 (en) 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7449966B2 (en) * 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
WO2007141870A1 (ja) * 2006-06-09 2007-12-13 Fujitsu Limited 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP4765858B2 (ja) 2006-09-15 2011-09-07 三菱電機株式会社 温度検出装置
KR100849208B1 (ko) 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
US8041518B2 (en) 2007-05-08 2011-10-18 Globalfoundries Inc. Determining die test protocols based on process health
US7795927B2 (en) 2007-08-17 2010-09-14 Raytheon Company Digital circuits with adaptive resistance to single event upset
US7760033B2 (en) 2007-12-31 2010-07-20 Intel Corporation Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage
US7642864B2 (en) 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
JPWO2009104358A1 (ja) 2008-02-21 2011-06-16 株式会社アドバンテスト リング発振器
US7908109B2 (en) 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US7868706B2 (en) 2008-10-23 2011-01-11 Advanced Micro Devices, Inc. Oscillator device and methods thereof
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8330478B2 (en) * 2009-11-03 2012-12-11 Arm Limited Operating parameter monitoring circuit and method
TWI439710B (zh) 2009-11-18 2014-06-01 Univ Nat Sun Yat Sen 內嵌於系統級封裝之被動元件測試裝置
JP5185304B2 (ja) 2010-02-10 2013-04-17 株式会社東芝 半導体集積回路
CN102098028A (zh) 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
TWI472781B (zh) 2011-07-22 2015-02-11 Nvidia Corp 元件分析的系統與方法
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US20130106524A1 (en) 2011-11-01 2013-05-02 Nvidia Corporation System and method for examining leakage impacts

Also Published As

Publication number Publication date
CN103091619A (zh) 2013-05-08
DE102012219971A1 (de) 2013-05-02
DE102012219971B4 (de) 2016-07-14
US20130110437A1 (en) 2013-05-02
US9448125B2 (en) 2016-09-20
TW201336047A (zh) 2013-09-01
CN103091619B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
TWI527193B (zh) 決定晶片上電壓與溫度的方法與系統
TWI813615B (zh) 積體電路工作負荷、溫度及/或次臨界洩漏感測器
US7949482B2 (en) Delay-based bias temperature instability recovery measurements for characterizing stress degradation and recovery
Agarwal et al. Circuit failure prediction and its application to transistor aging
US8446224B2 (en) Network of tightly coupled performance monitors for determining the maximum frequency of operation of a semiconductor IC
TW202119002A (zh) 積體電路的片上熱感測網路
US8255850B2 (en) Fabricating IC with NBTI path delay within timing constraints
US20160041212A1 (en) Periodic Signal Measurement Using Statistical Sampling
US7184936B1 (en) Timing variation measurement system and method
Takeuchi et al. FEOL/BEOL wear-out estimator using stress-to-frequency conversion of voltage/temperature-sensitive ring oscillators for 28nm automotive MCUs
Yu et al. NBTI and HCI aging prediction and reliability screening during production test
US8952705B2 (en) System and method for examining asymetric operations
US7659749B2 (en) Pulsed dynamic logic environment metric measurement circuit
US10197455B2 (en) Thermal oscillator
US7508250B1 (en) Testing for normal or reverse temperature related delay variations in integrated circuits
US7650550B2 (en) Over temperature detection apparatus and method thereof
US7634746B1 (en) Process corner estimation circuit with temperature compensation
Ali et al. IJTAG Compatible Delay-line based Voltage Embedded Instrument with One Clock-Cycle Conversion Time
Bosio et al. Auto-adaptive ultra-low power IC
US11761996B2 (en) Power supply voltage detector, power supply voltage detection apparatus, system and medium
US11501826B2 (en) Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
Patel Test and characterization methodologies for advanced technology nodes
Tianming et al. An enhanced time-to-digital conversion solution for pre-bond TSV dual faults testing
Chen et al. Monitoring gate and interconnect delay variations by using ring oscillators
Zhang et al. Coda: A concurrent online delay measurement architecture for critical paths