TWI522764B

TWI522764B - Voltage regulator

Info

Publication number: TWI522764B
Application number: TW101101746A
Authority: TW
Inventors: Heng Socheat
Original assignee: Seiko Instr Inc
Priority date: 2011-02-01
Filing date: 2012-01-17
Publication date: 2016-02-21
Also published as: JP5670773B2; US20120194147A1; CN102629147B; TW201250427A; JP2012160083A; KR20120089205A; US8547079B2; KR101586525B1; CN102629147A

Description

電壓調整器

本發明，係有關於電壓調整器之過電流保護電路。

針對先前技術之電壓調整器作說明。圖3，係為對於先前技術之電壓調整器作展示的電路圖。

先前技術之電壓調整器，係藉由基準電壓電路101、和差動放大電路102、和身為輸出電晶體之PMOS電晶體105、和過電流保護電路361、和電阻107、108、和接地端子100、和輸出端子121、以及電源端子150所構成。過電流保護電路361，係藉由NMOS電晶體132、133、138；和身為感測電晶體之PMOS電晶體131；以及PMOS電晶體134、135、136、137所構成。

差動放大電路102，其反相輸入端子係被與基準電壓電路101作連接，其非反相輸入端子係被連接於電阻107和108之連接點處。PMOS電晶體131，係將閘極與差動放大電路102之輸出端子作連接，並將源極與電源端子150作連接。NMOS電晶體132，係將閘極以及汲極與PMOS電晶體131之汲極作連接，並將源極與接地端子100作連接。NMOS電晶體133，係將閘極與NMOS電晶體132之閘極作連接，並將源極與接地端子100作連接。PMOS電晶體134，係將源極與電源端子150作連接，並將閘極以及汲極與NMOS電晶體133之汲極作連接。

PMOS電晶體135，係將閘極與PMOS電晶體134之閘極作連接，並將汲極與差動放大電路102之輸出端子作連接，且將源極與電源端子150作連接。NMOS電晶體138，係將閘極與NMOS電晶體132之閘極作連接，並將源極與輸出端子121作連接。PMOS電晶體136，係將閘極以及汲極與NMOS電晶體138之汲極作連接，並將源極與電源端子150作連接。PMOS電晶體137，係將閘極與PMOS電晶體136之閘極作連接，並將汲極與差動放大電路102之輸出端子作連接，且將源極與電源端子150作連接。PMOS電晶體105，係將閘極與差動放大電路102之輸出端子作連接，並將源極與電源端子150作連接，且將汲極與輸出端子121作連接。

電阻107以及電阻108，係被連接於輸出端子121和接地端子100之間(例如，參考專利文獻1)。

先前技術之電壓調整器，係如同下述一般而動作以保護電路免於受到過電流之傷害。若是有電壓調整器之輸出端子和接地端子成為短路一般的情況，則輸出電流Iout係增加。若是輸出電流Iout增加，則在感測電晶體131處所流動之電流係變多，NMOS電晶體132處所流動之電流亦變多。在與NMOS電晶體132作電流鏡連接之NMOS電晶體133處所流動之電流亦變多，在PMOS電晶體134處所流動之電流亦變多。與PMOS電晶體134作電流鏡連接之PMOS電晶體135的ON電阻係變低，輸出電晶體105之閘極、源極間電壓係變低，輸出電晶體105係逐漸成為 OFF。故而，輸出電流Iout係減少，輸出電壓Vout係變低。

若是輸出電壓Vout變低並成為特定電壓以下，則NMOS電晶體138之閘極、源極間電壓係成為臨限值電壓以上，NMOS電晶體138係成為ON。如此一來，在PMOS電晶體136處所流動之電流係變多，與PMOS電晶體136作電流鏡連接之PMOS電晶體137的ON電阻係變低。輸出電晶體105，其閘極、源極間電壓係更進一步變低，並更進而作OFF。故而，輸出電流Iout係更進而變少，並成為短路時輸出電流Is。之後，輸出電壓Vout係更進而變低，並成為0V。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2010-218543號公報

然而，在先前技術中，係有著下述的問題：亦即是，當輸入輸出電壓差為小時，若是輸出電壓不作某種程度的降下，則並不會被施加過電流保護，並會由於過電流而導致作了連接之IC被破壞。又，亦有著下述的課題：亦即是，由於並無法控制輸出電壓之降下量，因此，係無法得到良好的「」字形之特性。

本發明，係為有鑑於上述課題而進行者，其目的，係在於提供一種：就算是在輸入輸出電壓差為小時，亦能夠在輸出電流為多之狀態下，並不等待輸出電壓之降下地而施加過電流保護，並且能夠得到良好之「」字形特性的電壓調整器。

具備有本發明之過電流保護電路之電壓調整器，係具備有：基準電壓電路，係輸出基準電壓；和輸出電晶體；和第1差動放大電路，係將前述基準電壓、與對前述輸出電晶體所輸出之電壓作了分壓之分壓電壓，其兩者之間的差作放大並輸出，而對於前述輸出電晶體之閘極作控制；和過電流保護電路，係保護電路免於受到前述輸出電晶體之輸出電流的過電流之損害，該電壓調整器，其特徵為：前述過電流保護電路，係具備有：感測電晶體，係感測前述輸出電流；和第1電晶體，係將汲極與前述感測電晶體之汲極作連接；和第2差動放大電路，係將輸出端子與前述第1電晶體之閘極作連接，並將反相輸入端子與前述第1電晶體之源極作連接，且將非反相輸入端子與前述第1差動放大電路之非反相輸入端子作連接；和第1電阻，係被與前述第1電晶體之源極作連接；和控制電路，係根據在前述感測電晶體處所流動之電流，來對於前述輸出電晶體之閘極作控制。

具備有本發明之過電流保護電路之電壓調整器，係藉由在過電流保護電路中使用差動放大電路，而能夠在輸入輸出電壓差為小而輸出電流為多的狀態下，就算是輸出電壓並不降下，亦能夠施加過電流保護。又，係能夠得到良好之「」字形的特性。

針對用以實施本發明之形態，參考圖面並作說明。

〔實施例1〕

圖1，係為第1實施形態之電壓調整器的電路圖。

本實施形態之電壓調整器，係藉由基準電壓電路101、和差動放大電路102、和過電流保護電路161、和身為輸出電晶體之PMOS電晶體105、和電阻107、108、和接地端子100、和輸出端子121、以及電源端子150所構成。過電流保護電路161，係藉由身為感測電晶體之PMOS電晶體131；和差動放大電路111；和NMOS電晶體112；和電阻113；以及控制電路171所構成。控制電路171，係藉由PMOS電晶體134、135、和NMOS電晶體132、133所構成。

差動放大電路102，其反相輸入端子係被與基準電壓電路101作連接，其非反相輸入端子係被連接於電阻107和108之連接點處，其輸出端子係被與PMOS電晶體105 之閘極作連接。PMOS電晶體131，係將閘極與差動放大電路102之輸出端子作連接，並將源極與電源端子150作連接。NMOS電晶體132，係將閘極以及汲極與PMOS電晶體131之汲極作連接，並將源極與接地端子100作連接。NMOS電晶體133，係將閘極與NMOS電晶體132之閘極作連接，並將源極與接地端子100作連接。PMOS電晶體134，係將汲極以及閘極與NMOS電晶體133之汲極作連接，並將源極與電源端子150作連接。PMOS電晶體135，係將閘極與PMOS電晶體134之閘極作連接，並將汲極與差動放大電路102之輸出端子作連接，且將源極與電源端子150作連接。PMOS電晶體105，係將源極與電源端子150作連接，並將汲極與輸出端子121作連接。電阻107和電阻108，係被連接於輸出端子121和接地端子100之間。差動放大電路111，其非反相輸入端子係被與差動放大電路102之非反相輸入端子作連接，其反相輸入端子係被與NMOS電晶體112之源極作連接，其輸出端子係被與NMOS電晶體112之閘極作連接。NMOS電晶體112，其汲極係被與PMOS電晶體131之汲極作連接。電阻113，係被連接於NMOS電晶體112之源極和接地端子100之間。

接著，針對第1實施形態之電壓調整器的動作作說明。

電阻107和108，係將身為輸出端子121之電壓的輸出電壓Vout作分壓，並輸出分壓電壓Vfb。差動放大電路102，係對於基準電壓電路101之輸出電壓Vref和分壓電壓Vfb作比較，並以使輸出電壓Vout成為一定的方式，來對於作為輸出電晶體而動作之PMOS電晶體105的閘極電壓作控制。若是輸出電壓Vout較特定電壓更高，則分壓電壓Vfb係成為較基準電壓Vref更高。而，差動放大電路102之輸出訊號(PMOS電晶體105之閘極電壓)係變高，PMOS電晶體105係逐漸作OFF，輸出電壓Vout係變低。如此這般，而以使輸出電壓Vout成為一定的方式來進行控制。又，若是輸出電壓Vout較特定電壓更低，則係進行與上述相反之動作，輸出電壓Vout係變高。如此這般，而以使輸出電壓Vout成為一定的方式來進行控制。藉由從分壓電壓Vfb輸出一定之電壓，在差動放大電路111之輸出處係被輸出有Hi，NMOS電晶體112係被保持為ON狀態。

若是輸出端子121和接地端子100成為短路，則輸出電流Iout係增加。若是輸出電流Iout超過最大輸出電流Im而成為過電流狀態，則在和PMOS電晶體105作電流鏡連接並對於輸出電流作感測之PMOS電晶體131處所流動之電流係變多。而，在NMOS電晶體132處所流動之電流亦變多，在與NMOS電晶體132作電流鏡連接之NMOS電晶體133處所流動之電流亦變多，在PMOS電晶體134處所流動之電流亦變多。如此一來，與PMOS電晶體134作電流鏡連接之PMOS電晶體135的ON電阻係變低，PMOS電晶體105之閘極、源極間電壓係變低，藉由此， PMOS電晶體105係逐漸成為OFF。故而，輸出電流Iout係並不會較最大輸出電流Im而流動更多之電流，輸出電壓Vout係變低。於此，由於藉由在NMOS電晶體133處所流動之電流，PMOS電晶體105之閘極、源極間電壓係變低，PMOS電晶體105係逐漸作OFF，而輸出電流Iout係被固定於最大輸出電流Im，因此，最大輸出電流Im係經由在NMOS電晶體133處所流動之電流而被作決定。

若是輸出端子121和接地端子100成為短路，則輸出電壓Vout亦會下降，而分壓電壓Vfb係下降。若是分壓電壓Vfb下降，則差動放大電路111之輸出電壓係逐漸降低，NMOS電晶體112係逐漸作OFF。如此一來，在NMOS電晶體112處所流動之電流係逐漸變少，在NMOS電晶體132處所流動之電流係逐漸增加。而，在被作了電流鏡連接之NMOS電晶體133處所流動之電流係逐漸增加，在PMOS電晶體134處所流動之電流亦逐漸增加。如此這般，係能夠使PMOS電晶體135的ON電阻變低，而能夠使PMOS電晶體105之閘極、源極間電壓變低並使PMOS電晶體105逐漸作OFF。

根據上述構成，藉由伴隨著輸出電壓之降下而使NMOS電晶體112逐漸地作OFF，係能夠在輸出電流為多之狀態下，並不等待輸出電壓之降下地而施加過電流保護。並且，不會有由於過電流而導致作了連接之IC被破壞的情形，而能夠得到良好之「」字形的特性。

〔實施例2〕

圖2，係為第2實施形態之電壓調整器的電路圖。

第2實施形態之電壓調整器，係藉由基準電壓電路101、和差動放大電路102、和過電流保護電路261、和PMOS電晶體105、和電阻107、108、和接地端子100、和輸出端子121、以及電源端子150所構成。過電流保護電路261，係藉由PMOS電晶體131；和差動放大電路211；和NMOS電晶體212；和電阻213；以及控制電路271所構成。控制電路271，係藉由PMOS電晶體204、和差動放大電路206、以及電阻214所構成。

差動放大電路102，其反相輸入端子係被與基準電壓電路101作連接，其非反相輸入端子係被連接於電阻107和108之連接點處，其輸出端子係被與PMOS電晶體105之閘極作連接。PMOS電晶體131，係將閘極與差動放大電路102之輸出端子作連接，並將源極與電源端子150作連接。差動放大電路211，其非反相輸入端子係被與差動放大電路102之非反相輸入端子作連接，其反相輸入端子係被與NMOS電晶體212之源極作連接，其輸出端子係被與NMOS電晶體212之閘極作連接。差動放大電路206，其非反相輸入端子係被與差動放大電路102之反相輸入端子作連接，其反相輸入端子係被與NMOS電晶體212之汲極作連接，其輸出端子係被與PMOS電晶體204之閘極作連接。電阻213，係被連接於NMOS電晶體212之源極和接地端子100之間。電阻214，係被連接於差動放大電路 206之反相輸入端子和接地端子100之間。PMOS電晶體204，係將汲極與差動放大電路102之輸出端子作連接，並將源極與電源端子150作連接。PMOS電晶體105，係將源極與電源端子150作連接，並將汲極與輸出端子121作連接。電阻107和電阻108，係被連接於輸出端子121和接地端子100之間。

接著，針對第2實施形態之電壓調整器的動作作說明。

電阻107和108，係將身為輸出端子121之電壓的輸出電壓Vout作分壓，並輸出分壓電壓Vfb。差動放大電路102，係對於基準電壓電路101之輸出電壓Vref和分壓電壓Vfb作比較，並以使輸出電壓Vout成為一定的方式，來對於作為輸出電晶體而動作之PMOS電晶體105的閘極電壓作控制。若是輸出電壓Vout較特定電壓更高，則分壓電壓Vfb係成為較基準電壓Vref更高。而，差動放大電路102之輸出訊號(PMOS電晶體105之閘極電壓)係變高，PMOS電晶體105係逐漸作OFF，輸出電壓Vout係變低。如此這般，而以使輸出電壓Vout成為一定的方式來進行控制。又，若是輸出電壓Vout較特定電壓更低，則係進行與上述相反之動作，輸出電壓Vout係變高。如此這般，而以使輸出電壓Vout成為一定的方式來進行控制。藉由從分壓電壓Vfb輸出一定之電壓，在差動放大電路211之輸出處係被輸出有Hi，NMOS電晶體212係被保持為ON狀態。

若是輸出端子121和接地端子100成為短路，則輸出電流Iout係增加。若是輸出電流Iout超過最大輸出電流Im而成為過電流狀態，則在和PMOS電晶體105作電流鏡連接並對於輸出電流作感測之PMOS電晶體131處所流動之電流係變多，差動放大電路206之反相輸入端子的電壓係上升。若是差動放大電路206之反相輸入端子的電壓超過基準電壓電路101之電壓，則差動放大電路206之輸出端子的電壓係逐漸變低，PMOS電晶體204係逐漸作ON。如此這般，而將PMOS電晶體105之閘極逐漸地設為電源端子150之電壓，並使PMOS電晶體105成為ON，而對於過電流狀態施加保護。

若是輸出端子121和接地端子100成為短路，則輸出電壓Vout亦會下降，而分壓電壓Vfb係下降。若是分壓電壓Vfb下降，則差動放大電路211之輸出電壓係逐漸降低，NMOS電晶體212係逐漸作OFF。如此一來，在NMOS電晶體212處所流動之電流係逐漸變少，在電阻214處所流動之電流係逐漸增加。如此這般，係能夠藉由輸出電壓之降下，而將差動放大電路206之反相輸入端子的電壓增大，並經由差動放大電路206而使PMOS電晶體204逐漸地作ON，而使PMOS電晶體105逐漸地作OFF，藉由此，係能夠對於過電流狀態而施加保護。

差動放大電路206，由於係對於基準電壓電路101之電壓和在電阻214處所發生之電壓作比較，因此，藉由對於電阻214之電阻值作調整，係成為能夠自由地設定施加過電流保護之臨限點。

另外，雖並未圖示，但是，藉由在被與差動放大電路206作連接之基準電壓電路處，使用其他的基準電壓電路，並對於電壓值作調整，係亦成為能夠自由地設定施加過電流保護之臨限點。

根據上述構成，藉由伴隨著輸出電壓之降下而使NMOS電晶體212逐漸地作OFF，係能夠在輸出電流為多之狀態下，並不等待輸出電壓之降下地而施加過電流保護。並且，不會有由於過電流而導致作了連接之IC被破壞的情形，而能夠得到良好之「」字形的特性。進而，係能夠自由地設定施加過電流保護之臨限點。

100‧‧‧接地端子

101‧‧‧基準電壓電路

102、111、206、211‧‧‧差動放大電路

121‧‧‧輸出端子

150‧‧‧電源端子

161、261‧‧‧過電流保護電路

171、271‧‧‧控制電路

[圖1]對於第1實施形態之電壓調整器作展示的電路圖。

[圖2]對於第2實施形態之電壓調整器作展示的電路圖。

[圖3]對於先前技術之電壓調整器作展示的電路圖。

100‧‧‧接地端子

101‧‧‧基準電壓電路

102、111‧‧‧差動放大電路

105‧‧‧PMOS電晶體

107、108‧‧‧電阻

112‧‧‧NMOS電晶體

113‧‧‧電阻

121‧‧‧輸出端子

131‧‧‧PMOS電晶體

132、133‧‧‧NMOS電晶體

134、135‧‧‧PMOS電晶體

150‧‧‧電源端子

161‧‧‧過電流保護電路

171‧‧‧控制電路

Claims

一種電壓調整器，係具備有：基準電壓電路，係輸出基準電壓；和輸出電晶體；和第1差動放大電路，係將前述基準電壓、與對前述輸出電晶體所輸出之電壓作了分壓之分壓電壓，其兩者之間的差作放大並輸出，而對於前述輸出電晶體之閘極作控制；和過電流保護電路，係保護電路免於受到前述輸出電晶體之輸出電流的過電流之損害，該電壓調整器，其特徵為：前述過電流保護電路，係具備有：感測電晶體，係感測前述輸出電流；和第1電晶體，係將汲極與前述感測電晶體之汲極作連接；和第2差動放大電路，係將輸出端子與前述第1電晶體之閘極作連接，並將反相輸入端子與前述第1電晶體之源極作連接，且將非反相輸入端子與前述第1差動放大電路之非反相輸入端子作連接；和第1電阻，係被與前述第1電晶體之源極作連接；和控制電路，係根據在前述感測電晶體處所流動之電流，來對於前述輸出電晶體之閘極作控制。
如申請專利範圍第1項所記載之電壓調整器，其中，前述控制電路，係具備有：第2電晶體，係將閘極和汲極與前述感測電晶體之汲極作連接；和第3電晶體，係被與前述第2電晶體作電流鏡連接；和第4電晶體，係將閘極和汲極與前述第3電晶體之汲極作連接；和第5電晶體，係被與前述第4電晶體作電流鏡連接，且汲極被與前述輸出電晶體之閘極作連接。
如申請專利範圍第1項所記載之電壓調整器，其中，前述控制電路，係具備有：第3差動放大電路，係將非反相輸入端子和前述基準電壓電路作連接，並將反相輸入端子與前述感測電晶體之汲極作連接；和第2電阻，係被與前述第3差動放大電路之反相輸入端子作連接；和第2電晶體，係將閘極與前述第3差動放大電路之輸出端子作連接，並將汲極與前述輸出電晶體之閘極作連接。