TWI517271B - Copper bonding wire for semiconductor and its joining structure - Google Patents

Copper bonding wire for semiconductor and its joining structure Download PDF

Info

Publication number
TWI517271B
TWI517271B TW100104074A TW100104074A TWI517271B TW I517271 B TWI517271 B TW I517271B TW 100104074 A TW100104074 A TW 100104074A TW 100104074 A TW100104074 A TW 100104074A TW I517271 B TWI517271 B TW I517271B
Authority
TW
Taiwan
Prior art keywords
joint portion
bonding wire
thickness
reliability
intermetallic compound
Prior art date
Application number
TW100104074A
Other languages
English (en)
Other versions
TW201140718A (en
Inventor
Tomohiro Uno
Takashi Yamada
Atsuo Ikeda
Original Assignee
Nippon Steel & Sumikin Mat Co
Nippon Micrometal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel & Sumikin Mat Co, Nippon Micrometal Corp filed Critical Nippon Steel & Sumikin Mat Co
Publication of TW201140718A publication Critical patent/TW201140718A/zh
Application granted granted Critical
Publication of TWI517271B publication Critical patent/TWI517271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3046—Co as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48507—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

半導體用銅接合線及其接合構造
本發明係關於半導體用銅接合線及其接合構造。
現在，主要使用線徑13～50μm(微米)的細線(接合線)，作為接合半導體元件上的電極與外部端子之間的接合線(以引線接合法連接的金屬線)。接合線的接合中超音波併用熱壓著方式係一般的，泛用使用接合裝置、接合線通過其內部用於連接的毛細管治具等。金屬線頂端以弧光入熱加熱溶融，以表面張力形成球形後，在150～300℃的範圍內加熱的半導體元件的電極上，壓著接合此球部。之後，直接以超音波壓著接合接合線至外部引線側。
近年來，半導體的實裝構造、材料、連接技術等急速地多樣化，例如，實裝構造中，使用現行的引線框的QFP(四方扁平封裝)，再加上使用基板、聚醯亞胺膠帶等的BGA(球閘陣列封裝)、CSP(晶片級封裝)等的新形態實用化，要求迴路性、接合性、量產使用性等更提高的接合線。
接合線的材料，目前為止主要使用高純度4N系(純度>99.99mass(質量)%)的金。不過，由於金係昂貴的，期望材料費廉價的其他金屬的接合線。
為了材料費廉價，電氣傳導性優異，也提高球形接合、楔形接合等，開發以銅為材料的接合線(以下稱作銅接合線)，揭露於專利文件1等。不過，銅接合線中，金屬線表面氧化更降低接合強度、樹脂封止時容易產生金屬線表面的腐蝕等，成為問題。成為銅接合線的實用化在LSI(大型積體電路)用途中沒有進展的原因。
有關作為接合線的接合對象的材質，矽基板上的配線、電極材料中，純Al(鋁)或Al合金等為主流。Al合金中，多數使用Al-1%Si(矽)、Al-0.5%Cu、Al-1%Si-0.5%Cu等。細微配線用的Cu配線中，表面上也常使用Al合金等。又，引線框上，施加鍍銀(Ag)、鍍鈀(Pd)等，還有，樹脂基板、膠帶等的上方，施加Cu(銅)配線，其上施加金等貴金屬元素及其合金的膜。依照如此種種的接合對象，尋求提高接合線的接合性、接合可靠性。
銅接合線中，溶融金屬線頂端形成球部之際，為了抑制氧化，一邊在金屬線頂端噴上氮氣或含有氫5%左右的氮氣，一邊進行引線接合。
銅接合線也必須滿足與習知的金接合線相同的半導體可靠性測試。樹脂封止引線接合的半導體後，進行加速評價實使用的可靠性測試。代表性地，實施在高溫下加熱的HTS(高溫儲存)測試、高溫高溼環境下加熱測試PCT測試(壓力鍋測試)及HAST測試(高加速溫度和溼度應力測試)等。PCT測試也稱作飽和型加壓水蒸氣測試，其一般的條件係在121℃下相對溼度(RH)為100%的加熱，不附加電氣偏壓等。另一方面，HAST測試也稱作不飽和型水蒸氣測試，其一般的條件係一邊負載電氣的偏壓，一邊以130℃的85%RH加熱。
有關銅(Cu)接合線與鋁(Al)電極或導線電極間的接合部的可靠性，即使與現行的金接合線相較，也很少報告例。有關Cu/Al接合部的可靠性，在專利文件3及非專利文件1等有報告。Cu/Al接合部的金屬間化合物成長速度，已知比Au/Al接合部的情況還大幅遲緩。根據如此的遲緩的金屬間化合物成長速度等的理由，認為銅接合線的高溫加熱下的接合可靠性比金接合線良好。由於沒有銅接合線使用於LSI用途的實績，沒有充分調查銅接合線實際使用時的可靠性等，可靠性評估的基準、壽命等也不明確。
[先前技術文件] [專利文件]
[專利文件1]特開昭61-251062號公報
[專利文件2]特開昭61-20693號公報
[專利文件3]國際公開第WO 2008-87922號
[非專利文件]
[非專利文件1]Effects of Cu-Al intermetallic compound(IMC)on copper wire and aluminum pad bondability：H. Kim,J. Lee,K Parik,K Koh,J. Won,IEEE Transactions on Advanced Packaging,29(2003),pp. 367-374.(銅-鋁金屬間複合物對銅線和鋁銲墊接合可能性的影響：H. Kim,J. Lee,K Parik,K Koh,J. Won,電機電子工程師學會在先進包裝的處理，29(2003)，第367-374頁)
[非專利文件2]M. Drozdov,G. Gur,Z. Atzmon,W. Kaplan,”Detailed investigation of ultrasonic Al-Cu wire-bond：Microstructural evolution during annealing”,J Materail Science,43(2008),pp. 6038-6048.(M. Drozdov,G. Gur,Z. Atzmon,W. Kaplan,”超音波鋁-銅引線接合詳細調查：回火期間的細微構造發展，J材料科學，43(2008)，第6038-6048頁)
目前為止，銅接合線的用途限定於電晶體等的個別半導體(離散IC)，無實用化於LSI用途，沒有充分調查實際使用時的可靠性等。今後，由於以LSI用途的嚴格可靠性基準調查，擔憂Cu/Al接合部的長期可靠性的問題。
用於自動車用途的車載用LSI中，要求更嚴格的高溫使用環境下的可靠性。一般用途LSI的可靠性測試中，一般係125℃加熱，但車載用LSI中，要求150～175℃更高溫下的可靠性。還有，將來的要求，也期待180～250℃高溫下的可靠性。
銅接合線的HTS測試下的接合部可靠性中，銅接合線與鋁電極間的接合部中強度下降等成為問題。125℃左右的低溫中沒有問題，但150～175℃的溫度範圍內長期間加熱時，上述的Cu/Al接合部中的強度下降，電氣電阻增加等的不良成為問題。如果提高銅接合線在150～175℃的溫度範圍內的接合可靠性，在車載用LSI中可以實用化。
又，車載用LSI之類使用於引擎周邊等嚴苛環境下時，根據高溫與高溼組合，要求嚴格的可靠性。使用銅接合線的接合部，進行PCT測試、HAST測試時，Cu/Al接合部中的強度下降等比Au接合線在更短時間內發生，是最近的擔憂。
本發明的目的在於解決如上述的接合可靠性問題，提高高溫環境或高溫高溼環境下接合線的接合可靠性，以比金接合線廉價的銅作為主體，提供也可以適用於車載用LSI的半導體用銅接合線及其接合構造。
根據本發明申請專利範圍第1項的發明，係銅接合線的接合構造，在銅接合線的頂端形成的球部，經由接合至鋁電極的球形接合部，連接至半導體元件的電極，其特徵在於：上述球形接合部在130～200℃中的任一溫度內加熱後，上述球形接合部的剖面中，相對於Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例的相對化合物比率R1在50%以上100%以下。
根據本發明申請專利範圍第2項的發明，其特徵在於：上述球形接合部在上述溫度範圍內，而且在85～100%中的任一相對溼度下加熱後，上述球形接合部的剖面中，相對於Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例的相對化合物比率R2在50%以上100%以下。
根據本發明申請專利範圍第3項的發明，其特徵在於：上述球形接合部中，相對於Cu與Al所構成的金屬間化合物的厚度，具有Cu9Al4相與CuAl2相的金屬間化合物厚度總計比例在0%以上未滿40%。
根據本發明申請專利範圍第4項的發明，其特徵在於：上述球形接合部中，具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上的濃化層。
根據本發明申請專利範圍第5項的發明，其特徵在於：上述球形接合部中，具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，以及Cu及Al所構成的金屬間化合物。
根據本發明申請專利範圍第6項的發明，其特徵在於：上述球形接合部中，具有Cu合金層，含有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，總計濃度最高在0.5～30mol(摩爾)%範圍。
根據本發明申請專利範圍第7項的發明，係半導體用銅接合線，頂端形成的球部，經由接合至鋁電極的球形接合部，連接至半導體元件的電極，其特徵在於：上述球形接合部的剖面中，相對於Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例的相對化合物比率R1在50%以上100%以下。
根據本發明申請專利範圍第8項的發明，其特徵在於：具有以銅為主成分的芯材，以及上述芯材上以Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上為主成分的外層。
根據本發明申請專利範圍第9項的發明，其特徵在於：上述外層具有以Pd、Au、Ag的導電性金屬中的任一種所構成的單一外層，以及以Pd、Au、Ag的金屬中的任2種為主成分的合金外層。
根據本發明申請專利範圍第10項的發明，其特徵在於：上述外層的厚度在0.01～0.4μm的範圍內。
根據本發明申請專利範圍第11項的發明，其特徵在於：在0.1～3mol(摩爾)%範圍內含有Pd、Au、Ag的導電性金屬中的任一種以上。
根據本發明申請專利範圍第12項的發明，其特徵在於：在0.0001～0.03mol(摩爾)%範圍內含有P(磷)、Si(矽)、B(硼)、Ge(鍺)中的任一種以上。
根據本發明的半導體用銅接合線與接合構造，材料費廉價，與Al電極間的接合部有優異的長期可靠性，也可適用於車載用LSI用途。
有關高溫環境或高溫高溼環境下接合線的接合可靠性優異的銅接合線，專心調查的結果，在銅接合線的頂端形成的球部接合至鋁電極，形成球形接合部，上述球形接合部在特定的溫度下加熱後，上述球形接合部的剖面中，發現CuAl相的金屬間化合物以特定厚度形成所得到的銅接合線有優異的上述可靠性。
在銅接合線的頂端形成球部，接合至鋁電極，形成球形接合部，上述球形接合部以130～200℃中任一溫度加熱後，相對於上述接合部的剖面中具有的Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例為相對化合物比率R1時，R1最好是50%以上100%以下的接合構造。具有上述接合構造的銅接合線的話，可以提高在高溫環境或高溫高溼環環下的接合可靠性。在此的金屬間化合物，係2種以上的元素以一定的組成混合的中間相，結晶構造、格子常數等，各元素不同。加熱的球形接合部中，經由評估CuAl相的相對化合物比率R1，以半導體實際使用及可靠性測試等，可以更正確反映金屬間化合物成長狀狀態下的接合可靠性。
連接銅接合線的半導體的可靠性測試中，不良形態係銅接合線與鋁電極之間的球形接合部(以下，也稱作「Cu/Al接合部」)中強度下降、電氣電阻增加。此Cu/Al接合界面(銅接合線與鋁電極之間的接合界面)中的不良原因，本發明者明確可以分成空隙(void)產生與腐蝕反應2種類。
Void係微小的空隙，多數產生於球部與Cu及Al所構成的金屬間化合物之間的邊界近旁。由於空隙(void)產生，接合強度顯著下降，明顯時甚至到剝離。有關空隙(void)產生的結構，雖然不能充分查明，但認為有助於原子擴散的原子空孔(Vacancy)集合，密切參與金屬間化合物的成長。
金屬間化合物的成長與空隙的產生‧成長之間關係的調查結果，由狀態圖得知Cu及Al所構成的金屬間化合物的5種類的相不會全部誘發空隙產生，發現特定的金屬間化合物的CuAl相(組成比為Cu：Al=1：1)的成長促進對於空隙產生的抑制有效。由於CuAl相係成長速度緩慢的金屬間化合物，在通常的銅接合線的接合面中很少優先成長。由於上述的CuAl相而有效得到作用的銅接合線，以上述的條件處理金屬線，CuAl相的相對化合物比率R1在50%以上。
在銅接合線與鋁電極之間的球形接合部中成長，已知Cu及Al所構成的金屬間化合物的主要的相為Cu9Al4相及CuAl2相。非專利文件2中，使用最新的TEM解析技術的觀察中，報告同樣的金屬間化合物成長。這些Cu9Al4相及CuAl2相與可靠性之間的因果關係至今不明。本發明者細查此因果關係的結果，確認是上述2種金屬間化合物產生空隙，特別是誘發空隙的粗大化。雖然其詳細結構還不明，但認為由於這些金屬間化合物的成長，因化學量論性上的差距發生高濃度的原子空孔，隨著Cu與Al的相互擴散速度差距，因為柯肯達爾(Kirkendall)效應大，原子空孔集合而空隙粗大化等有關。
CuAl相藉由控制上述的原子空孔發生、柯肯達爾(Kirkendall)效應等，認為可以抑制空隙產生。CuAl相係成長速度遲緩的金屬間化合物相。習知的銅接合線的接合界面中優先成長CuAl相係困難的，藉由高溫加熱下Cu與Al所構成的金屬間化合物的其他相成長，產生空隙。經由促進CuAl相的成長，可以提高高溫加熱時的接合可靠性。即，在銅接合線的頂端形成球部，接合至鋁電極，形成球形接合部，上述球形接合部在130～200℃間的任一溫度中加熱後，如上述，CuAl相的相對化合物比率R1在50%以上的球形接合部的話，可以提高高溫加熱時的接合可靠性。
要提高接合可靠性，CuAl相的成長比例很重要，上述球形接合部的剖面中CuAl相的厚度比例的相對化合物比率R1在50%以上的話，由於抑制空隙產生，得到良好的接合可靠性。即，此銅接合線係比通常的評估更嚴的針對車載用LSI的HTS測試基準，150℃下3000小時的加速測試中，抑制接合剖面中的空隙產生，可以滿足接合強度良好的接合可靠性。又，上述比率R1在70%以上的話，可以滿足更嚴的針對車載用LSI的基準，係150℃下4000小時的接合可靠性。
對半導體施行熱處理之後，進行球形接合部的金屬間化合物的解析是有效率的。銅接合線與鋁電極間的球形接合部中，由於金屬化合物的成長速度遲緩，通常的半導體的話金屬間化合物相的解析是困難的。作為施行加熱處理的優點，舉例有藉由促進金屬間化合物的成長，提高金屬間化合物相的解析精度，可以更正確地把握半導體的實際使用及可靠性測試要求的接合可靠性等。
根據本發明在130～200℃下任一溫度加熱的話，比較容易促進金屬間化合物的成長。這是因為，130～200℃的溫度範圍的話，可以助長接合界面中的Cu及Al原子的相互擴散速度。適當的溫度及時間可以依據半導體構造、可靠性的要求基準等而選定。加熱環境最好是大氣或N2(氮)、Ar(氬)等非活性氣體，而溼度係飽和水蒸氣壓以下的乾燥空氣。
最好無樹脂封止的加熱為130～200℃的任一溫度，而樹脂封止的加熱為130～185℃的任一溫度，加熱時間為50～2000小時的範圍是有效的(以下，稱作HTS評估條件)。在此溫度範圍的話，由於溫度愈上升金屬間化合物的成長速度愈快，短時間內可以作相的解析，評估的效率提高。樹脂封止的試料中的上限溫度為185℃的理由，係超過185℃的高溫下加熱評估的話，封止樹脂的變質加速進行，受到相異於半導體要求的本來可靠性評估的不良結構影響。以下說明的Cu/Al接合部中成長的金屬間化合物、濃化層、Cu合金層等，作為評估條件，即使未特別說明，也是利用此HTS評估條件。作為更佳的HTS評估條件，最好未樹脂封止的試料以150～200℃，100～700小時，而樹脂封止的試料以150～175℃，200～1000小時加熱。此加熱條件下，經由更短時間的加熱，由於在解析中可以確保充分的金屬間化合物厚度，可以有效率地評估。有關根據本發明的球形接合部的加熱，球形接合部在樹脂封止的狀態下加熱，或是未樹脂封止的狀態下加熱，兩者都可以利用。
有關進行上述加熱的球形接合部中的金屬間化合物分析的半導體，如果是引線接合的狀態的話，可以使用實裝步驟中的半導體中間製品，出貨的半導體最終品，或電子機器內配備實際使用的半導體，還有不在此限的。上述所謂中間製品，係引線接合步驟後的半導體，例如未樹脂封止的試料，樹脂封止而未進行可靠信測試的試料，已實行可靠性測試的試料等。即，在接合界面形成的金屬間化合物的濃度或厚度，係利用上述任一半導體，即使以130～200℃中的任一溫度加熱後，進行球形接合部的觀察，在本發明的範圍內的話，也達到其作用效果。
在銅接合線頂端形成的球部，接合至鋁電極，形成球形接合部，上述球形接合部以130～200℃中的任一溫度，且85～100%中的任一相對溼度(RH)下加熱後，相對於上述球形接合部的剖面中具有Cu及Al所構成的金屬間化合物的厚度，最好是CuAl相的金屬間化合物厚度比例的相對化合物比率R2在50%以上100%以下的接合構造。具有上述接合構造的銅接合線的話，更可以促進CuAl相的成長，高溫高溼嚴格的使用環境下抑制Cu/Al接合部腐蝕，可以更提高可靠信。作為球形接合部的金屬間化合物成長評估的加熱條件，設定130～200℃且85～100% RH的理由係期望作為用以滿足嚴格的高溫高溼環境下可靠性要求的加速評估。高溫高溼加熱的話，由於吸溼的水分助長封止樹脂中的鹽素移動，加速腐蝕反應，根據不同於上述乾燥環下高溫加熱的不良結構，可以進行嚴格的可靠性評估。
使用銅接合線的半導體的PCT或HAST等的高溫高溼測試中，在球形接合部中接合強度下降或電氣電阻增加等，最近視為問題。這是因為金接合線的接合部中未產生不良，銅接合線中特有的課題。本發明者詳細檢討不良結構後，找出腐蝕反應為原因，封止樹脂中含有的鹽素或鈉等，與接合界面中成長的Cu-Al系的金屬間化合物產生化學反應。此腐蝕不良係化學反應所影響，上述空隙粗大化係結構不同的新的不良現象。
高溫高溼中成長的CuAl相的成長促進，係找出有效抑制球形接合部的腐蝕反應。因為考慮到對於高溫高溼加熱下誘發腐蝕不良的鹽素或鈉等，CuAl相係難以腐蝕相。這是著眼於上述CuAl相的金屬間化合物厚度比例的相對化合物比率R2的理由。藉由高溫高溼中優先成長CuAl相，可以更提高實際使用及可靠性測試中的接合可靠性。
作為球形接合部的金屬間化合物成長評估的加熱條件，設定130～200℃且85～100% RH的理由係期望作為用以滿足嚴格的高溫高溼環境下可靠性要求的加速評估。
上述球形接合部在130℃的溫度且85%的相對溼度下加熱後，相對於上述球形接合部的剖面中Cu及Al所構成的金屬間化合物厚度，CuAl相的金屬間化合物厚度比例的相對化合物比率R2最好在60%以上100%以下。溫度130℃係用於與通常的封止樹脂玻璃轉移溫度同程度的實際環境下不良假定評估中適當的溫度條件。溼度85%RH係樹脂內部的吸水性提高及平衡樹脂表面過剩的結霧抑制，制止腐蝕不良的程度在半導體內部不均的適當溼度條件。因此，由於130℃-85%RH的加熱條件(以下稱作UHAST評估條件)，為了同時進行金屬間化合物的成長與腐蝕反應，係適於重現實際使用或可靠性測試的加熱條件。即，評估上述R2的高溫高熱加熱條件最好是溫度130℃、溼度85%RH。
用以評估上述R2的加熱時間在150～1000小時的話，為了接合可靠性的判斷，成長了充分厚度的金屬間化合物。最好是200～600小時加熱，這樣對於相的分類等解析，可以確保充分的金屬間化合物厚度，腐蝕反應產生物等的產生很少，可以有效地評估。
在此，130℃-85%RH的加熱條件，相當於無偏壓的HAST測試，為最近注目的UHAST評估(Un-biased HAST(無偏壓HAST))。作為習知的金接合線中利用的高溫高溼測試，PCT測試(121℃-100%RH，無偏壓)、HAST測試(130℃-85%RH，偏壓負載)等係一般的。PCT測試條件的話，可靠性資料的偏離大，壽命評估的重現性差是問題，HAST評估的話，由於偏壓負載加速係數高，擔憂不重現實際使用的不良結構。本發明者，作為適於銅接合線可靠性的評估條件，確認壽命偏離小，可以適當評估可靠性的HAST評估條件為有效的。高溫高溼加熱評估的話，為了重現評估腐蝕不良，也最好使用樹脂封止的球形接合部。
由於上述相對化合物比率R2在50%以上，得到抑制球形接合部的腐蝕進行的高效果，即使可靠性要求較高的半導體中成為可靠性要求目標的HAST測試(130℃-85%RH，偏壓負載)的192小時(8日)加熱，也確認抑制接合面中的腐蝕，接合強度良好。相當於UHAST測試(130℃-85%RH，無偏壓)下300小時的加熱。又，R2在70%以上的話，即使更嚴格基準的336小時(14日)的HAST測試，也可以滿足良好接合可靠性。這相當於UHAST測試下500小時的加熱。
以上述條件加熱後，上述球形接合部中，相對於Cu與Al構成的金屬間化合物的厚度，期望接合構造的特徵為具有Cu9Al4相與CuAl2相的金屬間化合物厚度總計比例在0%以上未滿40%。在此所謂的加熱，係上述條件的130～200℃中任一溫度下的加熱，或是130～200℃中任一溫度下，且85～100%的任一相對溼度下的加熱。有關具有Cu9Al4相與CuAl2相的金屬間化合物厚度總計比例(R3、R4)，前者的加熱條件下的上述比例為R3，後者的加熱條件下的上述比例為R4，以便於區別。
專心調查Cu/Al接合部中的不良結構的結果，參與空隙產生、腐蝕反應者即使在Cu與Al所構成的金屬間化合物之中也是特定的相，尤其找出Cu9Al4相與CuAl2相產生空隙，容易腐蝕為原因。即，Cu9Al4相與CuAl2相係參與空隙、腐蝕的主要的相，藉由抑制這些相成長，改善球形接合部的可靠性的效果提高。藉由上述的CuAl相的成長促進，還有上述條件下加熱時的Cu9Al4相與CuAl2相的成長抑制組合，特別得到抑制空隙、腐蝕的更高相乘效果。
上述球形接合部以130～200℃中任一溫度加熱時，相對於上述球形接合部的剖面中Cu及Al所構成的金屬間化合物的厚度，具有Cu9Al4相與CuAl2相的金屬間化合物厚度總計的比例R3，如果是0%以上未滿40%的接合構造的話，由於得到更抑制空隙產生的優異效果，更提高高溫接合可靠性。認為是因為高溫加熱時的Cu9Al4相及CuAl2相的成長助長空隙粗大化。藉由上述的CuAl相的成長促進，還有在130～200℃中任一溫度下加熱時的Cu9Al4相與CuAl2相的成長抑制組合，得到抑制空隙產生的相乘效果。R3未滿40%的話，嚴格的針對車載用LSI的基準，以150℃加熱4000小時的HTS測試下，可以有良好的接合可靠性。最好是未滿15%，如此一來，更嚴格的針對車載用LSI基準，4500小時的HTS測試下，也可以滿足高接合可靠性。
上述球形接合部以130～200℃的任一溫度且85～100%的任一相對溼度加熱時，相對於上述球形接合部的剖面中Cu及Al所構成的金屬間化合物的厚度，具有Cu9Al4相與CuAl2相的金屬間化合物厚度總計的比例R4，如果是0%以上未滿40%的銅接合線的話，由於得到更抑制球形接合部腐蝕的優異效果，更提高高溫高溼可靠性。最好上述的加熱條件是130℃-85%RH的UHAST評估條件。此UHAST評估條件的話，因為同時重現Cu9Al4相與CuAl2相的成長與腐蝕，可以更提高R4的評估精度、效率。
R4未滿40%的話，針對嚴格車載用LSI基準的288小時(12日)的HAST測試中，也可以滿足良好的接合可靠性。最好是未滿15%，如此一來，更嚴格的針對車載用LSI基準，408小時(17日)的HAST測試下，也可以滿足良好的接合可靠性。
上述接合構造中，球形接合部最好是具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上的高濃度濃化層的接合構造。評估在此的濃化層的試料，以130～200℃的任一溫度加熱，或上述溫度中以85～100%RH加熱等的任一狀態都可以。如果是上述銅接合線的話，藉由控制球形接合部中CuAl相的相對化合物比率，針對今後車載用LSI的可靠性基準的175℃ 3000小時的HTS測試中，可以提高接合可靠性。球形接合部中形成的Pd(鈀)、Au(金)、Ag(銀)的濃化層作用，被認為是調整Cu及Al的相互擴散速度，促進CuAl相的成長，抑制空隙粗大化等。如果是比Cu及Al貴的金屬Pd(鈀)、Au(金)、Ag(銀)的濃化層的話，由於很少氧化，還可以期待抑制腐蝕性氣體、離子等在接合界面近旁移動等的保護效果。
上述所謂濃化層，係球形接合部的中心部中相對濃度比導電性金屬濃度高的區域。藉由球形接合部的界面近旁存在濃化層，提高可靠性的作用增加。又，即使稍微離開界面的球形內部中存在濃化層，由於上述導電性金屬從上述濃化層擴散，供給至界面，藉此可以增加可靠性。最好濃化層內含有的導電性金屬，與球形接合部的中心部的濃度相較，在1.2倍以上，如此一來，得到高濃化層的效果。更好的是，上述比率在2倍以上的話，濃化層的改善效果可以更增加。球形接合部的界面或表面中的濃化形態常形成層狀，本申請書稱作濃化層。濃化層不必限定於連續的層狀形態，也包含濃化層一部分不連續(斷續的)形成的形態。有關濃化層中導電性金屬的存在狀態，Cu中上述導電性金屬為固溶狀態，可以是上述導電性金屬1種以上與Cu及Au所構成的任一金屬間化合物。
關於濃化層，最好總計上述導電性金屬的最高濃度為0.1～30mol%，厚度在0.1～15μm的範圍。這是因為擔憂最高濃度未滿0.1mol%的話，可靠性的改善效果小，超過30mol%時，球部硬化損傷晶片。最好是0.5～12mol%，因為即使150℃以下的低溫接合試料也可以增加初期的接合強度，有利於BGA、CSP等樹脂基板的連接。濃化層的厚度在0.1μm以上的話，得到提高上述可靠性的效果，超高15μm時，擔憂損傷晶片。濃化層的厚度最好在0.5～10μm的範圍，如此一來，得到高溫加熱下的球形接合部壽命延長的更高效果。
上述接合構造中，加熱評估的球形接合部中，最好具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，以及Cu及Al所構成的金屬間化合物(以下稱作「多元素金屬間化合物」)的接合構造。上述多元素金屬間化合物形成的場所最好在球形接合部的界面近旁。作為多元素金屬間化合物的一範例，例如由Cu-Al-Pd、Cu-Al-Au等3種構成的情況，Cu-Al-Pd-Ag、Cu-Al-Pd-Au等的4種所構成的情況。又，Cu及Al所構成的金屬間化合物固溶上述導電性金屬的情況也包含在多元素金屬間化合物內。如此的多元素金屬間化合物形成於球形接合部內的接合構造的話，藉由增進抑制高溫高溼環樈下的Cu/Al接合部腐蝕效果，可以更提高HAST測試下480小時(20日)的接合可靠性。此基準大略相當於UHAST測試的600小時(25日)。上述多元素金屬間化合物具有Cu及Al原子相互擴散的障礙功能，藉此促進CuAl相穩定成長，同時抑制腐蝕可能性高的Cu9Al4相及CuAl2相成長的效果高。還有作為多元素金屬間化合物的獨自作用，考慮到防止鹽素及鈉等侵入接合界面，這是增進腐蝕抑制效果而作用。
多元素金屬間化合物內包含的上述導電性金屬總計最高濃度最好是0.5～20mol%。在此，因為0.5mol%以上的話，得到上述高腐蝕抑制效果，超過20mol%時，擔憂損傷上述加熱後鋁電極的下方，多元素金屬間化合物的厚度最好在0.02～3μm的範圍內。上述濃度範圍的區域厚度在0.05μm以上的話，得到提高上述可靠性的效果，超過3μm時，擔憂損傷晶片。最好在0.05～2μm的範圍內，如此一來，即使鋁電極的膜厚在0.7μm以下的薄度時也可以提高溫高溼下的接合可靠性。
上述接合構造中，最好是具有Cu合金層的接合構造，含有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，總計濃度最高在0.5～30mol(摩爾)%範圍內。在此所謂的Cu合金，係上述導電性金屬在Cu中為固溶狀態，結晶構造維持與Cu相同的面心立方構造。即，Cu合金明顯不同於上述的金屬間化合物。此接合構造下，封止樹脂的玻璃轉移溫度在超過200℃高溫1000小時的HTS測試中，可以提高接合可靠性。這相當於引擎周邊使用的車載用LSI的嚴格可靠性基準。因為考慮到上述Cu合金層具有調整Cu擴散的功能，藉此增進抑制空隙產生的效果。Cu合金層形成的場所，雖然在接合部界面近旁的話得到提高可靠性的高效果，但存在於球形接合部的內部也沒關係。
上述Cu合金層內包含的上述導電性金屬最好總計最高濃度為0.5～30mol%。在此，0.5mol%以上的話，得到上述高空隙抑制效果，超過30mol%時，由於與鄰接的金屬間化合物間的熱膨脹差等，擔憂球部外周近旁發生龜裂。最好是0.5～12mol%，如此一來，低溫下的接合性、小球形接合等也都良好。Cu合金層的厚度最好是0.1μm以上。在此，0.1μm以上的話，得到上述提高可靠性的效果。最好是1μm以上，如此一來，鋁電極的膜厚即使是1.8μm以上厚度的情況下，也可以提高溫下的接合可靠性。。Cu合金層的厚度上限為球形接合部的壓著高度的60%以下，還有Cu合金層的厚度上限在球形直徑的40%以下的話，不會受到接合性等的壞影響，確保良好的接合性。
上述銅接合線的線徑期望在10～75μm的範圍。最好是10～30μm的範圍，如此一來，有效提高高密度實裝的可靠性，而12～25μm的範圍更好，如此一來，窄間距連接及複雜的迴路控制、樹脂封止時的金屬線變形降低等的性能改善及作業性維持可以並存。球形接合部的尺寸中，球形接合部的直徑平均值為線徑的1.2～3.5倍的範圍的話，可以確保良好的接合可靠性。最好是1.4～3倍的範圍，如此一來，可以提高連續接合中的量產良率。更佳的是，在1.5～2.5倍的範圍的話，在BGA基板的低溫接合中，容易提高接合可靠性。
成為接合對象的鋁電極材質，如果是純Al或Al合金的話，確認可以確保良好的接合可靠性。在此所謂Al合金，範例顯示Al-1%Si(矽)、Al-0.5%Cu、Al-1%Si-0.5%Cu等，但不限於此。前述鋁電極的厚度以0.4～4μm為佳，最好是0.5～2μm的範圍，如此一來，藉由降低接合部周圍鋁被掃出的不良(飛濺不良)，可以提高接合性及可靠性。又，上述鋁電極的下部構造即使是金屬膜、介電質膜、氧化膜等構成的複層構造，也確認可以確保良好的接合可靠性。
對於接合面中成長的金屬化合物的相分類，TEM(傳輸電子顯微鏡)的電子線回折或濃度解析方法有效。金屬間化合物、濃化層、Cu合金層等的濃度解析方法中，在接合剖面中使用EPMA(電子探針微分析儀)、EDX(電子探針微分析儀)、AES(歐傑電子光譜學)等，可以利用點分析或線分析的方法。特別是擴散不夠充分而上述相的厚度薄的情況下，AES或高分解能TEM解析等有效，可以提高微小區域的分析精度。球形接合部的界面分析中，利用AES、EPMA、EDX、TEM等的裝置。在濃化的場所不能特定的情況等，接合界面的近旁最好作線分析。濃化層的位置明確的情況下，點分析係簡便的方法。為了以點分析評估有無濃化，最好在濃化區域、及球形接合部的內部中與接合界面充分分離的區域的至少2處作分析。又，界面的產生物厚度的評估主要是可以根據AES、EPMA、EDX的線分析的測量，或使用SEM(掃描電子顯微鏡)、TEM、光學顯微鏡等的攝影照片的測量。
有關調查上述金屬間化合物、濃化層、化合物等的存在、厚度等的接合界面部位，最好是除了球形接合部的剖面兩端近旁以外的中央區域。在此所謂的中央區域係夾住球形接合剖面的中心線70%的區域，換言之，相當於除了球形接合剖面分別兩端的各15%之外的區域。理由為上述中央區域左右球形接合部的可靠性，在球形接合的兩端部來自接合部外周的鋁電極的Al原子擴散影響，金屬間化合物的成長等與上述中央區域不同等。
本發明的半導體用接合線，如上述，在接合至鋁電極的球形接合部的剖面中，CuAl相的相對化合物比率R1在50%以上100以下即可，以下說明此例。
上述熱處理中，R1在上述範圍內的銅接合線的1範例，係半導體用銅接合線，具有以銅為主成分的芯材、以及上述芯材上具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上為主成分的外層。以下，總稱為具有芯材與外層的銅接合線，作為複層銅接合線。在此，主成分相當於濃度50mol%以上的狀態。
上述複層銅接合線中，R1在上述範圍的複層銅接合線，容易促進CuAl相的成長，得到接合可靠性優異的效果。又，R1在上述範圍的複層銅接合線，可以抑制Cu9Al4相與CuAl2相的成長，可以促進上述的導電性金屬的濃化層、上述多元素金屬間化物、上述Cu合金層等的成長，因此可以得到的可靠性優異的更高效果。還有，複層銅接合線的話，抑制金屬線表面的氧化，可以增加製品壽命。又，複層銅接合線的話，外層厚度、組成、構造等適當化，具有可以得到抑制金屬線表面的氧化而增加製品壽命的效果、降低晶片損傷效果等的優點。另一方面，習知的單層構造的銅接合線的話，R1不是在上述範圍內。習知的單層構造的銅接合線中，如果R1要在上述範圍內，即，要促進CuAl相等特定的金屬間化合物的成長時，考慮增加金屬線中合金元素的添加濃度的方法，但實際上添加濃度增加時，竟然不能形成球形接合部。這是由於球部硬化接合時，損傷了晶片。
上述外層以Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上為主成分，藉由R1在上述範圍內，促進CuAl相的成長，得到提高接合可靠性的顯著效果的同時，藉由球形接合時的變形等方，可以真圓化球形接合形狀。最好外層含有Pd，可以更提高真圓化球形接合形狀的效果。
整理構成外層的元素數時，上述導電性金屬的1種所構成的單一外層的情況，上述導電性金屬中的2種以上所構成的合金外層的情況，還有上述單一外層與合金外層所構成的混合型外層的情況中的任一種都是R1在上述範圍內，藉此促進CuAl相的成長，可以提高球形接合部的可靠性。作為各個特徵，也確認單一外層的話，促進在接合面的上述濃化層的形成，合金外層的話，傾向促進上述多元素金屬間化合物的形成。又，藉由合金外層具有上述導電性金屬中2種以上的濃度傾斜，也有利於低溫下的楔形接合強度的增加，高段差連接中的金屬線倒塌產生的傾斜不良降低等。
上述外層的厚度最好在0.01～0.4μm的範圍內。這是因為得到良好的楔形接合性，也提高球形接合性的改善效果。厚度未滿0.01μm的話，會有銅接合線的表面氧化的抑制不充分，因而沒有得到充分的接合可靠性的情況。另一方面，超過0.4μm的話，擔憂球部硬化損傷晶片。外層的厚度最好在0.02～0.3μm的範圍內，如此一來，可以增進低溫接合中的楔形接合強度增加的效果。更佳的是外層厚度在0.04～0.2μm的範圍的話，線徑18μm以下的細線表面氧化的抑制與楔形接合性提高並存，藉此有效提高45μm以下窄間距接合的生產性。
芯材與外層之間，最好在線徑方向形成具有濃度傾斜的擴散層。藉由形成擴散層，難以並存的迴路控制性與楔形接合性得到同時提高的效果。所謂擴散層，係經由構成芯材的元件與構成外層的元素兩者往逆方向相互擴散的過程而形成。即，上述擴散層係Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上的元素與Cu所構成。最好擴散層在線徑方向有濃度傾斜，藉此同時提高芯材與外層的密合性以及接受複雜的塑性變形的迴路時的控制性。本發明中擴散層的定義，係根據密合性、強度、迴路性、接合性等的性能，還有生產性等的觀點判斷，上述導電性金屬的檢出濃度為10～50mol%的區域，因為此濃度區的擴散層的上述濃度低，達到不同於外層與芯材兩者的作用。又，所謂的外層，相當於上述導電性金屬的檢出濃度50mol%以上的高濃度部位。關於在此的外層、擴散層中的濃度，使用構成外層與芯材的金屬元素的總計濃度比率，並使用表面近旁的C、O、N、H、Cl、S等氣體成分、非金屬元素等除外計算的濃度值。
擴散層的厚度最好是0.02～0.2μm的範圍。因為0.002μm未滿的話，迴路控制穩定化效果小，超過0.2μm時，發生球形接合部的偏芯、異形等，成為問題。最好是0.02～0.08μm的範圍，得到提高迴路控制性的更高效果。
上述外層最好是具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任1種構成的單一外層，以及上述導電性金屬中的任2種以上為主成分的合金外層的複層銅接合線。這相當於上述的混合型外層。由於是此單一外層與合金外層兩者形成的，可以改善高迴路形成時等不良模式的傾斜性。多接腳中的多段連接(Multi-Tier Bonding)中，迴路高度高的迴路形成時，期待改善頸部近旁金屬線倒塌的傾斜不良。
有關混合型外層的構成，最好是最表面的合金外層覆蓋單一外層的構造。此合金外層/單一外層/芯材的構成，得到傾斜性提高的高效果。因為考慮到表面的合金外層達到球形溶融熱影響產生的再結晶粒粗大化的抑制功能，內部的單一外層分擔迴路形成時不均一的變形殘留等產生的變形不均一性降低任務。更佳的是，合金外層的內部及合金外層與單一外層的界面中，藉由上述導電性金屬2種以上的元素具有濃度傾斜，可以特別提高傾斜的抑制效果。認為由於此濃度傾斜，提高迴路形成時的外力緩和效果，更提高傾斜的抑制效果。元素的組合中，特別是單一外層為Pd，合金外層為Pd與Au合金的外殼，或是單一外層為Pd，合金外層為Pd與Ag合金的外殼等的話，確認抑制上述傾斜的特別高的效果。合金外層與單一外層的分別厚度未特別限定，但單一外層的厚度為合金外層的厚度2倍以上的話，得到穩定的改善效果。
複層銅接合線中，上述熱處理中為了成為R1在50%～100%的範圍的銅接合線，形成芯材與外層的覆蓋步驟及熱處理步驟等接合線製造條件的合適化是有效的。銅接合線與Al電極的接合可靠性為了響應半導體用途的嚴格要求，只有可靠性的平均值提高不夠，用以將加速測試中的不良率降低至ppm等級的偏離抑制很重要。大量生產等級中抑制球形接合部的偏離，可以穩定化的銅接合線是必要的。即，上述球形接合部的剖面中，為了抑制關於CuAl、Cu9Al4與CuAl2相的相對化合物比率R1、R2、R3、R4，球形接合部中的Cu及Al的擴散在接合界面全體均一產生是重點。換言之，為了儘量管理接合面中的不穩定因子，要求銅接合線的製造技術。例如，藉由提高外層與芯材的界面均一性、密合性，或是降低外層表面粗度、降低外層內混入的不純物等，R1、R2、R3、R4可以在本發明的範圍內，結果，提高抑制球形接合部擴散的功能，穩定接合可靠性，可以發現改善效果。
關於上述複層銅接合線，影響R1的主要金屬線材料因子，有外層厚度及其均一性、不純物成分及濃度、加工變形、表面粗度、外層與芯材間的界面密合性及均一性等的參與。為了增加R1，例如外層的厚度增大，降低不純物，提高外層與與芯材間的界面密合性及均一性，以及均一形成擴散層等是有效的。藉由適當組合上述材料因子，更容易使R1在本發明的範圍即50%～100%內。最好藉由提高外層與與芯材間的界面密合性及均一性，更容易使R1在本發明理想的範圍即70%～100%內，藉由增加外層的厚度、促進其厚度的均一性，容易使R2在本發明的範圍即50%～100%內。
關於上述複層銅接合線，影響R3的金屬線材料因子與R1大致相同。尤其，由於抑制不純物成分及其濃度，有增加R1的傾向。特別是，不純物中，抑制電鍍液、有機物殘留、氫氣成分等，對於抑制R3在本發明的範圍即0%以上未滿40%內也有效。最好抑制殘留的有機物，對於控制R3在本發明理想的範圍，30%以上未滿40%內有效，抑制氫氣成分，對於穩定控制R4在本發明範圍即0%以上未滿40%內有效。
以下，說明R1在本發明的內範圍內，還有R2～R4也在上述特定的範圍內的複層銅接合線製造過程條件的一範例。具體而言，分為芯材的製作、外層的覆蓋、伸線加工、熱處理等的步驟，後述與製程條件及上述材料因子之間的關係等，但不限於此。又，適當組合下述的製程條件，更提高控制R1～R4的效果。
準備Cu芯材的步驟中，藉由提高芯材表面的平滑性、或是抑制表面氧化膜，提高芯材與外層間的密合性，可以製造提高接合可靠性的銅接合線。如此製造的銅接合線，構成外層的導電性金屬在球形表面及內部均等分佈，由於球形接合部中的Cu及Al原子的擴散穩定化，可以製造R1在50%～100%範圍內的銅接合線。
銅芯材的表面以電鍍法、蒸鍍法等覆蓋外層的步驟中，必須降低混入外層內的不純物。藉由嚴格管理外層內電鍍液、有機物殘留、氫等氣體成分的固溶等，由於電弧放電形成球形時的外層與芯材的溶融、混合穩定化，可以製造提高接合可靠性的銅接合線。如此製造的銅接合線中，構成外層的導電性金屬在球形表面及內部均等分佈，由於球形接合部中的Cu及Al原子的擴散穩定化，可以製造R1在50%～100%範圍內的銅接合線。又，降低電鍍液、有機物殘留，會抑制阻礙擴散的要因，因為抑制Cu9Al4相與CuAl2相的成長，對於使R3在本發明的範圍即0%以上未滿40%內有效。最好是降低殘留外層的有機物，會抑制高溫環境中阻礙擴散的要因，對於使R3在理想的範圍即0%以上未滿40%內有效，又，降低氫等氣體成分，會抑制溫度130℃且相對溼度85等的高溫高溼環境中阻礙擴散的要因，對於使R4在0%以上未滿40%的範圍內有效。
覆蓋外層於芯材表面上後的伸線加工，以加工速度的穩定控制、伸線，管理導入銅接合線中的加工變形均一化等是有效。因此，經由圓周方向、金屬線長度方向外層厚度均一化，或是外層與芯材間的界面均一化提高，結果，促進球形的真球性、表面平滑性，可以製造接合可靠性提高的銅接合線。如此製造的銅接合線，穩定化球形的真球性、表面平滑性，破壞鋁電極的氧化膜，促進接合界面全體中的金屬接合，可以使擴散均一化，對於使R1在50%～100%範圍內有效。又，外層的厚度均一化，會促進構成外層的導電性金屬在球形內部均等分佈，結果，接合後的溫度130℃且相對溼度85%等的高溫高溼環境中，促進Cu與Al的擴散，對於使R2在50%～100%範圍內有效。
銅接合線在加工途中或最終線徑等施加的熱處理步驟中，也經由管理加熱空氣、加熱溫度‧時間冷卻方法等，可以製造提高接合可靠性的銅接合線。如此製造的銅接合線，藉由控制外層內部含有的濃度、表面粗度、外層與芯材間的界面密合性、擴散層的形成等，控制球形接合部的界面近旁的上述導電性金屬的分佈、擴散等，對於使R1在50%～100%範圍內有效。又高溫高溼環境中容易促進Cu及Al的擴散，可以使R2在50%～100%範圍內。又，由於抑制阻礙擴散要因的效果也高，可以使R3在本發明的範圍即0%以上40%未滿之內。
單層構造的銅接合線(以下，稱作「單層銅接合線」)中，也是含有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任1種的銅合金，R1在50%～100%範圍內的話，促進CuAl相的成長，可以提高接合可靠性。相對於上述的複層銅接合線必須有外層形成等製造成本的增加、品質穩定化的材料開發等，含有上述導電性金屬的單層銅接合線，比較容易製造是優點。
上述銅接合線中也含有上述導電性金屬中的任一種以上在0.1～3mol%的範圍的銅接合線最理想。此濃度範圍可以提高球形接合部的共用強度。容易受損的電極構造等，即使是限制於重載.超音波等的條件範圍內的情況等，此濃度範圍也可以應付。上述導電性金屬，不論是複層銅接合線或單層銅接合線，都因為溶融金屬線形成的球部內部中導電性金屬固溶，影響共用強度。上述導電性金屬未滿0.1mol%的話，提高接合可靠性的效果小，超過3mol%時，有共用強度下降的傾向，抑制此的接合條件範圍變窄，擔憂量產性下降。上述導電性金屬的濃度總計為0.3～2mol%的話，提高接合可靠性的效果，還有藉由球形接合時的重載‧超音波振動等的接合條件適當化，可以抑制金屬剝離不良。最近的LSI電極構造中，使用low-k(低介電常數)膜，接合時產生稱作金屬剝離不良的電極膜剝離，成為問題。此金屬剝離不良比上述的晶片損傷更敏感。因為，未滿0.3mol%的話，提高接合可靠性的效果小，超過2mol%時，擔心發生金屬剝離。
關於上述單層銅接合線，影響R1的主要的金屬線材料因子係Pd(鈀)、Au(金)、Ag(銀)的導電性金屬濃度及其均一性、銅的粒徑分佈、加工變形、表面的銅氧化膜厚度及分佈，銅中氣體成分的微量濃度等的參與。為了增加R1，例如增加Pd(鈀)、Au(金)、Ag(銀)的導電性金屬濃度，減少表面的銅氧化膜厚度且均一分佈，在金屬線內部均一化加工變形等是有效的。藉由上述材料因子的適當組合，R1更容易在本發明的範圍即50%～100%內。最好是，提高Pd的含有濃度，均一分佈，降低表面的銅氧化膜厚度，對於使R2在本發明的範圍即50%～100%內有效。
影響R3的金屬線材料因子與R1大致相同。最好藉由降低Cu中的S、N、O、H等的氣體成分，對於使R3在本發明的範圍即0%以上未滿40%內有效。最好抑制氫氣成分，對於穩定控制R4在0%以上未滿40%內有效。
上述複層銅接合線或上述單層銅接合線中，最好是在0.0001～0.03mol%的範圍內含有P、Si、B、Ge中任一種以上的銅接合線。藉此，迴路高度可以在60μm以下的超低迴路化。頸部在球形形成時受到熱影響，再結晶粒成長，低迴路形成時，頸部發生裂傷，成為問題。藉由含有P、Si、B、Ge的元素，抑制再結晶粒的成長，得到降低頸部損傷的高效果。在此，因為上述濃度未滿0.0001mol%的話，改善效果小，超過0.03mol%時，由於金屬線變硬，迴路高度不穩定，不適於低迴路化。最好P、Si、B、Ge的總計濃度在0.0005～0.02mol%的範圍內，提高線徑18μm以下的細線中的低迴路化效果。
以下，說明實施例。
作為銅接合線的原材料，用於芯材的Cu純度係使用約99.999質量%以上的超高純度材料，用於外層的Pd(鈀)、Au(金)、Ag(銀)的材料係準備純度99.95質量%以上的高純度原料。
單層銅接合線中，添加既定的合金元素再溶解，製作晶錠。溶解溫度為1100～1300℃的溫度範圍，藉由重覆升溫、降溫的速度調整、空氣為真空、非活性氣體置換等，控制Cu中的氣體成分濃度、分佈等。
複層銅接合線的製作中，預先準備直徑50～2000μm線徑的銅線作為芯材，為了在此銅線表面覆蓋外層，實行電解電鍍法、無電解電鍍法、蒸鍍法等。管理覆蓋前的芯材表面平滑性、氧化膜等。也嚴格管理電鍍液選定，還有混入電鍍槽內的不純物，電鍍液的攪拌，電鍍中的液濃度.溫度的穩定化等。緊接在電鍍後，施行提高密合性的擴散熱處理。
覆蓋外層後，伸線至最終徑的17μm，最後除去加工變形，施行熱處理，增長值為5～15%的範圍。根據必要，晶片伸線至線徑25～200μm後，施行中間熱處理，然後再施行伸線加工。伸線用晶片的減面率，準備每個晶片5～15%的範圍，根據這些晶片的組合，調整金屬線表面的加工變形導入等。伸線速度在20～500公尺/分鐘之間適當化。藉由伸線速度‧張力‧潤滑性‧晶片形狀、中間熱處理的溫度‧線徑‧氣體環境等適當組合，控制外層的膜厚均一性、外層與芯材的密合性及均一性、氫等氣體成分的濃度及分佈。
本發明例的金屬線熱處理法係一邊連續掃描金屬線，一邊進行加熱。利用局部導入溫度傾斜的方式、以及使爐內溫度變化的方式。也經由管理溫度分佈、加熱時間、金屬線掃描速度‧張力等，控制外層與芯材間的擴散層形成、密合性、金屬線表面的氧化膜等。熱處理的空氣，由於抑制氧化的目的，也部分利用N2、Ar等的非活性氣體，也管理爐內的氧濃度。氣體流量調整在0.0002～0.004m3/min(立方公尺/分鐘)內，也利用爐內的溫度控制。藉由階段溫度調整熱處理爐的出口、噴上冷卻氣體、塗佈冷卻液等，也管理冷卻速度。施行熱處理的時機，係靈活運用對伸線後的金屬線施行熱處理再形成表皮層的情況，以及加工前、加工途中或緊接於形成表皮層後等之中施行一回或2回以上熱處理的情況等。
提高本發明接合可靠性的銅接合線的製造中，複合控制上述膜形成條件、加工‧熱處理條件等很多的製程因子而製造，結果，控制材質、組成、厚度等的材料因子等是有效的。單層銅接合線也同樣地，管理合金濃度、伸長等是有效的。實施例中，以外層的構造、元素及組成、外層‧擴散層的膜厚、芯材的成分、拉伸等為代表作為材料因子，也利用熱處理次數、最終線徑的熱處理溫度、伸線速度等作為製程條件的一部分。
複層線的表面厚度測量中，根據AES，實行表面分析、深度分析。金屬線中的導電性金屬濃度根據ICP(感應耦合電漿)分析等測量。
銅接合線的連接中，使用市售的自動引線接合(ASM製Eagle60-AP型)，進行球形/楔形接合。以電弧放電在引線頂端製作球部，接合球部至矽基板上的電極膜，金屬線另一端在引線端子上楔形接合。為了抑制球形溶融時的氧化，金屬線頂端噴上N2-5%H2的混合氣體。初期球形的尺寸以約30μm的通常尺寸，以及約26μm的小球分別評估。接合溫度為通常的175℃，以及低溫的150℃。
小球形
作為接合對象的矽基板上的電極，係使用鋁電極(Al-1% Si-0.5%Cu膜、Al-0.5%Cu膜)，厚度為0.6、1、2μm 3種。另一方面，楔形接合的對象係使用引線框上的鍍銀電極。在此，以初期球形的尺寸與鋁電極厚度的組合整理時，準備初期球形為30μm時鋁電極厚度為0.6、1、2μm，而初期球形約26μm時鋁電極厚度為1μm的組合接合試料。
銅接合線與鋁電極之間的球形接合部以高溫加熱(HTS評估)或高溫高溼加熱(UHAST評估)之後，進行球形接合部的剖面研磨，調查金屬間化合物、濃化層、Cu合金層等。
高溫加熱的條件係，使用未樹脂封止的試料時，為150～200℃中200～700小時，如果是樹脂封止的試料的話，為150～175℃中200～800小時。高溫高溼加熱的條件係，以樹脂封止的試料，在130～170℃，85～100%RH的條件下，加熱400小時。在此，表1的高溫高溼加熱條件中，只有實施例10(150℃-85%RH)、11(170℃-100%RH)、23(170℃-85%RH)使用特殊的加熱條件，除此之外的實施例及比較例為130℃-85%RH的UHAST評估條件下，顯示加熱結果。
球形接合部的分析，係利用AES、EPMA、EDX、TEM等的裝置。對於界面中形成的金屬間化合物等的相分類，主要進行TEM的電子線回折、AES的定量分析等。濃化層、Cu合金層等的確認，主要進行AES、EPMA、EDX的定量分析。又，界面產生厚度的評估，主要利用AES、EPMA、EDX的線分析，或是利用SEM、TEM光學顯微鏡等攝影的照片作評估。實際的半導體製造、使用等，由於球形接合後有多種步驟、經歷等，以步驟、熱經歷不同的幾份試料實施分析。例如，緊接於球形接合之後，使用樹脂封止及硬化加熱後等的試料。此評估結果以表1顯示。又，表1中的評估法中，使用高溫加熱後的試料結果表記為「A」，而使用高溫高溼加熱後的試料結果為「B」。
高溫環境的接合可靠性評估中，接合後樹脂封止的試料加熱後，除去樹脂，再評估20份球形接合部的共同強度。封止樹脂除去係使用市售的MOLD OPPNA(鑄模OPPNA)裝置(NSC製)。加熱溫度與時間係150℃下1000h(小時)、2000h、3000h、4000h、4500h、或175℃下2000h、或200℃下1000h。150℃、175℃、200℃的加熱，分別假定為泛用對LSI的評估、車載用LSI用途的現行嚴格評估、次世代車載LSI用途的更嚴格評詁。對於各試料加熱前的平均共同強度，以加熱後的共同強度相對值(共同強度比)判定。共同強度比未滿20%的球形接合部在3份以上時，因為不良，記號為×，共同強度比全部在50%以上時，因為比較良好，記號為○，共同強度比全部在80%以上時，因為是非常良好的可靠性，記號為◎，而不適於此3種類的判定中之任一項時，由於考慮雖然必須改善但實用上沒問題，則記號為△，顯示於表3中的「高溫可靠性」欄位內。
有關高溫高溼環境的接合可靠性評估，基本上也與上述高溫環境中的接合可靠性評估相同，只有加熱條件不同。接合後，對樹脂封止的試料以HAST測試及UHAST測試施行加熱處理後，除去樹脂，再評估20份的球形接合部的共同強度。加熱條件，在HAST測試中為偏壓負載下130℃、85%RH，在UHAST測試中為無偏壓負載下130℃、85%RH。加熱時間，在HAST測試中為96h(小時)、144h、192h、288h、336h、408h，在UHAST測試中為300h、500h、700h。對於各試料加熱前的平均共同強度，以加熱後的共同強度相對值(共同強度比)判定。共同強度比未滿20%的球形接合部在3份以上時，因為不良，記號為×，共同強度比全部在50%以上時，因為比較良好，記號為○，共同強度比全部在80%以上時，因為是非常良好的可靠性，記號為◎，而不適於此3種類的判定中之任一項時，由於考慮雖然必須改善但實用上沒問題，則記號為△，顯示於表3中的「高溫高溼可靠性」欄位內。
球形接合部的形狀評估中，觀察球形接合的200份的球部，評估形狀的真圓性、異常變形不良、尺寸精度。偏離真圓的異方性、花瓣狀等不良形狀6份以上的話，判定為不良，記號為×，異方性、花瓣狀等不良球形為1～5份時，分成兩類，發生顯著的偏芯等的異常變形1份以上的話，最好改善，記號為△，未發生異常變形的話，由於可以使用，記號為○，不良球形為0的話，因為良好，記號為◎，顯示於表3中的「球形接合形狀」欄位內。
共同強度的評估中，實施30份的球形接合部的共同測試，測量此共同強度的平均值，使用以球形接合部面積的平均值可以計算的每單位面積的共同強度。每單位面積的共同強度未滿70MPa(百萬帕)的話，因為接合強度不夠，記號為×，70以上未滿90MPa的範圍的話，因為可以藉由變更若干的接合條件作改善，記號為△，90以上未滿110MPa的範圍的話，判斷為實用上沒問題，則記號為○，110MPa以上的範圍的話，因為良好，記號為◎，顯示於表3中的「共同強度」欄位內。
對晶片損傷的評估中，接合球部至電極膜上後，蝕刻除去電極膜，以SEM觀察對絕緣膜或矽晶片的損傷。觀察的電極數400處。不認為損傷時，記號為◎，5μm以下的裂傷2個以下時，判斷為沒問題等級，記號為○，5μm以下的裂傷2個以上且10μm以上的裂傷1個以下時，判斷為擔憂的準位，記號為△，10μm以上的裂傷2個以上時，判斷為擔憂的等級，記號為×，顯示於表3中的「晶片損傷」欄位內。
金屬剝離的評估中，接合球部至鋁合金的電極膜上後，進行金屬線的拉力測試，評估從球形接合部的下面的電極膜產生剝離的情況。稍微調高重載、超音波輸出，進行球形接合，作為不良加速測試。拉力測試的安裝位置，離球形接合部的距離在跨度約1/3的部位進行。以100個球形接合部進行測試，測量金屬剝離的不良數。金屬剝離不良數7份以上時，由於產生問題，記號為×，不良數為3～6份時，因為必須改善，記號為△，不良數為1份或2份時，大致良好，記號為○，不良數為0時，判斷為不必擔心金屬剝離，記號為◎，顯示於表3中的「金屬剝離」欄位內。
楔形接合的評估中，評估合計1000份。作為評估基準，由於楔形接合部中的不良而連續接合動作中斷2次以上時，楔形接合性惡劣，記號為×，接合中斷1次以下，根據光顯微鏡，剝離等的不良現象在5份以上時，因為楔形接合性不夠，記號為△，可以連續接合但接受1份剝離時，由於可以變更接合條件來對應，記號為○，不認為連續接合不良時，判斷為楔形接合良好，記號為◎，顯示於表3中的「楔形接合」欄位內。
拉力控制的評估，以金屬線長度為5mm(毫米)的大跨度直線性判斷。50份的迴路以投影機從上方觀察，對於連結球形側與楔形側之間接合部的直線，測量離銅接合線最遠的部位差距作為彎曲量。此彎曲量的平均，未滿1份線徑的量時，判斷為良好，記號為◎，2份以上的量時，判斷為不良，記號為△，在中間的話，通常不成問題，記號為○，顯示於表3中的「迴路控制」欄位內。
低迴路性的評估中，連接金屬線長度2mm、迴路高度約60μm的超低迴路50份，以頸部的損傷評估。損傷的等級分類為3種，裂傷開口部大的大損傷、頸部的裂傷開口部小的小損傷、以及無損傷。大損傷2份以上的話，判斷為不良，記號為×，大損傷1份以下、小損傷5份以上時，判斷為必須改善迴路條件，記號為△，小損傷未滿5份，無大損傷時，判斷為實用上沒問題的等級，記號為△，1份損傷也沒有時，由於良好，記號為◎，顯示於表3中的「低迴路」欄位內。
關於球形接合近旁金屬線直立部倒塌現象的傾斜不良(傾斜性)，從晶片水平方向觀察金屬線直立部，以通過球形接合部中心的垂線與金屬線直立部之間的間隔最大時的間隔(傾斜間隔)評估。金屬線長為3mm，試料數為50份。傾斜評估中，係嚴格的高迴路，準備迴路最高高度約400μm的試料。上述的傾斜間隔比金屬線徑小時，傾斜良好，大時，由於直立部傾斜，判斷為傾斜不良。根據傾斜發生不良頻率分類，不良在3份以上時，記號為△，0份時，記號為◎，在中間的話，記號為○，顯示於表3中的「傾斜性」欄位內。
表1中，有關申請專利範圍第1項的接合構造相當於實施例1～28，有關申請專利範圍第2項的接合構造為實施例3～12、14～24、26～28，有關申請專利範圍第3項的接合構造為實施例4～12、14～25、27、28，有關申請專利範圍第4項的接合構造為實施例2～24、26～28，有關申請專利範圍第5項的接合構造為實施例2～12、15～24、27、28，有關申請專利範圍第6項的接合構造為實施例3～11、15～24、26～28，有關申請專利範圍第7項的銅接合線為實施例1～28，有關申請專利範圍第8項的銅接合線為實施例1～24，有關申請專利範圍第9項的銅接合線為實施例6、8、9、12、19、21、22、24，有關申請專利範圍第10項的銅接合線為實施例1～23，有關申請專利範圍第11項的銅接合線為實施例1～10、12～23、26～28，有關申請專利範圍第12項的銅接合線為實施例2～5、8、12、16、17、20、24。
又比較例1～6相當於不滿足申請專利範圍第1項的銅接合線的情況。
實施例1～28的接合構造係關於本發明的申請專利範圍第1項，由於以130～200℃範圍的溫度加熱後，球形接合部中形成的CuAl相的相對化合物比率R1在50%以上，確認以150℃加熱3000h時的接合可靠性良好。另一方面，比較例1～6中，由於上述比率R1未滿50%，確認150℃的高溫加熱下的接合可靠性低。上述R1最好超過70%，在實施例4～12、14～24、27、28中，150℃-3500h的嚴格高溫加熱條件下，接合可靠性提高。
實施例3～12、14～24、26～28的接合構造，係關於本發明的申請專利範圍第2項，由於以相對溼度85～100%加熱後，球形接合部中形成的CuAl相的相對化合物比率R2在50%以上，確認高溫高溼加熱測試的HAST測試192小時加熱，或是UHAST測試(130℃-85%RH，無偏壓)300小時加熱時的接合可靠性良好。上述R2最好超過70%，在實施例5～12、15～24、27、28中，HAST測試336小時的加熱，或是UHAST測試500小時加熱的嚴格條件下，接合可靠性提高。
實施例4～12、14～25、27、28的接合構造，係關於本發明的申請專利範圍第3項，而且由於以130～200℃範圍的溫度加熱後，球形接合部中形成的Cu9Al4相及CuAl2相的厚度總計比例R3未滿40%，確認以150℃加熱4000h時的接合可靠性良好。上述R3最好未滿15%，在實施例5～12、15～24、28中，以150℃加熱4500h的嚴格條件下，接合可靠性提高。
實施例4～12、15～24、27、28的接合構造，係關於本發明的申請專利範圍第3項，由於再以相對溼度85～100%的高溫高溼下加熱後，球形接合部中形成的Cu9Al4相及CuAl2相的厚度總計比例R4未滿40%，確認HAST測試下加熱288h時的接合可靠性良好。R4最好未滿15%，在實施例5～12、17～24、28中，HAST測試中加熱408小時的嚴格條件下，接合可靠性提高。
實施例2～24、26～28的接合構造，係關於本發明的申請專利範圍第4項，由於形成Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上的高濃度濃化層，確認以175℃加熱2000h時的接合可靠性良好。有關濃化層，上述導電性金屬最好總計最高濃度0.1mol%以上，厚度在0.1μm以上，在實施例3～12、15～24、26～28中，確認以175℃加熱2000h的接合可靠性更提高。
實施例2～12、15～24、27、28的接合構造，係關於本發明的申請專利範圍第5項，由於球形接合部中形成上述導電性金屬中的至少一種以上與Cu及Ag所構成的金屬間化物，確認HAST測試下加熱408小時時的接合可靠性良好。上述導電性金屬最好總計最高濃度0.5mol%以上，厚度在0.02μm以上，在實施例4～12、16～24、28中，確認上述條件的HAST測試的接合可靠性提高。更佳的是，上述金屬間化合物厚度在0.05～2μm的範圍，在實施例5～9、12、17～22、24、28中，確認鋁電極的膜厚為0.6μm薄時，球形接合物中的HAST測試可靠性高。
實施例3～11、15～24、26～28的接合構造，係關於本發明的申請專利範圍第6項，由於球形接合部中形成Cu合金層，含有上述導電性金屬總計濃度最高在0.5～30mol%的範圍，確認以200℃加熱1000小時的HTS測試下接合可靠性良好。此相當於引擎周邊使用的車載用LSI的相當嚴格的可靠性基準。上述Cu合金層的厚度最好在0.1μm以上，在實施例3～11、15～24、26～28中，確認上述條件的HTS測試可靠性提高。更佳的是，上述Cu合金層的厚度在1μm以上，在實施例6～11、15～24、28中，鋁電極的膜厚為2μm厚時，HTS測試中接合可靠性高。
實施例1～24的銅接合線，係關於本發明的申請專利範圍第8項，由於CuAl相的厚度比率R1在50%以上，且複層銅接合線具有以銅為主成分的芯材，以及上述芯材上以Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上為主成分的外層，抑制球形接合形狀的異形，確認真圓化。最好外層含有Pd，在實施例1、2、5～12、14、16～24中，確認更提高球形接合形狀真圓化的效果。
實施例6、8、9、12、17、19、21、22、24的銅接合線，係關於本發明的申請專利範圍第9項，由於外層以Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種構成的單一外層、以及以上述導電性金屬中的任2種以上為主成分的合金外層所形成的複層銅接合線，確認傾斜性提高。最好單一外層為Pd，合金外層為Pd與Au的合金或Pd與Ag的合金，在實施例6、8、9、12、19、21、24中，確認更高的抑制傾斜效果。
實施例1～23的銅接合線，係關於本發明的申請專利範圍第10項，由於外層厚度在0.01～0.4μm範圍內的複層銅接合線，確認楔形接合性良好。最好在0.02～0.3μm範圍內，在實施例2～9、12～23中，確認更提高楔形接合性。
實施例1～10、12～23、26～28的銅接合線，係關於本發明的申請專利範圍第11項，由於在0.1～3mol%範圍內含有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，確認球形接合部的共同強度提高。其中，實施例26～28係單層銅接合線。上述的濃度最好在0.3～2mol%範圍內，在實施例2～9、12～22、26～28中，確認可以抑制金屬剝落不良。
實施例2～5、8、12、15～17、20、24的銅接合線，係關於本發明的申請專利範圍第12項，由於在0.0001～0.03mol%範圍內含有P(磷)、Si(矽)、B(硼)、Ge(鍺)中的任一種以上，確認低迴路性良好。上述濃度最好在0.0005～0.02mol%範圍內，實施例3～5、8、12、16、17、20中，確認更提高楔形接合性。

Claims (12)

  1. 一種銅接合線的接合構造，在銅接合線的頂端形成的球部，經由接合至鋁電極的球形接合部，連接至半導體元件的電極，其特徵在於：上述球形接合部在130~200℃中的任一溫度內加熱後，上述球形接合部的剖面中，相對於Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例為相對化合物比率R1時，R1在50%以上100%以下。
  2. 如申請專利範圍第1項所述的接合構造，其中上述球形接合部在上述溫度範圍內，而且在85~100%中的任一相對溼度下加熱後，上述球形接合部的剖面中，相對於Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例為相對化合物比率R2時，R2在50%以上100%以下。
  3. 如申請專利範圍第1或2項所述的接合構造，其中上述球形接合部中，相對於Cu與Al所構成的金屬間化合物的厚度，具有Cu9Al4相與CuAl2相的金屬間化合物厚度總計比例在0%以上未滿40%。
  4. 如申請專利範圍第1項所述的接合構造，其中上述球形接合部中，具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上的濃化層。
  5. 如申請專利範圍第4項所述的接合構造，其中上述 球形接合部中，具有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，以及Cu及Al所構成的金屬間化合物。
  6. 如申請專利範圍第1項所述的接合構造，其中上述球形接合部中，具有Cu合金層，含有Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上，總計濃度最高在0.5~30mol(摩爾)%範圍內。
  7. 一種用於連接至半導體元件的電極之銅接合線，在頂端形成的球部，經由接合至鋁電極的球形接合部，連接至半導體元件的電極，其特徵在於：上述球形接合部在130~200℃中的任一溫度內加熱後，上述球形接合部的剖面中，相對於Cu與Al所構成的金屬間化合物的厚度，CuAl相的金屬間化合物厚度比例為相對化合物比率R1時，R1在50%以上100%以下。
  8. 如申請專利範圍第7項所述的銅接合線，其中具有以銅為主成分的芯材，以及上述芯材上以Pd(鈀)、Au(金)、Ag(銀)的導電性金屬中的任一種以上為主成分的外層。
  9. 如申請專利範圍第8項所述的銅接合線，其中上述外層具有以Pd、Au、Ag的導電性金屬中的任一種所構成的單一外層，以及以Pd、Au、Ag的金屬中的任2種以上為主成分的合金外層。
  10. 如申請專利範圍第9項所述的銅接合線，其中上述外層的厚度在0.01~0.4μm的範圍內。
  11. 如申請專利範圍第7或8項所述的銅接合線，其中 在0.1~3mol(摩爾)%範圍內含有Pd、Au、Ag的導電性金屬中的任一種以上。
  12. 如申請專利範圍第8項所述的銅接合線，其中在0.0001~0.03mol(摩爾)%範圍內含有P(磷)、Si(矽)、B(硼)、Ge(鍺)中的任一種以上。
TW100104074A 2010-02-03 2011-02-08 Copper bonding wire for semiconductor and its joining structure TWI517271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010021971A JP5550369B2 (ja) 2010-02-03 2010-02-03 半導体用銅ボンディングワイヤとその接合構造

Publications (2)

Publication Number Publication Date
TW201140718A TW201140718A (en) 2011-11-16
TWI517271B true TWI517271B (zh) 2016-01-11

Family

ID=44355480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104074A TWI517271B (zh) 2010-02-03 2011-02-08 Copper bonding wire for semiconductor and its joining structure

Country Status (5)

Country Link
US (1) US8653668B2 (zh)
JP (1) JP5550369B2 (zh)
CN (1) CN102687259B (zh)
TW (1) TWI517271B (zh)
WO (1) WO2011096487A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US11830845B2 (en) 2011-05-03 2023-11-28 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
JP2013120075A (ja) * 2011-12-06 2013-06-17 Mitsubishi Electric Corp 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法
JP5429269B2 (ja) * 2011-12-09 2014-02-26 日鉄住金マイクロメタル株式会社 ボンディングワイヤの製造方法
KR102078986B1 (ko) * 2012-03-22 2020-02-19 스미또모 베이크라이트 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6002437B2 (ja) * 2012-05-17 2016-10-05 新日本無線株式会社 半導体装置及びその製造方法
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TW201428901A (zh) * 2013-01-07 2014-07-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP5590259B1 (ja) * 2014-01-28 2014-09-17 千住金属工業株式会社 Ｃｕ核ボール、はんだペーストおよびはんだ継手
WO2015163297A1 (ja) 2014-04-21 2015-10-29 新日鉄住金マテリアルズ株式会社 半導体装置用ボンディングワイヤ
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) * 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN107962313B (zh) * 2015-06-15 2024-03-08 日铁新材料股份有限公司 半导体装置用接合线
WO2016203659A1 (ja) 2015-06-15 2016-12-22 日鉄住金マイクロメタル株式会社 半導体装置用ボンディングワイヤ
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
EP3136435B1 (en) 2015-07-23 2022-08-31 Nippon Micrometal Corporation Bonding wire for semiconductor device
DE112015004682B4 (de) * 2015-08-12 2020-07-30 Nippon Micrometal Corporation Bonddraht für Halbleitervorrichtung
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
SG10201509913XA (en) * 2015-12-02 2017-07-28 Heraeus Materials Singapore Pte Ltd Silver alloyed copper wire
JP6445186B2 (ja) * 2015-12-15 2018-12-26 日鉄ケミカル＆マテリアル株式会社 半導体装置用ボンディングワイヤ
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN108823463A (zh) * 2018-06-30 2018-11-16 汕头市骏码凯撒有限公司 一种铜合金键合丝及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120693A (ja) 1984-07-06 1986-01-29 Toshiba Corp ボンデイングワイヤ−
JPS61251062A (ja) 1985-04-30 1986-11-08 Nippon Mining Co Ltd 半導体装置用ボンデイングワイヤ
JPH0817189B2 (ja) * 1989-01-13 1996-02-21 三菱電機株式会社 半導体装置の製造方法
JPH0878459A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd パワ−半導体パッケ−ジ、ワイヤ接続方法
JP2004064033A (ja) * 2001-10-23 2004-02-26 Sumitomo Electric Wintec Inc ボンディングワイヤー
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
TWI237334B (en) * 2002-04-05 2005-08-01 Nippon Steel Corp A gold bonding wire for a semiconductor device and a method for producing the same
JP2006216929A (ja) * 2005-01-05 2006-08-17 Nippon Steel Corp 半導体装置用ボンディングワイヤ
JP4672373B2 (ja) * 2005-01-05 2011-04-20 新日鉄マテリアルズ株式会社 半導体装置用ボンディングワイヤ
TWI427719B (zh) 2007-01-15 2014-02-21 Nippon Steel & Sumikin Mat Co The joint structure of the joining wire and its forming method
US7791198B2 (en) * 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys
JP2009059962A (ja) * 2007-08-31 2009-03-19 Sumitomo Metal Mining Co Ltd 半導体パッケージ
JP4904252B2 (ja) * 2007-12-03 2012-03-28 新日鉄マテリアルズ株式会社 半導体装置用ボンディングワイヤ
CN101487090A (zh) * 2008-01-17 2009-07-22 济源优克电子材料有限公司 一种铜键合丝及其制备方法
US20120153444A1 (en) * 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
US8766436B2 (en) * 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
US9508622B2 (en) * 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion

Also Published As

Publication number Publication date
US8653668B2 (en) 2014-02-18
TW201140718A (en) 2011-11-16
JP2011159894A (ja) 2011-08-18
WO2011096487A1 (ja) 2011-08-11
CN102687259B (zh) 2015-02-25
US20120299182A1 (en) 2012-11-29
JP5550369B2 (ja) 2014-07-16
CN102687259A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
TWI517271B (zh) Copper bonding wire for semiconductor and its joining structure
TWI763878B (zh) 半導體裝置用接合線
JP4886899B2 (ja) 半導体用ボンディングワイヤ
TWI427719B (zh) The joint structure of the joining wire and its forming method
JP4554724B2 (ja) 半導体装置用ボンディングワイヤ
TWI496900B (zh) Copper alloy bonding wire for semiconductors
TWI605559B (zh) Bonding wire for semiconductor device
TWI690944B (zh) 半導體裝置用接合線
JPWO2009072525A1 (ja) 半導体装置用ボンディングワイヤ
TW201530673A (zh) 半導體裝置用接合線
JP5343069B2 (ja) ボンディングワイヤの接合構造
CN107962313B (zh) 半导体装置用接合线
WO2016203899A1 (ja) 半導体装置用ボンディングワイヤ
TW202309302A (zh) 半導體裝置用接合線
JP2005268771A (ja) 半導体装置用金ボンディングワイヤ及びその接続方法
CN110998814B (zh) 半导体装置用Cu合金接合线