TWI517169B - 測試積體電路的熔絲燒斷可靠度的系統與方法 - Google Patents

Description

測試積體電路的熔絲燒斷可靠度的系統與方法

本發明係關於積體電路及熔絲電路，其能夠藉由以對應的燒斷熔絲選擇電路的冗餘部分而提供後端製程維修。

積體電路可包括冗餘元件，其可用以替代損壞的元件部份。舉例來說，一類型的記憶體電路包括動態隨機存取記憶體(DRAM)之記憶體胞陣列。記憶體胞係以列及行排列，其每一為可定址的，以儲存資訊位元。隨著記憶體胞密度的增加，製造過程中之缺陷胞的數量也會增加。為降低缺陷胞的影響，冗餘記憶體胞或更確切為冗餘的記憶體胞區段可用以修補陣列的損壞區段，其中損壞的區段包括一或多個損壞的記憶體胞。

執行一測試程序以決定記憶體的一區段是否損壞。就此，可決定記憶體胞的哪些列或行、特別是記憶體陣列的哪些區段需要被修補。測試程序可由含有記憶體陣列之裝置外部地實施、或使用內建於裝置之故障診斷電路(例如包括記憶體裝置的積體電路)而內部地實施。

一旦識別積體電路的損壞區段，修補程序包括以冗餘資源取代損壞的區段。舉例來說，在記憶體陣列中，冗餘區段的選擇可透過熔絲電路的應用而達成。特別地，關聯於冗餘區段的熔絲可被燒斷，使得當熔絲為完好時，原始 但稍後損壞的記憶體區段係被存取供記憶體儲存，但當熔絲被燒斷，冗餘區段接著代替損壞區段用於記憶體儲存。多種技術可用以程式化記憶體陣列供修補，特別是燒斷熔絲以選擇冗餘區段。所有這些技術具有相關聯的失敗率，其中所選熔絲僅部份地(partially)燒斷或非全部(not fully)燒斷。

在部份燒斷熔絲的情況中，記憶體陣列的完整性將有風險。部分燒斷的熔絲在某些情況中可能仍允許使用記憶體陣列的損壞區段，而非所想的冗餘區段。在其他情況中，部分燒斷的熔絲係正常運作，但只是暫時的，使可選擇冗餘區段取代損壞區段。然而，隨著時間過去，部分燒斷的熔絲將回到其原始狀態且作用為一完好的熔絲，至少對用以在記憶體陣列之損壞及冗餘區段之間選擇的記憶體控制器而言來說是如此。舉例來說，部分燒斷的熔絲可能經歷被動氧化，其將傾向使熔絲回到其原始狀態(例如完好且未燒斷的)。

在修復程序過程中，可執行測試以檢查熔絲是否已被燒斷。然而，這些測試並非設計以偵測部分燒斷的熔絲。因此，在傳統測試下之部分燒斷的熔絲將表現為完全燒斷，其實事實正好相反。在這種情況下，因為部分燒斷的熔絲對記憶體控制器來說看起來仍然是完好的熔絲，記憶體的損壞區段將不正確地用於記憶體存取及控制，而非所預期之冗餘區段的選擇。當資訊持續儲存於記憶體陣列的 損壞區段中，這將引起儲存錯誤。

本發明具體實施例一般係關於積體電路及熔絲電路，其能夠藉由以對應的燒斷熔絲選擇電路的冗餘部分而提供後端製程維修。舉例來說，積體電路可包括記憶體結構，例如記憶體胞的DRAM陣列，其中記憶體結構包括冗餘部份。當發現記憶體陣列的故障部分，可經由使用任何可得的方法(例如雷射修整、發送電子信號)燒斷熔絲而選擇對應的冗餘部份。本發明具體實施例提供用以測試熔絲燒斷狀況之可靠度(換一種說法，熔絲係完全地燒斷而不是只是部分地燒斷之可靠度)的電路及方法。因此，本發明具體實施例能夠發現熔絲係部分地燒斷。

在一具體實施例中，熔絲燒斷偵測電路包括一熔絲電路，其包含具有耦合至接地之第一端的一熔絲。一共同節點係耦合至熔絲之第二端。一預充電電路係耦合至共同節點以預充電共同節點至一預充電高位準。一反向器包括一反向器輸出及一反向器輸入，其中反向器輸入係耦合至共同節點。一反饋閂係耦合於一電壓源及接地之間，且包括耦合至反向器輸出的一閂輸入以及耦合至共同節點的一閂輸出。所包括之一測試電路係耦合至共同節點，其中測試電路在一正常模式中增加至反饋閂的強度，以維持共同節點於預充電高位準，使得反饋閂在一測試模式中比在正常模式中弱，來維持共同節點於預充電高位準。

在另一具體實施例中，揭露一種用以測試一熔絲之熔絲燒斷狀態之可靠度的方法。方法包含提供一熔絲電路，其包含耦合至接地之一第一端以及耦合至一共同節點之一第二端。提供一反向器，其包括一反向器輸出及一反向器輸入，其中輸入係耦合至共同節點。提供一反饋閂，其耦合於一電壓源及接地之間，其中反饋閂具有耦合至反向器輸出之一閂輸入以及耦合至共同節點之一閂輸出。提供一測試電路，其耦合至共同節點。測試電路在一正常模式中增加至反饋閂的強度以維持共同節點於預充電高位準，使得反饋閂在一測試模式中比在正常模式中弱來維持共同節點於預充電高位準。

在又一具體實施例中，一熔絲燒斷偵測電路包括一熔絲電路，其包含具有耦合至接地之一第一端及耦合至一共同節點之一第二端的一熔絲。熔絲電路包括在共同節點及第一端之間串聯地耦合至熔絲的一可定址電晶體。一預充電電路係耦合至共同節點以驅動或預充電共同節點至一預充電高位準。偵測電路包括一反向器，其具有一反向器輸出及一反向器輸入，其中反向器輸入係耦合至共同節點。提供一反饋閂電路，其包括具有耦合至輸出的一閘極、耦合至一電壓源的一源極、以及耦合至共同節點的一汲極之一p通道金屬氧化物場效電晶體(MOSFET)。反饋閂電路包括具有耦合至反向器輸出的一閘極、耦合至共同節點的一源極、以及耦合至接地的一汲極之一n通道MOSFET。 熔絲燒斷偵測電路也包括一測試電路，其包含具有耦合至反向器輸出的一閘極以及耦合至共同節點的一汲極之一貢獻電晶體。測試電路也包括具有耦合至電壓源的一源極、耦合至貢獻電晶體之源極的一汲極、以及由一測試模式信號所控制的一閘極之一開關電晶體。

熟此技藝者在閱讀以下各圖式所繪示之具體實施例的詳細說明後，可理解本發明各種具體實施例之上述及其他目的及優點。

現在將詳細參考本發明的各種具體實施例，附圖將說明其範例。雖然結合這些具體實施例來說明，將瞭解到這並不用於將本發明限制在這些具體實施例的描述。相反地，本發明意圖涵蓋後附申請專利範圍所定義之本發明精神及範疇內所包含之變化、修改與均等。此外，在下列本發明的詳細說明中，將提出許多特定細節以提供對本發明的通盤瞭解。不過，將瞭解到本發明可無這些特定細節而實施。在其他實例中，已知的方法、程序、元件和電路並未詳述，以避免不必要地模糊本發明的態樣。

因此，本發明具體實施例提供了用以測試燒斷積體電路中熔絲之可靠度的電路及方法。舉例來說，熔絲可被燒斷以將冗餘元件部份併入積體電路中而蓋過損壞或故障部分。在一範例中，記憶體陣列結構(例如DRAM記憶體陣 列)可包括冗餘部分，其可透過對應熔絲的燒斷(為一開路)而選擇。熔絲燒斷後，本發明具體實施例能夠測試熔絲係完全地燒斷而非僅部分燒斷的可靠度。因此，本發明具體實施例能夠偵測熔絲何時係部分地燒斷。

本發明具體實施例係於能夠實施各種功能(例如積體電路損壞部分的修補)之積體電路及熔絲電路的背景下描述。舉例來說，積體電路可包括記憶體陣列，其中熔絲電路可選擇以修補記憶體陣列的損壞部分。測試燒斷熔絲的可靠度以在操作上選擇冗餘部份而非損壞部分於記憶體陣列內使用，這對記憶體陣列的無錯操作是重要的。

本發明具體實施例係於使用電壓以在兩個二元邏輯位準之間表示之電子電路的背景下描述。用語「高」及「低」係用以表示一特定電路內的假及真二元邏輯位準。以此方式，在熔絲燒斷偵測電路內的邏輯位準有助於決定熔絲為完好的(intact)、完全燒斷(fully blown)、或部份燒斷(partially blown)。

圖1為根據本發明一具體實施例之熔絲燒斷偵測系統及/或電路100的方塊圖，其能夠測試積體電路中熔絲之燒斷的可靠度、或者換言之為測試燒斷熔絲之狀態的可靠度。因此，熔絲燒斷偵測電路100可實施以偵測熔絲的多種狀況，包括熔絲具有低阻抗的無燒斷(no blow)狀況、熔絲具有高阻抗的強燒斷(strong blow)狀況、以及熔絲具有中 等阻抗的弱或部份燒斷(weak or partial)狀況。特別地，本發明具體實施例能夠偵測熔絲的第三種狀況或部分燒斷狀況，而先前傳統的測試系統及方法僅能測試強燒斷或無燒斷狀況。

如圖1所示，偵測電路包括一熔絲電路180。熔絲電路180包括至少一熔絲，其具有耦合至接地的第一端以及耦合至共同節點101的第二端。此外，熔絲電路包括一可定址電晶體，其在偵測電路之共同節點與熔絲之第一端之間串聯地耦合至熔絲。以此方式，可選擇一特定熔絲以測試其組態狀態或測試該熔絲之熔絲燒斷狀況的可靠度。

熔絲電路180包括一或多個熔絲，其每一可選擇供執行一特性功能。舉例來說，在積體電路包括記憶體陣列(例如DRAM記憶體陣列)的情況中，記憶體陣列可包括冗餘部份，其可選擇以取代記憶體陣列的對應故障或缺陷部分。亦即，當一部份記憶體陣列被決定為損壞，對應的熔絲可選擇以用記憶體陣列的冗餘部份取代損壞或缺陷部分。在一具體實施例中，記憶體陣列之冗餘部份的併入可藉由完全地燒斷對應的熔絲而達成。以此方式，修補系統、記憶體控制器、微處理器、或能夠對記憶體陣列執行存取及控制的任何合適裝置可識別出對應的熔絲係燒斷，且在記憶體陣列的正常操作過程中使用記憶體陣列的冗餘部份來蓋過損壞部分。

偵測電路100也包括預充電電路140，其係耦合至共同節點101。預充電電路140耦合至電壓源150(例如Vcc)及排作用控制信號160。預充電電路140啟動以將共同節點預充電至高位準。亦即，在測試熔絲電路180內的任何熔絲之前，偵測電路的初始狀態包括將共同節點預充電至高位準。特別地，預充電電路140包括一預充電電晶體(圖未示)，其具有耦合至電壓源150的源極以及耦合至共同節點的汲極。預充電電晶體係由排(bank)作用信號160所控制，用以使用電壓源150而設定共同節點至預充電高位準。

反向器130係包括於偵測電路100內。反向器包括一反向器輸出及一反向器輸入。反向器輸入係耦合至共同節點101，且反向器輸出係耦合至輸出節點190。

反饋閂電路120係耦合於電壓源150及接地之間。反饋閂120包括一閂輸入，其耦合至反向器輸出或輸出節點190。反饋閂120也包括一閂輸出，其耦合至共同節點。反饋閂120在未被設定時，係幫助維持共同節點於其預充電高位準。然而，當被設定時，反饋閂120係幫助驅動共同節點至低且維持共同節點於低位準。

偵測電路100包括測試電路110，其係耦合至共同節點101。在正常模式中，測試電路110為了維持共同節點101於預充電高位準而增加至反饋閂120的強度(strength)。也就是說，在正常模式中，藉由給予(asserting) 一測試模式信號170而啟動測試電路110。在正常模式中，反饋閂120相對為強，且其需要更多電流流經所選的熔絲以將反饋閂120翻轉。部分燒斷的熔絲在正常模式中將無法傳導足夠的電流來驅動共同節點101至接地且設定反饋閂120。因此，在正常模式中，測試中之部分燒斷的熔絲看起來像是完全燒斷，因為其無法傳導足夠的電流流經熔絲以驅動共同節點101至接地，也無法設定反饋閂120以幫助維持共同節點101於接地。

相反地，在偵測電路100的測試模式中，測試電路110係使得反饋閂100比其在前述正常模式中為維持共同節點於預充電高位準之強度要更弱。也就是說，在測試模式中，藉由不給予測試模式信號170而停用測試電路。因此，在測試模式中，在無測試電路110協助反饋閂120之操作下，需要較少的電流流經所選的熔絲以將反饋閂120翻轉，其係指示熔絲未燒斷或部份燒斷。

此外，熔絲偵測電路100也包括選擇性的備用熔絲電路185。在一具體實施例中，在原始熔絲電路180損壞或缺陷的情況中，備用熔絲電路可並聯地耦合至熔絲電路180以作用為一冗餘熔絲電路。特別地，備用熔絲電路185包括操作作為冗餘熔絲的一備用熔絲，且可組態以取代或代替熔絲電路180中的一對應熔絲(在該熔絲損壞的情況下)。當測試時發現一燒斷熔絲係部分地燒斷而非完全地燒斷，可實施備用熔絲。在這種情況下，備用熔絲係並聯地 耦合至對應的原始熔絲。因此，備用熔絲包括耦合至接地的第一端，且備用可定址電晶體於共同節點及該備用熔絲之第一端之間串聯地耦合至備用熔絲。

此外，熔絲偵測電路100包括熔絲燒斷系統195，其可執行以燒斷一選擇熔絲。各種技術可用以程式化積體電路，特別是燒斷熔絲為一開路以執行特定功能，例如選擇積體電路的冗餘部份。舉例來說，積體電路可為包括冗餘部份的一記憶體陣列，且熔絲的狀況係指包含或不包含記憶體陣列的冗餘部份。在一具體實施例中，執行雷射修整以燒斷一選擇熔絲(例如為一開路)。在此情況中，熔絲燒斷系統195不必然為電性地耦合至熔絲電路180，例如雷射係對準所選熔絲以修整。在另一具體實施例中，執行電子熔絲選擇及燒斷，其中電子信號係用以選擇一熔絲及燒斷所選熔絲。在此情況中，熔絲燒斷系統195係電性地耦合至熔絲電路180。

圖2為根據本發明一具體實施例之熔絲燒斷偵測電路200的電路圖，其能夠測試積體電路中一熔絲之燒斷的可靠度或測試燒斷熔絲之狀態的可靠度。特別地，在本發明具體實施例中的熔絲燒斷偵測電路200能夠偵測熔絲何時是在部分燒斷的狀況。此外，熔絲燒斷偵測電路200能夠偵測熔絲何時在強燒斷狀況以及在未燒斷狀況。

如圖2所示，偵測電路200包括至少一熔絲電路。偵 測電路200包括複數個熔絲電路250，其每一包括與一熔絲串聯耦合的一可定址MOSFET電晶體。熔絲可選擇被燒斷以執行特定功能，例如燒斷一熔絲以選擇記憶體陣列的一冗餘部份來取代一缺陷部分，如前述。以此方式，修補系統、記憶體控制器、微處理器能夠偵測熔絲何時燒斷並藉著併入記憶體陣列的一冗餘部份以取代記憶體陣列之對應的缺陷部分。

特別地，圖2中的代表性熔絲電路包括熔絲F-1，其具有耦合至接地的第一端以及耦合至共同節點270的第二端。特別地，第二端係耦合至可定址MOSFET M-1的汲極。此外，可定址電晶體M-1包括耦合至共同節點的源極。給予(assert)信號A-1以定址電晶體M-1，用以測試熔絲F-1的組態狀態以及用以測試熔絲F-1之熔絲燒斷狀況的可靠度。

偵測電路200包括額外的熔絲電路於複數個熔絲電路250中，例如耦合至可經由信號A-2的給予而選擇之可定址電晶體M-2的熔絲F-2，一直到耦合至可經由信號A-n的給予而選擇之可定址電晶體M-n的熔絲F-n。每一熔絲電路係於共同節點270及接地之間並聯地耦合，且可個別地定址以執行不同功能，例如致能記憶體陣列的不同冗餘部份。

此外，熔絲電路可包括備用或冗餘熔絲電路。冗餘熔 絲電路可用以取代一缺陷的熔絲電路。舉例來說，如圖2所示，備用熔絲電路包括熔絲F-1'及電晶體M-1'，其中熔絲F-1'可藉由給予信號A-1'而定址供測試。備用熔絲電路係並聯地耦合至原始熔絲電路，其包括熔絲F-1及電晶體M-1，其中原始熔絲F-1可藉由給予信號A-1而定址供測試。

偵測電路200也包括預充電電路，其係耦合至共同節點270以將共同節點270預充電至高位準。如圖2所示，預充電電路包括預充電MOSFET T-5，其具有耦合至電壓源(如Vcc)的源極及耦合至共同節點270的汲極。預充電電晶體T-5係由排作用信號240控制，用以設定共同節點270至一預充電高位準，其受到電壓源Vcc的影響。因此，在偵測電路200的初始狀態，共同節點係預充電至高位準。在一具體實施例中，電晶體T-2相較於電路200中的其他電晶體係相對較強，且在一實施中，電晶體T-5的寬度及長度尺寸為最小長度以上2.0微米。

反向器260係包括於偵測電路200內。反向器包括一反向器輸出及一反向器輸入，其中反向器輸入係耦合至共同節點270，且反向器輸出係耦合至輸出節點230。如所示，反向器260將從共同節點270進入反向器輸入的信號反向。在一實施中，反向器260中之n通道MOSFET的電晶體寬度Wn為最小長度以上1.0微米，且反向器260中之p通道MOSFET的電晶體寬度Wp也為最小長度以上 1.0微米。

偵測電路200包括一反饋閂電路耦合於電壓源(如Vcc)及接地之間。反饋閂包括耦合至反向器輸出或輸出節點230的閂輸入以及耦合至共同節點270的閂輸出。特別地，部份地，反饋閂包括p通道MOSFET T-3，其具有耦合至輸出節點230的閘極、耦合至電壓源(如Vcc)的源極、以及耦合至共同節點270的汲極。此外，反饋閂包括n通道MOSFET T-4，其具有耦合至反向器輸出或輸出節點230的閘極、耦合至共同節點270的源極、以及耦合至接地的汲極。一般來說，反饋閂幫助維持共同節點於其預充電高位準。然而，當閂被設定，反饋閂將幫助驅動並維持共同節點270於低位準。在一實施例中，p通道電晶體T-3具有0.8/3.2微米的寬度/長度尺寸。

此外，偵測電路200也包括一測試電路，其包括貢獻(contribution)MOSFET T-2以及開關MOSFET T-1。貢獻電晶體T-2包括耦合至反向器輸出或輸出節點230的閘極以及耦合至共同節點270的汲極。開關電晶體T-1包括耦合至電壓源(如Vcc)的源極、耦合至貢獻電晶體T-2之源極的汲極、以及由測試模式信號220所控制之閘極。在一實施例中，電晶體T-1具有1.0/0.1微米之寬度及長度尺寸。此外，在另一實施例中，電晶體T-2具有0.8/1.5微米之寬度/長度尺寸。在各種具體實施例中，電路200中所使用之各種電晶體及反向器的各種尺寸為可選擇的，以偏壓(bias) 偵測電路來控制偵測弱電阻性熔絲的敏感度。

更特別地，開關電晶體T-1啟動偵測電路的正常模式或測試模式。在正常模式中，開關電晶體T-1係經由測試模式信號220的給予(例如將信號220設置為低)而開啟，使得貢獻電晶體T-2對上述反饋閂作出貢獻。如此，因為p通道電晶體T-2及T-3的雙重貢獻，反饋閂係相對為強，其幫助維持共同節點270於高位準，即使當熔絲係部分地燒斷。亦即，因為反饋閂係相對為強，其需要更多電流以經由一選擇熔絲電路將共同節點驅動至接地，因此弱電阻性熔絲(例如部分燒斷熔絲)在正常模式中無法傳導足夠的電流來將共同節點270驅動至接地，且對偵測電路200係作用類似為完全燒斷熔絲。因此，弱電阻性熔絲無法設定反饋閂，所以共同節點係保持在其預充電高位準。此外，假定輸出節點230為低，p通道電晶體T-2及T-3反饋閂幫助維持共同節點於高位準，而n通道電晶體T-4則不作用。

另一方面，在測試模式中，開關電晶體T-1係藉由不給予測試模式信號220(例如將信號220設置為高)而關閉，使得貢獻電晶體T-2為不作用且無法對上述反饋閂作出貢獻。如此，反饋閂相較於其在正常模式中的操作係相對為弱，因為只有一個p通道T-3包含於閂中。因此，反饋閂微弱地保持共同節點於其預充電高位準。也就是說，由於反饋閂係相對為弱，其現在需要較少的電流(相較於偵測電路的正常模式操作)以經由一選擇熔絲電路將共同節 點驅動至接地，因此相同的弱電阻性熔絲(例如部分燒斷熔絲)現在在測試模式中將能夠傳導足夠的電流來將共同節點270驅動至接地。熔絲現在對偵測電路200來說係不同於完全燒斷的熔絲，且可被偵測為部分燒斷的熔絲。特別地，弱電阻性熔絲現在能夠設定反饋閂，因此共同節點現在將透過經由弱電阻性熔絲的電流傳導而驅動至低。此外，假定輸出節點230為高，p通道電晶體T-2係關閉，且n通道電晶體T-4幫助維持共同節點於低位準。

圖3為根據本發明一具體實施例之熔絲偵測電路300的簡化電路圖，其著重在當對一特定熔絲電路進行操作時之在正常及測試模式過程中電路300所包括之測試電路之貢獻，其中測試電路係包括作為熔絲燒斷偵測電路的部份。在一具體實施例中，熔絲偵測電路300為圖2之熔絲偵測電路的簡化，因此包括類似參照的電晶體、熔絲、及定址信號。

如圖3所示，熔絲電路包括熔絲F-1及可定址電晶體M-1，其中電晶體M-1可經由信號A-1的觸發而定址，用以測試熔絲F-1之燒斷狀況的可靠度。電晶體M-1係耦合至共同節點370。

此外，反饋閂係顯示為包括兩個電晶體T-2及T-3，其係並聯地耦合於電壓源(如Vcc)及共同節點370之間。為了說明及清楚起見，將不完整表示出輸出節點及其各種連接。

特別地，在正常模式中，開關350係觸發以將電路關閉，使電晶體T-2作用(active)並與電晶體T-3並聯地耦合，如前述。因此，反饋閂包括電晶體T-2及T-3兩者，用以幫助維持共同節點於預充電高位準。在測試模式中，開關係操作為一開路，藉此而使得電晶體T-2不作用。如此，反饋閂將僅包括電晶體T-2用以幫助維持共同節點於預充電高位準。亦即，在正常測試模式中，電晶體T-2增加至反饋閂的強度以維持共同節點於預充電高位準。

然而，在測試模式中，因為無電晶體T-2的貢獻，反饋電路僅包括耦合至共同節點的電晶體T-3。因為僅有一個p通道電晶體T-3，此時反饋閂係比在正常模式為弱，用以維持共同節點於預充電高位準。亦即，反饋閂更容易設定，因為需要較少的電流流經熔絲M-1(例如當熔絲為弱電阻性，如在部分燒斷的狀況)以使共同節點為低。

圖4為根據本發明一具體實施例之程序的流程圖400，其用以偵測熔絲燒斷狀況之可靠度，特別是熔絲完全燒斷的可靠度。流程圖400的方法可實施以針對具有中阻抗的熔絲而偵測熔絲何時已部分地燒斷。此外，流程圖400的方法同樣可應用以偵測熔絲的其他狀況，例如具有低阻抗之熔絲的無燒斷狀況及具有高阻抗熔絲的強燒斷狀況，而先前在傳統測試系統及方法下，只有強燒斷及無燒斷狀況為可測試的。

在步驟410，提供一熔絲電路，其包括具有耦合至接地的第一端以及耦合至共同節點的第二端之一熔絲。在一具體實施例中，熔絲可選擇以用以測試其可靠度。舉例來說，熔絲電路包括一可定址電晶體，其於共同節點及第一端之間串聯地耦合至熔絲。因此，當可定址電晶體被啟動或定址，熔絲可針對測試目的而定址。

在步驟420，提供一預充電電路，其係耦合至共同節點。預充電電路將共同節點帶至一預充電高位準。此外，在步驟430，提供具有一反向器輸出及一反向器輸入的反向器。特別地，反向器輸入係耦合至共同節點。此外，反向器輸出係耦合至輸出節點。

在步驟440，提供一反饋閂，其係耦合於電壓源及接地之間。反饋閂包括耦合至反向器輸出或輸出節點的一閂輸入。反饋閂亦包括耦合至共同節點的一閂輸出。

在步驟450，提供一測試電路，其中測試電路亦耦合至共同節點，其用以啟動正常模式或測試模式。在正常模式中，測試電路增加至反饋閂的強度，如前文在圖1至3所述，用以維持共同節點於預充電高位準。舉例而言，偵測電路的正常模式係經由信號(例如圖2的測試模式信號)的觸發而啟動。特別地，在正常模式中，二或多個MOSFETS係於反饋閂內並聯地耦合，其係結合以幫助維 持共同節點於高位準。

然而，在測試模式中，反饋閂係比在正常模式為弱來維持共同節點於預充電高位準。舉例來說，為啟動偵測電路的測試模式，將不啟動測試模式信號。因此，只有一個MOSFET包括於反饋閂內，或至少比在正常模式中更少數量的MOSFETS在反饋閂中並聯地耦合。在一具體實施例中，測試電路係停用以取消在反饋閂中之測試電路中電晶體的貢獻。因此，因為只有一個電晶體，在測試模式中，反饋閂係較弱地維持共同節點於預充電高位準，且容易被以較小量流經所選熔絲的電流所設定，例如當熔絲在部分燒斷狀況下。

在一具體實施例中，一所選熔絲透過實施流程圖400所描述方法而決定為部分地燒斷。特別地，熔絲係經由任何合適的熔絲燒斷處理而燒斷。舉例來說，可使用雷射修整以燒斷熔絲、或可使用電子熔絲燒斷程式化技術。理想上要測試關聯於燒斷熔絲之熔絲燒斷狀況的可靠度。特別地，熔絲係於正常模式中測試。該測試所得到結果的可靠度可能令人懷疑，因此接著在測試模式中再次測試熔絲。特別地，當在正常模式中，在輸出節點的反向器輸出係於低位準(例如共同節點為高)，且在測試模式中，在輸出節點的反向器輸出係於高位準(例如共同節點為低)，則決定熔絲為部份地燒斷。此外，在不同的狀況下，當在正常模式中，在輸出節點的輸出係立刻處於高位準(例如共同節點 立刻變低)，則可決定熔絲係有效地部分燒斷或完全未燒斷。

當決定熔絲係部分地燒斷，圖4所描述的方法可包括使用一備用熔絲電路以取代缺陷熔絲。亦即，備用熔絲電路係並聯地耦合至缺陷熔絲電路，且可交替地選擇。以此方式，將不再考慮此缺陷熔絲，且關聯於此缺陷熔絲的任何步驟係於備用熔絲電路上執行。

在另一具體實施例中，可檢查熔絲的完整性(integrity)。亦即，執行組態檢查。舉例來說，當在正常模式中，反向器輸出在高位準，則決定完整性為完好的。做進一步確認，在測試模式中，反向器輸出也在高位準。這指示熔絲為完好無缺的。另一方面，當在正常模式中，反向器輸出在低位準，則決定完整性被破壞。此外，當在測試模式中，反向器輸出在高位準，則可決定熔絲為部份燒斷。

圖5提供圖表500，其描述一熔絲燒斷偵測電路可實施之正常模式及測試模式，以及在熔絲之各種電阻條件下之偵測電路內之反饋閂的狀態，例如對應熔絲之無燒斷或完好狀況之熔絲的低阻抗；對應熔絲之弱或部份燒斷狀況之熔絲的中阻抗；以及對應熔絲之強燒斷狀況之高阻抗。

如圖表500所示，其包括三行。行505指示熔絲的狀 況，特別是熔絲的電阻狀況。舉例來說，針對無燒斷狀況，熔絲具有低阻抗；針對弱或部份燒斷狀況，熔絲具有中阻抗；且針對強燒斷狀況，熔絲具有高阻抗。行510指示熔絲燒斷偵測電路之正常模式操作的結果，且指示反饋閂電路是否已設定。此外，共同節點的電壓狀態也表示括弧中，其與反饋閂是否已設定一致。行520指示熔絲燒斷偵測電路之測試模式操作的結果，且指示反饋閂電路是否已設定。測試模式下之共同節點的電壓狀態也提供於括弧中，其與閂是否已設定一致。

分別地處理熔絲的每一狀況，列530提供完好或在無燒斷狀況之一熔絲的可靠度結果。舉例來說，在熔絲燒斷偵測電路及/或方法之操作的正常模式下，反饋閂能夠設定，使得共同節點在低位準。因為熔絲為完好的，足夠的電流經過熔絲以設定閂，藉此迫使共同節點為低，且提供高的反向器輸出。反饋閂維持此低位準回到共同節點。此外，在熔絲燒斷偵測電路及/或方法之操作的測試模式下，反饋閂也能夠設定，使得共同節點被驅動至低位準。因為熔絲為完好的，足夠的電流經過熔絲以設定閂，藉此迫使共同節點為低，且提供高的反向器輸出。反饋閂維持此低位準回到共同節點。

列540提供弱燒斷或在部份燒斷狀況之一熔絲的可靠度結果。舉例來說，在熔絲燒斷偵測電路及/或方法之操作的正常模式下，反饋閂為強且能夠在共同節點維持預充電 高位準，即使熔絲部份地燒斷。亦即，由於反饋閂為強，需要比經由部份燒斷的熔絲所供應之電流更多的電流來設定反饋閂，因此閂並未設定。在此情況下，共同節點係維持於預充電高位準，且反向器輸出為低。此外，在熔絲燒斷偵測電路及/或方法之操作的測試模式下，此時反饋閂能夠設定，使得共同節點被驅動為低。亦即，由於反饋閂比在正常模式中為弱，需要較少的電流流經部份燒斷的熔絲來設定反饋閂，因此閂此時將設定。在此情況下，共同節點係驅動為低，且反向器輸出為高。

此外，當在熔絲燒斷偵測電路及/或方法之操作的正常模式下，反饋閂係立即地設定，則可立刻知悉燒斷熔絲是有缺陷的(例如完好無缺或部份燒斷)，使得共同節點係驅動至低。因此，即使當反饋閂為強，足夠的電流能夠流經熔絲以設定閂。在此情況下，共同節點係驅動至低，且反向器輸出為高。由於可立即了解到熔絲為缺陷的，因此不需要對熔絲進行操作的測試模式，因為結果將為重複。

列550提供在強燒斷狀況之一熔絲的可靠度結果。舉例來說，在熔絲燒斷偵測電路及/或方法之操作的正常模式下，因為熔絲為一開路，實際上很少或是無電流流經熔絲。因此，共同節點係維持在高位準之其預充電狀態，且反向器輸出為低。在測試模式中，即使反饋閂為弱，熔絲仍呈現一開路，因此很小或是無電流流經熔絲。因此，共同節點再次維持在高位準之其預充電狀態，且反向器輸出為低。

因此，根據本發明具體實施例，用以測試熔絲燒斷之可靠度的電路及方法係藉由用以測試熔絲燒斷之可靠度的偵測電路，其中在正常模式中，部份燒斷的熔絲無法吸引足夠的電流來設定反饋閂，從而指示熔絲為燒斷，但在測試模式中，相同的熔絲現在能夠吸引足夠的電流來設定反饋閂，其指示熔絲係部分地燒斷。

雖然前文描述使用特定方塊圖、流程圖、及範例說明各種具體實施例，但本文中所描述及/或說明的每一方塊圖元件、流程圖步驟、操作、及/或元件可個別地及/或共同地實施。此外，包含於其他元件內之元件的任何揭露應視為範例，因為可實施許多其他架構來達成相同的功能。

本文所描述及/或說明的程序參數及步驟序列僅以範例的方式給出且可隨所需而變化。舉例來說，雖然本文所描述及/或說明的步驟可以特定順序顯示或討論，但這些步驟並不一定需要以所描述或討論的順序執行。本文所描述及/或說明的各種範例方法也可省略本文所描述及/或說明的一或多個步驟、或包括所揭露步驟之外的額外步驟。

上述本發明特定具體實施例的描述已用於說明而提出。然而，上述說明的討論並無意詳盡或限制本發明於所揭露的精確型態。基於上述教示下有許多可能的修改以及變化。具體實施例經過選擇與說明來最佳闡述本發明技術 原理及其實際應用，且藉此使其他熟此技藝者對本發明及適合所思及之特定使用之具有各種修改之各種具體實施例有最佳瞭解。

因此，描述了根據本發明之具體實施例。雖然本發明已由特定具體實施例描述，但應了解到，本發明不應解釋為由這些具體實施例所限制，而是應根據以下的申請專利範圍進行解釋。

100‧‧‧熔絲燒斷偵測電路

101‧‧‧共同節點

110‧‧‧測試電路

120‧‧‧反饋閂電路

130‧‧‧反向器

140‧‧‧預充電電路

150‧‧‧電壓源

160‧‧‧排作用控制信號

170‧‧‧測試模式信號

180‧‧‧熔絲電路

185‧‧‧備用熔絲電路

190‧‧‧輸出節點

195‧‧‧熔絲燒斷系統

200‧‧‧熔絲燒斷偵測電路

220‧‧‧測試模式信號

230‧‧‧輸出節點

240‧‧‧排作用信號

250‧‧‧熔絲電路

260‧‧‧反向器

270‧‧‧共同節點

300‧‧‧熔絲偵測電路

350‧‧‧開關

370‧‧‧共同節點

400‧‧‧流程圖

500‧‧‧圖表

505‧‧‧行

510‧‧‧行

520‧‧‧行

530‧‧‧列

540‧‧‧列

550‧‧‧列

附隨圖式係併入本說明書中並形成為其一部份，其中類似符號係描述類似元件，其描述本發明具體實施例，並連同說明內容用於解釋本發明的原理。

圖1為根據本發明一具體實施例之熔絲燒斷偵測系統及/或電路的方塊圖，其係用以測試積體電路中熔絲之燒斷的可靠度；圖2為根據本發明一具體實施例之熔絲燒斷偵測電路的電路圖，其能夠測試積體電路中熔絲之燒斷的可靠度；圖3為根據本發明一具體實施例之著重於在正常及測試模式過程中測試電路之貢獻的簡化電路圖，其中測試電路係包括作為熔絲燒斷偵測電路的部份；圖4為根據本發明一具體實施例之描述用以偵測熔絲燒斷狀況之可靠度之方法的流程圖；以及圖5為一圖表，其描述熔絲燒斷偵測電路可實施之正常模式及測試模式，以及在熔絲之各種電阻條件下之偵測 電路內之閂的狀態，例如對應熔絲之無燒斷或完好狀況之熔絲的低阻抗；對應熔絲之弱或部份燒斷狀況之熔絲的中阻抗；以及對應熔絲之強燒斷狀況之高阻抗。

100‧‧‧熔絲燒斷偵測電路

101‧‧‧共同節點

110‧‧‧測試電路

120‧‧‧反饋閂電路

130‧‧‧反向器

140‧‧‧預充電電路

150‧‧‧電壓源

160‧‧‧排作用控制信號

170‧‧‧測試模式信號

180‧‧‧熔絲電路

185‧‧‧備用熔絲電路

190‧‧‧輸出節點

195‧‧‧熔絲燒斷系統

Claims (34)

1. 一種熔絲燒斷偵測電路，包含：一熔絲電路，包含具有耦合至接地之一第一端的一熔絲；一共同節點，耦合至該熔絲之一第二端；一預充電電路，耦合至該共同節點以預充電該共同節點至一預充電高位準；一反向器，具有一反向器輸出及一反向器輸入，其中該反向器輸入係耦合至該共同節點；一反饋閂，耦合於一電壓源及接地之間且具有耦合至該反向器輸出之一閂輸入以及耦合至該共同節點之一閂輸出；以及一測試電路，耦合至該共同節點，其中該測試電路在一正常模式中增加至該反饋閂的強度，以維持該共同節點於該預充電高位準，使得該反饋閂在一測試模式中比在該正常模式中弱，來維持該共同節點於該預充電高位準。
2. 如請求項1所述之偵測電路，其中該熔絲電路更包含：一可定址電晶體，在該共同節點及該第一端之間串聯地耦合至該熔絲。
3. 如請求項1所述之偵測電路，更包含：一預充電電晶體，具有耦合至該電壓源的一源極以及耦合至該共同節點的一汲極，其中該預充電電晶體係由一排作用信號控制以設定該共同節點至該預充電高位準。
4. 如請求項1所述之偵測電路，其中該反饋閂包含：一p通道場效電晶體(FET)，具有耦合至該反向器輸出之一閘極、耦合至該電壓源的一源極、以及耦合至該共同節點的一汲極；以及一n通道FET，具有耦合至該反向器輸出之一閘極、耦合至該共同節點的一源極、以及耦合至該接地的一汲極。
5. 如請求項4所述之偵測電路，其中該測試電路包含：一貢獻電晶體，具有耦合至該輸出的一閘極以及耦合至該共同節點的一汲極；以及一開關電晶體，具有耦合至該電壓源之一源極、耦合至該貢獻電晶體之該源極的一汲極、以及由一測試模式信號所控制之一閘極。
6. 如請求項5所述之偵測電路，其中該p通道FET具有0.8/3.2的一寬度/長度尺寸，且其中該貢獻電晶體具有0.8/1.5的一寬度/長度尺寸。
7. 如請求項5所述之偵測電路，其中該測試電路在該正常模式過程中為作用的，且在該測試模式過程中為不作用。
8. 如請求項2所述之偵測電路，更包含：一備用熔絲電路，並聯地耦合至該熔絲電路，且包含具有耦合至接地之一第一端的一備用熔絲、以及在該共同 節點與該備用熔絲之該第一端之間串聯地耦合至該備用熔絲之一備用可定址電晶體。
9. 如請求項1所述之偵測電路，更包含：耦合至該熔絲的一熔絲燒斷系統，當該熔絲燒斷系統被啟動時係燒斷該熔絲為一開路電路。
10. 一種用以測試一熔絲之一熔絲燒斷狀態之可靠度的方法，包含：提供一熔絲電路，其包含具有耦合至接地之一第一端以及耦合至一共同節點之一第二端的一熔絲；提供一預充電電路，其耦合至該共同節點以預充電該共同節點至一預充電高位準；提供一反向器，其具有一反向器輸出及一反向器輸入，其中該反向器輸入係耦合至該共同節點；提供一反饋閂，其耦合於一電壓源及接地之間且具有耦合至該反向器輸出之一閂輸入以及耦合至該共同節點之一閂輸出；以及提供一測試電路，其耦合至該共同節點，其中該測試電路在一正常模式中增加至該反饋閂的強度，以維持該共同節點於該預充電高位準，使得該反饋閂在一測試模式中比在該正常模式中弱，來維持該共同節點於該預充電高位準。
11. 如請求項10所述之方法，更包含： 藉由啟動在該共同節點及該第一端之間串聯地耦合至該熔絲的一可定址電晶體而定址該熔絲電路。
12. 如請求項11所述之方法，更包含：向該測試電路發信號通知該正常模式；以及啟動該測試電路。
13. 如請求項11所述之方法，更包含：向該測試電路發信號通知該測試模式；以及停用該測試電路。
14. 如請求項13所述之方法，更包含：燒斷該熔絲；當在該正常模式中該反向器輸出為低，而當在該測試模式中該反向器輸出為高，則決定該熔絲係部分地燒斷。
15. 如請求項14所述之方法，更包含：當決定該熔絲係部分地燒斷，使用一備用熔絲電路，該備用熔絲電路並聯地耦合至該熔絲電路，且包含具有耦合至接地之一第一端的一備用熔絲、以及在該共同節點與該備用熔絲之該第一端之間串聯地耦合至該備用熔絲之一備用可定址電晶體。
16. 如請求項11所述之方法，更包含執行一組態檢查包含： 在正常模式中，當該反向器輸出為高，決定該熔絲的完整性為完好的；以及在正常模式中，當該反向器輸出為低，決定該熔絲被破壞。
17. 如請求項16所述之方法，當決定該熔絲被破壞時，進一步在當在該測試模式中該反向器輸出為高時，決定該熔絲係部分地燒斷。
18. 一種熔絲燒斷偵測電路，包含：一熔絲電路，包含具有耦合至接地之一第一端及耦合至一共同節點之一第二端的一熔絲、以及在該共同節點及該第一端之間串聯地耦合至該熔絲之一可定址電晶體；一預充電電路，耦合至該共同節點以預充電該共同節點至一預充電高位準；一反向器，具有一反向器輸出及一反向器輸入，其中該反向器輸入係耦合至該共同節點；一反饋閂，包含具有耦合至該輸出之一閘極、耦合至一電壓源的一源極、以及耦合至該共同節點的一汲極之一p通道場效電晶體(FET)，以及具有耦合至該反向器輸出之一閘極、耦合至該共同節點的一源極、以及耦合至該接地的一汲極之一n通道FET；以及一測試電路，包含一貢獻電晶體及一開關電晶體，該貢獻電晶體具有耦合至該反向器輸出的一閘極以及耦合至該共同節點的一汲極，該開關電晶體具有耦合至該電壓源 的一源極、耦合至該貢獻電晶體之該源極的一汲極、以及由一測試模式信號所控制的一閘極。
19. 如請求項18所述之偵測電路，其中該測試電路在一正常模式中增加至該反饋閂的強度，以維持該共同節點於該預充電高位準，使得該反饋閂在一測試模式中比在該正常模式中弱，來維持該共同節點於該預充電高位準。
20. 如請求項18所述之偵測電路，其中該預充電電路更包含：一預充電電晶體，具有耦合至該電壓源的一源極以及耦合至該共同節點的一汲極，其中該預充電電晶體係由一排作用信號控制以設定該共同節點至該預充電高位準。
21. 如請求項18所述之偵測電路，更包含：一備用熔絲電路，並聯地耦合至該熔絲電路，且包含具有耦合至接地之一第一端的一備用熔絲、以及在該共同節點與該備用熔絲之該第一端之間串聯地耦合至該備用熔絲之一備用可定址電晶體。
22. 一種熔絲燒斷偵測電路，包含：一熔絲電路，包含具有耦合至接地之一第一端的一熔絲；一共同節點，耦合至該熔絲之一第二端；一預充電電路，耦合至該共同節點以預充電該共同節 點至一預充電高位準；一反向器，具有一反向器輸出及一反向器輸入，其中該反向器輸入係耦合至該共同節點；一反饋閂，耦合於一電壓源及接地之間且具有耦合至該反向器輸出之一閂輸入以及耦合至該共同節點之一閂輸出，其中該反饋閂包含一p通道場效電晶體(FET)與一n通道FET，該p通道場效電晶體(FET)具有耦合至該反向器輸出之一閘極、耦合至該電壓源的一源極、以及耦合至該共同節點的一汲極，而該n通道FET具有耦合至該反向器輸出之一閘極、耦合至該共同節點的一源極、以及耦合至該接地的一汲極；以及一測試電路，耦合至該共同節點，其中該測試電路在一正常模式中增加至該反饋閂的強度，以維持該共同節點於該預充電高位準，使得該反饋閂在一測試模式中比在該正常模式中弱，來維持該共同節點於該預充電高位準，其中該測試電路包含一貢獻電晶體與一開關電晶體，該貢獻電晶體具有耦合至該輸出的一閘極以及耦合至該共同節點的一汲極，而該開關電晶體具有耦合至該電壓源之一源極、耦合至該貢獻電晶體之該源極的一汲極、以及由一測試模式信號所控制之一閘極，其中該貢獻電晶體之一寬度/長度比(ratio)大於或等於該p通道FET之一寬度/長度比的1.8倍。
23. 如請求項22所述之偵測電路，其中該熔絲電路更包含： 一可定址電晶體，在該共同節點及該第一端之間串聯地耦合至該熔絲。
24. 如請求項23所述之偵測電路，更包含：一備用熔絲電路，並聯地耦合至該熔絲電路，且包含具有耦合至接地之一第一端的一備用熔絲、以及在該共同節點與該備用熔絲之該第一端之間串聯地耦合至該備用熔絲之一備用可定址電晶體。
25. 如請求項22所述之偵測電路，更包含：一預充電電晶體，具有耦合至該電壓源的一源極以及耦合至該共同節點的一汲極，其中該預充電電晶體係由一排作用信號控制以設定該共同節點至該預充電高位準。
26. 如請求項22所述之偵測電路，其中該測試電路在該正常模式過程中為作用的，且在該測試模式過程中為不作用。
27. 如請求項22所述之偵測電路，更包含：一備用熔絲電路，並聯地耦合至該熔絲電路，且包含具有耦合至接地之一第一端的一備用熔絲、以及在該共同節點與該備用熔絲之該第一端之間串聯地耦合至該備用熔絲之一備用可定址電晶體。
28. 一種用以測試一熔絲之一熔絲燒斷狀態之可靠度的方法，包含： 提供一熔絲電路，其包含具有耦合至接地之一第一端以及耦合至一共同節點之一第二端的一熔絲；預充電該共同節點至一預充電高位準；在一正常模式中測試該熔絲電路，使得當該熔絲電路係部分地燒斷，該共同節點為一第一條件而維持在該預充電高位準；在一測試模式中測試該熔絲電路，使得當該熔絲電路係部分地燒斷，該共同節點為一第二條件而維持在該預充電高位準；以及根據該第一條件與該第二條件，決定出該熔絲電路係部分地燒斷。
29. 如請求項28所述之方法，更包含：燒斷該熔絲電路。
30. 如請求項28所述之方法，更包含：使用一備用熔絲電路來替換該熔絲電路，其中該備用熔絲電路並聯地耦合至該熔絲電路。
31. 如請求項28所述之方法，其中在該正常模式中測試該熔絲電路的步驟更包含：提供一反向器，其具有一反向器輸出及一反向器輸入，其中該反向器輸入係耦合至該共同節點；提供一反饋閂，其耦合於一電壓源及接地之間且具有耦合至該反向器輸出之一閂輸入以及耦合至該共同節點之 一閂輸出；以及提供一測試電路，其耦合至該共同節點，其中該測試電路在一正常模式中增加至該反饋閂的強度，以維持該共同節點於該預充電高位準。
32. 如請求項28所述之方法，其中在該測試模式中測試該熔絲電路的步驟更包含：停用該測試電路，使得該反饋閂在一測試模式中比在該正常模式中弱，來維持該共同節點於該預充電高位準。
33. 如請求項28所述之方法，更包含：當在該正常模式中與該測試模式中該共同節點皆為高，則決定該熔絲係完全燒斷。
34. 如請求項28所述之方法，更包含：當在該正常模式中與該測試模式中該共同節點皆為低，則決定該熔絲係完好的。