TWI514759B

TWI514759B - 排阻器

Info

Publication number: TWI514759B
Application number: TW102113303A
Authority: TW
Inventors: Liang-cai ZHENG; xiang-an Huang
Original assignee: Ali Zhuhai Corp
Priority date: 2013-04-10
Filing date: 2013-04-15
Publication date: 2015-12-21
Also published as: TW201440426A; CN104103392A

Description

排阻器

本發明是有關於一種排阻器，且特別是有關於一種可提升信號傳輸品質的排阻器。

隨著製程的演進與技術的進步，如中央處理器(Central Processing Unit，CPU)或動態隨機存取記憶體(DRAM)等電路組件的工作速率也越來越快。對於印刷電路板佈局設計(Printed Circuit Board Layout Design)而言，電路組件的工作速率提升也意味著佈局設計的困難度相對的增加。

電阻是電路設計中經常使用到的基本電子元件。在印刷電路板佈局中，電阻可利用單電阻或是排阻的形式來實現。其中，由於單電阻焊盤較大，故在高速信號傳輸時很容易造成信號的損耗，進而使得信號傳輸品質降低。此外，相較於排阻而言，使用單電阻也會使得電路佈局的走線長度增長，導致印刷電路板的面積增大。

因此，在高速電路的佈局中，一般會採用4輸入引腳(pin) -4輸出引腳的排阻。此類型的排阻通常包含有4個電阻值相同的電阻元件，藉以提供兩組高速信號的信號傳輸路徑，其中由於各個電阻元件之間的距離相當接近，因此可節省電路佈局的面積。

然而，也因為各個電阻元件之間的距離相當接近，當高速信號傳遞時，在各個電阻元件所提供的信號傳輸路徑之間也很容易發生串音干擾(cross-talk)的問題。此外，對於高速信號而言，在此類型排阻器中並沒有完整的接地信號可作為參考。而上述的問題皆會使得高速信號的傳輸品質降低。

有鑑於此，本發明提供一種排阻器，其可有效地提升電路板上的信號傳輸品質。

本發明的排阻器包括多個電阻群組以及至少一個第二電阻元件。所述多個電阻群組分別包括多個第一電阻元件，且各個第一電阻元件具有第一電阻值。第二電阻元件與所述多個電阻群組交錯配置，其中第二電阻元件具有相異於第一電阻值的第二電阻值。

在本發明一實施例中，電阻群組包括第一與第二電阻群組，其中第一與第二電阻群組分別包括二第一電阻元件。該第二電阻元件配置於第一與第二電阻群組之間。

在本發明一實施例中，電阻群組更包括第三電阻群組，其中第三電阻群組包括二第一電阻元件。該些第二電阻元件其中之一配置於第一與第二電阻群組之間，且第二電阻元件其中之另一配置於第二與第三電阻群組之間。

在本發明一實施例中，排阻器更包括多個輸入引腳以及多個輸出引腳。所述多個輸入引腳分別耦接第一電阻元件以及第二電阻元件的一端。所述多個輸出引腳分別耦接第一電阻元件以及第二電阻元件的另一端。第二電阻元件適於耦接至一接地端。

本發明的排阻器包括n+1個電阻群組以及n個第二電阻元件，其中n大於或等於1，且為正整數。各個電阻群組包括2個第一電阻元件，且各個第一電阻元件具有第一電阻值。各個第二電阻元件與各個電阻群組交錯配置，其中各個第二電阻元件具有相異於第一電阻值的第二電阻值。

在本發明一實施例中，排阻器更包括3n+2個輸入引腳以及3n+2個輸出引腳。所述輸入引腳分別耦接第一電阻元件以及第二電阻元件的一端。所述輸出引腳分別耦接第一電阻元件以及第二電阻元件的另一端。

本發明的排阻器包括至少一個電阻群組以及多個第二電阻元件。電阻群組包括多個第一電阻元件，且各個第一電阻元件具有第一電阻值。所述多個第二電阻元件分別與電阻群組交錯配置，其中各個第二電阻元件具有相異於第一電阻值的第二電阻值。

在本發明一實施例中，電阻群組包括第一電阻群組。第一電阻群組包括二第一電阻元件，其中第一電阻群組配置於所述多個第二電阻元件其中之一與其中之另一之間。

在本發明一實施例中，電阻群組更包括第二電阻群組。第二電阻群組包括二第一電阻元件，其中第二電阻群組配置於其中之另一第二電阻元件與所述多個第二電阻元件其中之又一之間。

在本發明一實施例中，排阻器更包括多個輸入引腳以及多個輸出引腳。所述多個輸入引腳分別耦接第一電阻元件以及第二電阻元件的一端。所述多個輸出引腳分別耦接第一電阻元件以及第二電阻元件的另一端。

基於上述，本發明實施例提出一種排阻器，所述之排阻器配置有多個具有不同電阻值的電阻元件，且不同電阻值之電阻元件之間是以交錯排列的方式配置於排阻器中。在應用所述排阻器設計電路板的佈線結構時，設計者可透過將具有第一電阻值的電阻元件耦接至對應的信號線並且將具有第二電阻值的電阻元件耦接至接地網路的配置方式，使得各組信號線之間的耦合現象被接地信號所屏蔽，進而抑制信號線之間的串音干擾並且使得信號傳輸的品質提升。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、10’‧‧‧電路板

100、200、200_1~200_3、400、500、600、600_1~600_7、800‧‧‧排阻器

110、210_1、210_2、410_1、410_2、410_3、510、610、810_1、810_2‧‧‧電阻群組

112、212_1~212_4、412_1~412_6、512、612_1、612_2、812_1~812_4‧‧‧第一電阻元件

120、220、420_1、420_2、520、620_1、620_2、820_1~820_3‧‧‧第二電阻元件

GND‧‧‧接地端

IP‧‧‧輸入引腳

OP‧‧‧輸出引腳

TL‧‧‧信號線

TLP‧‧‧信號線對

VIA‧‧‧貫孔

圖1為本發明一實施例之排阻器的示意圖。

圖2為依照圖1之一實施例的排阻器的結構示意圖。

圖3為應用圖2之排阻器的電路板的佈線結構示意圖。

圖4為依照圖1之另一實施例的排阻器的結構示意圖。

圖5為本發明另一實施例之排阻器的示意圖。

圖6為依照圖5之一實施例的排阻器的結構示意圖。

圖7為應用圖6之排阻器的電路板的佈線結構示意圖。

圖8為依照圖5之另一實施例的排阻器的結構示意圖。

本發明實施例提出一種排阻器，所述之排阻器配置有多個具有不同電阻值的電阻元件，且不同電阻值之電阻元件之間是以交錯排列的方式配置於排阻器中。在應用所述排阻器設計電路板的佈線結構時，設計者可透過將具有第一電阻值的電阻元件耦接至對應的信號線並且將具有第二電阻值的電阻元件耦接至接地網路的配置方式，使得各組信號線之間的耦合現象被接地信號(ground signal)所屏蔽，進而抑制信號線之間的串音干擾並且使得信號傳輸的品質提升。為了使本揭露之內容更容易明瞭，以下特舉實施例作為本揭露確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。

圖1為本發明一實施例之排阻器的示意圖。請參照圖1，排阻器100包括多個電阻群組110以及至少一個第二電阻元件 120。電阻群組110中包括多個第一電阻元件112，且各個第一電阻元件112具有第一電阻值。第二電阻元件120與電阻群組110交錯配置，並且第二電阻元件120具有相異於第一電阻值的第二電阻值。

更具體地說，在排阻器100中，每n+1個電阻群組110會對應配置有n個第二電阻元件120，並且各個第二電阻元件120會與電阻群組110相互交錯排列，其中n為正整數，且其數值可根據設計需求而更動。亦即，在排阻器100中，每兩個電阻群組110之間即配置有一個第二電阻元件。

舉例來說，以每個電阻群組110中包括2個第一電阻元件112為例，若n=1，則排阻器100會包括5個電阻元件112與120，其中各個電阻元件112與120由上至下(相對於圖式所繪示之方向)的排列順序為112→112→120→112→112；若n=2，則排阻器100會包括8個電阻元件112與120，其中各個電阻元件112與120由上至下的排列順序為112→112→120→112→112→120→112→112，其餘配置皆可以此類推。

為了更進一步地說明本發明實施例，圖2為依照圖1之一實施例的排阻器的結構示意圖，圖3為應用圖2之排阻器的電路板的佈線結構示意圖。

請先參照圖2，排阻器200包括電阻群組210_1與210_2以及第二電阻元件220，其中電阻群組210_1與210_2分別包括兩第一電阻元件212_1~212_2與212_3~212_4。此外，排阻器200還包括多個用以與外部電路相互耦接的輸入引腳(pin)IP與輸出引腳OP，其中各個輸入引腳IP分別耦接第一電阻元件212_1~212_4及第二電阻元件220的一端，且各個輸出引腳OP分別耦接第一電阻元件212_1~212_4及第二電阻元件220的另一端。換言之，在本實施例的配置下，排阻器200具有5引腳輸入-5引腳輸出的結構。

從排阻器200的具體應用觀點來看，請同時參照圖2與圖3，電路板10的佈線結構包括信號線對TLP、貫孔VIA、接地端GND、排阻器200_1~200_3以及其他電子元件(例如電容器、電感器或電晶體等)(未繪示)。在本實施例中，電路板10例如為具有雙層板結構的印刷電路板。每一信號線對TLP包括兩條信號線TL，其中一個信號線對TLP可用以傳遞一組傳輸信號。貫孔VIA與接地端GND會相互電性連接以形成一接地網路，其中所述接地網路提供一接地信號作為電路板10上各個傳輸信號的參考。此外，排阻器200_1~200_3為圖2所示之排阻器200在電路板10上之實體佈線結構。

詳細而言，設計者可根據需求而選用具有特定且非零之電阻值的電阻元件作為各個排阻器200_1~200_3中的第一電阻元件212_1~212_4，並且選用電阻值實質上等於0歐姆的電阻元件作為各個排阻器200_1~200_3中的第二電阻元件220。在實際的應用中，第二電阻元件220可利用低阻抗導線來實現，但本發明不以此為限。

此外，應注意的是，本領域通常知識者應可了解”電阻值實質上等於0歐姆”是指電阻值趨近於一甚小之數值，使得第二電阻元件220之兩端可視為互相短路連接，而並非指第二電阻元件220的電阻值完全等於0。

在電路板10中，各個排阻器200_1~200_3的第一電阻元件212_1~212_4會分別透過對應的輸入引腳IP與輸出引腳OP耦接對應的信號線TL，藉以提供具有特定電阻值的信號傳輸路徑。其中，一個電阻群組(如210_1或210_2)可作為一組傳輸信號的信號傳輸路徑。另外，各個排阻器200_1~200-3的第二電阻元件220會分別透過對應的輸入引腳IP與輸出引腳OP耦接鄰近的貫孔VIA或接地端GND，以共同耦接至接地網路。

根據上述的配置，由於在各個排阻器200_1~200-3中，每一組傳輸信號之間皆會間隔一個可視為短路到接地網路的第二電阻元件220，使得每一組傳輸信號之間的耦合現象會受到第二電阻元件220上的接地信號所屏蔽，進而抑制了傳輸信號之間的串音干擾。此外，在排阻器200_1~200_3中，每一組傳輸信號都可利用相鄰的第二電阻元件220上的接地信號作為參考，使得傳輸信號較不易產生失真(distortion)的現象。再者，相較於傳統的4輸入引腳-4輸出引腳的排阻器而言，由於本實施例之排阻器200僅增加了一個電阻元件，因此整體的體積並不會與傳統的排阻器有太大的差異。

應注意的是，圖3所繪示之電路板10的佈線結構僅為示意本發明實施例之排阻器200的應用，其中電路板10上的各個電子元件間的相對配置實際上會根據電路設計者的設計考量而有所更動，本發明不以此為限。

圖4為依照圖1之另一實施例的排阻器的結構示意圖。請參照圖4，排阻器400包括電阻群組410_1~410_3以及第二電阻元件420_1與420_2，其中電阻群組410_1~410_3分別包括兩第一電阻元件412_1~412_2、412_3~412_4以及412_5~412_6。此外，排阻器400同樣包括多個輸入引腳IP與輸出引腳OP，其中各個輸入引腳IP分別耦接第一電阻元件412_1~412_6及第二電阻元件420_1與420_2的一端，且各個輸出引腳OP分別耦接第一電阻元件412_1~412_6及第二電阻元件420_1與420_2的另一端。

相較於圖2的排阻器200而言，本實施例的排阻器400具有8引腳輸入-8引腳輸出的結構。除此之外，排阻器400在結構上與應用上的特性皆與排阻器200大致相同，故相同或相似部分請參照前述實施例，於此不再重複贅述。

根據圖2與圖4實施例所教示之內容，圖1實施例所繪示之排阻器100的多種實施態樣已經被充分地支持。於本領域具有通常知識者應可自圖1至圖3實施例而自行推知其他不同引腳數目的排阻器架構，本發明並不僅限於上述實施例所示之實施態樣。

圖5為本發明另一實施例之排阻器的示意圖。排阻器500 包括至少一個電阻群組510以及多個第二電阻元件520。電阻群組510中包括多個第一電阻元件512，且各個第一電阻元件512具有第一電阻值。第二電阻元件520與電阻群組510交錯配置，並且第二電阻元件520具有相異於第一電阻值的第二電阻值。

更具體地說，在排阻器500中，每n個電阻群組510會對應配置有n+1個第二電阻元件520，並且各個第二電阻元件520會與電阻群組510相互交錯排列。亦即，在排阻器500中，每兩個第二電阻元件520之間即配置有一個電阻群組510。

舉例來說，以每個電阻群組510中包括2個第一電阻元件512為例，若n=1，則排阻器500會包括4個電阻元件512與520，其中各個電阻元件512與520由上至下(相對於圖式所繪示之方向)的排列順序為520→512→512→520；若n=2，則排阻器500會包括7個電阻元件512與520，其中各個電阻元件512與520由上至下的排列順序為520→512→512→520→512→512→520，其於配置皆可以此類推。

為了更進一步地說明本發明實施例，圖6為依照圖5之一實施例的排阻器的結構示意圖，圖7為應用圖5之排阻器的電路板的佈線結構示意圖。

請先參照圖6，排阻器600包括電阻群組610以及第二電阻元件620_1與620_2，其中電阻群組610包括兩第一電阻元件612_1與612_2。此外，排阻器400還包括多個用以與外部電路相互偶接的輸入引腳IP與輸出引腳OP，其中各個輸入引腳IP分別耦接第一電阻元件612_1與612_2以及第二電阻元件620_1與620_2的一端，且各個輸出引腳OP分別耦接第一電阻元件612_1與612_2及第二電阻元件620_1與620_2的另一端。換言之，在本實施例的配置下，排阻器600具有4引腳輸入-4引腳輸出的結構。

從排阻器600的具體應用觀點來看，請同時參照圖6與圖7，電路板10’的佈線結構包括信號線TL、貫孔VIA、接地端GND、排阻器600_1~600_7以及其他電子元件(例如電容器、電感器或電晶體等)(未繪示)。在本實施例中，電路板10’與前述圖3實施例的電路板10大致相同，兩者間的差異僅在於所應用的排阻器類型不同，故相同或相似的部分請參照上述實施例的說明，於此不再贅述。此外，排阻器600_1~600_7為圖6所示之排阻器600在電路板10’上之實體佈線結構。

詳細而言，設計者可根據需求而選用具有特定且非零之電阻值的電阻元件作為各個排阻器600_1~600_7中的第一電阻元件612_1與612_2，並且選用電阻值實質上等於0歐姆的電阻元件作為各個排阻器600_1~600_7中的第二電阻元件620。

在電路板10’中，各個排阻器600_1~600_7的第一電阻元件612_1與612_2會分別透過對應的輸入引腳IP與輸出引腳OP耦接對應的信號線TL，藉以提供具有特定電阻值的信號傳輸路徑。其中，一個電阻群組(如610)可作為一組傳輸信號的信號傳輸路徑。另外，各個排阻器600_1~600_7的第二電阻元件620_1 與620-2會分別透過對應的輸入引腳IP與輸出引腳OP耦接鄰近的貫孔VIA或接地端GND，以共同耦接至接地網路。

根據上述的配置，由於在各個排阻器600_1~600_7中，每一組傳輸信號的兩側都配置有可視為短路到接地網路的第二電阻元件620_1與620_2，使得各個排阻器600_1~600_7所對應的傳輸信號之間的耦合現象會受到第二電阻元件620_1與620_2上的接地信號所屏蔽，進而抑制了傳輸信號之間的串音干擾。此外，在排阻器600_1~600_7中，每一組傳輸信號都可利用相鄰的第二電阻元件620_1與620_2上的接地信號作為參考，使得傳輸信號較不易產生失真(distortion)的現象。

應注意的是，圖7所繪示之電路板10’的佈線結構僅為示意本發明實施例之排阻器600的應用，其中電路板10’上的各個電子元件間的相對配置實際上會根據電路設計者的設計考量而有所更動，本發明不以此為限。

圖8為依照圖5之另一實施例的排阻器的結構示意圖。請參照圖8，排阻器800包括電阻群組810_1與810_2以及第二電阻元件820_1~820_3，其中電阻群組810_1與810_2分別包括兩第一電阻元件812_1~812_2以及812_3~812_4。此外，排阻器400同樣包括多個輸入引腳IP與輸出引腳OP，其中各個輸入引腳IP分別耦接第一電阻元件812_1~812_4及第二電阻元件820_1~820_3的一端，且各個輸出引腳OP分別耦接第一電阻元件812_1~812_4及第二電阻元件820_1~820_3的另一端。

相較於圖6的排阻器600而言，本實施例的排阻器800具有7引腳輸入-7引腳輸出的結構。除此之外，排阻器800在結構上與應用上的特性皆與排阻器600大致相同，故相同或相似部分請參照前述實施例，於此不再重複贅述。

根據圖6與圖8實施例所教示之內容，圖5實施例所繪示之排阻器500的多種實施態樣已經被充分地支持。於本領域具有通常知識者應可自圖5至圖8實施例而自行推知其他不同引腳數目的排阻器架構，本發明並不僅限於上述實施例所示之實施態樣。

綜上所述，本發明實施例提出一種排阻器，所述之排阻器配置有多個具有不同電阻值的電阻元件，且不同電阻值之電阻元件之間是以交錯排列的方式配置於排阻器中。在應用所述排阻器設計電路板的佈線結構時，設計者可透過將具有第一電阻值的電阻元件耦接至對應的信號線並且將具有第二電阻值的電阻元件耦接至接地網路的配置方式，使得各組信號線之間的耦合現象被接地信號所屏蔽，進而抑制信號線之間的串音干擾並且使得信號傳輸的品質提升。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧排阻器

110‧‧‧電阻群組

112‧‧‧第一電阻元件

120‧‧‧第二電阻元件

Claims

一種排阻器，包括：多個電阻群組，分別包括多個第一電阻元件，且各該些第一電阻元件具有一第一電阻值，其中各該些第一電阻元件係作為訊號傳輸路徑；以及至少一第二電阻元件，與該些電阻群組交錯配置，其中該至少一第二電阻元件具有相異於該第一電阻值的一第二電阻值，並且該至少一第二電阻元件係耦接至一接地端，其中，該第一電阻元件與該第二電阻元件電性獨立。
如申請專利範圍第1項所述的排阻器，其中該些電阻群組包括：一第一與一第二電阻群組，分別包括二第一電阻元件，其中該第二電阻元件配置於該第一與該第二電阻群組之間。
如申請專利範圍第2項所述的排阻器，其中該些電阻群組更包括：一第三電阻群組，包括二第一電阻元件，其中該些第二電阻元件其中之一配置於該第一與該第二電阻群組之間，且該些第二電阻元件其中之另一配置於該第二與該第三電阻群組之間。
如申請專利範圍第1項所述之排阻器，更包括：多個輸入引腳，分別耦接該些第一電阻元件以及該至少一第二電阻元件的一端；以及多個輸出引腳，分別耦接該些第一電阻元件以及該至少一第二電阻元件的另一端。
如申請專利範圍第1項所述之排阻器，其中該至少一第二電阻元件適於耦接至一接地端。
如申請專利範圍第1項所述之排阻器，其中該至少一第二電阻元件為一低阻抗導線。
一種排阻器，包括：n+1個電阻群組，各該些電阻群組包括2個第一電阻元件，且各該些第一電阻元件具有一第一電阻值，其中n大於或等於1，且為正整數，各該些第一電阻元件係作為訊號傳輸路徑；以及n個第二電阻元件，各該些第二電阻元件與各該些電阻群組交錯配置，其中各該些第二電阻元件具有相異於該第一電阻值的一第二電阻值，並且該至少一第二電阻元件係耦接至一接地端，其中，該第一電阻元件與該第二電阻元件電性獨立。
如申請專利範圍第7項所述之排阻器，更包括：3n+2個輸入引腳，分別耦接該些第一電阻元件以及該些第二電阻元件的一端；以及3n+2個輸出引腳，分別耦接該些第一電阻元件以及該些第二電阻元件的另一端。
一種排阻器，包括：至少一電阻群組，其中該至少一電阻群組包括多個第一電阻元件，且各該些第一電阻元件具有一第一電阻值，各該些第一電阻元件係作為訊號傳輸路徑；以及多個第二電阻元件，分別與該至少一電阻群組交錯配置，其中各該些第二電阻元件具有相異於該第一電阻值的一第二電阻值，並且該至少一第二電阻元件係耦接至一接地端，其中，該第一電阻元件與該第二電阻元件電性獨立。
如申請專利範圍第9項所述的排阻器，其中該至少一電阻群組包括：一第一電阻群組，包括二第一電阻元件，其中該第一電阻群組配置於該些第二電阻元件其中之一與其中之另一之間。
如申請專利範圍第10項所述的排阻器，其中該至少一電阻群組更包括：一第二電阻群組，包括二第一電阻元件，其中該第二電阻群組配置於該其中之另一第二電阻元件與該些第二電阻元件其中之又一之間。
如申請專利範圍第9項所述之排阻器，更包括：多個輸入引腳，分別耦接該些第一電阻元件以及該些第二電阻元件的一端；以及多個輸出引腳，分別耦接該些第一電阻元件以及該些第二電阻元件的另一端。
如申請專利範圍第9項所述之排阻器，其中該些第二電阻元件適於耦接至一接地端。
如申請專利範圍第9項所述之排阻器，其中該些第二電阻元件分別為一低阻抗導線。