TWI502699B - 轉接板及其製作方法 - Google Patents

轉接板及其製作方法 Download PDF

Info

Publication number
TWI502699B
TWI502699B TW101119060A TW101119060A TWI502699B TW I502699 B TWI502699 B TW I502699B TW 101119060 A TW101119060 A TW 101119060A TW 101119060 A TW101119060 A TW 101119060A TW I502699 B TWI502699 B TW I502699B
Authority
TW
Taiwan
Prior art keywords
layer
plating
adapter plate
polymer layer
metal seed
Prior art date
Application number
TW101119060A
Other languages
English (en)
Other versions
TW201248803A (en
Inventor
Ying Nan Wen
Chien Hung Liu
Wei Chung Yang
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201248803A publication Critical patent/TW201248803A/zh
Application granted granted Critical
Publication of TWI502699B publication Critical patent/TWI502699B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Description

轉接板及其製作方法
本發明有關於一種電路板，且特別是有關於一種轉接板及其製作方法。
轉接板可用以於其相反表面上設置其他電子構件，例如印刷電路板、晶片等。轉接板還可提供電子構件之間訊號傳遞的導電通路。
由於習知的轉接板製程通常是以對轉接板的基材進行熱氧化製程的方式形成絕緣層(二氧化矽)，然而，熱氧化法的製程花費較高，以致於習知的轉接板的製作成本偏高。此外，習知轉接板的基材表面由於材料表面性質的因素(二氧化矽不易無電鍍)只能以濺鍍的方式形成晶種層，然而，濺鍍製程也有製程花費較高的問題。因此，目前亟需一種低製作成本的轉接板製程。
本發明一實施例提供一種轉接板的製作方法，包括提供一半導體基板，半導體基板具有一第一表面、一第二表面與至少一連通第一表面與第二表面的貫孔；在第一表面、第二表面以及貫孔的一內壁上電鍍一電鍍高分子層；以及於電鍍高分子層上形成一線路層，線路層自第一表面經貫孔的內壁延伸至第二表面上。
本發明另一實施例提供一種轉接板，包括一半導體基 板，具有一第一表面、一第二表面與至少一連通第一表面與第二表面的貫孔；一電鍍高分子層，配置於第一表面、第二表面以及貫孔的一內壁上；以及一線路層，配置於電鍍高分子層上，且自第一表面經貫孔的內壁延伸至第二表面上。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之轉接板可例如用以承載電子晶片。例如，在本發明實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器 (Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、及/或功率模組(power modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。上述之承載晶圓可例如是本發明實施例之轉接板。
第1A圖至第1J圖繪示本發明一實施例之轉接板的製程剖面圖。
首先，請參照第1A圖，提供一半導體基板110，其材質例如為矽、鍺、矽鍺、碳化矽、砷化鎵、或其相似物。半導體基板110具有相對的一表面112與一表面114。接著，在表面112上形成一圖案化罩幕層120，(例如光阻層)，其具有多個開口122，以暴露出部分表面112。
然後，請參照第1B圖，以圖案化罩幕層120為罩幕蝕刻半導體基板110，以於半導體基板110上形成多個位於 開口122下方的凹槽116，凹槽116具有一底部116a。蝕刻半導體基板110的方法例如為乾式蝕刻法或濕式蝕刻法。
之後，請參照第1C圖，移除圖案化罩幕層120，並自表面114研磨半導體基板110，以移除凹槽116的底部116a而形成貫孔T，貫孔T係連通表面112、114。雖然本實施例是以先形成凹槽116、然後再移除凹槽116的底部116a的方式形成貫孔T，但貫孔T的形成方法不限於此，在其他實施例中，也可直接蝕刻到底形成貫孔。之後，可視需要例如以濕式蝕刻的方式對表面114進行一平坦化製程。
在一實施例中，薄化半導體基板110以移除凹槽116的底部116a的方法還可包括蝕刻或銑削(milling)。在一實施例中，貫孔T的形成方法還可為(機械或雷射)鑽孔、超音波銑削、噴砂、水刀、或使用其他機械/雷射鑽孔裝置或其結合。
接著，請參照第1D圖，進行一電鍍製程，以於表面112、表面114以及貫孔T的內壁S上電鍍一電鍍高分子層(E-coat polymer layer)130。在一實施例中，電鍍高分子層130係全面地覆蓋表面112、表面114以及貫孔T的內壁S。
詳細而言，在本實施例中，前述電鍍高分子層130的製作方法為將一高分子材料(未繪示)溶於一電解液中，並將半導體基板110設置在位於電解液中的二電極其中之一上，然後，對二電極施加電壓，以使二電極之間存在一電壓差。此時，高分子材料會沉積在半導體基板110上，而形成電鍍高分子層130。電鍍高分子層130的詳細形成方 法可參考美國專利第4487674號、第4943447號、第7479246號、台灣專利第524812號。電鍍高分子層130的材質包括環氧樹脂(epoxy resin)、聚酯(polyesters)、壓克力(acrylics)、乙烯基聚合物(vinyl polymers)、聚醯胺(polyamides)、聚胺酯(polyurethanes)、醇酸樹脂(alkyds)、多羧酸(polycarboxylics)、或前述之組合、或是其他適合電鍍沉積的樹脂。
值得注意的是，相較於習知是以熱氧化製程形成轉接板的絕緣層，本實施例是以電鍍的方式形成電鍍高分子層130，因此，本實施例可有效降低製作成本。
之後，請參照第1E圖，圖案化電鍍高分子層130，以於電鍍高分子層130上形成多個開口132、134，其中開口132、134分別暴露出部分表面112與部分表面114。圖案化後的高分子層130的圖案大抵對應於後續欲形成的線路層。在一實施例中，電鍍高分子層130的材質可為感光高分子材料，且圖案化電鍍高分子層130的方法可為曝光顯影。
此外，在一實施例中，可對電鍍高分子層130進行一表面粗化(roughening)處理，以利於在後續製程中使線路層快速地形成在電鍍高分子層130上。表面粗化處理可使用酸性蝕刻液或是鹼性蝕刻液，其中酸性蝕刻液例如為氫氯酸溶液、硝酸溶液、硫酸溶液、或硫酸與鉻酸的混合液，鹼性蝕刻液例如為氫氧化鉀溶液、或氫氧化鈉溶液。
然後，請參照第1F圖，進行一無電鍍製程，以於電鍍高分子層130上形成一無電鍍金屬晶種層140。在一實施 例中，無電鍍金屬晶種層140的材質例如為純銅、或是其他適合的晶種材料。
值得注意的是，由於電鍍高分子層130的表面性質適於形成無電鍍金屬晶種層140，而半導體基板110的表面性質不適於形成無電鍍金屬晶種層140，因此，無電鍍金屬晶種層140係選擇性地形成在電鍍高分子層130上。在一實施例中，無電鍍金屬晶種層140的膜層圖案大致上相同於電鍍高分子層130的膜層圖案，故無電鍍金屬晶種層140亦暴露出部分表面112與部分表面114。
值得注意的是，相較於習知的轉接板只能以濺鍍的方式在絕緣層(二氧化矽層)上形成晶種層，本實施例之電鍍高分子層130的表面性質適於進行無電鍍製程，因此，本實施例可以製程花費較低的無電鍍製程形成晶種層，進而可有效降低製作成本。
請參照第1G圖，圖案化無電鍍金屬晶種層140，以使其圖案向遠離開口132、134的方向退縮，進而避免在後續製程中置於開口132、134中的電子元件與無電鍍金屬晶種層140短路。此時，無電鍍金屬晶種層140暴露出部分電鍍高分子層130。在一實施例中，圖案化無電鍍金屬晶種層140的方法為在無電鍍金屬晶種層140上形成一圖案化罩幕層(未繪示)，圖案化罩幕層暴露出位於表面112、114上的部分無電鍍金屬晶種層140，之後，以圖案化罩幕層為罩幕移除暴露出的無電鍍金屬晶種層140，然後，移除圖案化罩幕層。在一實施例中，圖案化罩幕層所暴露出的無電鍍金屬晶種層140係鄰近電鍍高分子層130的開口 132、134。
請參照第1H圖，於無電鍍金屬晶種層140上電鍍導電層150，且導電層150填滿貫孔T。導電層150的材質例如為銅、鋁、鎢、鎳、前述之合金。在一實施例中，導電層150的材質相同於無電鍍金屬晶種層140的材質。在另一實施例中，導電層150的材質不同於無電鍍金屬晶種層140的材質。
之後，請參照第1I圖，可再於導電層150上電鍍導電層160，導電層160的材質例如為鎳/金、或是鎳/銀。在一實施例中，無電鍍金屬晶種層140、導電層150、160可構成一線路層L，線路層L係自表面112經貫孔T的內壁S延伸至表面114上。在另一實施例中，僅無電鍍金屬晶種層140與導電層150即可構成一線路層。
請參照第1I圖與第1J圖，在本實施例中，可選擇性地對半導體基板110進行一切割製程，以製得至少一轉接板100，詳細而言，切割製程例如為沿著切割線A鋸切半導體基板110。雖然第1J圖僅繪示一個轉接板100，但並非用以限定轉接板100的數量，亦即，在切割製程之後亦可形成多個轉接板100。
第2圖繪示本發明一實施例之晶片封裝體的製程剖面圖。請參照第2圖，在前述半導體基板110的切割製程之前，可先提供至少一晶片210，並進行一晶片接合(die bond)製程，以將晶片210接合至第1I圖的半導體基板110上，其中晶片210例如為發光二極體晶片、或是其他適合的晶片。
詳細而言，可將晶片210配置於電鍍高分子層130之開口132所暴露出的表面112上，且與電鍍高分子層130彼此分離。在一實施例中，晶片210可經由一黏著層(未繪示)黏著至半導體基板110。
之後，可進行一打線接合製程，以形成連接於晶片210與線路層L之間的多條導線220，導線220的材質包括金或是其他導電性質良好的材質。
然後，可於半導體基板110上形成一封裝膠體230，以藉由封裝膠體230包覆晶片210與導線220，從而隔絕外界環境中的水氣與污染物，以避免其影響晶片210與導線220的電性品質。
之後，可沿著切割線A1切割半導體基板110，以形成至少一晶片封裝體200。雖然第2圖僅繪示一個晶片封裝體200，但並非用以限定晶片封裝體200的數量，亦即，在切割製程之後亦可形成多個晶片封裝體200。在一實施例中，晶片封裝體200為一發光二極體封裝結構。
雖然前述實施例為在切割製程之前進行晶片接合等製程，但在其他實施例中，亦可在切割製程之後才進行晶片接合等製程。
請再次參照第1J圖，本實施例之轉接板100包括一半導體基板110a、一電鍍高分子層130a以及一線路層L1，其中半導體基板110a具有相對的表面112、114以及多個連通表面112、114的貫孔T。
電鍍高分子層130a配置於表面112、114以及貫孔T的內壁S上。在本實施例中，電鍍高分子層130a具有多個 開口132、134，其中開口132、134分別暴露出部分表面112與部分表面114。
線路層L1配置於電鍍高分子層130a上，且自表面112經貫孔T的內壁S延伸至表面114上。在一實施例中，線路層L1包括一無電鍍金屬晶種層140a以及導電層150a、160a，其中無電鍍金屬晶種層140a配置於電鍍高分子層130a上，而導電層150a、160a則依序配置於無電鍍金屬晶種層140a上。
在一實施例中，線路層L1暴露出鄰近開口132的電鍍高分子層130a，以增加之後配置於開口132中的電子元件(例如晶片)與線路層L1的間距(例如第2圖所示之晶片210與線路層L的間距D)，進而可避免兩者之間電性短路的問題。在一實施例中，導電層150a、160a覆蓋無電鍍金屬晶種層140a的側壁142，並接觸電鍍高分子層130a。
請參照第2圖，在一實施例中，轉接板100可承載一晶片210(例如發光二極體晶片)，且晶片210電性連接線路層L。
綜上所述，由於本發明是以電鍍的方式形成轉接板的絕緣層(電鍍高分子層)，因此，本發明可有效降低製作成本。此外，由於本發明之電鍍高分子層的表面性質適於進行無電鍍製程，因此，本發明可以製程花費較低的無電鍍製程形成晶種層，從而可更進一步地降低製作成本。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤 飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧轉接板
110、110a‧‧‧半導體基板
112、114‧‧‧表面
116‧‧‧凹槽
116a‧‧‧底部
120‧‧‧圖案化罩幕層
122、132、134‧‧‧開口
130、130a‧‧‧電鍍高分子層
140、140a‧‧‧無電鍍金屬晶種層
142‧‧‧側壁
150、150a、160、160a‧‧‧導電層
200‧‧‧晶片封裝體
210‧‧‧晶片
220‧‧‧導線
230‧‧‧封裝膠體
A、A1‧‧‧切割線
D‧‧‧間距
L、L1‧‧‧線路層
S‧‧‧內壁
T‧‧‧貫孔
第1A圖至第1J圖繪示本發明一實施例之轉接板的製程剖面圖。
第2圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
100‧‧‧轉接板
110a‧‧‧半導體基板
112、114‧‧‧表面
132、134‧‧‧開口
130a‧‧‧電鍍高分子層
140a‧‧‧無電鍍金屬晶種層
142‧‧‧側壁
150a、160a‧‧‧導電層
L1‧‧‧線路層
S‧‧‧內壁
T‧‧‧貫孔

Claims (16)

  1. 一種轉接板的製作方法，包括：提供一半導體基板，該半導體基板具有一第一表面、一第二表面與至少一連通該第一表面與該第二表面的貫孔；在該第一表面、該第二表面以及該貫孔的一內壁上電鍍一電鍍高分子層；以及於該電鍍高分子層上形成一線路層，該線路層自該第一表面經該貫孔的該內壁延伸至該第二表面上。
  2. 如申請專利範圍第1項所述之轉接板的製作方法，其中形成該線路層的步驟包括：圖案化該電鍍高分子層，以使該電鍍高分子層暴露出部分該第一表面與部分該第二表面；進行一無電鍍製程，以於該電鍍高分子層上形成一無電鍍金屬晶種層；以及於該無電鍍金屬晶種層上電鍍至少一導電層。
  3. 如申請專利範圍第2項所述之轉接板的製作方法，更包括：在進行該無電鍍製程之後並在電鍍該導電層之前，圖案化該無電鍍金屬晶種層，以使該無電鍍金屬晶種層暴露出部分該電鍍高分子層。
  4. 如申請專利範圍第2項所述之轉接板的製作方法，其中該電鍍高分子層的材質為一感光高分子材料，且圖案化該電鍍高分子層的方法包括曝光顯影。
  5. 如申請專利範圍第1項所述之轉接板的製作方 法，更包括：在形成該線路層之前，對該電鍍高分子層進行一表面粗化處理。
  6. 如申請專利範圍第1項所述之轉接板的製作方法，更包括：在形成該線路層之後，對該半導體基板進行一切割製程。
  7. 如申請專利範圍第1項所述之轉接板的製作方法，其中提供該半導體基板的步驟包括：提供一基材，該基材具有一頂面與一底面；於該頂面上形成至少一凹槽；以及研磨該底面，以移除該凹槽的底部而形成一貫孔。
  8. 一種轉接板，包括：一半導體基板，具有一第一表面、一第二表面與至少一連通該第一表面與該第二表面的貫孔；一電鍍高分子層，配置於該第一表面、該第二表面以及該貫孔的一內壁上；以及一線路層，配置於該電鍍高分子層上，且自該第一表面經該貫孔的該內壁延伸至該第二表面上。
  9. 如申請專利範圍第8項所述之轉接板，其中該電鍍高分子層暴露出部分該第一表面與部分該第二表面。
  10. 如申請專利範圍第8項所述之轉接板，其中該線路層包括：一無電鍍金屬晶種層，配置於該電鍍高分子層上；至少一導電層，配置於該無電鍍金屬晶種層上。
  11. 如申請專利範圍第10項所述之轉接板，其中該無電鍍金屬晶種層暴露出部分該電鍍高分子層。
  12. 如申請專利範圍第10項所述之轉接板，其中該無電鍍金屬晶種層的材質為純銅。
  13. 如申請專利範圍第10項所述之轉接板，其中該導電層覆蓋該無電鍍金屬晶種層的側壁，並接觸該電鍍高分子層。
  14. 如申請專利範圍第8項所述之轉接板，其中該電鍍高分子層的材質為一感光高分子材料。
  15. 如申請專利範圍第8項所述之轉接板，其中該轉接板承載一晶片，該晶片電性連接該線路層。
  16. 如申請專利範圍第15項所述之轉接板，其中該晶片為一發光二極體晶片。
TW101119060A 2011-05-31 2012-05-29 轉接板及其製作方法 TWI502699B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110145328.9A CN102811564B (zh) 2011-05-31 2011-05-31 转接板及其制作方法

Publications (2)

Publication Number Publication Date
TW201248803A TW201248803A (en) 2012-12-01
TWI502699B true TWI502699B (zh) 2015-10-01

Family

ID=47235104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119060A TWI502699B (zh) 2011-05-31 2012-05-29 轉接板及其製作方法

Country Status (4)

Country Link
US (1) US8692284B2 (zh)
JP (1) JP2012253328A (zh)
CN (1) CN102811564B (zh)
TW (1) TWI502699B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150049515A (ko) * 2013-10-30 2015-05-08 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN108666410A (zh) * 2017-03-28 2018-10-16 天津威盛电子有限公司 表面声波晶片级封装及其所用的pcb的制造方法
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822360A (zh) * 2005-02-14 2006-08-23 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
CN101111128A (zh) * 2006-07-19 2008-01-23 三星电机株式会社 制造印刷电路板的方法以及由此制造的印刷电路板
US20090283914A1 (en) * 2008-05-15 2009-11-19 Shinko Electric Industries Co., Ltd. Silicon interposer and method for manufacturing the same
US20100167534A1 (en) * 2007-11-21 2010-07-01 Ronald Takao Iwata Method for fabricating a semiconductor chip device having through-silicon-via (tsv)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
US20120261805A1 (en) * 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822360A (zh) * 2005-02-14 2006-08-23 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
CN101111128A (zh) * 2006-07-19 2008-01-23 三星电机株式会社 制造印刷电路板的方法以及由此制造的印刷电路板
US20100167534A1 (en) * 2007-11-21 2010-07-01 Ronald Takao Iwata Method for fabricating a semiconductor chip device having through-silicon-via (tsv)
US20090283914A1 (en) * 2008-05-15 2009-11-19 Shinko Electric Industries Co., Ltd. Silicon interposer and method for manufacturing the same

Also Published As

Publication number Publication date
TW201248803A (en) 2012-12-01
US20120305977A1 (en) 2012-12-06
JP2012253328A (ja) 2012-12-20
CN102811564A (zh) 2012-12-05
US8692284B2 (en) 2014-04-08
CN102811564B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
TWI718606B (zh) 半導體元件及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI538137B (zh) 具有單側基板設計的半導體封裝及其製造方法
US20090085224A1 (en) Stack-type semiconductor package
JP6436396B2 (ja) 半導体パッケージング用の多層基板および多層基板を製造する方法
TW201733058A (zh) 重佈線路結構
JP2009055055A (ja) 半導体装置の製造方法
JP2007012854A (ja) 半導体チップ及びその製造方法
US11246223B2 (en) Package apparatus
US9024437B2 (en) Chip package and method for forming the same
TWI502699B (zh) 轉接板及其製作方法
US8786093B2 (en) Chip package and method for forming the same
CN113140535A (zh) 传感器器件、传感器封装件及其形成方法
US20120104445A1 (en) Chip package and method for forming the same
TWI512920B (zh) 晶片封裝體及其形成方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
TWI463622B (zh) 具有單側基板設計的半導體封裝及其製造方法
US11264355B2 (en) Method of manufacturing die package structure
TWI484597B (zh) 晶片封裝體及其形成方法
TWI434440B (zh) 晶片封裝體及其形成方法
WO2022134651A1 (zh) 裸片及其制作方法、芯片封装结构及其制作方法
TWI759095B (zh) 封裝結構及其製作方法
US11302664B2 (en) Method of manufacturing die package structure
TWI683415B (zh) 晶片封裝體的製造方法
CN110970362B (zh) 芯片封装体的制造方法