CN102811564A - 转接板及其制作方法 - Google Patents

转接板及其制作方法 Download PDF

Info

Publication number
CN102811564A
CN102811564A CN2011101453289A CN201110145328A CN102811564A CN 102811564 A CN102811564 A CN 102811564A CN 2011101453289 A CN2011101453289 A CN 2011101453289A CN 201110145328 A CN201110145328 A CN 201110145328A CN 102811564 A CN102811564 A CN 102811564A
Authority
CN
China
Prior art keywords
layer
keyset
plating
macromolecule
crystal seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101453289A
Other languages
English (en)
Other versions
CN102811564B (zh
Inventor
温英男
刘建宏
杨惟中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN201110145328.9A priority Critical patent/CN102811564B/zh
Priority to JP2012105093A priority patent/JP2012253328A/ja
Priority to TW101119060A priority patent/TWI502699B/zh
Priority to US13/484,140 priority patent/US8692284B2/en
Publication of CN102811564A publication Critical patent/CN102811564A/zh
Application granted granted Critical
Publication of CN102811564B publication Critical patent/CN102811564B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种转接板及其制作方法，该转接板的制作方法包括：提供一半导体基板，半导体基板具有一第一表面、一第二表面及至少一连通第一表面与第二表面的贯孔；在第一表面、第二表面以及贯孔的一内壁上电镀一电镀高分子层；以及于电镀高分子层上形成一线路层，线路层自第一表面经贯孔的内壁延伸至第二表面上。本发明另还提供一种转接板。本发明是以电镀的方式形成转接板的绝缘层，即电镀高分子层，因此可有效降低制作成本。

Description

转接板及其制作方法
技术领域
本发明有关于一种电路板，且特别是有关于一种转接板及其制作方法。
背景技术
转接板可用以于其相反表面上设置其他电子构件，例如印刷电路板、晶片等。转接板还可提供电子构件之间信号传递的导电通路。
由于已知的转接板制程通常是以对转接板的基材进行热氧化制程的方式形成绝缘层(二氧化硅)，然而，热氧化法的制程花费较高，以致于已知的转接板的制作成本偏高。此外，已知转接板的基材表面由于材料表面性质的因素(二氧化硅不易无电镀)只能以溅镀的方式形成晶种层，然而，溅镀制程也有制程花费较高的问题。因此，目前亟需一种低制作成本的转接板制程。
发明内容
本发明提供一种转接板的制作方法，包括提供一半导体基板，半导体基板具有一第一表面、一第二表面及至少一连通第一表面与第二表面的贯孔；在第一表面、第二表面以及贯孔的一内壁上电镀一电镀高分子层；以及于电镀高分子层上形成一线路层，线路层自第一表面经贯孔的内壁延伸至第二表面上。
本发明所述的转接板的制作方法，其中形成该线路层的步骤包括：图案化该电镀高分子层，以使该电镀高分子层暴露出部分该第一表面与部分该第二表面；进行一无电镀制程，以于该电镀高分子层上形成一无电镀金属晶种层；以及于该无电镀金属晶种层上电镀至少一导电层。
本发明所述的转接板的制作方法，还包括：在进行该无电镀制程之后并在电镀该导电层之前，图案化该无电镀金属晶种层，以使该无电镀金属晶种层暴露出部分该电镀高分子层。
本发明所述的转接板的制作方法，其中该电镀高分子层的材质为一感光高分子材料，且图案化该电镀高分子层的方法包括曝光显影。
本发明所述的转接板的制作方法，还包括：在形成该线路层之前，对该电镀高分子层进行一表面粗化处理。
本发明所述的转接板的制作方法，还包括：在形成该线路层之后，对该半导体基板进行一切割制程。
本发明所述的转接板的制作方法，其中提供该半导体基板的步骤包括：提供一基材，该基材具有一顶面与一底面；于该顶面上形成至少一凹槽；研磨该底面，以移除该凹槽的底部而形成一贯孔。
本发明另提供一种转接板，包括一半导体基板，具有一第一表面、一第二表面及至少一连通第一表面与第二表面的贯孔；一电镀高分子层，配置于第一表面、第二表面以及贯孔的一内壁上；以及一线路层，配置于电镀高分子层上，且自第一表面经贯孔的内壁延伸至第二表面上。
本发明所述的转接板，其中该电镀高分子层暴露出部分该第一表面与部分该第二表面。
本发明所述的转接板，其中该线路层包括：一无电镀金属晶种层，配置于该电镀高分子层上；至少一导电层，配置于该无电镀金属晶种层上。
本发明所述的转接板，其中该无电镀金属晶种层暴露出部分该电镀高分子层。
本发明所述的转接板，其中该无电镀金属晶种层的材质为纯铜。
本发明所述的转接板，其中该导电层覆盖该无电镀金属晶种层的侧壁，并接触该电镀高分子层。
本发明所述的转接板，其中该电镀高分子层的材质为一感光高分子材料。
本发明所述的转接板，其中该转接板承载一晶片，该晶片电性连接该线路层。
本发明所述的转接板，其中该晶片为一发光二极管晶片。
本发明是以电镀的方式形成转接板的绝缘层，即电镀高分子层，因此可有效降低制作成本。
附图说明
图1A至图1J绘示本发明一实施例的转接板的制程剖面图。
图2绘示本发明一实施例的晶片封装体的制程剖面图。
附图中符号的简单说明如下：
100：转接板；110、110a：半导体基板；112、114：表面；116：凹槽；116a：底部；120：图案化罩幕层；122、132、134：开口；130、130a：电镀高分子层；140、140a：无电镀金属晶种层；142：侧壁；150、150a、160、160a：导电层；200：晶片封装体；210：晶片；220：导线；230：封装胶体；A、A1：切割线；D：间距；L、L1：线路层；S：内壁；T：贯孔。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的转接板可例如用以承载电子晶片。例如，在本发明实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital oranalog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wavedevices)、压力感测器(process sensors)、喷墨头(ink printer heads)及/或功率模组(power modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。上述承载晶圆可例如是本发明实施例的转接板。
图1A至图1J绘示本发明一实施例的转接板的制程剖面图。
首先，请参照图1A，提供一半导体基板110，其材质例如为硅、锗、硅锗、碳化硅、砷化镓或其相似物。半导体基板110具有相对的一表面112与一表面114。接着，在表面112上形成一图案化罩幕层120，(例如光阻层)，其具有多个开口122，以暴露出部分表面112。
然后，请参照图1B，以图案化罩幕层120为罩幕蚀刻半导体基板110，以于半导体基板110上形成多个位于开口122下方的凹槽116，凹槽116具有一底部116a。蚀刻半导体基板110的方法例如为干式蚀刻法或湿式蚀刻法。
之后，请参照图1C，移除图案化罩幕层120，并自表面114研磨半导体基板110，以移除凹槽116的底部116a而形成贯孔T，贯孔T连通表面112、114。虽然本实施例是以先形成凹槽116、然后再移除凹槽116的底部116a的方式形成贯孔T，但贯孔T的形成方法不限于此，在其他实施例中，也可直接蚀刻到底形成贯孔。之后，可视需要例如以湿式蚀刻的方式对表面114进行一平坦化制程。
在一实施例中，薄化半导体基板110以移除凹槽116的底部116a的方法还可包括蚀刻或铣削(milling)。在一实施例中，贯孔T的形成方法还可为(机械或激光)钻孔、超音波铣削、喷砂、水刀或使用其他机械/激光钻孔装置或其结合。
接着，请参照图1D，进行一电镀制程，以于表面112、表面114以及贯孔T的内壁S上电镀一电镀高分子层(E-coatpolymer layer)130。在一实施例中，电镀高分子层130全面地覆盖表面112、表面114以及贯孔T的内壁S。
详细而言，在本实施例中，前述电镀高分子层130的制作方法为将一高分子材料(未绘示)溶于一电解液中，并将半导体基板110设置在位于电解液中的二电极其中之一上，然后，对二电极施加电压，以使二电极之间存在一电压差。此时，高分子材料会沉积在半导体基板110上，而形成电镀高分子层130。电镀高分子层130的详细形成方法可参考美国专利第4487674号、第4943447号、第7479246号、台湾专利第524812号。电镀高分子层130的材质包括环氧树脂(epoxy resin)、聚酯(polyesters)、压克力(acrylics)、乙烯基聚合物(vinyl polymers)、聚酰胺(polyamides)、聚胺酯(polyurethanes)、醇酸树脂(alkyds)、多羧酸(polycarboxylics)或前述的组合，或是其他适合电镀沉积的树脂。
值得注意的是，相较于已知是以热氧化制程形成转接板的绝缘层，本实施例是以电镀的方式形成电镀高分子层130，因此，本实施例可有效降低制作成本。
之后，请参照图1E，图案化电镀高分子层130，以于电镀高分子层130上形成多个开口132、134，其中开口132、134分别暴露出部分表面112与部分表面114。图案化后的高分子层130的图案大抵对应于后续欲形成的线路层。在一实施例中，电镀高分子层130的材质可为感光高分子材料，且图案化电镀高分子层130的方法可为曝光显影。
此外，在一实施例中，可对电镀高分子层130进行一表面粗化(roughening)处理，以利于在后续制程中使线路层快速地形成在电镀高分子层130上。表面粗化处理可使用酸性蚀刻液或是碱性蚀刻液，其中酸性蚀刻液例如为氢氯酸溶液、硝酸溶液、硫酸溶液或硫酸与铬酸的混合液，碱性蚀刻液例如为氢氧化钾溶液、或氢氧化钠溶液。
然后，请参照图1F，进行一无电镀制程，以于电镀高分子层130上形成一无电镀金属晶种层140。在一实施例中，无电镀金属晶种层140的材质例如为纯铜或是其他适合的晶种材料。
值得注意的是，由于电镀高分子层130的表面性质适于形成无电镀金属晶种层140，而半导体基板110的表面性质不适于形成无电镀金属晶种层140，因此，无电镀金属晶种层140选择性地形成在电镀高分子层130上。在一实施例中，无电镀金属晶种层140的膜层图案大致上相同于电镀高分子层130的膜层图案，故无电镀金属晶种层140亦暴露出部分表面112与部分表面114。
值得注意的是，相较于已知的转接板只能以溅镀的方式在绝缘层(二氧化硅层)上形成晶种层，本实施例的电镀高分子层130的表面性质适于进行无电镀制程，因此，本实施例可以制程花费较低的无电镀制程形成晶种层，进而可有效降低制作成本。
请参照图1G，图案化无电镀金属晶种层140，以使其图案向远离开口132、134的方向退缩，进而避免在后续制程中置于开口132、134中的电子元件与无电镀金属晶种层140短路。此时，无电镀金属晶种层140暴露出部分电镀高分子层130。在一实施例中，图案化无电镀金属晶种层140的方法为在无电镀金属晶种层140上形成一图案化罩幕层(未绘示)，图案化罩幕层暴露出位于表面112、114上的部分无电镀金属晶种层140，之后，以图案化罩幕层为罩幕移除暴露出的无电镀金属晶种层140，然后，移除图案化罩幕层。在一实施例中，图案化罩幕层所暴露出的无电镀金属晶种层140邻近电镀高分子层130的开口132、134。
请参照图1H，于无电镀金属晶种层140上电镀导电层150，且导电层150填满贯孔T。导电层150的材质例如为铜、铝、钨、镍、前述材料的合金。在一实施例中，导电层150的材质相同于无电镀金属晶种层140的材质。在另一实施例中，导电层150的材质不同于无电镀金属晶种层140的材质。
之后，请参照图1I，可再于导电层150上电镀导电层160，导电层160的材质例如为镍/金，或是镍/银。在一实施例中，无电镀金属晶种层140、导电层150、160可构成一线路层L，线路层L自表面112经贯孔T的内壁S延伸至表面114上。在另一实施例中，仅无电镀金属晶种层140与导电层150即可构成一线路层。
请参照图1I与图1J，在本实施例中，可选择性地对半导体基板110进行一切割制程，以制得至少一转接板100，详细而言，切割制程例如为沿着切割线A锯切半导体基板110。虽然图1J仅绘示一个转接板100，但并非用以限定转接板100的数量，亦即，在切割制程之后亦可形成多个转接板100。
图2绘示本发明一实施例的晶片封装体的制程剖面图。请参照图2，在前述半导体基板110的切割制程之前，可先提供至少一晶片210，并进行一晶片接合(die bond)制程，以将晶片210接合至图1I的半导体基板110上，其中晶片210例如为发光二极管晶片或是其他适合的晶片。
详细而言，可将晶片210配置于电镀高分子层130的开口132所暴露出的表面112上，且与电镀高分子层130彼此分离。在一实施例中，晶片210可经由一粘着层(未绘示)粘着至半导体基板110。
之后，可进行一打线接合制程，以形成连接于晶片210与线路层L之间的多条导线220，导线220的材质包括金或是其他导电性质良好的材质。
然后，可于半导体基板110上形成一封装胶体230，以通过封装胶体230包覆晶片210与导线220，从而隔绝外界环境中的水气与污染物，以避免其影响晶片210与导线220的电性品质。
之后，可沿着切割线A1切割半导体基板110，以形成至少一晶片封装体200。虽然图2仅绘示一个晶片封装体200，但并非用以限定晶片封装体200的数量，亦即，在切割制程之后亦可形成多个晶片封装体200。在一实施例中，晶片封装体200为一发光二极管封装结构。
虽然前述实施例为在切割制程之前进行晶片接合等制程，但在其他实施例中，亦可在切割制程之后才进行晶片接合等制程。
请再次参照图1J，本实施例的转接板100包括一半导体基板110a、一电镀高分子层130a以及一线路层L1，其中半导体基板110a具有相对的表面112、114以及多个连通表面112、114的贯孔T。
电镀高分子层130a配置于表面112、114以及贯孔T的内壁S上。在本实施例中，电镀高分子层130a具有多个开口132、134，其中开口132、134分别暴露出部分表面112与部分表面114。
线路层L1配置于电镀高分子层130a上，且自表面112经贯孔T的内壁S延伸至表面114上。在一实施例中，线路层L1包括一无电镀金属晶种层140a以及导电层150a、160a，其中无电镀金属晶种层140a配置于电镀高分子层130a上，而导电层150a、160a则依序配置于无电镀金属晶种层140a上。
在一实施例中，线路层L1暴露出邻近开口132的电镀高分子层130a，以增加之后配置于开口132中的电子元件(例如晶片)与线路层L1的间距(例如图2所示之晶片210与线路层L的间距D)，进而可避免两者之间电性短路的问题。在一实施例中，导电层150a、160a覆盖无电镀金属晶种层140a的侧壁142，并接触电镀高分子层130a。
请参照图2，在一实施例中，转接板100可承载一晶片210(例如发光二极管晶片)，且晶片210电性连接线路层L。
综上所述，由于本发明是以电镀的方式形成转接板的绝缘层(电镀高分子层)，因此，本发明可有效降低制作成本。此外，由于本发明的电镀高分子层的表面性质适于进行无电镀制程，因此，本发明可以制程花费较低的无电镀制程形成晶种层，从而可更进一步地降低制作成本。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (16)

1.一种转接板的制作方法，其特征在于，包括：
提供一半导体基板，该半导体基板具有一第一表面、一第二表面及至少一连通该第一表面与该第二表面的贯孔；
在该第一表面、该第二表面以及该贯孔的一内壁上电镀一电镀高分子层；以及
于该电镀高分子层上形成一线路层，该线路层自该第一表面经该贯孔的该内壁延伸至该第二表面上。
2.根据权利要求1所述的转接板的制作方法，其特征在于，形成该线路层的步骤包括：
图案化该电镀高分子层，以使该电镀高分子层暴露出部分该第一表面与部分该第二表面；
进行一无电镀制程，以于该电镀高分子层上形成一无电镀金属晶种层；以及
于该无电镀金属晶种层上电镀至少一导电层。
3.根据权利要求2所述的转接板的制作方法，其特征在于，还包括：
在进行该无电镀制程之后并在电镀该导电层之前，图案化该无电镀金属晶种层，以使该无电镀金属晶种层暴露出部分该电镀高分子层。
4.根据权利要求2所述的转接板的制作方法，其特征在于，该电镀高分子层的材质为一感光高分子材料，且图案化该电镀高分子层的方法包括曝光显影。
5.根据权利要求1所述的转接板的制作方法，其特征在于，还包括：
在形成该线路层之前，对该电镀高分子层进行一表面粗化处理。
6.根据权利要求1所述的转接板的制作方法，其特征在于，还包括：
在形成该线路层之后，对该半导体基板进行一切割制程。
7.根据权利要求1所述的转接板的制作方法，其特征在于，提供该半导体基板的步骤包括：
提供一基材，该基材具有一顶面与一底面；
于该顶面上形成至少一凹槽；
研磨该底面，以移除该凹槽的底部而形成一贯孔。
8.一种转接板，其特征在于，包括：
一半导体基板，具有一第一表面、一第二表面及至少一连通该第一表面与该第二表面的贯孔；
一电镀高分子层，配置于该第一表面、该第二表面以及该贯孔的一内壁上；以及
一线路层，配置于该电镀高分子层上，且自该第一表面经该贯孔的该内壁延伸至该第二表面上。
9.根据权利要求8所述的转接板，其特征在于，该电镀高分子层暴露出部分该第一表面与部分该第二表面。
10.根据权利要求8所述的转接板，其特征在于，该线路层包括：
一无电镀金属晶种层，配置于该电镀高分子层上；
至少一导电层，配置于该无电镀金属晶种层上。
11.根据权利要求10所述的转接板，其特征在于，该无电镀金属晶种层暴露出部分该电镀高分子层。
12.根据权利要求10所述的转接板，其特征在于，该无电镀金属晶种层的材质为纯铜。
13.根据权利要求10所述的转接板，其特征在于，该导电层覆盖该无电镀金属晶种层的侧壁，并接触该电镀高分子层。
14.根据权利要求8所述的转接板，其特征在于，该电镀高分子层的材质为一感光高分子材料。
15.根据权利要求8所述的转接板，其特征在于，该转接板承载一晶片，该晶片电性连接该线路层。
16.根据权利要求15所述的转接板，其特征在于，该晶片为一发光二极管晶片。
CN201110145328.9A 2011-05-31 2011-05-31 转接板及其制作方法 Expired - Fee Related CN102811564B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110145328.9A CN102811564B (zh) 2011-05-31 2011-05-31 转接板及其制作方法
JP2012105093A JP2012253328A (ja) 2011-05-31 2012-05-02 ロードボード及びその製造方法
TW101119060A TWI502699B (zh) 2011-05-31 2012-05-29 轉接板及其製作方法
US13/484,140 US8692284B2 (en) 2011-05-31 2012-05-30 Interposer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110145328.9A CN102811564B (zh) 2011-05-31 2011-05-31 转接板及其制作方法

Publications (2)

Publication Number Publication Date
CN102811564A true CN102811564A (zh) 2012-12-05
CN102811564B CN102811564B (zh) 2015-06-17

Family

ID=47235104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110145328.9A Expired - Fee Related CN102811564B (zh) 2011-05-31 2011-05-31 转接板及其制作方法

Country Status (4)

Country Link
US (1) US8692284B2 (zh)
JP (1) JP2012253328A (zh)
CN (1) CN102811564B (zh)
TW (1) TWI502699B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104602462A (zh) * 2013-10-30 2015-05-06 三星电机株式会社 印刷电路板及其制备方法
CN108666410A (zh) * 2017-03-28 2018-10-16 天津威盛电子有限公司 表面声波晶片级封装及其所用的pcb的制造方法
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538510B (en) * 2001-03-27 2003-06-21 Formfactor Inc In-street integrated circuit wafer via
CN1822360A (zh) * 2005-02-14 2006-08-23 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
CN101111128A (zh) * 2006-07-19 2008-01-23 三星电机株式会社 制造印刷电路板的方法以及由此制造的印刷电路板
US20100289140A1 (en) * 2009-05-14 2010-11-18 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method of the semiconductor package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
JP5343245B2 (ja) * 2008-05-15 2013-11-13 新光電気工業株式会社 シリコンインターポーザの製造方法
US20120261805A1 (en) * 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538510B (en) * 2001-03-27 2003-06-21 Formfactor Inc In-street integrated circuit wafer via
CN1822360A (zh) * 2005-02-14 2006-08-23 富士通株式会社 半导体器件及其制造方法与电容器结构及其制造方法
CN101111128A (zh) * 2006-07-19 2008-01-23 三星电机株式会社 制造印刷电路板的方法以及由此制造的印刷电路板
US20100289140A1 (en) * 2009-05-14 2010-11-18 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method of the semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104602462A (zh) * 2013-10-30 2015-05-06 三星电机株式会社 印刷电路板及其制备方法
CN108666410A (zh) * 2017-03-28 2018-10-16 天津威盛电子有限公司 表面声波晶片级封装及其所用的pcb的制造方法
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led

Also Published As

Publication number Publication date
US8692284B2 (en) 2014-04-08
JP2012253328A (ja) 2012-12-20
TWI502699B (zh) 2015-10-01
US20120305977A1 (en) 2012-12-06
TW201248803A (en) 2012-12-01
CN102811564B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
CN102683311B (zh) 晶片封装体及其形成方法
CN201985092U (zh) 微电子单元、互连基板以及系统
TWI678000B (zh) 可印刷之無機半導體結構
CN102201383B (zh) 电子元件封装体及其制造方法
CN201910420U (zh) 微电子单元及系统
CN102592982A (zh) 晶片封装体的形成方法
CN101681848B (zh) 电子元件封装体
CN104425452A (zh) 电子元件封装体及其制造方法
CN102386197B (zh) 影像感测晶片封装体及其形成方法
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
CN102034778A (zh) 芯片封装体及其制造方法
CN104681516A (zh) 晶片封装体及其制造方法
CN102593094A (zh) 晶片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
US11195727B2 (en) High density organic interconnect structures
US8786093B2 (en) Chip package and method for forming the same
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
CN102800656A (zh) 晶片封装体、晶片封装体的形成方法以及封装晶圆
CN102811564B (zh) 转接板及其制作方法
US20110214913A1 (en) Electro device embedded printed circuit board and manufacturng method thereof
CN102311093B (zh) 晶片封装体的形成方法
CN110211943A (zh) 半导体装置及其制造方法
CN102625576A (zh) 转接板及其形成方法
US20230245944A1 (en) Fan-out type package preparation method of fan-out type package
CN102779800B (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20190531

CF01 Termination of patent right due to non-payment of annual fee