TWI502190B - 量測與分析晶片或晶圓表面結構的方法與黃光曝光補值的方法 - Google Patents
量測與分析晶片或晶圓表面結構的方法與黃光曝光補值的方法 Download PDFInfo
- Publication number
- TWI502190B TWI502190B TW103103088A TW103103088A TWI502190B TW I502190 B TWI502190 B TW I502190B TW 103103088 A TW103103088 A TW 103103088A TW 103103088 A TW103103088 A TW 103103088A TW I502190 B TWI502190 B TW I502190B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- image
- surface structure
- difference
- circuit design
- Prior art date
Links
Description
本發明是有關於一種晶片的表面結構分析技術,且特別是有關於一種量測與分析晶片或晶圓表面結構的方法。
隨著IC製程的線寬持續縮小,製程的關鍵尺寸(CD)的控制與監測也更加重要。以奈米世代半導體技術來看,要精確得到線寬等晶片上的表面結構也更加不易。
傳統上多以關鍵尺寸掃描式電子顯微鏡(CD-SEM)作為晶片線寬量測表面結構分析。然而由於其量測速度相當慢,並且一張相片只輸出少數量之量測資訊無法即時取得多量的量測值。
對於奈米世代半導體晶片,目前CD-SEM僅能取得一維影像的數據,如線邊緣粗糙度(line edge roughness,LER)、線寬粗糙度(line width roughness,LWR)等直線圖案的粗糙度量測。至於二維影像的量測則只能藉由特定軟體演算出圓形的接觸窗(contact)
的接觸窗邊緣粗糙度(contact edge roughness,CER)。
因此亟需尋求能夠得到晶片上所有型態之表面結構的量測方法,更甚者是能尋求快速獲得整個晶片(chip)的關鍵尺寸均勻度(CDU)等缺陷資訊的方法。
本發明提供一種量測晶片或晶圓表面結構的方法,能即時且精確得到晶片表面具有的二維結構圖案。
本發明另提供一種分析晶片或晶圓表面結構的方法,能即時且快速取得整個晶片的表面結構之缺陷資訊。
本發明又提供一種黃光曝光補值的方法,不須建立模式(model)即可進行補值。
本發明的一實施例之量測晶片或晶圓表面結構的方法,包括利用儀器得到晶片的表面結構的影像,再對所述影像進行影像萃取並轉換為第一電路設計檔。另選取標準影像並轉換為第二電路設計檔,然後比較所述影像中的至少一目標(target)與所述標準影像,而得到所述目標與所述標準影像之差距。根據所述差距產生所述表面結構的線邊緣粗糙度(LER)、線寬粗糙度(LWR)、接觸窗邊緣粗糙度(CER)、關鍵尺寸(critical dimension,CD)、關鍵尺寸偏離值(Bias)、3igma、最大值、最小值等與重複性缺陷(repeating defect)中至少一種數據。
在本發明的一實施例中,上述方法還可包括藉由所述數
據即時得到整個所述晶片或晶圓的關鍵尺寸均勻度(CDU)與偏離值差異(Bias difference)。
在本發明的一實施例中,上述方法還可藉由所述表面結構的所述數據推得所述晶片或晶圓的性能與趨勢(trend)。
在本發明的一實施例中,上述晶片的表面結構包括所述晶圓中單次黃光曝光(shot)的範圍內的表面結構。
本發明的另一實施例之分析晶片或晶圓表面結構的方法,包括取得一晶圓上欲量測晶片(chip)中的多個缺陷區域,再利用儀器得到至少一個缺陷區域的影像,再對所述影像進行影像萃取並轉換為第一電路設計檔。另選取標準影像並轉換為第二電路設計檔,然後比較所述影像與所述標準影像,而得到影像與標準影像之差距。根據所述差距產生所述缺陷區域的線邊緣粗糙度(LER)、線寬粗糙度(LWR)、接觸窗邊緣粗糙度(CER)、關鍵尺寸(CD)、關鍵尺寸偏離值(Bias)與重複性缺陷中至少一種數據。
在本發明的另一實施例中,上述取得所述缺陷區域的方法包括對整個晶片進行量測大小差異作圖(wafer mapping)。
在本發明的另一實施例中,上述取得所述缺陷區域的方法包括依經驗法則標示出容易發生缺陷的區域。
在本發明的另一實施例中,上述取得所述缺陷區域的方法包括根據設計法則(design rule)資料,設定超過或低於一設定值的區域作為所述缺陷區域。
在本發明的另一實施例中,上述的方法還可包括在得到
全部缺陷區域的數據之後,推得整個晶片的性能與趨勢。
在本發明的另一實施例中,上述量測大小差異作圖是依據與每一所述缺陷區域相關的缺陷量測大小差異嚴重性而被彩色編碼的。
本發明的又一實施例之黃光曝光補值的方法,包括利用電子束檢測工具(E-Beam inspection tool)得到曝光後的晶片的表面結構的影像,再對所述影像進行影像萃取並轉換為第一電路設計檔。另選取標準影像並轉換為第二電路設計檔,然後進行補值計算。
在本發明的又一實施例中,上述影像包括一晶圓中各所述晶片的缺陷區域的影像或所述晶圓中單次黃光曝光(shot)的範圍內的。
在本發明的各個實施例中,上述得到影像所用的儀器包括關鍵尺寸掃描式電子顯微鏡(CD-SEM)、電子束檢測工具(E-Beam inspection tool)、掃描式電子顯微鏡檢測拍照機臺(SEM review tool)、搭配波長150nm~800nm光源的亮場檢測(Bright field inspection)設備或搭配雷射光源的暗場檢測(laser light source with Dark field inspection)設備。
在本發明的各個實施例中,上述第一電路設計檔與所述第二電路設計檔為圖形資料系統檔。
在本發明的各個實施例中,上述標準影像例如出自設計資料庫、後光學鄰近效應校正(post-OPC)或由模擬器(simulated tool)
所轉換的。
在本發明的各個實施例中,上述影像萃取包括調整背景的灰階或前景的灰階,以萃取出所述影像的二維(2D)影像的輪廓(contours)。
在本發明的各個實施例中,上述影像萃取還可包括當所述影像的對比差異大於一預設值,執行影像灰階均化;且當所述影像的灰階差異大於另一預設值,則將影像分開。
在本發明的各個實施例中,上述影像萃取之前還可包括對其中差異之所述影像進行補值。
基於上述,根據本發明的實施例所述的方法,能精確得到晶片表面具有的二維結構圖案,並且能藉由先一步對整個晶片或晶圓進行量測大小差異作圖(wafer mapping)得到晶片上的所有缺陷區域變化趨勢,而加快取得整個晶片的表面結構之缺陷資訊。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100~110、500~512、600~608‧‧‧步驟
300、304‧‧‧圓形接觸窗
302‧‧‧目標
400‧‧‧輪廓
402‧‧‧電路布局設計
404‧‧‧部位
701~704、800‧‧‧區域
802‧‧‧線
804‧‧‧間距區域
圖1是依照本發明之第一實施例的一種量測晶片表面結構的步驟圖。
圖2A與圖2B分別是背景灰階相同但前景灰階不同的線寬分布統計圖(statistical chart)。
圖3A代表接觸窗洞與洞間之間距小於標準設計檔(有較大的接觸窗洞)的輪廓圖。
圖3B代表接觸窗洞與洞間之間距大於標準設計檔(有較小的接觸窗洞)的輪廓圖。
圖4是經由第一實施例得到的電路布局設計(design)與影像輪廓的比較圖。
圖5是依照本發明之第二實施例的一種分析晶片表面結構的步驟圖。
圖6是依照本發明之第三實施例的一種晶片的關鍵尺寸均勻度量測方法。
圖7A是第三實施例的部份晶片布局,標註著不同的欲量測區域701、702、703和704。
圖7B顯示不同缺陷區域的測試點樹目條狀圖。
圖7C是缺陷區域的間距分布圖。
圖7D是缺陷區域的線寬分布圖。
圖7E是標示出不同缺陷區域的線寬分布圖。
圖8A是第三實施例的另外部份晶片布局及標註著欲量測區域。
圖8B顯示圖8A之缺陷區域的測試點樹目條狀圖。
圖9A是整個晶圓進行量測大小差異對應圖(wafer mapping)。
圖9B顯示圖9A之晶片的線寬分布圖。
圖9C是整個晶片中線寬過大的區域的晶圓差異大小對應圖。
圖10顯示的是圓形接觸窗洞。
圖1是依照本發明之第一實施例的一種量測晶片表面結構的步驟圖。所謂的表面結構是形成在晶片(chip)上的所有可藉由光學或電子顯微鏡取得影像的結構,譬如光阻層的結構、絕緣層的結構、導體層的結構等。同理,形成在整個晶圓(wafer)上的結構亦可藉由相同的方法進行表面結構的量測。
首先進行步驟100,利用儀器得到晶片的表面結構的影像,其中所述儀器可以是關鍵尺寸掃描式電子顯微鏡(CD-SEM)、電子束檢測工具(E-Beam inspection tool)、SEM檢測拍照機臺(SEM review tool)、搭配波長150nm~800nm光源的亮場檢測(Bright field inspection)設備或搭配雷射光源的暗場檢測(laser light source with Dark field inspection)設備。如果使用電子束檢測工具則可採用高解析度(例如解析度在5nm以下)的電子束檢測工具,並且在影像輸出時標示座標;或在已知座標下(例如:直接以Klarf座標轉換)直接拍照。
然後,於步驟102中,對影像進行影像萃取(image extraction)並轉換為第一電路設計檔。上述影像萃取能萃取出二維(2D)影像的輪廓(contours)。至於影像萃取的方法可包括邊緣輪廓萃取(Edge contour extraction)、自仿射繪圖系統(Self-Affine mapping system)、自仿射蛇行模式(Self-Affine snake model)、主
動輪廓模式(Active contour model)、最大期望(expectation-maximisation)演算法、主成分分析(Principal component analysis)、層集(level sets)演算法或蒙地卡羅法(Monte Carlo techniques)。而且上述影像萃取的類形可以包括離線(off-line)萃取或線上(on-line)萃取,其中離線萃取能精確得到結構的輪廓,線上萃取則可藉由快速演算而達到即時處理的功效,並且能標示出座標。至於本實施例中的電路設計檔,一般是指用於半導體電路設計(即晶片)之電路設計檔,譬如圖形資料系統(graphic data system)檔,如GDSII檔或為另一種圖形資料系統OASIS格式亦可被使用。
另外,針對影像萃取的步驟,可以進一步藉由調整其配方以符合CD-SEM的結果,譬如調整背景的灰階或前景的灰階,即可得到不同的結果,如圖2A與圖2B。圖2A顯示的是背景灰階為20、前景灰階為14之線寬分布統計圖(statistical chart),其平均線寬約為32nm。圖2B顯示的是背景灰階為20、前景灰階為94之線寬分布統計圖,其平均線寬約為40nm。因此,通過改變萃取配方(extraction recipe)能使CDU符合CD-SEM目標(target)或一標準。此外,當影像的對比差異過大(即大於某預設值),可執行影像灰階均化(image gray level equalization);當灰階差異過大(即大於某預設值),可將影像分開。針對灰階正常之影像進行後續萃取動作,對差異過大之影像群組先進行補值(correction)再進行影像萃取的工作。
步驟104則是選取標準影像並轉換為第二電路設計檔,其中第一電路設計檔與第二電路設計檔是相同類型的檔案。而且可以藉由設計資料庫(design database)、後光學鄰近效應校正(post-OPC)定義上述標準影像、或者由模擬器(simulated tool)所轉換得到上述標準影像。步驟104與步驟102之間並無絕對的先後順序。
然後在步驟106中,比較影像中的目標(target)與標準影像,而得到兩者的差距。由於步驟102與步驟104中都已經將資訊轉換為相同檔案,所以能夠對表面結構中想要得到資訊的特定目標區域,迅速與標準影像作比較。而且,如果步驟102與步驟104的數據都標示有座標,則可執行更為精確的比較。
之後進行步驟108,根據上述差距產生表面結構的線邊緣粗糙度(LER)、線寬粗糙度(LWR)、接觸窗邊緣粗糙度(CER)、關鍵尺寸(CD)、關鍵尺寸偏離值(Bias)、3igma、最大值(maximum)、最小值(minimum)等與晶片重複性缺陷(Repeating Defect)中至少一種數據。舉例來說,可以通過post-OPC比較的方式,可比較發現一些得到與目標有差異之重複性缺陷與型態(morphology)。
得到以上數據後可選擇進行步驟110,藉由上述數據推得晶片的性能與趨勢(trend)。
本發明還可應用於黃光曝光補值(correction)的方法。所謂的黃光曝光補值通常是針對歸因於黃光製程導致的缺陷,而對黃光製程參數進行最佳化的動作。一般而言,黃光補值或黃光曝
光補值(dose map)所收集的CDU在一個晶片(chip)或一次曝光(Shot)內是小於20點的CD-SEM量測,在一晶圓中是小於150點的CD-SEM量測,因此須要建立模式(model)後來做補值的動作。然而,在本發明中可在一個晶片或一次曝光中量到上千點至上萬點,因此可直接做補值的動作或者重新計算OPC資料(OPC data)再製作光罩(re-tape out mask)並不須要建立模式。
將本實施例的步驟100~106用於黃光曝光補值的缺陷檢測過程,來取代目前繁複且冗長的測試分析建立模式步驟。
由於利用如高解析度(例如解析度在0.1nm~5nm)的電子束檢測工具的儀器,所以能即時得到曝光後的晶片的影像。在這個實施例中可以取得整個晶圓中各個晶片(chip)的缺陷區域影像後或者僅取一次黃光的範圍內的影像(可能包含2~3個晶片的缺陷區域)。然後當整個晶片的影像經過影像萃取(image extraction)後,再進行補值計算,則可達到改善黃光曝光的CDU數值。
在第一實施例中,按照不同訴求,可以利用軟體在處理器中執行下列一種或多種動作:
1.拍帶有座標位置的SEM照片或已知位置直接進行拍照動作。
1-1.圖像座標位置解碼。
2.即時圖像輪廓萃取。
3.能即時與標準目標資料庫布局database做比較並檢查其差異,然後輸出結果。
4.即時輸出每個影像與標準目標資料庫布局差異。
5.在收集所有影像後經與目標物(target)比較找出系統的弱點。
6.再收集所有影像之差異大小後輸出製程容忍範圍窗(Process window)。
7.再收集所有影像或影像萃取後輸出整個晶片的關鍵尺寸均勻度(CD uniformity)。
8.再收集所有影像或影像萃取後輸出整個晶片的LER與LWR趨勢。
9.或可收集接觸窗或連接窗所有影像後輸出整個晶片的CER。
10.輸出偏離值(線寬或間距與標準目標資料庫布局的差異)、3 sigma、最大值(maximum)、最小值(minimum)等。
11.即時CD測量和LER/LWR/CER測量。
當表面結構為圓形接觸窗時,經由第一實施例的步驟100得到的CD-SEM影像在經過影像萃取後,可得到如圖3A或圖3B的輪廓圖。圖3A顯示的是較大的圓形接觸窗300,所以其間隔(spacing)比目標302要小;反之,如果影像萃取後的輪廓如圖3B是較小的圓形接觸窗304,則其間隔會比目標302要大。換句話說,可以藉由晶片或晶圓表面結構的間隔之關鍵尺寸(CD)來監測圓形接觸窗的CD值,並將結果顯示於整個晶圓關鍵尺寸差異大小對應圖(wafer mapping),亦可輸出接觸窗面積大小直接比較。
除了量測圓形接觸窗之外,當晶片的表面結構是圖4所示的電路布局設計時,可藉由第一實施例的影像萃取的步驟102得到表面結構的輪廓400,並與電路布局設計(即標準影像)402比較,能藉由兩者差異產生最大與最小的關鍵尺寸(CD)並進而得到關鍵尺寸均勻度(CDU)、關鍵尺寸偏離值(Bias)、偏離百分比(Bias%),3 sigma,maximum,minimum等的數據,以及得到LER、LWR、CER等線寬缺陷資訊。由於第一實施例的方法能得到二維影像的清晰輪廓,所以能夠精確得到缺陷發生的部位404,並藉此修正或改變電路布局及其製程參數,以防止電路斷路等問題發生。
圖5是依照本發明之第二實施例的一種分析晶片表面結構的步驟圖。所謂的表面結構是形成在晶片上的所有可藉由光學或電子顯微鏡取得影像的結構,譬如光阻層的結構、絕緣層的結構、導體層的結構等,且上述結構是分佈在晶圓上在每個晶片(chip,die)重複的結構。
首先進行步驟500,取得一晶圓上欲量測晶片(chip)中的多個缺陷區域。此步驟的實施方式例如對整個晶片進行量測大小差異作圖(wafer mapping)、依經驗法則標示出容易發生缺陷的區域、或者根據設計法則(design rule)資料,設定超過某數值或低於某數值的區域作為缺陷區域。而且,這些缺陷區域可以依據每一部位相關的缺陷(線寬或間距大小)而被彩色編碼。
然後進行步驟502,利用儀器得到缺陷區域的影像,其中所使用的儀器如第一實施例所述。而且在此步驟可以只對單一缺
陷區域進行影像取得,也可以只選擇目標區內的缺陷區域進行影像取得,當然也可以根據需求對所有缺陷區域進行影像取得。然後,於步驟504中,對影像進行影像萃取並轉換為第一電路設計檔,其中電路設計檔是指用於半導體電路設計之電路設計檔,如GDS檔之類的電路設計檔。所述影像萃取則能萃取出二維(2D)影像的輪廓,而其萃取之輪廓大小可依照第一實施例的步驟102或圖2A~2B所示的方式萃取。至於影像萃取的方法與類型可參照第一實施例所述。
步驟506是選取標準影像並轉換為第二電路設計檔,其中第一與第二電路設計檔可為相同類型的檔案。至於標準影像例如是藉由設計資料庫、後光學鄰近效應校正(post-OPC)定義、或者由模擬器(simulated tool)轉換的。步驟504與步驟506之間並無絕對的先後順序。
然後在步驟508中,比較上述影像與標準影像,而得到兩者的差距。由於步驟504與步驟508中都已經將資訊轉換為相同檔案,所以能夠即時且快速地比較表面結構中的缺陷區域與標準影像。
之後進行步驟510,根據上述差距產生缺陷區域的線邊緣粗糙度(LER)、線寬粗糙度(LWR)、接觸窗邊緣粗糙度(CER)、關鍵尺寸均勻度(CD)、關鍵尺寸偏離值(Bias)、3 sigma、最大值、最小值等與重複性缺陷中至少一種數據。
得到以上數據後可選擇進行步驟512,藉由缺陷區域的數
據後推得整個晶片的性能與趨勢。因為本實施例可選擇先對整個晶片進行量測大小差異作圖,亦即先進行粗步掃描,得到晶片上的所有缺陷區域,因此能加快取得整個晶片的表面結構或特定目標區域之缺陷資訊。
圖6是依照本發明之第三實施例的一種晶片的關鍵尺寸均勻度量測方法。所謂的關鍵尺寸均勻度可以是形成在晶片上的線寬與間距(width/space)的關鍵尺寸均勻度、接觸窗(contact)的關鍵尺寸均勻度、或不規則圖案之線寬與間距或面積等。
首先進行步驟600,取得整個晶圓上欲量測晶片(chip)中的多個缺陷區域,其中的「缺陷區域」意指關鍵尺寸均勻度可能不佳的區域或希望量測的區域。至於如何得到這個缺陷區域,可對整個晶圓中關鍵尺寸均勻度差異大小做對應圖(wafer mapping),並依據每一部位的尺寸彩色編碼,以便顯現出晶片中線寬分布與間距分布。另外,也可依經驗法則標示出容易發生關鍵尺寸均勻度可能不佳的幾個區域;或者,根據設計法則(design rule)資料,設定超過某數值或低於某數值的區域作為缺陷區域,譬如線寬低於0.8μm的全部當作待測的缺陷區域。此外,也可以將整個晶片分區,並將每一區域設定為「缺陷區域」進行量測。
然後進行步驟602,利用如高解析度(解析度在5nm以下)的電子束檢測工具即時得到缺陷區域的影像;或者依設計已知量測點轉成Klarf檔案以SEM檢測拍照機臺(SEM review tool)得到缺陷區域的影像。在此步驟可以全面地對上述缺陷區域進行影像
取得。
舉例來說,如果晶片如圖7A所示有數條導線,則依經驗法則線寬小的區域容易發生關鍵尺寸均勻度不佳,所以標示出四個區域701~704作為待測的缺陷區域。結果在利用電子束檢測工具取像之後,能收集到如圖7B顯示的測試點。由圖7B可知,即使是較小的區域704也能收集到數百點,比從前用CD-SEM只能看晶片(die)中的2~5個點,能獲得精確且即時的結果。然而本發明並不限於此,也可不標示量測區域,而是根據設計法則(design rule)資料,設定超過某數值或低於某數值的區域作為缺陷區域,其量測範圍為影像萃取的所有位置,其中符合上述設定的線寬與間距(width/space)區間都可快速收集。
然後,於步驟604中,進行影像萃取並轉換為第一電路設計檔,其中電路設計檔是指用於半導體電路設計之電路設計檔,如GDS或OASIS檔之類的電路設計檔。至於影像萃取的方法與類型可參照第一實施例所述。
步驟606是選取標準影像並轉換為第二電路設計檔,其中第一與第二電路設計檔可為相同類型的檔案。步驟604與步驟606之間並無絕對的先後順序,且如果只是要量第一電路設計檔大小可不須步驟606。通常上述第二電路設計檔為原始電路設計檔或post OPC模擬(simulate)結果或是原始電路布局設計。
然後在步驟608中,分析影像萃取後的結果以每隔間距0.0001μm~0.01μm量測方法量測,以得到關鍵尺寸均勻度(CDU)。
圖7B所得到的幾千個點的數據能經軟體轉換得到如圖7C所示的間距分布(space distribution)以及圖7D顯示的線寬分布(width distribution)。而且,根據圖7D的結果依不同區域701~704分別顯示,可藉此得到分布曲線圖7E,所以能夠即時且快速地取得CDU,也能得到偏離值差異(Bias difference)。
圖8A與圖8B是第三實施例的另一種應用示意圖。圖8A顯示單一晶片(die)中的某一區域800,在此區域800中包含兩條線802與三個間距區域(space)804。如果利用圖5的步驟對區域800進行關鍵尺寸均勻度量測,則可收集到如圖8B顯示的測試點,其中間距能測到507個點、線寬能測到303個點,遠比從前用CD-SEM只能看晶片(die)中的2~5個點能得到更精確且即時的結果。
圖9A~圖9C是第三實施例的再一種應用示意圖。圖9A是經過高解析度的電子束檢測工具即時得到一晶圓中各個晶片(chip)的缺陷區域影像後,通過影像萃取後經軟體轉換得到的晶圓中關鍵尺寸均勻度差異大小做對應圖(wafer mapping)。在圖9A中是以灰階顯示其數據差異,但實際上是用擴散色彩(diffuse color)來標示,因此能輕易地觀察出差異點。同時,可將整個晶片的線寬分布轉換為統計圖(statistical chart),如圖9B。由圖9B可得到線寬不符合設計資料庫的數值,譬如圖9B右邊圈起來的是顯示超過46的部分,可對應得到如圖9C所示的整個晶圓中關鍵尺寸均勻度對應圖。並由上述步驟得到晶圓在中央與邊緣的線寬變大的趨勢。同理,整個晶圓的間距分布(space distribution)與趨勢也能
用同樣的方式得到。
圖10是第三實施例的又一種應用示意圖。在圖10的情形,可利用圖5的步驟502取得影像後,於步驟504~508中,經由影像萃取得到圓形接觸窗洞的寬度,並根據這些數據得到圓形接觸窗洞的CDU或接觸窗之面積;抑或直接量接觸窗洞的直徑與間隔。
綜上所述,根據本發明的實施例,不但能以高解析度的取像儀器得到奈米世代半導體的表面結構,還可結合多種演算法取得如圓形接觸窗之類的二維影像清晰輪廓。另外根據本發明的實施例也可以藉由初步掃描先行得到整個晶片的缺陷區域,並對晶片的特定區域或者整個晶片之上的表面結構作分析,所以能比傳統只用CD-SEM進行影像取得的方式更為快速地獲得整個晶片的結構分析。此外,本發明能快速收集到大量的檢測點,所以能獲得精確且即時的結果。而且本發明還可應用於黃光曝光補值的缺陷檢測過程,藉此取代目前繁複且冗長的測試分析建立模式步驟。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100~110‧‧‧步驟
Claims (28)
- 一種量測晶片或晶圓表面結構的方法,包括:利用解析度在5nm以下的電子束檢測工具(E-Beam inspection tool)得到晶片的表面結構的影像;對所述影像進行影像萃取並轉換為第一電路設計檔,其中所述影像萃取能萃取出所述影像的二維(2D)影像的輪廓;選取標準影像並轉換為第二電路設計檔;比較所述影像中的至少一目標(target)與所述標準影像,而得到所述目標與所述標準影像之差距;以及根據所述差距產生所述表面結構的3 sigma、最大值(maximum)、最小值(minimum)與重複性缺陷中至少一種數據。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,更包括藉由所述數據即時得到整個所述晶片或晶圓的關鍵尺寸均勻度(CDU)與偏離值差異。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,更包括藉由所述表面結構的所述數據推得所述晶片或晶圓的性能與趨勢。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,其中所述第一電路設計檔與所述第二電路設計檔為圖形資料系統檔。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,其中所述標準影像是出自設計資料庫、後光學鄰近效應校 正(post-OPC)或由模擬器(simulated tool)所轉換的。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,其中所述影像萃取包括調整背景的灰階或前景的灰階。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,其中所述影像萃取更包括:當所述影像的對比差異大於一第一預設值,執行影像灰階均化;以及當所述影像的灰階差異大於一第二預設值,將所述影像分開。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,其中所述影像萃取之前更包括:對其中差異之所述影像進行補值。
- 如申請專利範圍第1項所述的量測晶片或晶圓表面結構的方法,其中所述晶片的表面結構包括所述晶圓中單次黃光曝光(shot)的範圍內的表面結構。
- 一種分析晶片或晶圓表面結構的方法,包括:取得一晶圓上欲量測晶片(chip)中的多個缺陷區域;利用解析度在5nm以下的電子束檢測工具(E-Beam inspection tool)得到至少一個所述缺陷區域的影像;對所述影像進行影像萃取並轉換為第一電路設計檔,其中所述影像萃取能萃取出所述影像的二維(2D)影像的輪廓;選取標準影像並轉換為第二電路設計檔;比較所述影像與所述標準影像,而得到所述影像與所述標準 影像之差距;以及根據所述差距產生所述缺陷區域的重複性缺陷的數據。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中取得所述缺陷區域的方法包括對整個晶片進行量測大小差異作圖(wafer mapping)。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中取得所述缺陷區域的方法包括依經驗法則標示出容易發生缺陷的區域。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中取得所述缺陷區域的方法包括根據設計法則(design rule)資料,設定超過或低於一設定值的區域作為所述缺陷區域。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,更包括在得到全部所述缺陷區域的所述數據之後,推得整個所述晶片的性能與趨勢。
- 如申請專利範圍第13項所述的分析晶片或晶圓表面結構的方法,其中所述量測大小差異作圖是依據與每一所述缺陷區域相關的缺陷量測大小差異嚴重性而被彩色編碼。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中所述第一電路設計檔與所述第二電路設計檔為圖形資料系統檔。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中所述標準影像是出自設計資料庫、後光學鄰近效應 校正(post-OPC)或由模擬器(simulated tool)所轉換的。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中所述影像萃取包括調整背景的灰階或前景的灰階。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中所述影像萃取更包括:當所述影像的對比差異大於一第一預設值,執行影像灰階均化;以及當所述影像的灰階差異大於一第二預設值,將所述影像分開。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,其中所述影像萃取更包括:對其中差異之所述影像進行補值。
- 如申請專利範圍第10項所述的分析晶片或晶圓表面結構的方法,更包括藉由所述數據即時得到整個所述晶片的關鍵尺寸均勻度(CDU)與偏離值差異。
- 一種黃光曝光補值的方法,包括:利用解析度在0.1nm~5nm的電子束檢測工具(E-Beam inspection tool)得到曝光後的晶片的表面結構的影像;對所述影像進行影像萃取並轉換為第一電路設計檔,其中所述影像萃取能萃取出所述影像的二維(2D)影像的輪廓;選取標準影像並轉換為第二電路設計檔;以及進行補值計算。
- 如申請專利範圍第22項所述的黃光曝光補值的方法,其 中所述影像包括一晶圓中各所述晶片的缺陷區域的影像或所述晶圓中單次黃光曝光(shot)的範圍內的。
- 如申請專利範圍第22項所述的黃光曝光補值的方法,其中所述第一電路設計檔與所述第二電路設計檔為圖形資料系統檔。
- 如申請專利範圍第22項所述的黃光曝光補值的方法,其中所述標準影像是出自後光學鄰近效應校正(post-OPC)。
- 如申請專利範圍第22項所述的黃光曝光補值的方法,其中所述影像萃取包括調整背景的灰階或前景的灰階。
- 如申請專利範圍第22項所述的黃光曝光補值的方法,其中所述影像萃取更包括:當所述影像的對比差異大於一第一預設值,執行影像灰階均化;以及當所述影像的灰階差異大於一第二預設值,將所述影像分開。
- 如申請專利範圍第22項所述的黃光曝光補值的方法,其中所述影像萃取之前更包括:對其中差異之所述影像進行補值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103103088A TWI502190B (zh) | 2014-01-28 | 2014-01-28 | 量測與分析晶片或晶圓表面結構的方法與黃光曝光補值的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103103088A TWI502190B (zh) | 2014-01-28 | 2014-01-28 | 量測與分析晶片或晶圓表面結構的方法與黃光曝光補值的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201530125A TW201530125A (zh) | 2015-08-01 |
TWI502190B true TWI502190B (zh) | 2015-10-01 |
Family
ID=54342667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103103088A TWI502190B (zh) | 2014-01-28 | 2014-01-28 | 量測與分析晶片或晶圓表面結構的方法與黃光曝光補值的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI502190B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110887840A (zh) * | 2018-09-07 | 2020-03-17 | 超能高新材料股份有限公司 | 一种晶体质量判定方法 |
CN110890288B (zh) * | 2018-09-07 | 2022-07-26 | 台湾积体电路制造股份有限公司 | 半导体制造系统、边缘检测装置以及检测去除区域的方法 |
TWI683381B (zh) * | 2018-09-07 | 2020-01-21 | 台灣積體電路製造股份有限公司 | 半導體製造系統、邊緣檢測裝置以及檢測半導體晶圓之邊緣斜面去除區域的方法 |
CN113342906B (zh) * | 2021-06-09 | 2023-10-20 | 海光信息技术股份有限公司 | 一种对晶圆量测数据分布形态的分类方法以及装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050056797A1 (en) * | 2003-09-17 | 2005-03-17 | Dainippon Screen Mfg. Co., Ltd. | Defect detector and defect detection method |
JP2006058284A (ja) * | 2004-07-21 | 2006-03-02 | Omron Corp | 基板検査用ウィンドウの設定条件の決定方法、基板検査方法、基板検査用の検査データ作成方法、および基板検査装置 |
CN1971571A (zh) * | 2005-11-25 | 2007-05-30 | 株式会社日立高新技术 | 半导体图形形状评价装置及形状评价方法 |
TW201013746A (en) * | 2008-09-18 | 2010-04-01 | United Microelectronics Corp | Method for constructing OPC model |
TW201024714A (en) * | 2008-12-31 | 2010-07-01 | Ind Tech Res Inst | Apparatus and method for detecting cracks in silicon wafer |
TW201329909A (zh) * | 2011-12-28 | 2013-07-16 | Elitetech Technology Co Ltd | 智慧型缺陷診斷方法 |
TW201339573A (zh) * | 2012-03-30 | 2013-10-01 | Intekplus Co Ltd | 平面基板之自動光學檢測方法及其裝置 |
-
2014
- 2014-01-28 TW TW103103088A patent/TWI502190B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050056797A1 (en) * | 2003-09-17 | 2005-03-17 | Dainippon Screen Mfg. Co., Ltd. | Defect detector and defect detection method |
JP2006058284A (ja) * | 2004-07-21 | 2006-03-02 | Omron Corp | 基板検査用ウィンドウの設定条件の決定方法、基板検査方法、基板検査用の検査データ作成方法、および基板検査装置 |
CN1971571A (zh) * | 2005-11-25 | 2007-05-30 | 株式会社日立高新技术 | 半导体图形形状评价装置及形状评价方法 |
TW201013746A (en) * | 2008-09-18 | 2010-04-01 | United Microelectronics Corp | Method for constructing OPC model |
TW201024714A (en) * | 2008-12-31 | 2010-07-01 | Ind Tech Res Inst | Apparatus and method for detecting cracks in silicon wafer |
TW201329909A (zh) * | 2011-12-28 | 2013-07-16 | Elitetech Technology Co Ltd | 智慧型缺陷診斷方法 |
TW201339573A (zh) * | 2012-03-30 | 2013-10-01 | Intekplus Co Ltd | 平面基板之自動光學檢測方法及其裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW201530125A (zh) | 2015-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9589086B2 (en) | Method for measuring and analyzing surface structure of chip or wafer | |
JP6320387B2 (ja) | 埋設sem構造オーバーレイ標的を用いたovlのためのデバイス相関計測法(dcm) | |
CN106158679B (zh) | 结合晶圆实体测量与数位模拟以改善半导体元件制程方法 | |
JP4709639B2 (ja) | マスクパターン評価方法及び評価装置 | |
JP2009222454A (ja) | パターン測定方法及びパターン測定装置 | |
TWI502190B (zh) | 量測與分析晶片或晶圓表面結構的方法與黃光曝光補值的方法 | |
TWI524079B (zh) | 晶片對資料庫的接觸窗檢測方法 | |
JP2010034402A (ja) | パターン形状予測方法 | |
JP7427744B2 (ja) | 画像処理プログラム、画像処理装置、画像処理方法および欠陥検出システム | |
CN113990770B (zh) | 一种晶圆检测方法及检测装置 | |
JP2005286095A (ja) | 露光プロセスモニタ方法及びその装置 | |
TW201712774A (zh) | 診斷半導體晶圓之方法以及系統 | |
JP6088803B2 (ja) | 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム | |
TWI567789B (zh) | A pattern measuring condition setting means, and a pattern measuring means | |
JP2008058090A (ja) | パターン評価方法およびプログラム | |
JP2002243428A (ja) | パターン検査方法およびその装置 | |
JP2011186044A (ja) | 微細パターン測定方法及び微細パターン測定装置 | |
JP2017096625A (ja) | パターン測定装置、及びコンピュータープログラム | |
CN104897706B (zh) | 一种测量芯片或晶片表面结构的方法 | |
US9530200B2 (en) | Method and system for inspection of a patterned structure | |
WO2018042600A1 (ja) | 画像解析装置および荷電粒子線装置 | |
JP5672800B2 (ja) | フォトマスクの評価システム及びその方法 | |
JP2010087075A (ja) | マスク検査方法 | |
JP5402458B2 (ja) | 微細パターン測定方法及び微細パターン測定装置 | |
TWI515428B (zh) | 電子束檢測最佳化方法 |