TWI515428B - 電子束檢測最佳化方法 - Google Patents
電子束檢測最佳化方法 Download PDFInfo
- Publication number
- TWI515428B TWI515428B TW103103611A TW103103611A TWI515428B TW I515428 B TWI515428 B TW I515428B TW 103103611 A TW103103611 A TW 103103611A TW 103103611 A TW103103611 A TW 103103611A TW I515428 B TWI515428 B TW I515428B
- Authority
- TW
- Taiwan
- Prior art keywords
- detection
- area
- electron beam
- initial
- initial detection
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本發明是有關於一種電子束檢測方法,且特別是有關於一種電子束檢測最佳化方法。
隨著IC製程的線寬持續縮小,製程的關鍵尺寸(CD)的控制與監測也更加重要。以奈米世代半導體技術來看,要精確檢測出晶片表面結構之缺陷也更加不易。
目前有使用電子束檢測工具(E-Beam inspection tool)來檢測晶片表面結構,但是因為E-Beam檢測屬於高解析度但受測面積小的檢測方式,所以根據受測面積的大小,檢測時間往往需要數小時到數十天不等。
因此,近來有利用各種方式藉由縮減受測點來縮短電子束檢測的時程,但是仍舊需要耗費很多時間才能得到晶片影像以及缺陷。
本發明提供一種電子束檢測最佳化方法,能大幅縮短檢
測時間且維持受測區域的數量。
本發明另提供一種電子束檢測最佳化方法,能精確得到缺陷資訊且避免晶片受損。
本發明的電子束檢測最佳化方法,包括取得一晶片中的初始檢測區域,每個初始檢測區域之中心為缺陷點,然後重新產生互不重疊的重設檢測區域,其中每個重設檢測區域是被一視場(field of view,FOV)所涵蓋的範圍,且所述範圍內具有至少一個缺陷點。之後,將重設檢測區域之中心轉換成檢測中心點,並對所述檢測中心點進行電子束檢測。
本發明的另一電子束檢測最佳化方法,包括取得一晶片中的初始檢測區域,每個初始檢測區域之中心為缺陷點,然後以單一視場(FOV)的範圍為單位,將所有缺陷點重新分配至數個重設檢測區域內。之後,將重設檢測區域之中心轉換成檢測中心點,並對所述檢測中心點進行電子束檢測。
在本發明的一實施例中,上述重設檢測區域之間的重疊面積為每個重設檢測區域的面積比1%以下。
在本發明的一實施例中,上述重設檢測區域之間互不重疊。
在本發明的各個實施例中,取得上述初始檢測區域之方法包括設定在關鍵尺寸(critical dimension,CD)在一預定值以下的區域為初始檢測區域。
在本發明的各個實施例中,取得上述初始檢測區域之方
法包括根據設計法則(design rule)將超過一預定數值或低於一預定數值的區域設定為初始檢測區域。
在本發明的各個實施例中,取得上述初始檢測區域之方法包括根據先前進行的晶片缺陷檢測結果選定初始檢測區域。
在本發明的各個實施例中,取得上述初始檢測區域之方法包括根據黃光規則檢查(lithographic rule check,LRC)以及/或是設計規則檢查(design rule check,DRC)得到的區域設為初始檢測區域。
在本發明的各個實施例中,上述初始檢測區域之方法係由其他機台取得的缺陷點資訊。
在本發明的各個實施例中,每個重設檢測區域的視場(FOV)為0.1μm~100μm。
基於上述,本發明藉由重新產生互不重疊的重設檢測區域做為檢測區域,因此能大幅縮短檢測時間且維持受測區域的數量,並可避免因檢測區域過分重疊導致的晶片受損問題。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100~130、300~330‧‧‧步驟
200a、202a、204a‧‧‧初始檢測區域
200b、202b、204b‧‧‧缺陷點
206a、208a、210a‧‧‧重設檢測區域
206b、208b、210b‧‧‧檢測中心點
圖1是依照本發明的第一實施例的一種電子束檢測最佳化流程圖。
圖2A至圖2C是第一實施例之步驟100至120的一範例示意圖。
圖3是依照本發明的第二實施例的一種電子束檢測最佳化流程圖。
圖1是依照本發明的第一實施例的一種電子束檢測最佳化流程圖。
在圖1中,先進行步驟100,取得初始檢測區域;亦即,取得某一晶片中的多個初始檢測區域,且這些初始檢測區域之中心是缺陷點(defect points)。譬如圖2A即顯示晶片中的初始檢測區域200a、202a、204a等12個區域,且初始檢測區域200a、202a、204a之中心為缺陷點200b、202b、204b。
詳細地說,本實施例取得上述初始檢測區域之方法有以下幾種。第一種是設定關鍵尺寸(CD)在一預定值以下的區域為初始檢測區域,由於關鍵尺寸愈低愈容易發生缺陷,所以可以利用關鍵尺寸作為初始檢測區域的設定依據。而且所謂的關鍵尺寸一般是出自設計資料庫,如原始設計資料庫之圖形資料系統(graphic data system,GDS)檔、模擬的後光學鄰近效應校正(post-OPC)之GDS檔、或由模擬器(simulated tool)所轉換得到設計資料庫等。第二種取得初始檢測區域之方法是根據設計法則(design rule)將超過一預定數值或低於一預定數值的區域設定為初始檢測區域。第三
種取得初始檢測區域之方法是根據先前進行的晶片缺陷檢測結果選定初始檢測區域,其中所謂的晶片缺陷檢測例如是經KLA儀器檢測得到的結果,其檔案形式稱為KLArf(即KLA result file),且KLArf輸出可能來自多種不同光源和解析度的掃描、光學掃描、或單一條件的單次掃描。第四種取得初始檢測區域之方法則是根據黃光規則檢查(lithographic rule check,LRC)以及/或是設計規則檢查(design rule check,DRC)等得到的區域設為初始檢測區域。第五種是把由其他機台取得的缺陷點資訊設為初始檢測區域。初始檢測區域可單獨使用以上方法取得,或者合併兩種以上運用。
由於初始檢測區域(如圖2A之200a、202a、204a等區域)往往有很多是部分重疊的,如果晶片中的同一部位遭受多次電子束照射的檢測,有可能會破壞線路結構,所以應避免檢查區域彼此重疊。因此,可藉由電子束檢測儀器內的特定軟體或者其他適當設備,來進行以下步驟。
在步驟110中,重新產生重設檢測區域,其中互不重疊的重設檢測區域是被一視場(field of view,FOV)所涵蓋的範圍,且所述範圍內具有至少一個缺陷點。舉例來說,對圖2A中的12個初始檢測區域200a、202a、204a進行步驟110的話,將會重新產生互不重疊的重設檢測區域206a、208a與210a,如圖2B所示。其中,每個重設檢測區域206a、208a與210a即為單一視場(FOV)所涵蓋的範圍,且其中包含多個缺陷點200b、202b與204b。舉例來說,所述視場(FOV)所涵蓋的範圍為0.1μm~100μm,較佳為
5μm~20μm。
之後,進行步驟120,將重設檢測區域之中心轉換成檢測中心點。如圖2C所示,重設檢測區域206a、208a與210a之中心即為檢測中心點206b、208b與210b。
然後,進行步驟130,對所述檢測中心點進行電子束檢測,其中用來進行電子束檢測的儀器例如電子束檢測工具(E-Beam inspection tool)、搭配波長150nm~800nm光源的亮場檢測(Bright field inspection)設備、或搭配雷射光源的暗場檢測(laser light source with Dark field inspection)設備等。
圖3是依照本發明的第二實施例的一種電子束檢測最佳化流程圖。
請參照圖3,在步驟300中,取得初始檢測區域,每個初始檢測區域之中心為缺陷點。在本實施例中,取得初始檢測區域之方法可參考第一實施例的方式,且可單獨使用一種或者合併多種方法來取得所述初始檢測區域。
然後,在步驟310中,以視場(FOV)的範圍為單位,將所有缺陷點重新分配至重設檢測區域內。其中,FOV的範圍例如0.1μm~100μm,較佳為5μm~20μm。舉例來說,如果單一視場(FOV)所涵蓋的範圍為1μm,則是將1μm2以內的缺陷點設在一個重設檢測區域內,並盡量不讓重設檢測區域重疊。譬如藉由電子束檢測儀器內的特定軟體或者其他適當設備,將上述重設檢測區域之間的重疊面積設為每個重設檢測區域的面積比1%以下,來避
免重設檢測區域之間有過多重疊部分,較佳是重設檢測區域之間的重疊面積為0,以使重設檢測區域之間互不重疊。
之後,進行步驟320,將重設檢測區域之中心轉換成檢測中心點。
然後,進行步驟330,對所述檢測中心點進行電子束檢測,其中用來進行電子束檢測的儀器例如電子束檢測工具、搭配波長150nm~800nm光源的亮場檢測設備、或搭配雷射光源的暗場檢測設備等。
綜上所述,本發明因為將原本能過分重疊的檢測區域,以視場(FOV)的範圍為單位,重新分配成不重疊的重設檢測區域,所以能藉由大幅減少檢測區域而縮短檢測時間,並且維持受測的缺陷點的數量,還能防止晶片因先前檢測區域過分重疊所導致的受損問題。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100~130‧‧‧步驟
Claims (13)
- 一種電子束檢測最佳化方法,包括:取得一晶片中的多數個初始檢測區域,每個所述初始檢測區域之中心為一缺陷點;重新產生互不重疊的多數個重設檢測區域,其中每個所述重設檢測區域是被一視場(field of view,FOV)所涵蓋的範圍,且所述範圍內具有至少一個所述缺陷點,其中所述視場(FOV)所涵蓋的範圍為5μm~20μm;將所述重設檢測區域之中心轉換成多數個檢測中心點;以及對所述檢測中心點進行電子束檢測。
- 如申請專利範圍第1項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:設定在關鍵尺寸(critical dimension,CD)在一預定值以下的區域為所述初始檢測區域。
- 如申請專利範圍第1項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:根據設計法則(design rule)將超過一預定數值或低於一預定數值的區域設定為所述初始檢測區域。
- 如申請專利範圍第1項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:根據先前進行的一晶片缺陷檢測結果選定所述初始檢測區域。
- 如申請專利範圍第1項所述的電子束檢測最佳化方法,其 中取得所述晶片中的所述初始檢測區域之方法包括:根據黃光規則檢查(lithographic rule check,LRC)以及/或是設計規則檢查(design rule check,DRC)得到的區域設為所述初始檢測區域。
- 如申請專利範圍第1項所述的電子束檢測最佳化方法,其中所述初始檢測區域係由其他機台取得的缺陷點資訊。
- 一種電子束檢測最佳化方法,包括:取得一晶片中的多數個初始檢測區域,每個所述初始檢測區域之中心為一缺陷點;以一視場(FOV)的範圍為單位,將所有的所述缺陷點重新分配至多數個重設檢測區域內,其中所述視場(FOV)所涵蓋的範圍為5μm~20μm;將所述重設檢測區域之中心轉換成多數個檢測中心點;以及對所述檢測中心點進行電子束檢測。
- 如申請專利範圍第7項所述的電子束檢測最佳化方法,其中所述重設檢測區域之間的重疊面積為每個所述重設檢測區域的面積比1%以下。
- 如申請專利範圍第7項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:設定在關鍵尺寸(CD)在一預定值以下的區域為所述初始檢測區域。
- 如申請專利範圍第7項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:根據設計法則(design rule)將超過一預定數值或低於一預定數值的區域設定 為所述初始檢測區域。
- 如申請專利範圍第7項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:根據先前進行的一晶片缺陷檢測結果選定所述初始檢測區域。
- 如申請專利範圍第7項所述的電子束檢測最佳化方法,其中取得所述晶片中的所述初始檢測區域之方法包括:根據黃光規則檢查(lithographic rule check,LRC)以及/或是設計規則檢查(design rule check,DRC)得到的區域設為所述初始檢測區域。
- 如申請專利範圍第7項所述的電子束檢測最佳化方法,其中所述初始檢測區域係由其他機台取得的缺陷點資訊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103103611A TWI515428B (zh) | 2014-01-29 | 2014-01-29 | 電子束檢測最佳化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103103611A TWI515428B (zh) | 2014-01-29 | 2014-01-29 | 電子束檢測最佳化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201530127A TW201530127A (zh) | 2015-08-01 |
TWI515428B true TWI515428B (zh) | 2016-01-01 |
Family
ID=54342668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103103611A TWI515428B (zh) | 2014-01-29 | 2014-01-29 | 電子束檢測最佳化方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI515428B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106264587B (zh) * | 2016-07-25 | 2020-05-19 | 东软医疗系统股份有限公司 | 多序列扫描方法及装置 |
-
2014
- 2014-01-29 TW TW103103611A patent/TWI515428B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201530127A (zh) | 2015-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102513717B1 (ko) | 픽셀 레벨 이미지 정량화를 위한 딥 러닝 기반 결함 검출 및 분류 스킴의 사용 | |
JP4597859B2 (ja) | マイクロリソグラフパターンの製作におけるパターンの認定、パターン形成プロセス、又はパターン形成装置 | |
JP2021182162A (ja) | デバイスの特性の予測方法及びシステム | |
US10026011B2 (en) | Mask inspection apparatus, mask evaluation method and mask evaluation system | |
JP2014239230A5 (zh) | ||
JP2020510864A5 (zh) | ||
US20110276935A1 (en) | Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof | |
TW201517192A (zh) | 晶片對資料庫的影像檢測方法 | |
US9689805B2 (en) | Systems and methods eliminating false defect detections | |
JP2011524635A5 (zh) | ||
JP2007041600A (ja) | レティクル設計パターン内の欠陥を検出するための方法および装置 | |
KR20160022377A (ko) | 자유형의 주의 영역들을 사용한 웨이퍼 검사 | |
US11688052B2 (en) | Computer assisted weak pattern detection and quantification system | |
US20160110859A1 (en) | Inspection method for contact by die to database | |
TWI515428B (zh) | 電子束檢測最佳化方法 | |
US8831333B2 (en) | Mask pattern analysis apparatus and method for analyzing mask pattern | |
CN104851817B (zh) | 电子束检测优化方法 | |
Srivastava et al. | In-line inspection of DRC generated Hotspots | |
US9116108B1 (en) | Electron beam inspection optimization | |
US9006003B1 (en) | Method of detecting bitmap failure associated with physical coordinate | |
TWI548013B (zh) | 結合實體座標之位元失效偵測方法 | |
TWI766127B (zh) | 優化微影對焦參數的方法 | |
US20230175983A1 (en) | Process window qualification modulation layouts | |
JP2019532339A (ja) | デフォーカス検出方法 | |
KR100675888B1 (ko) | 반도체 소자 검사 장치 및 이를 이용한 반도체 소자 검사방법 |