CN104851817B - 电子束检测优化方法 - Google Patents

电子束检测优化方法 Download PDF

Info

Publication number
CN104851817B
CN104851817B CN201410050111.3A CN201410050111A CN104851817B CN 104851817 B CN104851817 B CN 104851817B CN 201410050111 A CN201410050111 A CN 201410050111A CN 104851817 B CN104851817 B CN 104851817B
Authority
CN
China
Prior art keywords
initial detecting
electron
region
beam measuring
optimization method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410050111.3A
Other languages
English (en)
Other versions
CN104851817A (zh
Inventor
骆统
杨令武
杨大弘
陈光钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201410050111.3A priority Critical patent/CN104851817B/zh
Publication of CN104851817A publication Critical patent/CN104851817A/zh
Application granted granted Critical
Publication of CN104851817B publication Critical patent/CN104851817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种电子束检测优化方法，该电子束检测优化方法是先取得一芯片中的多个初始检测区域，每个所述初始检测区域的中心为一缺陷点；然后，重新产生互不重叠的多个重设检测区域，其中每个所述重设检测区域是被一视场(FOV)所涵盖的范围，且所述范围内具有至少一个所述缺陷点；之后，将重设检测区域的中心转换成检测中心点，并对所述检测中心点进行电子束检测。

Description

电子束检测优化方法
技术领域
本发明是有关于一种电子束检测方法，且特别是有关于一种电子束检测优化方法。
背景技术
随着IC工艺的线宽持续缩小，工艺的关键尺寸(CD)的控制与监测也更加重要。以纳米世代半导体技术来看，要精确检测出芯片表面结构的缺陷也更加不易。
目前有使用电子束检测工具(E-Beam inspection tool)来检测芯片表面结构，但是因为E-Beam检测属于高分辨率但受测面积小的检测方式，所以根据受测面积的大小，检测时间往往需要数小时到数十天不等。
因此，近来有利用各种方式通过缩减受测点来缩短电子束检测的时程，但是仍旧需要耗费很多时间才能得到芯片影像以及缺陷。
发明内容
本发明提供一种电子束检测优化方法，能大幅缩短检测时间且维持受测区域的数量。
本发明另提供一种电子束检测优化方法，能精确得到缺陷信息且避免芯片受损。
本发明的电子束检测优化方法，包括取得一芯片中的初始检测区域，每个初始检测区域的中心为缺陷点，然后重新产生互不重叠的重设检测区域，其中每个重设检测区域是被一视场(field of view，FOV)所涵盖的范围，且所述范围内具有至少一个缺陷点。之后，将重设检测区域的中心转换成检测中心点，并对所述检测中心点进行电子束检测。
本发明的另一电子束检测优化方法，包括取得一芯片中的初始检测区域，每个初始检测区域的中心为缺陷点，然后以单一视场(FOV)的范围为单位，将所有缺陷点重新分配至多个重设检测区域内。之后，将重设检测区域的中心转换成检测中心点，并对所述检测中心点进行电子束检测。
在本发明的一实施例中，上述重设检测区域之间的重叠面积为每个重设检测区域的面积比1％以下。
在本发明的一实施例中，上述重设检测区域之间互不重叠。
在本发明的各个实施例中，取得上述初始检测区域的方法包括设定在关键尺寸(critical dimension，CD)在一预定值以下的区域为初始检测区域。
在本发明的各个实施例中，取得上述初始检测区域的方法包括根据设计法则(design rule)将超过一预定数值或低于一预定数值的区域设定为初始检测区域。
在本发明的各个实施例中，取得上述初始检测区域的方法包括根据先前进行的芯片缺陷检测结果选定初始检测区域。
在本发明的各个实施例中，取得上述初始检测区域的方法包括根据黄光规则检查(lithographic rule check，LRC)以及/或是设计规则检查(design rule check，DRC)得到的区域设为初始检测区域。
在本发明的各个实施例中，上述初始检测区域的方法是由其他机台取得的缺陷点信息。
在本发明的各个实施例中，每个重设检测区域的视场(FOV)为0.1μm～100μm。
基于上述，本发明通过重新产生互不重叠的重设检测区域做为检测区域，因此能大幅缩短检测时间且维持受测区域的数量，并可避免因检测区域过分重叠导致的芯片受损问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种电子束检测优化流程图。
图2A至图2C是第一实施例的步骤100至120的一范例示意图。
图3是依照本发明的第二实施例的一种电子束检测优化流程图。
【符号说明】
100～130、300～330：步骤
200a、202a、204a：初始检测区域
200b、202b、204b：缺陷点
206a、208a、210a：重设检测区域
206b、208b、210b：检测中心点
具体实施方式
图1是依照本发明的第一实施例的一种电子束检测优化流程图。
在图1中，先进行步骤100，取得初始检测区域；亦即，取得某一芯片中的多个初始检测区域，且这些初始检测区域的中心是缺陷点(defect points)。譬如图2A即显示芯片中的初始检测区域200a、202a、204a等12个区域，且初始检测区域200a、202a、204a的中心为缺陷点200b、202b、204b。
详细地说，本实施例取得上述初始检测区域的方法有以下几种。第一种是设定关键尺寸(CD)在一预定值以下的区域为初始检测区域，由于关键尺寸愈低愈容易发生缺陷，所以可以利用关键尺寸作为初始检测区域的设定依据。而且所谓的关键尺寸一般是出自设计数据库，如原始设计数据库的图形数据系统(graphic data system，GDS)文件、仿真的后光学邻近效应校正(post-OPC)的GDS文件、或由仿真器(simulated tool)所转换得到设计数据库等。第二种取得初始检测区域的方法是根据设计法则(design rule)将超过一预定数值或低于一预定数值的区域设定为初始检测区域。第三种取得初始检测区域的方法是根据先前进行的芯片缺陷检测结果选定初始检测区域，其中所谓的芯片缺陷检测例如是经KLA仪器检测得到的结果，其档案形式称为KLArf(即KLA result file)，且KLArf输出可能来自多种不同光源和分辨率的扫描、光学扫描、或单一条件的单次扫描。第四种取得初始检测区域的方法则是根据黄光规则检查(lithographic rule check，LRC)以及/或是设计规则检查(design rule check，DRC)等得到的区域设为初始检测区域。第五种是把由其他机台取得的缺陷点信息设为初始检测区域。初始检测区域可单独使用以上方法取得，或者合并两种以上运用。
由于初始检测区域(如图2A的200a、202a、204a等区域)往往有很多是部分重叠的，如果芯片中的同一部位遭受多次电子束照射的检测，有可能会破坏线路结构，所以应避免检查区域彼此重叠。因此，可通过电子束检测仪器内的特定软件或者其他适当设备，来进行以下步骤。
在步骤110中，重新产生重设检测区域，其中互不重叠的重设检测区域是被一视场(field of view，FOV)所涵盖的范围，且所述范围内具有至少一个缺陷点。举例来说，对图2A中的12个初始检测区域200a、202a、204a进行步骤110的话，将会重新产生互不重叠的重设检测区域206a、208a与210a，如图2B所示。其中，每个重设检测区域206a、208a与210a即为单一视场(FOV)所涵盖的范围，且其中包含多个缺陷点200b、202b与204b。举例来说，所述视场(FOV)所涵盖的范围为0.1μm～100μm，较佳为5μm～20μm。
之后，进行步骤120，将重设检测区域的中心转换成检测中心点。如图2C所示，重设检测区域206a、208a与210a之中心即为检测中心点206b、208b与210b。
然后，进行步骤130，对所述检测中心点进行电子束检测，其中用来进行电子束检测的仪器例如电子束检测工具(E-Beam inspection tool)、搭配波长150nm～800nm光源的亮场检测(Bright field inspection)设备、或搭配激光光源的暗场检测(laser lightsource with Dark field inspection)设备等。
图3是依照本发明的第二实施例的一种电子束检测优化流程图。
请参照图3，在步骤300中，取得初始检测区域，每个初始检测区域的中心为缺陷点。在本实施例中，取得初始检测区域的方法可参考第一实施例的方式，且可单独使用一种或者合并多种方法来取得所述初始检测区域。
然后，在步骤310中，以视场(FOV)的范围为单位，将所有缺陷点重新分配至重设检测区域内。其中，FOV的范围例如0.1μm～100μm，较佳为5μm～20μm。举例来说，如果单一视场(FOV)所涵盖的范围为1μm，则是将1μm2以内的缺陷点设在一个重设检测区域内，并尽量不让重设检测区域重叠。譬如通过电子束检测仪器内的特定软件或者其他适当设备，将上述重设检测区域之间的重叠面积设为每个重设检测区域的面积比1％以下，来避免重设检测区域之间有过多重叠部分，较佳是重设检测区域之间的重叠面积为0，以使重设检测区域之间互不重叠。
之后，进行步骤320，将重设检测区域的中心转换成检测中心点。
然后，进行步骤330，对所述检测中心点进行电子束检测，其中用来进行电子束检测的仪器例如电子束检测工具、搭配波长150nm～800nm光源的亮场检测设备、或搭配激光光源的暗场检测设备等。
综上所述，本发明因为将原本能过分重叠的检测区域，以视场(FOV)的范围为单位，重新分配成不重叠的重设检测区域，所以能通过大幅减少检测区域而缩短检测时间，并且维持受测的缺陷点的数量，还能防止芯片因先前检测区域过分重叠所导致的受损问题。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (15)

1.一种电子束检测优化方法，包括：
取得一芯片中的多个初始检测区域，每个所述初始检测区域的中心为一缺陷点；
重新产生互不重叠的多个重设检测区域，其中每个所述重设检测区域是被一视场(FOV)所涵盖的范围，且所述范围内具有至少一个所述缺陷点；
将所述重设检测区域的中心转换成多个检测中心点；以及
对所述检测中心点进行电子束检测；
其中，所述重新产生互不重叠的多个重设检测区域，是以视场(FOV)的范围为单位，将多个初始检测区域中的所有缺陷点重新分配至多个检测区域内，形成多个不重叠的重设检测区域。
2.根据权利要求1所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：设定在关键尺寸(CD)在一预定值以下的区域为所述初始检测区域。
3.根据权利要求1所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：根据设计法则(design rule)将超过一预定数值或低于一预定数值的区域设定为所述初始检测区域。
4.根据权利要求1所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：根据先前进行的一芯片缺陷检测结果选定所述初始检测区域。
5.根据权利要求1所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：根据黄光规则检查(lithographic rule check，LRC)以及/或是设计规则检查(design rule check，DRC)得到的区域设为所述初始检测区域。
6.根据权利要求1所述的电子束检测优化方法，其中所述初始检测区域是由其他机台取得的缺陷点信息。
7.根据权利要求1所述的电子束检测优化方法，其中每个所述重设检测区域的所述视场(FOV)为0.1μm～100μm。
8.一种电子束检测优化方法，包括：
取得一芯片中的多个初始检测区域，每个所述初始检测区域的中心为一缺陷点；
以一视场(FOV)的范围为单位，将所有的所述缺陷点重新分配至多个重设检测区域内；
将所述重设检测区域的中心转换成多个检测中心点；以及
对所述检测中心点进行电子束检测；
其中，所述以一视场(FOV)的范围为单位，将所有的所述缺陷点重新分配至多个重设检测区域内，是将多个初始检测区域中的所有缺陷点重新分配至多个检测区域内，形成多个不重叠的重设检测区域。
9.根据权利要求8所述的电子束检测优化方法，其中所述重设检测区域之间的重叠面积为每个所述重设检测区域的面积比1％以下。
10.根据权利要求8所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：设定在关键尺寸(CD)在一预定值以下的区域为所述初始检测区域。
11.根据权利要求8所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：根据设计法则(design rule)将超过一预定数值或低于一预定数值的区域设定为所述初始检测区域。
12.根据权利要求8所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：根据先前进行的一芯片缺陷检测结果选定所述初始检测区域。
13.根据权利要求8所述的电子束检测优化方法，其中取得所述芯片中的所述初始检测区域的方法包括：根据黄光规则检查(lithographic rule check，LRC)以及/或是设计规则检查(design rule check，DRC)得到的区域设为所述初始检测区域。
14.根据权利要求8所述的电子束检测优化方法，其中所述初始检测区域是由其他机台取得的缺陷点信息。
15.根据权利要求8所述的电子束检测优化方法，其中所述视场(FOV)的范围为0.1μm～100μm。
CN201410050111.3A 2014-02-13 2014-02-13 电子束检测优化方法 Active CN104851817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410050111.3A CN104851817B (zh) 2014-02-13 2014-02-13 电子束检测优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410050111.3A CN104851817B (zh) 2014-02-13 2014-02-13 电子束检测优化方法

Publications (2)

Publication Number Publication Date
CN104851817A CN104851817A (zh) 2015-08-19
CN104851817B true CN104851817B (zh) 2017-12-22

Family

ID=53851364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410050111.3A Active CN104851817B (zh) 2014-02-13 2014-02-13 电子束检测优化方法

Country Status (1)

Country Link
CN (1) CN104851817B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461371B (zh) * 2018-05-08 2020-08-25 德淮半导体有限公司 电子束扫描设备，缺陷检测系统及方法
CN108681205B (zh) * 2018-06-13 2021-05-14 上海华力微电子有限公司 栅极区域的opc验证方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305225A (zh) * 1999-11-30 2001-07-25 日本电气株式会社 器件检查装置及检查方法
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
CN102189331A (zh) * 2010-03-05 2011-09-21 奥林巴斯株式会社 缺陷修正装置以及缺陷跟踪方法
CN103165582A (zh) * 2011-12-08 2013-06-19 台湾积体电路制造股份有限公司 用于电子束芯片中重叠标记的结构和方法
TW201403651A (zh) * 2012-05-30 2014-01-16 Hitachi High Tech Corp 圖案評估裝置及圖案評估方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305225A (zh) * 1999-11-30 2001-07-25 日本电气株式会社 器件检查装置及检查方法
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
CN102189331A (zh) * 2010-03-05 2011-09-21 奥林巴斯株式会社 缺陷修正装置以及缺陷跟踪方法
CN103165582A (zh) * 2011-12-08 2013-06-19 台湾积体电路制造股份有限公司 用于电子束芯片中重叠标记的结构和方法
TW201403651A (zh) * 2012-05-30 2014-01-16 Hitachi High Tech Corp 圖案評估裝置及圖案評估方法

Also Published As

Publication number Publication date
CN104851817A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN109685199B (zh) 创建包含关于池化类型的信息的表的方法和装置及使用其的测试方法和测试装置
KR102055968B1 (ko) 템플릿 이미지 매칭을 이용한 웨이퍼 상의 결함 검출
US20150110384A1 (en) Image inspection method of die to database
US7760347B2 (en) Design-based method for grouping systematic defects in lithography pattern writing system
JP5948138B2 (ja) 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
US8675949B2 (en) Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool
US8548223B2 (en) Inspection system and method
JP2020510864A (ja) ２つのフォトマスクを比較することによるフォトマスクの検査
US9865512B2 (en) Dynamic design attributes for wafer inspection
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US7310585B2 (en) Method of inspecting integrated circuits during fabrication
US8090192B2 (en) Pattern misalignment measurement method, program, and semiconductor device manufacturing method
TW201629905A (zh) 臨界尺寸一致性增強技術及裝置
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
CN106407490A (zh) 在芯片设计布局中发现未知问题图案的系统与方法
JP2019528569A (ja) 自動視覚的欠陥検査後の電子ダイインキングのためのシステム及び方法
CN104851817B (zh) 电子束检测优化方法
CN101210932B (zh) 一种可提高缺陷检验可靠性的方法
US20180143248A1 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (ic) chips
KR20190130175A (ko) 제조된 컴포넌트로부터 식별된 패턴 결함들의 체계적인 및 확률론적인 특성화를 위한 시스템, 방법 및 컴퓨터 프로그램 제품
JP5859039B2 (ja) 検査装置
US8831333B2 (en) Mask pattern analysis apparatus and method for analyzing mask pattern
US20090187867A1 (en) Techniques for Verifying Error Detection of a Design Rule Checking Runset
TWI515428B (zh) 電子束檢測最佳化方法
US10068323B2 (en) Aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant