CN104897706B - 一种测量芯片或晶片表面结构的方法 - Google Patents

Abstract

本发明公开了一种测量芯片或晶片表面结构的方法，该方法包括：利用仪器得到芯片的表面结构的影像，再对所述影像进行影像萃取并转换为第一电路设计文件；另选取标准影像并转换为第二电路设计文件，然后比较所述影像中的至少一目标(target)与所述标准影像，而得到其间的差距；根据所述差距产生所述表面结构的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸(CD)、关键尺寸偏离值(Bias)、3igma、最大值、最小值等与重复性缺陷中至少一种数据。

Description

一种测量芯片或晶片表面结构的方法

技术领域

本发明是有关于一种芯片的表面结构分析技术，且特别是有关于一种测量与分析芯片或晶片表面结构的方法。

背景技术

随着IC工艺的线宽持续缩小，工艺的关键尺寸(CD)的控制与监测也更加重要。以纳米世代半导体技术来看，要精确得到线宽等芯片上的表面结构也更加不易。

传统上多以关键尺寸扫描式电子显微镜(CD-SEM)作为芯片线宽测量表面结构分析。然而由于其测量速度相当慢，并且一张相片只输出少数量测量信息无法实时取得多量的测量值。

对于纳米世代半导体芯片，目前CD-SEM仅能取得一维影像的数据，如线边缘粗糙度(line edge roughness，LER)、线宽粗糙度(line width roughness，LWR)等直线图案的粗糙度测量。至于二维影像的测量则只能通过特定软件演算出圆形的接触窗(contact)的接触窗边缘粗糙度(contact edge roughness，CER)。

因此亟需寻求能够得到芯片上所有型态的表面结构的测量方法，更甚者是能寻求快速获得整个芯片(chip)的关键尺寸均匀度(CDU)等缺陷信息的方法。

发明内容

本发明提供一种测量芯片或晶片表面结构的方法，能实时且精确得到芯片表面具有的二维结构图案。

本发明另提供一种分析芯片或晶片表面结构的方法，能实时且快速取得整个芯片的表面结构的缺陷信息。

本发明又提供一种黄光曝光补值的方法，不须建立模式(model)即可进行补值。

本发明的一实施例的测量芯片或晶片表面结构的方法，包括利用仪器得到芯片的表面结构的影像，再对所述影像进行影像萃取并转换为第一电路设计文件。另选取标准影像并转换为第二电路设计文件，然后比较所述影像中的至少一目标(target)与所述标准影像，而得到所述目标与所述标准影像的差距。根据所述差距产生所述表面结构的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸(critical dimension，CD)、关键尺寸偏离值(Bias)、3igma、最大值、最小值等与重复性缺陷(repeating defect)中至少一种数据。

在本发明的一实施例中，上述方法还可包括通过所述数据实时得到整个所述芯片或晶片的关键尺寸均匀度(CDU)与偏离值差异(Bias difference)。

在本发明的一实施例中，上述方法还可通过所述表面结构的所述数据推得所述芯片或晶片的性能与趋势(trend)。

在本发明的一实施例中，上述芯片的表面结构包括所述晶片中单次黄光曝光(shot)的范围内的表面结构。

本发明的另一实施例的分析芯片或晶片表面结构的方法，包括取得一晶片上欲测量芯片(chip)中的多个缺陷区域，再利用仪器得到至少一个缺陷区域的影像，再对所述影像进行影像萃取并转换为第一电路设计文件。另选取标准影像并转换为第二电路设计文件，然后比较所述影像与所述标准影像，而得到影像与标准影像的差距。根据所述差距产生所述缺陷区域的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸(CD)、关键尺寸偏离值(Bias)与重复性缺陷中至少一种数据。

在本发明的另一实施例中，上述取得所述缺陷区域的方法包括对整个芯片进行测量大小差异作图(wafer mapping)。

在本发明的另一实施例中，上述取得所述缺陷区域的方法包括依经验法则标示出容易发生缺陷的区域。

在本发明的另一实施例中，上述取得所述缺陷区域的方法包括根据设计法则(design rule)数据，设定超过或低于一设定值的区域作为所述缺陷区域。

在本发明的另一实施例中，上述的方法还可包括在得到全部缺陷区域的数据之后，推得整个芯片的性能与趋势。

在本发明的另一实施例中，上述测量大小差异作图是依据与每一所述缺陷区域相关的缺陷测量大小差异严重性而被彩色编码的。

本发明的又一实施例的黄光曝光补值的方法，包括利用电子束检测工具(E-Beaminspection tool)得到曝光后的芯片的表面结构的影像，再对所述影像进行影像萃取并转换为第一电路设计文件。另选取标准影像并转换为第二电路设计文件，然后进行补值计算。

在本发明的又一实施例中，上述影像包括一晶片中各所述芯片的缺陷区域的影像或所述晶片中单次黄光曝光(shot)的范围内的。

在本发明的各个实施例中，上述得到影像所用的仪器包括关键尺寸扫描式电子显微镜(CD-SEM)、电子束检测工具(E-Beam inspection tool)、扫描式电子显微镜检测拍照机台(SEM review tool)、搭配波长150nm～800nm光源的亮场检测(Bright fieldinspection)设备或搭配激光光源的暗场检测(laser light source with Dark fieldinspection)设备。

在本发明的各个实施例中，上述第一电路设计文件与所述第二电路设计文件为图形数据系统文件。

在本发明的各个实施例中，上述标准影像例如出自设计数据库、后光学邻近效应校正(post-OPC)或由仿真器(simulated tool)所转换的。

在本发明的各个实施例中，上述影像萃取包括调整背景的灰阶或前景的灰阶，以萃取出所述影像的二维(2D)影像的轮廓(contours)。

在本发明的各个实施例中，上述影像萃取还可包括当所述影像的对比差异大于一默认值，执行影像灰阶均化；且当所述影像的灰阶差异大于另一默认值，则将影像分开。

在本发明的各个实施例中，上述影像萃取之前还可包括对其中差异的所述影像进行补值。

基于上述，根据本发明的实施例所述的方法，能精确得到芯片表面具有的二维结构图案，并且能通过先一步对整个芯片或晶片进行测量大小差异作图(wafer mapping)得到芯片上的所有缺陷区域变化趋势，而加快取得整个芯片的表面结构的缺陷信息。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依照本发明的第一实施例的一种测量芯片表面结构的步骤图。

图2A与图2B分别是背景灰阶相同但前景灰阶不同的线宽分布统计图(statistical chart)。

图3A代表接触窗洞与洞间之间距小于标准设计档(有较大的接触窗洞)的轮廓图。

图3B代表接触窗洞与洞间之间距大于标准设计档(有较小的接触窗洞)的轮廓图。

图4是经由第一实施例得到的电路布局设计(design)与影像轮廓的比较图。

图5是依照本发明的第二实施例的一种分析芯片表面结构的步骤图。

图6是依照本发明的第三实施例的一种芯片的关键尺寸均匀度测量方法。

图7A是第三实施例的部份芯片布局，标注着不同的欲测量区域701、702、703和704。

图7B显示不同缺陷区域的测试点树目条状图。

图7C是缺陷区域的间距分布图。

图7D是缺陷区域的线宽分布图。

图7E是标示出不同缺陷区域的线宽分布图。

图8A是第三实施例的另外部份芯片布局及标注着欲测量区域。

图8B显示图8A的缺陷区域的测试点树目条状图。

图9A是整个晶片进行测量大小差异对应图(wafer mapping)。

图9B显示图9A的芯片的线宽分布图。

图9C是整个芯片中线宽过大的区域的晶片差异大小对应图。

图10显示的是圆形接触窗洞。

【符号说明】

100～110、500～512、600～608：步骤

300、304：圆形接触窗

302：目标

400：轮廓

402：电路布局设计

404：部位

701～704、800：区域

802：线

804：间距区域

具体实施方式

图1是依照本发明的第一实施例的一种测量芯片表面结构的步骤图。所谓的表面结构是形成在芯片(chip)上的所有可通过光学或电子显微镜取得影像的结构，譬如光刻胶层的结构、绝缘层的结构、导体层的结构等。同理，形成在整个晶片(wafer)上的结构亦可通过相同的方法进行表面结构的测量。

首先进行步骤100，利用仪器得到芯片的表面结构的影像，其中所述仪器可以是关键尺寸扫描式电子显微镜(CD-SEM)、电子束检测工具(E-Beam inspection tool)、SEM检测拍照机台(SEM review tool)、搭配波长150nm～800nm光源的亮场检测(Bright fieldinspection)设备或搭配激光光源的暗场检测(laser light source with Dark fieldinspection)设备。如果使用电子束检测工具则可采用高分辨率(例如分辨率在5nm以下)的电子束检测工具，并且在影像输出时标示坐标；或在已知坐标下(例如：直接以Klarf坐标转换)直接拍照。

然后，于步骤102中，对影像进行影像萃取(image extraction)并转换为第一电路设计文件。上述影像萃取能萃取出二维(2D)影像的轮廓(contours)。至于影像萃取的方法可包括边缘轮廓萃取(Edge contour extraction)、自仿射绘图系统(Self-Affinemapping system)、自仿射蛇行模式(Self-Affine snake model)、主动轮廓模式(Activecontour model)、最大期望(expectation-maximisation)算法、主成分分析(Principalcomponent analysis)、层集(level sets)算法或蒙地卡罗法(Monte Carlo techniques)。而且上述影像萃取的类形可以包括脱机(off-line)萃取或在线(on-line)萃取，其中脱机萃取能精确得到结构的轮廓，在线萃取则可通过快速演算而达到实时处理的功效，并且能标示出坐标。至于本实施例中的电路设计文件，一般是指用于半导体电路设计(即芯片)的电路设计文件，譬如图形数据系统(graphic datasystem)文件，如GDSII档或为另一种图形数据系统OASIS格式亦可被使用。

另外，针对影像萃取的步骤，可以进一步通过调整其配方以符合CD-SEM的结果，譬如调整背景的灰阶或前景的灰阶，即可得到不同的结果，如图2A与图2B。图2A显示的是背景灰阶为20、前景灰阶为14的线宽分布统计图(statistical chart)，其平均线宽约为32nm。图2B显示的是背景灰阶为20、前景灰阶为94的线宽分布统计图，其平均线宽约为40nm。因此，通过改变萃取配方(extraction recipe)能使CDU符合CD-SEM目标(target)或一标准。此外，当影像的对比差异过大(即大于某默认值)，可执行影像灰阶均化(image gray levelequalization)；当灰阶差异过大(即大于某默认值)，可将影像分开。针对灰阶正常的影像进行后续萃取动作，对差异过大的影像群组先进行补值(correction)再进行影像萃取的工作。

步骤104则是选取标准影像并转换为第二电路设计文件，其中第一电路设计文件与第二电路设计文件是相同类型的档案。而且可以通过设计数据库(design database)、后光学邻近效应校正(post-OPC)定义上述标准影像、或者由仿真器(simulated tool)所转换得到上述标准影像。步骤104与步骤102之间并无绝对的先后顺序。

然后在步骤106中，比较影像中的目标(target)与标准影像，而得到两者的差距。由于步骤102与步骤104中都已经将信息转换为相同档案，所以能够对表面结构中想要得到信息的特定目标区域，迅速与标准影像作比较。而且，如果步骤102与步骤104的数据都标示有坐标，则可执行更为精确的比较。

之后进行步骤108，根据上述差距产生表面结构的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸(CD)、关键尺寸偏离值(Bias)、3igma、最大值(maximum)、最小值(minimum)等与芯片重复性缺陷(Repeating Defect)中至少一种数据。举例来说，可以通过post-OPC比较的方式，可比较发现一些得到与目标有差异的重复性缺陷与型态(morphology)。

得到以上数据后可选择进行步骤110，通过上述数据推得芯片的性能与趋势(trend)。

本发明还可应用于黄光曝光补值(correction)的方法。所谓的黄光曝光补值通常是针对归因于黄光工艺导致的缺陷，而对黄光工艺参数进行优化的动作。一般而言，黄光补值或黄光曝光补值(dose map)所收集的CDU在一个芯片(chip)或一次曝光(Shot)内是小于20点的CD-SEM测量，在一晶片中是小于150点的CD-SEM测量，因此须要建立模式(model)后来做补值的动作。然而，在本发明中可在一个芯片或一次曝光中量到上千点至上万点，因此可直接做补值的动作或者重新计算OPC数据(OPC data)再制作掩模(re-tape out mask)并不须要建立模式。

将本实施例的步骤100～106用于黄光曝光补值的缺陷检测过程，来取代目前繁复且冗长的测试分析建立模式步骤。

由于利用如高分辨率(例如分辨率在0.1nm～5nm)的电子束检测工具的仪器，所以能实时得到曝光后的芯片的影像。在这个实施例中可以取得整个晶片中各个芯片(chip)的缺陷区域影像后或者仅取一次黄光的范围内的影像(可能包含2～3个芯片的缺陷区域)。然后当整个芯片的影像经过影像萃取(image extraction)后，再进行补值计算，则可达到改善黄光曝光的CDU数值。

在第一实施例中，按照不同诉求，可以利用软件在处理器中执行下列一种或多种动作：

1.拍带有坐标位置的SEM照片或已知位置直接进行拍照动作。

1-1.图像坐标位置译码。

2.实时图像轮廓萃取。

3.能实时与标准目标数据库布局database做比较并检查其差异，然后输出结果。

4.实时输出每个影像与标准目标数据库布局差异。

5.在收集所有影像后经与目标物(target)比较找出系统的弱点。

6.再收集所有影像的差异大小后输出工艺容忍范围窗(Process window)。

7.再收集所有影像或影像萃取后输出整个芯片的关键尺寸均匀度(CDuniformity)。

8.再收集所有影像或影像萃取后输出整个芯片的LER与LWR趋势。

9.或可收集接触窗或连接窗所有影像后输出整个芯片的CER。

10.输出偏离值(线宽或间距与标准目标数据库布局的差异)、3sigma、最大值(maximum)、最小值(minimum)等。

11.实时CD测量和LER/LWR/CER测量。

当表面结构为圆形接触窗时，经由第一实施例的步骤100得到的CD-SEM影像在经过影像萃取后，可得到如图3A或图3B的轮廓图。图3A显示的是较大的圆形接触窗300，所以其间隔(spacing)比目标302要小；反之，如果影像萃取后的轮廓如图3B是较小的圆形接触窗304，则其间隔会比目标302要大。换句话说，可以通过芯片或晶片表面结构的间隔之关键尺寸(CD)来监测圆形接触窗的CD值，并将结果显示于整个晶片关键尺寸差异大小对应图(wafer mapping)，亦可输出接触窗面积大小直接比较。

除了测量圆形接触窗之外，当芯片的表面结构是图4所示的电路布局设计时，可通过第一实施例的影像萃取的步骤102得到表面结构的轮廓400，并与电路布局设计(即标准影像)402比较，能通过两者差异产生最大与最小的关键尺寸(CD)并进而得到关键尺寸均匀度(CDU)、关键尺寸偏离值(Bias)、偏离百分比(Bias％)，3sigma，maximum，minimum等的数据，以及得到LER、LWR、CER等线宽缺陷信息。由于第一实施例的方法能得到二维影像的清晰轮廓，所以能够精确得到缺陷发生的部位404，并藉此修正或改变电路布局及其工艺参数，以防止电路断路等问题发生。

图5是依照本发明的第二实施例的一种分析芯片表面结构的步骤图。所谓的表面结构是形成在芯片上的所有可通过光学或电子显微镜取得影像的结构，譬如光刻胶层的结构、绝缘层的结构、导体层的结构等，且上述结构是分布在晶片上在每个芯片(chip，die)重复的结构。

首先进行步骤500，取得一晶片上欲测量芯片(chip)中的多个缺陷区域。此步骤的实施方式例如对整个芯片进行测量大小差异作图(wafer mapping)、依经验法则标示出容易发生缺陷的区域、或者根据设计法则(design rule)数据，设定超过某数值或低于某数值的区域作为缺陷区域。而且，这些缺陷区域可以依据每一部位相关的缺陷(线宽或间距大小)而被彩色编码。

然后进行步骤502，利用仪器得到缺陷区域的影像，其中所使用的仪器如第一实施例所述。而且在此步骤可以只对单一缺陷区域进行影像取得，也可以只选择目标区内的缺陷区域进行影像取得，当然也可以根据需求对所有缺陷区域进行影像取得。

然后，于步骤504中，对影像进行影像萃取并转换为第一电路设计文件，其中电路设计文件是指用于半导体电路设计的电路设计文件，如GDS文件之类的电路设计文件。所述影像萃取则能萃取出二维(2D)影像的轮廓，而其萃取之轮廓大小可依照第一实施例的步骤102或图2A～图2B所示的方式萃取。至于影像萃取的方法与类型可参照第一实施例所述。

步骤506是选取标准影像并转换为第二电路设计文件，其中第一与第二电路设计文件可为相同类型的档案。至于标准影像例如是通过设计数据库、后光学邻近效应校正(post-OPC)定义、或者由仿真器(simulated tool)转换的。步骤504与步骤506之间并无绝对的先后顺序。

然后在步骤508中，比较上述影像与标准影像，而得到两者的差距。由于步骤504与步骤508中都已经将信息转换为相同档案，所以能够实时且快速地比较表面结构中的缺陷区域与标准影像。

之后进行步骤510，根据上述差距产生缺陷区域的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸均匀度(CD)、关键尺寸偏离值(Bias)、3sigma、最大值、最小值等与重复性缺陷中至少一种数据。

得到以上数据后可选择进行步骤512，通过缺陷区域的数据后推得整个芯片的性能与趋势。因为本实施例可选择先对整个芯片进行测量大小差异作图，亦即先进行粗步扫描，得到芯片上的所有缺陷区域，因此能加快取得整个芯片的表面结构或特定目标区域的缺陷信息。

图6是依照本发明的第三实施例的一种芯片的关键尺寸均匀度测量方法。所谓的关键尺寸均匀度可以是形成在芯片上的线宽与间距(width/space)的关键尺寸均匀度、接触窗(contact)的关键尺寸均匀度、或不规则图案的线宽与间距或面积等。

首先进行步骤600，取得整个晶片上欲测量芯片(chip)中的多个缺陷区域，其中的「缺陷区域」意指关键尺寸均匀度可能不佳的区域或希望测量的区域。至于如何得到这个缺陷区域，可对整个晶片中关键尺寸均匀度差异大小做对应图(wafer mapping)，并依据每一部位的尺寸彩色编码，以便显现出芯片中线宽分布与间距分布。另外，也可依经验法则标示出容易发生关键尺寸均匀度可能不佳的几个区域；或者，根据设计法则(design rule)数据，设定超过某数值或低于某数值的区域作为缺陷区域，譬如线宽低于0.8μm的全部当作待测的缺陷区域。此外，也可以将整个芯片分区，并将每一区域设定为「缺陷区域」进行测量。

然后进行步骤602，利用如高分辨率(分辨率在5nm以下)的电子束检测工具实时得到缺陷区域的影像；或者依设计已知测量点转成Klarf档案以SEM检测拍照机台(SEMreview tool)得到缺陷区域的影像。在此步骤可以全面地对上述缺陷区域进行影像取得。

举例来说，如果芯片如图7A所示有多条导线，则依经验法则线宽小的区域容易发生关键尺寸均匀度不佳，所以标示出四个区域701～704作为待测的缺陷区域。结果在利用电子束检测工具取像之后，能收集到如图7B显示的测试点。由图7B可知，即使是较小的区域704也能收集到数百点，比从前用CD-SEM只能看芯片(die)中的2～5个点，能获得精确且实时的结果。然而本发明并不限于此，也可不标示测量区域，而是根据设计法则(designrule)数据，设定超过某数值或低于某数值的区域作为缺陷区域，其测量范围为影像萃取的所有位置，其中符合上述设定的线宽与间距(width/space)区间都可快速收集。

然后，于步骤604中，进行影像萃取并转换为第一电路设计文件，其中电路设计文件是指用于半导体电路设计的电路设计文件，如GDS或OASIS文件之类的电路设计文件。至于影像萃取的方法与类型可参照第一实施例所述。

步骤606是选取标准影像并转换为第二电路设计文件，其中第一与第二电路设计文件可为相同类型的档案。步骤604与步骤606之间并无绝对的先后顺序，且如果只是要量第一电路设计文件大小可不须步骤606。通常上述第二电路设计文件为原始电路设计文件或post OPC仿真(simulate)结果或是原始电路布局设计。

然后在步骤608中，分析影像萃取后的结果以每隔间距0.0001μm～0.01μm测量方法测量，以得到关键尺寸均匀度(CDU)。图7B所得到的几千个点的数据能经软件转换得到如图7C所示的间距分布(space distribution)以及图7D显示的线宽分布(widthdistribution)。而且，根据图7D的结果依不同区域701～704分别显示，可藉此得到分布曲线图7E，所以能够实时且快速地取得CDU，也能得到偏离值差异(Bias difference)。

图8A与图8B是第三实施例的另一种应用示意图。图8A显示单一芯片(die)中的某一区域800，在此区域800中包含两条线802与三个间距区域(space)804。如果利用图5的步骤对区域800进行关键尺寸均匀度测量，则可收集到如图8B显示的测试点，其中间距能测到507个点、线宽能测到303个点，远比从前用CD-SEM只能看芯片(die)中的2～5个点能得到更精确且实时的结果。

图9A～图9C是第三实施例的再一种应用示意图。图9A是经过高分辨率的电子束检测工具实时得到一晶片中各个芯片(chip)的缺陷区域影像后，通过影像萃取后经软件转换得到的晶片中关键尺寸均匀度差异大小做对应图(wafer mapping)。在图9A中是以灰阶显示其数据差异，但实际上是用扩散色彩(diffuse color)来标示，因此能轻易地观察出差异点。同时，可将整个芯片的线宽分布转换为统计图(statistical chart)，如图9B。由图9B可得到线宽不符合设计数据库的数值，譬如图9B右边圈起来的是显示超过46的部分，可对应得到如图9C所示的整个晶片中关键尺寸均匀度对应图。并由上述步骤得到晶片在中央与边缘的线宽变大的趋势。同理，整个晶片的间距分布(space distribution)与趋势也能用同样的方式得到。

图10是第三实施例的又一种应用示意图。在图10的情形，可利用图5的步骤502取得影像后，于步骤504～508中，经由影像萃取得到圆形接触窗洞的宽度，并根据这些数据得到圆形接触窗洞的CDU或接触窗的面积；抑或直接量接触窗洞的直径与间隔。

综上所述，根据本发明的实施例，不但能以高分辨率的取像仪器得到纳米世代半导体的表面结构，还可结合多种算法取得如圆形接触窗之类的二维影像清晰轮廓。另外根据本发明的实施例也可以通过初步扫描先行得到整个芯片的缺陷区域，并对芯片的特定区域或者整个芯片之上的表面结构作分析，所以能比传统只用CD-SEM进行影像取得的方式更为快速地获得整个芯片的结构分析。此外，本发明能快速收集到大量的检测点，所以能获得精确且实时的结果。而且本发明还可应用于黄光曝光补值的缺陷检测过程，藉此取代目前繁复且冗长的测试分析建立模式步骤。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (26)

1.一种测量芯片或晶片表面结构的方法，包括：

利用仪器得到芯片或晶片的表面结构的影像；

对所述影像进行影像萃取并转换为第一电路设计文件，其中所述影像萃取包括调整背景的灰阶或前景的灰阶，以萃取出所述影像的二维(2D)影像的轮廓；

选取标准影像并转换为第二电路设计文件；

比较所述影像中的至少一目标(target)与所述标准影像，而得到所述目标与所述标准影像的差距；以及

根据所述差距产生所述表面结构的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸(CD)、关键尺寸偏离值(Bias)、3sigma、最大值(maximum)、最小值(minimum)与重复性缺陷中至少一种数据；

其中，所述芯片或晶片的表面结构包括所述芯片或晶片中单次黄光曝光的范围内的二维表面结构。

2.根据权利要求1所述的测量芯片或晶片表面结构的方法，更包括通过所述数据实时得到整个所述芯片或晶片的关键尺寸均匀度(CDU)与偏离值差异。

3.根据权利要求1所述的测量芯片或晶片表面结构的方法，更包括通过所述表面结构的所述数据推得所述芯片或晶片的性能与趋势。

4.根据权利要求1所述的测量芯片或晶片表面结构的方法，其中得到所述影像所用的所述仪器包括关键尺寸扫描式电子显微镜(CD-SEM)、电子束检测工具(E-Beam inspectiontool)、扫描式电子显微镜检测拍照机台(SEM review tool)、搭配波长150nm～800nm光源的亮场检测(Bright fieldinspection)设备或搭配激光光源的暗场检测(laser lightsource with Darkfield inspection)设备。

5.根据权利要求1所述的测量芯片或晶片表面结构的方法，其中所述第一电路设计文件与所述第二电路设计文件为图形数据系统文件。

6.根据权利要求1所述的测量芯片或晶片表面结构的方法，其中所述标准影像是出自设计数据库、后光学邻近效应校正(post-OPC)或由仿真器(simulated tool)所转换的。

7.根据权利要求1所述的测量芯片或晶片表面结构的方法，其中所述影像萃取更包括：

当所述影像的对比差异大于一第一默认值，执行影像灰阶均化；以及

当所述影像的灰阶差异大于一第二默认值，将所述影像分开。

8.根据权利要求1所述的测量芯片或晶片表面结构的方法，其中所述影像萃取之前更包括：对其中差异的所述影像进行补值。

9.一种分析芯片或晶片表面结构的方法，包括：

取得一芯片或晶片上欲测量芯片或晶片(chip)中的多个缺陷区域；

利用仪器得到至少一个所述缺陷区域的影像；

对所述影像进行影像萃取并转换为第一电路设计文件，其中所述影像萃取包括调整背景的灰阶或前景的灰阶，以萃取出所述影像的二维(2D)影像的轮廓；

选取标准影像并转换为第二电路设计文件；

比较所述影像与所述标准影像，而得到所述影像与所述标准影像的差距；以及

根据所述差距产生所述缺陷区域的线边缘粗糙度(LER)、线宽粗糙度(LWR)、接触窗边缘粗糙度(CER)、关键尺寸(CD)、关键尺寸偏离值(Bias)与重复性缺陷中至少一种数据；

其中，所述影像包括一芯片或晶片中各所述芯片或晶片的缺陷区域的二维表面结构的影像或所述芯片或晶片中单次黄光曝光的范围内的二维表面结构的影像。

10.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中取得所述缺陷区域的方法包括对整个芯片或晶片进行测量大小差异作图(wafer mapping)。

11.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中取得所述缺陷区域的方法包括依经验法则标示出容易发生缺陷的区域。

12.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中取得所述缺陷区域的方法包括根据设计法则(design rule)数据，设定超过或低于一设定值的区域作为所述缺陷区域。

13.根据权利要求9所述的分析芯片或晶片表面结构的方法，更包括在得到全部所述缺陷区域的所述数据之后，推得整个所述芯片或晶片的性能与趋势。

14.根据权利要求10所述的分析芯片或晶片表面结构的方法，其中所述测量大小差异作图是依据与每一所述缺陷区域相关的缺陷测量大小差异严重性而被彩色编码。

15.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中得到所述影像所用的所述仪器包括关键尺寸扫描式电子显微镜(CD-SEM)、电子束检测工具(E-Beam inspectiontool)、扫描式电子显微镜检测拍照机台(SEM review tool)、搭配波长150nm～800nm光源的亮场检测(Bright fieldinspection)设备或搭配激光光源的暗场检测(laser lightsource with Darkfield inspection)设备。

16.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中所述第一电路设计文件与所述第二电路设计文件为图形数据系统文件。

17.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中所述标准影像是出自设计数据库、后光学邻近效应校正(post-OPC)或由仿真器(simulated tool)所转换的。

18.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中所述影像萃取更包括：

当所述影像的对比差异大于一第一默认值，执行影像灰阶均化；以及

当所述影像的灰阶差异大于一第二默认值，将所述影像分开。

19.根据权利要求9所述的分析芯片或晶片表面结构的方法，其中所述影像萃取更包括：对其中差异的所述影像进行补值。

20.根据权利要求9所述的分析芯片或晶片表面结构的方法，更包括通过所述数据实时得到整个所述芯片或晶片的关键尺寸均匀度(CDU)与偏离值差异。

21.一种黄光曝光补值的方法，包括：

利用电子束检测工具(E-Beam inspection tool)得到曝光后的芯片或晶片的表面结构的影像；

对所述影像进行影像萃取并转换为第一电路设计文件，其中所述影像萃取包括调整背景的灰阶或前景的灰阶，以萃取出所述影像的二维(2D)影像的轮廓；

选取标准影像并转换为第二电路设计文件；以及

进行补值计算；

其中，所述影像包括一芯片或晶片中各所述芯片或晶片的缺陷区域的二维表面结构的影像或所述芯片或晶片中单次黄光曝光的范围内的二维表面结构的影像。

22.根据权利要求21所述的黄光曝光补值的方法，其中所述电子束检测工具的分辨率在0.1nm～5nm之间。

23.根据权利要求21所述的黄光曝光补值的方法，其中所述第一电路设计文件与所述第二电路设计文件为图形数据系统文件。

24.根据权利要求21所述的黄光曝光补值的方法，其中所述标准影像是出自后光学邻近效应校正(post-OPC)。

25.根据权利要求21所述的黄光曝光补值的方法，其中所述影像萃取更包括：

当所述影像的对比差异大于一第一默认值，执行影像灰阶均化；以及

当所述影像的灰阶差异大于一第二默认值，将所述影像分开。

26.根据权利要求21所述的黄光曝光补值的方法，其中所述影像萃取之前更包括：对其中差异的所述影像进行补值。