TWI493700B - 製造全域快門像素感測器單元之結構，設計結構及方法 - Google Patents

製造全域快門像素感測器單元之結構，設計結構及方法 Download PDF

Info

Publication number
TWI493700B
TWI493700B TW099130731A TW99130731A TWI493700B TW I493700 B TWI493700 B TW I493700B TW 099130731 A TW099130731 A TW 099130731A TW 99130731 A TW99130731 A TW 99130731A TW I493700 B TWI493700 B TW I493700B
Authority
TW
Taiwan
Prior art keywords
region
dielectric isolation
floating diffusion
diffusion node
semiconductor layer
Prior art date
Application number
TW099130731A
Other languages
English (en)
Other versions
TW201138079A (en
Inventor
James William Adkisson
John Joseph Ellis-Monaghan
Mark David Jaffe
Richard John Rassel
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201138079A publication Critical patent/TW201138079A/zh
Application granted granted Critical
Publication of TWI493700B publication Critical patent/TWI493700B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

製造全域快門像素感測器單元之結構，設計結構及方法
本發明係關於固態影像感測器件領域；更具體言之，本發明係關於以CMOS為基礎之像素感測器單元器件，製造以CMOS為基礎之像素感測器單元器件之方法及用於以CMOS為基礎之像素感測器單元器件之設計結構。
視所使用之快門系統而定，當前以CMOS(互補金氧半導體)為基礎之影像感測器具有兩種缺點中之一者。在滾動快門系統中，像素感測器單元在不同時間進行曝光。在全域快門系統中，來自像素感測器單元之信號強度可變化。在兩種狀況下，均產生不太理想之影像。因此，此項技術中需要減輕上文所描述之缺點及限制。
本發明之一第一態樣為一種像素感測器單元，其包含：一半導體層之一第一區域中之一光電二極體主體；該半導體層之一第二區域中之一浮動擴散節點，該半導體層之一第三區域中位於該第一區域與該第二區域之間且與該第一區域及該第二區域鄰接；及該半導體層中之介電隔離，該介電隔離圍繞該第一區域、該第二區域及該第三區域，該介電隔離與該第一區域、該第二區域及該第三區域以及該光電二極體主體鄰接，該介電隔離不與該浮動擴散節點鄰接，該第二區域之部分插入該介電隔離與該浮動擴散節點之間。
本發明之一第二態樣為一種製造一像素感測器單元之方法，其包含：在一半導體層之一第一區域中形成一光電二極體主體；在該半導體層之一第二區域中形成一浮動擴散節點，該半導體層之一第三區域位於該第一區域與該第二區域之間且與該第一區域及該第二區域鄰接；及在該半導體層中形成介電隔離，該介電隔離圍繞該第一區域、該第二區域及該第三區域，該介電隔離與該第一區域、該第二區域及該第三區域以及該光電二極體主體鄰接，該介電隔離不與該浮動擴散節點鄰接，該第二區域之部分插入該介電隔離與該浮動擴散節點之間。
本發明之一第三態樣為一種設計結構，其包含有形地體現於一機器可讀媒體中之設計資料，該設計資料用於設計、製造或測試一積體電路，該設計資料包含描述一像素感測器單元之資訊，該像素感測器單元包含：一半導體層之一第一區域中之一光電二極體主體；該半導體層之一第二區域中之一浮動擴散節點，該半導體層之一第三區域位於該第一區域與該第二區域之間且與該第一區域及該第二區域鄰接；及該半導體層中之介電隔離，該介電隔離圍繞該第一區域、該第二區域及該第三區域，該介電隔離與該第一區域、該第二區域及該第三區域以及該光電二極體主體鄰接，該介電隔離不與該浮動擴散節點鄰接，該第二區域之部分插入該介電隔離與該浮動擴散節點之間。
下文描述本發明之此等及其他態樣。
本發明之特徵闡述於附加申請專利範圍中。然而，當結合附隨圖式閱讀時，可藉由參考說明性實施例之以下詳細描述而最佳地理解本發明。
固態成像器件含有排列成列及行之陣列的以CMOS為基礎之像素感測器單元及用於使像素感測器單元陣列曝光之快門機構。
在滾動快門方法中，在逐列之基礎上擷取影像。對於一給定列，影像由光電二極體擷取，傳送至浮動擴散節點且接著在移至下一列前將該等節點讀出至行樣本電路。重複此過程直至擷取及讀出所有像素感測器單元列。在所得影像中，每一列表示不同時間之對象(object)。因此，對於高度動態之對象(諸如，以高速率移動之物件)，滾動快門方法可產生影像假影。
在全域快門方法中，對於像素感測器單元陣列之所有列及行，在光電二極體中同時擷取整個圖框之影像。接著，影像信號傳送至浮動擴散節點，影像信號儲存於浮動擴散節點中直至其在逐列之基礎上讀出。全域快門方法解決了高速對象之影像擷取問題，但引入像素感測器單元之電荷儲存節點上電荷層級改變之問題。
在滾動快門方法中，與光電二極體之實際曝光時間相比，影像信號在電荷儲存節點中保持顯著較短時間，且陣列中所有像素感測器單元之此保持時間均相同，從而易於藉由標準CDS技術對儲存節點中之電荷層級改變進行校正。在全域快門方法中，影像信號在儲存節點中保持變化量之時間。第一列之時間為最短時間(讀出單一列之時間)且最後列之時間為最長時間(讀取所有列之時間)。因此，儲存節點上發生之任何電荷產生或洩漏可對自列讀出之信號具有顯著影響。
為改良全域快門效率，本發明之實施例減小像素感測器單元之浮動擴散節點上保存之電荷之改變量。本發明之實施例使用獨特井及浮動擴散節點離子植入設計層級/光罩以建立具有由雜散載子引起之最小暗電流產生及洩漏的浮動擴散節點，雜散載子可在相鄰半導體區域中產生。在本發明之實施例中，汲極離子植入設計層級/光罩在浮動擴散節點與介電隔離側壁之間留下空間。設計井離子植入設計層級/光罩，使得井在浮動擴散節點及介電隔離下方延伸。
視情況提供電子屏蔽離子植入設計層級/光罩。視情況提供介電溝槽側壁鈍化離子植入設計層級/光罩，其減少可沿介電隔離側壁表面發生之載子產生。視情況提供表面釘紮離子植入設計層級/光罩，其鈍化光電二極體之表面及浮動擴散節點。下文以較佳次序呈現製造程序，但其他次序亦可。
圖1A為俯視圖且圖1B、圖1C、圖1D及圖1E為沿圖1A中之各別線1B-1B、1C-1C、1D-1D及1E-1E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的製造。在圖1A、圖1B、圖1C、圖1D及圖1E中，介電溝槽隔離105形成於半導體層100上。在一實例中，半導體層100為單晶矽基板或單晶矽或半導體基板上之磊晶單晶矽層。在一實例中，半導體層為絕緣體上半導體基板之上部半導體層(其可為單晶矽層)，該絕緣體上半導體基板包含藉由內埋氧化物(BOX)層而與下部半導體層(其可為單晶矽層)分離之上部半導體層。舉例而言，藉由以下步驟來形成介電隔離105：在基板100中以光微影方式界定及蝕刻一溝槽，接著用介電材料(例如，SiO2 )填充該溝槽，及執行化學機械拋光以使介電隔離之頂表面106與基板100之頂表面107共平面。在一實例中，半導體層100經P型摻雜。
光微影製程為如下製程：將光阻層塗覆至基板之表面，光阻層經由圖案化光罩(基於設計層級製造)曝露至光化輻射，且所曝露之光阻層經顯影以形成圖案化光阻層。當光阻層包含正型光阻時，顯影劑溶解曝露至光化輻射之光阻區域且不溶解圖案化光罩阻擋輻射衝擊在光阻層上(或極大地減弱輻射強度)之區域。當光阻層包含負型光阻時，顯影劑不溶解曝露至光化輻射之光阻區域且溶解圖案化光罩阻擋輻射衝擊在光阻層上(或極大地減弱輻射強度)之區域。在處理(例如，蝕刻或離子植入)後，移除圖案化光阻。處理引起基板之實體改變。
圖2A為俯視圖且圖2B、圖2C、圖2D及圖2E為沿圖2A中之各別線2B-2B、2C-2C、2D-2D及2E-2E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖2A、圖2C及圖2D中，在半導體層100中沿介電隔離之選定表面形成選用之介電鈍化層110。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該區域進行離子植入來形成介電鈍化層110。在一實例中，介電鈍化層110經P型摻雜。在圖2C及圖2D中，介電鈍化層110沿介電隔離105之側壁及底表面延伸。圖2C說明半導體層100之隨後將形成光電二極體之區域且圖2D說明半導體層100之隨後將形成浮動擴散節點之區域。
圖3A為俯視圖且圖3B、圖3C、圖3D及圖3E為沿圖3A中之各別線3B-3B、3C-3C、3D-3D及3E-3E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖3A、圖3B及圖3E中，在半導體層100中形成第一井115A及第二井115B。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該等區域進行離子植入來同時形成第一P型井115A及第二P型井115B。在一實例中，第一井115A及第二井115B經P型摻雜。在圖3B及圖3E中，第一井115A及第二井115B沿介電隔離105之底表面延伸。在圖3C(隨後將形成光電二極體)及圖3D(隨後將形成浮動擴散節點)中不形成井。
圖4A為俯視圖且圖4B、圖4C、圖4D及圖4E為沿圖4A中之各別線4B-4B、4C-4C、4D-4D及4E-4E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖4A、圖4B及圖4D中，在半導體層100中形成選用之電子屏蔽120。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該等區域進行離子植入來形成電子屏蔽120。在一實例中，電子屏蔽120經P型摻雜。在圖4B及圖4E中，電子屏蔽120為內埋層且不延伸至半導體層100之頂表面107，半導體層100之區域插入於電子屏蔽120上方。電子屏蔽120沿介電隔離105之底表面延伸。在圖4D中(隨後將形成浮動擴散節點)，電子屏蔽120鄰接(亦即，鄰接)介電鈍化層110且在介電隔離105下方延伸。若不存在介電鈍化層110，則電子屏蔽120鄰接介電隔離105。
圖5A為俯視圖且圖5B、圖5C、圖5D及圖5E為沿圖5A中之各別線5B-5B、5C-5C、5D-5D及5E-5E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖5A及5B中，形成閘電極125、130、135、140及145。粗線說明閘電極125、130、135、140及145之周界。在一實例中，可藉由以下步驟來同時形成閘電極125、130、135、140及145：在閘極介電質上沈積閘極介電層及接著沈積多晶矽層，其後接著以光微影方式界定多晶矽層之未受保護區域(藉由圖案化光阻層)且接著蝕刻掉該等未受保護區域。
圖5F為穿過圖5A之線5B-5B的說明閘極結構之橫截面圖。在圖5F中，閘極介電層126、131、136、141及146插入各別閘電極125、130、135、140及145與半導體層100之間。存在五個閘電極，所以整個像素感測器單元將為五電晶體像素感測器單元。
圖6A為俯視圖且圖6B、圖6C、圖6D及圖6E為沿圖6A中之各別線6B-6B、6C-6C、6D-6D及6E-6E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。
在圖6A、圖6B及圖6C中，在半導體層100中形成光電二極體主體150。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該等區域進行離子植入來形成光電二極體主體150。在一實例中，光電二極體主體150經N型摻雜。當光電二極體主體為N型且半導體層100為P型時，光電二極體主體150形成光電二極體之陰極且半導體層100形成光電二極體之陽極。在圖6B及圖6C中，光電二極體主體150不與介電隔離以相同深度延伸至半導體層100中且鄰接介電鈍化層110。在圖6B及6C中，光電二極體主體150為內埋結構且不延伸至半導體層100之頂表面107，半導體層100之區域插入於光電二極體主體150上方。在圖6C中，光電二極體主體150鄰接介電隔離鈍化層110。若不存在介電隔離鈍化層110，則光電二極體主體150直接鄰接介電隔離105。
圖7A為俯視圖且圖7B、圖7C、圖7D及圖7E為沿圖7A中之各別線7B-7B、7C-7C、7D-7D及7E-7E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖7A、圖7B、圖7C及圖7D中，在半導體層100中形成選用之釘紮層155。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該等區域進行離子植入來形成釘紮層155。在一實例中，釘紮層155經P型摻雜。在圖7B及圖7D中，釘紮層155自半導體層100之頂表面107延伸至光電二極體主體150。在圖7D中(隨後將形成浮動擴散節點)，在存在電子屏蔽120情況下，釘紮層155自半導體層100之頂表面107朝向電子屏蔽120延伸但不鄰接電子屏蔽120。若存在電子屏蔽120，則半導體層100之區域插入於釘紮層155與電子屏蔽120之間。在圖7D中，釘紮層155鄰接介電隔離105且與電子屏蔽120之相對側重疊。半導體層100之頂表面107之區域曝露於釘紮層155之區域之間。在圖7D中，若存在介電鈍化層110，則釘紮層155鄰接介電鈍化層110。
圖8A為俯視圖且圖8B、圖8C、圖8D及圖8E為沿圖8A中之各別線8B-8B、8C-8C、8D-8D及8E-8E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖8A、圖8B及圖8E中，在半導體層100中形成源極/汲極160A、160B、160C及160D。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該等區域進行離子植入來同時形成源極/汲極160A、160B、160C及160D。在一實例中，源極/汲極160A、160B、160C及160D經N型摻雜。在圖8C(其中已形成光電二極體)、圖8D(其中將形成浮動擴散節點)中，尚未形成第一源極/汲極。源極/汲極160A、160B、160C及160D自半導體層100之頂表面107延伸的距離小於介電隔離延伸至半導體層100中之距離。
圖9A為俯視圖且圖9B、圖9C、圖9D及圖9E為沿圖9A中之各別線9B-9B、9C-9C、9D-9D及9E-9E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造。在圖9A、圖9B及圖9D中，在半導體層100中形成浮動擴散節點165。在一實例中，藉由以光微影方式界定基板100之選定區域且接著對該等區域進行離子植入來形成浮動擴散節點165。在一實例中，浮動擴散節點165經N型摻雜。在圖9B及圖9D中，浮動擴散節點165自半導體層100之頂表面107延伸至電子屏蔽120中但不穿過電子屏蔽120(若電子屏蔽120存在)。圖9D說明具有所有選用之元件之浮動擴散節點(FD節點)。本發明之實施例之特徵為浮動擴散節點165不鄰接介電隔離105。本發明之實施例之特徵為浮動擴散節點165不鄰接釘紮層155(若釘紮層155存在)。本發明之實施例之特徵為浮動擴散節點165不延伸至介電隔離鈍化層110(若介電隔離鈍化層110存在)。在圖9D中，半導體層100之一區域插入於浮動擴散節點與介電隔離105及/或介電隔離鈍化層110及/或釘紮層155之間。
圖10A、圖10B、圖10C及圖10D說明根據本發明之實施例的像素感測器單元之儲存節點之替代結構。圖10A、圖10B、圖10C及圖10D說明根據本發明之實施例的界定電荷儲存節點之結構元件之四種可能組合。
在圖10A中，第一電荷儲存節點170包括浮動擴散節點165及半導體層100。浮動擴散節點165不鄰接介電隔離105，半導體層100插入於浮動擴散節點165與介電隔離105之間。此為根據本發明之實施例的浮動擴散節點之元件之最小數目。
在圖10B中，第二電荷儲存節點175包括浮動擴散節點165、半導體層100及電子屏蔽120。浮動擴散節點165不延伸至介電隔離105，半導體層100插入於浮動擴散節點165與介電隔離105之間。電子屏蔽120鄰接介電隔離105。電子屏蔽120不鄰接半導體層100之頂表面107，半導體層100之區域插入於電子屏蔽120與半導體層100之頂表面107之間。浮動擴散節點165延伸至半導體層100中但不延伸至電子屏蔽120，半導體層100之區域插入於浮動擴散節點165與電子屏蔽120之間。或者，浮動擴散節點165延伸至電子屏蔽120或部分地延伸至電子屏蔽120中。
在圖10C中，第三電荷儲存節點180包括浮動擴散節點165、半導體層100、電子屏蔽120及介電隔離鈍化層110。介電隔離鈍化層110鄰接介電隔離105之側壁及底表面。浮動擴散節點165不鄰接介電隔離鈍化層110，半導體層100之一區域插入於浮動擴散節點165與介電隔離鈍化層110之間。電子屏蔽120鄰接介電隔離鈍化層110。電子屏蔽120不鄰接半導體層100之頂表面107，半導體層100之區域插入於電子屏蔽120與半導體層100之頂表面107之間。浮動擴散節點165延伸至半導體層100中但不延伸至電子屏蔽120，半導體層100之一區域插入於浮動擴散節點165與電子屏蔽120之間。或者，浮動擴散節點165延伸至電子屏蔽120或部分地延伸至電子屏蔽120中。
在圖10D中，第四電荷儲存節點185包括浮動擴散節點165、半導體層100、電子屏蔽120、介電隔離鈍化層110及釘紮層155。介電隔離鈍化層110鄰接介電隔離105之側壁及底表面。浮動擴散節點165不鄰接介電隔離鈍化層110，半導體層100插入於浮動擴散節點165與介電隔離鈍化層110之間。電子屏蔽120鄰接介電隔離鈍化層110。電子屏蔽120不鄰接半導體層100之頂表面107，半導體層100之區域插入於電子屏蔽120與半導體層100之頂表面107之間。浮動擴散節點165自頂表面107延伸至半導體層100中但不延伸至電子屏蔽120，半導體層100之一區域插入於浮動擴散節點165與電子屏蔽120之間。或者，浮動擴散節點165延伸至電子屏蔽120或部分地延伸至電子屏蔽120中。釘紮層155自頂表面107延伸至半導體層100中且沿頂表面107朝向浮動擴散節點165延伸，但不鄰接浮動擴散節點165，半導體層100之區域插入釘紮層155與浮動擴散節點165之間。或者，釘紮層155延伸以鄰接浮動擴散節點165。釘紮層155鄰接介電隔離105、介電鈍化層110及半導體層100之區域，但不鄰接電子屏蔽120。半導體層100之一區域插入於釘紮層155與電子屏蔽120之間。
根據本發明之實施例之電荷儲存節點的其他可能組合包括浮動擴散節點165及半導體層100之插入於浮動擴散節點165與介電隔離105之間的區域與以下各者之組合：(i)僅介電隔離鈍化層110，(ii)僅介電隔離鈍化層110及釘紮層155，(iii)僅釘紮層155，及(iv)僅釘紮層155及電子屏蔽120。
圖11為說明像素感測器單元電路中之結構元件之互連的俯視圖。圖11與圖9類似。在圖11中，源極/汲極160A連接至Vdd，閘極125連接至全域快門信號(GS)，閘極130連接至傳送閘極信號(TG)，浮動擴散節點165連接至閘極140，閘極135連接至重設閘極信號(RG)，源極/汲極160B連接至Vdd，閘極145連接至列選擇信號(RS)且源極/汲極160D連接至資料輸出(Data Out)。
圖12為根據本發明之實施例之像素感測器單元電路的電路圖。在圖12中，電路200描述圖11之器件。電路200包括NFET T1(重設電晶體)、T2(源極跟隨器)、T3(列選擇電晶體)、T4(全域快門電晶體)及T5(傳送閘極)以及光電二極體D1(光子偵測器)。NFET T1之閘極連接至RG，NFET T2之閘極連接至浮動擴散節點(FD節點)，NFET T3之閘極連接至RS，NFET T4之閘極連接至GS且NFET T5之閘極連接至TG。NFET T1之汲極、NFET T2之汲極及NFET T4之汲極連接至Vdd。NFET T1之源極連接至FD節點，NFET T2之源極連接至NFET T3之汲極且NFET T3之源極連接至資料輸出。NFET T4之源極連接至NFET T5之源極且NFET T5之汲極連接至FD節點。二極體D1之陰極連接至NFET T4之源極及NFET T5之源極且二極體D1之陽極連接至GND。二極體D1為圖11之釘紮光電二極體。
電路200利用NFET。然而，NFET T1、T2、T3、T4及T5可由PFET代替。在利用PFET之電路中，圖11之元件之摻雜類型改變。半導體層100、介電鈍化層110、井115A及115B、電子屏蔽120及釘紮層155經N型摻雜且光電二極體主體150、源極/汲極160A、160B、160C及160D以及浮動擴散節點165經P型摻雜。Vdd及GND亦反轉，且二極體D1之陽極連接至當前PFET T4及PFET T5之當前汲極。
圖13為說明根據本發明之實施例的全域快門像素感測器單元之陣列之圖。在圖13中，影像感測器300包括像素感測器單元P之陣列305(列為水平的且行為垂直的)、像素感測器單元驅動器310及行取樣器315。每一像素感測器單元P為圖11之電路200。圖12之GS、TG、RG及RS信號自像素感測器單元列驅動器310連接至像素感測器單元P。圖12之來自像素感測器單元P之資料輸出信號連接至行取樣器315。
在操作中，藉由(1)用脈衝使GS接通/斷開(接通=高位準用於NFET，斷開=低位準用於NFET)以對光電二極體進行充電(自斷開時開始曝光)，(2)藉由用脈衝使RG接通/斷開來重設FD節點，及(3)用脈衝使TG接通/斷開以將電荷移至FD節點來執行全域曝光。藉由(1)接通RS以讀取選定列中之所有行及(2)在讀取選定列後用脈衝使RG接通/斷開來執行讀出。依序對每一列重複讀出步驟(1)及(2)，以第一列開始且以最後列結束。
圖14展示用於(例如)半導體IC邏輯設計、模擬、測試、佈局及製造之例示性設計流程400之方塊圖。設計流程400包括程序及機制，其用於處理設計結構或器件以產生上文所描述且展示於圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中之設計結構及/或器件之在邏輯上或另外功能上等效之表示。由設計流程400處理及/或產生之設計結構可編碼於機器可讀傳輸或儲存媒體上以包括資料及/或指令，資料及/或指令當在資料處理系統上執行或以其他方式處理時產生硬件組件、電路、器件或系統之在邏輯上、結構上、機械上或另外功能上等效之表示。設計流程400可視正設計之表示之類型而變化。舉例而言，用於建置特殊應用IC(ASIC)之設計流程400可與用於設計標準組件之設計流程400不同或與用於將設計實體化至可程式化陣列(例如，可程式化閘陣列(PGA)或場可程式化閘陣列(FPGA))中之設計流程400不同。
圖14說明多個此種設計結構，包括輸入設計結構420，其較佳由設計程序410處理。在一實施例中，設計結構420包含輸入設計資料，該資料用於設計程序中且包含關於如圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之CMOS成像單元描述本發明之實施例的資訊。呈示意圖或HDL(硬體描述語言(例如，Verilog、VHDL、C等))形式之設計資料可體現於一或多個機器可讀媒體上。舉例而言，設計結構420可為如圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之本發明之實施例的文字檔案、數字資料或圖示。設計結構420可為由設計程序410產生及處理以產生硬體器件之邏輯上等效之功能性表示的邏輯模擬設計結構。設計結構420亦可包含或替代地包含資料及/或程式指令，該等資料及/或程式在由設計程序410處理時產生硬體器件之實體結構之功能性表示。無論是否表示功能性及/或結構設計特徵，均可使用(諸如)由核心開發者/設計者實施之電子電腦輔助設計(ECAD)來產生設計結構420。當編碼於機器可讀資料傳輸媒體、閘陣列或儲存媒體上時，設計結構420可由設計程序410內之一或多種硬體及/或軟體模組存取及處理，以模擬或以其他方式在功能上表示電子組件、電路、電子或邏輯模組、裝置、器件或系統，諸如圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之電子組件、電路、電子或邏輯模組、裝置、器件或系統。因而，設計結構420可包含檔案或其他資料結構，其包括當由設計或模擬資料處理系統處理時在功能上模擬或以其他方式表示硬體邏輯設計之電路或其他層級的人類及/或機器可讀原始程式碼、編譯結構及電腦可執行程式碼結構。此等資料結構可包括硬體描述語言(HDL)設計實體或符合較低層級HDL設計語言(諸如，Verilog及VHDL)及/或較高層級設計語言(諸如，C或C++)及/或與該等較低層級HDL設計語言及/或該等較高層級設計語言相容之其他資料結構。
設計程序410較佳使用且併有硬體及/或軟體模組，其用於合成、轉譯或以其他方式處理圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之組件、電路、器件或邏輯結構之設計/模擬功能等效物以產生接線對照表(netlist)480，接線對照表480可含有諸如設計結構420之設計結構。接線對照表480可包含(例如)表示導線、離散組件、邏輯閘、控制電路、I/O器件、模型等之列表的經編譯或以其他方式處理之資料結構，該列表描述積體電路設計中與其他元件及電路之連接。可使用反覆程序來合成接線對照表480，其中視設計規範及器件之參數而將接線對照表480再合成一或多次。如同本文中所描述之其他設計結構類型，接線對照表480可記錄於機器可讀資料儲存媒體上或程式化至可程式化閘陣列中。該媒體可為非揮發性儲存媒體，諸如磁碟機或光碟機、可程式化閘陣列、緊密快閃記憶體或其他快閃記憶體。另外或在替代例中，媒體可為系統或快取記憶體，緩衝器空間，或資料封包可在上面傳輸且經由網際網路或其他合適網路連接構件中間儲存之電傳導或光傳導器件及材料。
設計程序410可包括用於處理多種輸入資料結構類型(包括接線對照表480)之硬體及軟體模組。此等資料結構類型可駐留於(例如)程式庫元件430內且包括給定製造技術(例如，不同技術節點，32 nm、45 nm、90 nm等)通常使用之元件、電路及器件(包括模型、佈局及符號表示)之集合。資料結構類型可進一步包括設計規範440、特性化資料450、驗證資料460、設計規則470及測試資料檔案485，其可包括輸入測試圖案、輸出測試結果及其他測試資訊。設計程序410可進一步包括(例如)標準機械設計程序，諸如應力分析；熱分析；機械事件模擬；諸如鑄造、模製及模壓成形等之操作之程序模擬。一般熟習機械設計技術者可瞭解，在不偏離本發明之範疇及精神的情況下用於設計程序410中之可能機械設計工具及應用程式之擴展。設計程序410亦可包括用於執行標準電路設計程序(諸如，時序分析、驗證、設計規則檢查、置放與佈線(place and route)操作等)之模組。
設計程序410使用且併有邏輯及實體設計工具(諸如，HDL編譯程式及模擬模型建置工具)以處理設計結構420以及某些或所有所描繪之支援資料結構連同任何額外機械設計或資料(若適用)，從而產生輸出設計結構490，輸出設計結構490包含以用於積體電路之佈局資料之交換的資料格式及/或符號資料格式(例如，以GDSII(GDS2)、GL1、OASIS、映射檔案(map file)或用於儲存此等設計結構之任何其他合適格式儲存之資訊)體現於儲存媒體上之輸出設計資料。在一實施例中，第二設計資料以用於機械器件及結構之資料交換的資料格式(例如，以IGES、DXF、Parasolid XT、JT、DRG或用於儲存或呈現此等機械設計結構之任何其他合適格式儲存之資訊)駐留於儲存媒體或可程式化閘陣列上。與設計結構420類似，設計結構490較佳包含一或多個檔案、資料結構或其他電腦編碼資料或指令，該一或多個檔案、資料結構或其他電腦編碼資料或指令駐留於傳輸或資料儲存媒體上且在由ECAD系統處理時產生圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之本發明之一或多種實施例的邏輯上或另外功能上等效的形式。在一實施例中，設計結構490可包含在功能上模擬圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之器件的經編譯之可執行HDL模擬模型。設計結構490亦可使用用於積體電路之佈局資料之交換的資料格式及/或符號資料格式(例如，以GDSII(GDS2)、GL1、OASIS、映射檔案或用於儲存此等設計資料結構之任何其他合適格式儲存之資訊)。設計結構490可包含諸如以下各者的資訊：符號資料、映射檔案、測試資料檔案、設計內容檔案、製造資料、佈局參數、導線、金屬含量、通孔、形狀、經由製造線佈線之資料及製造者或其他設計者/開發者產生如上所述及圖9A、圖9B、圖9C、圖9D、圖9E、圖10A、圖10B、圖10C、圖10D、圖11、圖12及圖13中所展示之器件或結構所需的任何其他資料。設計結構490可接著進行至階段495，其中(例如)設計結構490進行至成品出廠驗證(tape-out)、發佈至製造商、發佈至光罩製造廠(mask house)、發送至另一設計室、發送回至用戶等。
上文出於理解本發明之目的而提供對本發明之實施例之描述。應理解，本發明不限於本文中所描述之特定實施例，而是在不偏離本發明之範疇情況下各種修改、重新配置及替換現對熟習此項技術者將變為顯而易見的。因此，以下申請專利範圍意欲涵蓋屬於本發明之真實精神及範疇的所有此等修改及改變。
1B-1B．．．線
1C-1C．．．線
1D-1D．．．線
1E-1E．．．線
2B-2B．．．線
2C-2C．．．線
2D-2D．．．線
2E-2E．．．線
3B-3B．．．線
3C-3C．．．線
3D-3D．．．線
3E-3E．．．線
4B-4B．．．線
4C-4C．．．線
4D-4D．．．線
4E-4E．．．線
5B-5B．．．線
5C-5C．．．線
5D-5D．．．線
5E-5E．．．線
6B-6B．．．線
6C-6C．．．線
6D-6D．．．線
6E-6E．．．線
7B-7B．．．線
7C-7C．．．線
7D-7D．．．線
7E-7E．．．線
8B-8B．．．線
8C-8C．．．線
8D-8D．．．線
8E-8E．．．線
9B-9B．．．線
9C-9C．．．線
9D-9D．．．線
9E-9E．．．線
100．．．半導體層
105．．．介電溝槽隔離
106．．．介電隔離之頂表面
107．．．基板之頂表面
110．．．介電鈍化層
115A．．．井
115B．．．井
120．．．電子屏蔽
125．．．閘電極
126．．．閘極介電層
130．．．閘電極
131．．．閘極介電層
135．．．閘電極
136．．．閘極介電層
140．．．閘電極
141．．．閘極介電層
145．．．閘電極
146．．．閘極介電層
150．．．光電二極體主體
155．．．釘紮層
160A．．．源極/汲極
160B．．．源極/汲極
160C．．．源極/汲極
160D．．．源極/汲極
165．．．浮動擴散節點
170．．．第一電荷儲存節點
175．．．第二電荷儲存節點
180．．．第三電荷儲存節點
185．．．第四電荷儲存節點
200．．．電路
300．．．影像感測器
305．．．像素感測器單元之陣列
310．．．像素感測器單元驅動器
315．．．行取樣器
400．．．設計流程
410．．．設計程序
420．．．設計結構
430．．．程式庫元件
440．．．設計規範
450．．．特性化資料
460．．．驗證資料
470．．．設計規則
480．．．接線對照表
485．．．測試資料檔案
490．．．輸出設計結構
495．．．階段
T1．．．重設電晶體
T2．．．源極跟隨器
T3．．．列選擇電晶體
T4．．．全域快門電晶體
T5．．．傳送閘極
D1．．．光電二極體
P．．．像素感測器單元
圖1A為俯視圖且圖1B、圖1C、圖1D及圖1E為穿過圖1A中之各別線1B-1B、1C-1C、1D-1D及1E-1E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的製造；
圖2A為俯視圖且圖2B、圖2C、圖2D及圖2E為穿過圖2A中之各別線2B-2B、2C-2C、2D-2D及2E-2E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖3A為俯視圖且圖3B、圖3C、圖3D及圖3E為穿過圖3A中之各別線3B-3B、3C-3C、3D-3D及3E-3E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖4A為俯視圖且圖4B、圖4C、圖4D及圖4E為穿過圖4A中之各別線4B-4B、4C-4C、4D-4D及4E-4E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖5A為俯視圖且圖5B、圖5C、圖5D及圖5E為穿過圖5A中之各別線5B-5B、5C-5C、5D-5D及5E-5E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖5F為穿過圖5A之線5B-5B之說明閘極結構的橫截面圖；
圖6A為俯視圖且圖6B、圖6C、圖6D及圖6E為穿過圖6A中之各別線6B-6B、6C-6C、6D-6D及6E-6E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖7A為俯視圖且圖7B、圖7C、圖7D及圖7E為穿過圖7A中之各別線7B-7B、7C-7C、7D-7D及7E-7E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖8A為俯視圖且圖8B、圖8C、圖8D及圖8E為穿過圖8A中之各別線8B-8B、8C-8C、8D-8D及8E-8E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖9A為俯視圖且圖9B、圖9C、圖9D及圖9E為穿過圖9A中之各別線9B-9B、9C-9C、9D-9D及9E-9E之橫截面圖，其說明根據本發明之實施例之像素感測器單元的繼續製造；
圖10A、圖10B、圖10C及圖10D說明根據本發明之實施例的像素感測器單元之儲存節點之替代結構；
圖11為說明像素感測器單元電路中之結構元件之互連的俯視圖；
圖12為根據本發明之實施例之像素感測器單元電路的電路圖；
圖13為說明根據本發明之實施例的全域快門像素感測器單元之陣列之圖；及
圖14展示用於(例如)半導體IC邏輯設計、模擬、測試、佈局及製造之例示性設計流程400之方塊圖。
1B-1B．．．線
1C-1C．．．線
1D-1D．．．線
1E-1E．．．線
100．．．半導體層
105．．．介電溝槽隔離

Claims (28)

  1. 一種像素感測器單元，其包含：一半導體層之一第一區域中之一光電二極體主體；該半導體層之一第二區域中之一浮動擴散節點，該半導體層之一第三區域位於該第一區域與該第二區域之間且鄰接該第一區域及該第二區域；該半導體層中之介電隔離，該介電隔離圍繞該第一區域、該第二區域及該第三區域，該介電隔離鄰接該第一區域、該第二區域及該第三區域以及該光電二極體主體，該介電隔離不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離與該浮動擴散節點之間；及一介電隔離鈍化層，其鄰接該第二區域中之該介電隔離，該介電隔離鈍化層不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離鈍化層與該浮動擴散節點之間。
  2. 如請求項1之像素感測器單元，其進一步包含：該第二區域中之一內埋電子屏蔽，該內埋電子屏蔽鄰接該第二區域中之該介電隔離及該浮動擴散節點之一底表面，該內埋電子屏蔽不延伸至該半導體層之一頂表面，該第二區域之部分插入於該內埋電子屏蔽與該半導體層之該頂表面之間。
  3. 如請求項2之像素感測器單元，其中該內埋電子屏蔽在該第二區域中之該介電隔離之一底表面下方延伸。
  4. 如請求項1之像素感測器單元，其中該介電隔離鈍化層 在該第二區域中之該介電隔離之一底表面下方延伸。
  5. 如請求項1之像素感測器單元，其進一步包含：一釘紮層，其自該半導體層之一頂表面延伸至該第二區域中，該釘紮層鄰接該第二區域中之該介電隔離，該釘紮層不鄰接該浮動擴散節點，該浮動擴散節點比該釘紮層在該第二區域中延伸得更遠。
  6. 如請求項1之像素感測器單元，其中該半導體層經一第一摻雜劑類型摻雜且該光電二極體主體及該浮動擴散節點經一第二摻雜劑類型摻雜，該第一摻雜劑類型與第二摻雜劑類型相反。
  7. 如請求項1之像素感測器單元，其進一步包含以下各者中之兩者或兩者以上：(i)該第二區域中之一內埋電子屏蔽，該內埋電子屏蔽鄰接該第二區域中之該介電隔離及該浮動擴散節點之一底表面，該內埋電子屏蔽不延伸至該半導體層之一頂表面，該第二區域之部分插入於該內埋電子屏蔽與該半導體層之該頂表面之間；(ii)一介電隔離鈍化層，其鄰接該第二區域中之該介電隔離，該介電隔離鈍化層不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離鈍化層與該浮動擴散節點之間；或(iii)一釘紮層，其自該半導體層之一頂表面延伸至該第二區域中，該釘紮層鄰接該第二區域中之該介電隔離，該釘紮層不鄰接該浮動擴散節點，該浮動擴散節點 比該釘紮層在該第二區域中延伸得更遠。
  8. 如請求項7之像素感測器單元，其中該半導體層、該電子屏蔽、該介電隔離鈍化層及該釘紮層經一第一摻雜劑類型摻雜，且該光電二極體主體及該浮動擴散節點經一第二摻雜劑類型摻雜，該第一摻雜劑類型與第二摻雜劑類型相反。
  9. 如請求項1之像素感測器單元，其進一步包含：一重設閘極電晶體，其連接至該浮動擴散節點及一源極跟隨器電晶體，該源極跟隨器電晶體連接至一列選擇電晶體；及一傳送閘極，其連接至該浮動擴散節點、該光電二極體主體及一全域快門電晶體。
  10. 如請求項1之像素感測器單元，其進一步包含：該半導體層之該第三區域在該光電二極體主體之一第一側上且位於該第一區域與該第二區域之間且鄰接該第一區域及該第二區域，該第三區域係一傳送閘極電晶體之一閘電極之一通道區域且在該傳送閘極電晶體之該閘電極下方；該半導體層之一第四區域鄰接該光電二極體主體之第二且相對的一側，該第四區域係一全域快門電晶體之一閘電極之一通道區域且在該全域快門電晶體之該閘電極下方；及該介電隔離亦圍繞該第四區域且鄰接相對的該光電二極體主體的第三側及第四側。
  11. 一種製造一像素感測器單元之方法，其包含：在一半導體層之一第一區域中形成一光電二極體主體；在該半導體層之一第二區域中形成一浮動擴散節點，該半導體層之一第三區域位於該第一區域與該第二區域之間且鄰接該第一區域及該第二區域；在該半導體層中形成介電隔離，該介電隔離圍繞該第一區域、該第二區域及該第三區域，該介電隔離鄰接該第一區域、該第二區域及該第三區域以及該光電二極體主體，該介電隔離不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離與該浮動擴散節點之間；及形成一介電隔離鈍化層，其鄰接該第二區域中之該介電隔離，該介電隔離鈍化層不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離鈍化層與該浮動擴散節點之間。
  12. 如請求項11之方法，其進一步包含：在該第二區域中形成一內埋電子屏蔽，該內埋電子屏蔽鄰接該第二區域中之該介電隔離及該浮動擴散節點之一底表面，該內埋電子屏蔽不延伸至該半導體層之一頂表面，該第二區域之部分插入於該內埋電子屏蔽與該半導體層之該頂表面之間。
  13. 如請求項12之方法，其中該內埋電子屏蔽在該第二區域中之該介電隔離之一底表面下方延伸。
  14. 如請求項11之方法，其中該介電隔離鈍化層在該第二區 域中之該介電隔離之一底表面下方延伸。
  15. 如請求項11之方法，其進一步包含：形成一釘紮層，其自該半導體層之一頂表面延伸至該第二區域中，該釘紮層鄰接該第二區域中之該介電隔離，該釘紮層不鄰接該浮動擴散節點，該浮動擴散節點比該釘紮層在該第二區域中延伸得更遠。
  16. 如請求項11之方法，其中該半導體層經一第一摻雜劑類型摻雜且該光電二極體主體及該浮動擴散節點經一第二摻雜劑類型摻雜，該第一摻雜劑類型與第二摻雜劑類型相反。
  17. 如請求項11之方法，其進一步包含以下步驟中之兩者或兩者以上：(i)在該第二區域中形成一內埋電子屏蔽，該內埋電子屏蔽鄰接該第二區域中之該介電隔離及該浮動擴散節點之一底表面，該內埋電子屏蔽不延伸至該半導體層之一頂表面，該第二區域之部分插入於該內埋電子屏蔽與該半導體層之該頂表面之間；(ii)形成一介電隔離鈍化層，其鄰接該第二區域中之該介電隔離，該介電隔離鈍化層不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離鈍化層與該浮動擴散節點之間；或(iii)形成一釘紮層，其自該半導體層之一頂表面延伸至該第二區域中，該釘紮層鄰接該第二區域中之該介電隔離，該釘紮層不鄰接該浮動擴散節點，該浮動擴散節 點比該釘紮層在該第二區域中延伸得更遠。
  18. 如請求項17之方法，其中該半導體層、該電子屏蔽、該介電隔離鈍化層及該釘紮層經一第一摻雜劑類型摻雜且該光電二極體主體及該浮動擴散節點經一第二摻雜劑類型摻雜，該第一摻雜劑類型與第二摻雜劑類型相反。
  19. 如請求項11之方法，其進一步包含：形成一重設閘極電晶體，其連接至該浮動擴散節點及一源極跟隨器電晶體，該源極跟隨器電晶體連接至一列選擇電晶體；及形成一傳送閘極，其連接至該浮動擴散節點、該光電二極體主體及一全域快門電晶體。
  20. 如請求項11之方法，其進一步包含：該半導體層之該第三區域在該光電二極體主體之一第一側上且位於該第一區域與該第二區域之間且鄰接該第一區域及該第二區域，該第三區域係一傳送閘極電晶體之一閘電極之一通道區域且在該傳送閘極電晶體之該閘電極下方；形成該半導體層之一第四區域鄰接該光電二極體主體之第二且相對的一側，該第四區域係一全域快門電晶體之一閘電極之一通道區域且在該全域快門電晶體之該閘電極下方；及該介電隔離亦圍繞該第四區域且鄰接相對的該光電二極體主體的第三側及第四側。
  21. 一種設計結構，其包含： 有形地體現於一非暫時性機器可讀媒體中之設計資料，該設計資料用於設計、製造或測試一積體電路，該設計資料包含描述一像素感測器單元之資訊，該像素感測器單元包含：一半導體層之一第一區域中之一光電二極體主體；該半導體層之一第二區域中之一浮動擴散節點，該半導體層之一第三區域位於該第一區域與該第二區域之間且鄰接該第一區域及該第二區域；該半導體層中之介電隔離，該介電隔離圍繞該第一區域、該第二區域及該第三區域，該介電隔離鄰接該第一區域、該第二區域及該第三區域以及該光電二極體主體，該介電隔離不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離與該浮動擴散節點之間；及一介電隔離鈍化層，其鄰接該第二區域中之該介電隔離，該介電隔離鈍化層不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離鈍化層與該浮動擴散節點之間。
  22. 如請求項21之設計結構，其中該像素感測器單元進一步包括：該第二區域中之一內埋電子屏蔽，該內埋電子屏蔽鄰接該第二區域中之該介電隔離及該浮動擴散節點之一底表面，該內埋電子屏蔽不延伸至該半導體層之一頂表面，該第二區域之部分插入於該內埋電子屏蔽與該半導體層之該頂表面之間。
  23. 如請求項21之設計結構，其中該像素感測器單元進一步包括：一釘紮層，其自該半導體層之一頂表面延伸至該第二區域中，該釘紮層鄰接該第二區域中之該介電隔離，該釘紮層不鄰接該浮動擴散節點，該浮動擴散節點比該釘紮層在該第二區域中延伸得更遠。
  24. 如請求項21之設計結構，其中該像素感測器單元進一步包括以下各者中之兩者或兩者以上：(i)該第二區域中之一內埋電子屏蔽，該內埋電子屏蔽鄰接該第二區域中之該介電隔離及該浮動擴散節點之一底表面，該內埋電子屏蔽不延伸至該半導體層之一頂表面，該第二區域之部分插入於該內埋電子屏蔽與該半導體層之該頂表面之間；(ii)一介電隔離鈍化層，其鄰接該第二區域中之該介電隔離，該介電隔離鈍化層不鄰接該浮動擴散節點，該第二區域之部分插入於該介電隔離鈍化層與該浮動擴散節點之間；或(iii)一釘紮層，其自該半導體層之一頂表面延伸至該第二區域中，該釘紮層鄰接該第二區域中之該介電隔離，該釘紮層不鄰接該浮動擴散節點，該浮動擴散節點比該釘紮層在該第二區域中延伸得更遠。
  25. 如請求項21之設計結構，其中該設計結構以用於積體電路之佈局資料之交換的一資料格式駐留於儲存媒體上。
  26. 如請求項21之設計結構，其中該設計結構包含一接線對 照表。
  27. 如請求項21之設計結構，其中該像素感測器單元進一步包含：一重設閘極電晶體，其連接至該浮動擴散節點及一源極跟隨器電晶體，該源極跟隨器電晶體連接至一列選擇電晶體；及一傳送閘極，其連接至該浮動擴散節點、該光電二極體主體及一全域快門電晶體。
  28. 如請求項21之設計結構，其中該像素感測器單元進一步包含：該半導體層之該第三區域在該光電二極體主體之一第一側上且位於該第一區域與該第二區域之間且鄰接該第一區域及該第二區域，該第三區域係一傳送閘極電晶體之一閘電極之一通道區域且在該傳送閘極電晶體之該閘電極下方；該半導體層之一第四區域鄰接該光電二極體主體之第二且相對的一側，該第四區域係一全域快門電晶體之一閘電極之一通道區域且在該全域快門電晶體之該閘電極下方；及該介電隔離亦圍繞該第四區域且鄰接相對的該光電二極體主體的第三側及第四側。
TW099130731A 2009-09-17 2010-09-10 製造全域快門像素感測器單元之結構，設計結構及方法 TWI493700B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/561,581 US8138531B2 (en) 2009-09-17 2009-09-17 Structures, design structures and methods of fabricating global shutter pixel sensor cells

Publications (2)

Publication Number Publication Date
TW201138079A TW201138079A (en) 2011-11-01
TWI493700B true TWI493700B (zh) 2015-07-21

Family

ID=43729662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130731A TWI493700B (zh) 2009-09-17 2010-09-10 製造全域快門像素感測器單元之結構，設計結構及方法

Country Status (7)

Country Link
US (1) US8138531B2 (zh)
JP (1) JP5731513B2 (zh)
CN (1) CN102498568B (zh)
DE (1) DE112010003704B4 (zh)
GB (1) GB2486607B (zh)
TW (1) TWI493700B (zh)
WO (1) WO2011034737A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637800B2 (en) 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
KR20140047934A (ko) * 2012-10-15 2014-04-23 삼성전자주식회사 3차원 이미지 센서 및 이의 제조 방법
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2015012240A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
US9496304B2 (en) 2013-08-15 2016-11-15 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
KR102114343B1 (ko) * 2013-11-06 2020-05-22 삼성전자주식회사 센싱 픽셀 및 이를 포함하는 이미지 센서
JP6399301B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 固体撮像装置およびその製造方法
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
US9729810B2 (en) 2015-03-23 2017-08-08 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions
US9865632B2 (en) 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
US9819883B2 (en) * 2015-12-03 2017-11-14 Omnivision Technologies, Inc. Global shutter correction
US9748330B2 (en) 2016-01-11 2017-08-29 Semiconductor Component Industries, Llc Semiconductor device having self-isolating bulk substrate and method therefor
US10026728B1 (en) 2017-04-26 2018-07-17 Semiconductor Components Industries, Llc Semiconductor device having biasing structure for self-isolating buried layer and method therefor
US10225498B2 (en) * 2017-05-16 2019-03-05 Bae Systems Information And Electronic Systems Integration Inc. pMOS/nMOS pixel design for night vision imaging sensor
US10224323B2 (en) 2017-08-04 2019-03-05 Semiconductor Components Industries, Llc Isolation structure for semiconductor device having self-biasing buried layer and method therefor
JP2019080081A (ja) * 2019-02-14 2019-05-23 株式会社ニコン 固体撮像素子および撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
US20050145902A1 (en) * 2003-09-03 2005-07-07 Chandra Mouli Supression of dark current in a photosensor for imaging

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
JP2000353801A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 固体撮像素子を有する半導体装置およびその製造方法
US6593607B1 (en) * 1999-09-30 2003-07-15 Pictos Technologies, Inc. Image sensor with enhanced blue response and signal cross-talk suppression
US7129979B1 (en) 2000-04-28 2006-10-31 Eastman Kodak Company Image sensor pixel for global electronic shuttering
US6566697B1 (en) 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
JP4270742B2 (ja) * 2000-11-30 2009-06-03 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
KR100494030B1 (ko) * 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
US7180111B1 (en) * 2003-01-08 2007-02-20 Cypress Semiconductor Corporation Gate n-well/p-substrate photodiode
US7078745B2 (en) * 2003-03-05 2006-07-18 Micron Technology, Inc. CMOS imager with enhanced transfer of charge and low voltage operation
WO2004079825A1 (ja) * 2003-03-06 2004-09-16 Sony Corporation 固体撮像素子及びその製造方法、並びに固体撮像素子の駆動方法
US6921934B2 (en) * 2003-03-28 2005-07-26 Micron Technology, Inc. Double pinned photodiode for CMOS APS and method of formation
US6812539B1 (en) * 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
US7071505B2 (en) * 2003-06-16 2006-07-04 Micron Technology, Inc. Method and apparatus for reducing imager floating diffusion leakage
US7115855B2 (en) * 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
US7745858B2 (en) * 2003-09-05 2010-06-29 Aptina Imaging Corporation Photodiode with self-aligned implants for high quantum efficiency and method of formation
KR100560309B1 (ko) * 2003-12-31 2006-03-14 동부아남반도체 주식회사 씨모스 이미지 센서 및 그 광 칼라 감도 감지 방법
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
JP5230058B2 (ja) * 2004-06-07 2013-07-10 キヤノン株式会社 固体撮像装置およびカメラ
US7898010B2 (en) * 2004-07-01 2011-03-01 Micron Technology, Inc. Transparent conductor based pinned photodiode
US7176532B2 (en) * 2004-07-22 2007-02-13 Dialog Semiconductor Gmbh CMOS active pixel sensor with improved dark current and sensitivity
US7385238B2 (en) * 2004-08-16 2008-06-10 Micron Technology, Inc. Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
JP4585964B2 (ja) * 2004-12-16 2010-11-24 パナソニック株式会社 固体撮像装置
JP2006186261A (ja) * 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7368762B2 (en) * 2005-01-06 2008-05-06 Teledyne Licensing, Llc Heterojunction photodiode
EP1679749A1 (en) * 2005-01-11 2006-07-12 Ecole Polytechnique Federale De Lausanne Epfl - Sti - Imm - Lmis3 Semiconductor photodiode and method of making
US7808022B1 (en) * 2005-03-28 2010-10-05 Cypress Semiconductor Corporation Cross talk reduction
US7205591B2 (en) * 2005-04-06 2007-04-17 International Business Machines Corporation Pixel sensor cell having reduced pinning layer barrier potential and method thereof
KR100690884B1 (ko) * 2005-04-28 2007-03-09 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7432121B2 (en) * 2005-05-24 2008-10-07 Micron Technology, Inc. Isolation process and structure for CMOS imagers
US7253461B2 (en) 2005-05-27 2007-08-07 Dialog Imaging Systems Gmbh Snapshot CMOS image sensor with high shutter rejection ratio
KR100721661B1 (ko) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR20070033718A (ko) * 2005-09-22 2007-03-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7633106B2 (en) * 2005-11-09 2009-12-15 International Business Machines Corporation Light shield for CMOS imager
US7728277B2 (en) * 2005-11-16 2010-06-01 Eastman Kodak Company PMOS pixel structure with low cross talk for active pixel image sensors
US7952158B2 (en) * 2007-01-24 2011-05-31 Micron Technology, Inc. Elevated pocket pixels, imaging devices and systems including the same and method of forming the same
KR100778854B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7521742B2 (en) * 2006-06-05 2009-04-21 Samsung Electronics Co., Ltd. Complementary metal oxide semiconductor (CMOS) image sensor
JP2008028176A (ja) * 2006-07-21 2008-02-07 Fujifilm Corp 固体撮像素子ウェハの検査装置及び方法
JP5194419B2 (ja) * 2006-10-04 2013-05-08 ソニー株式会社 固体撮像装置及びその製造方法
KR100869744B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
TW200903790A (en) * 2007-04-18 2009-01-16 Rosnes Corp Solid-state imaging device
US7821046B2 (en) * 2007-04-27 2010-10-26 Aptina Imaging Corporation Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels
US7651883B2 (en) * 2007-05-09 2010-01-26 Sharp Laboratories Of America, Inc. High energy implant photodiode stack
KR101146590B1 (ko) * 2007-05-29 2012-05-16 삼성전자주식회사 다중우물 시모스 이미지센서 및 그 제조방법
KR100881016B1 (ko) * 2007-06-25 2009-01-30 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4486985B2 (ja) * 2007-08-06 2010-06-23 シャープ株式会社 固体撮像装置および電子情報機器
JP5366396B2 (ja) * 2007-12-28 2013-12-11 キヤノン株式会社 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
US7915652B2 (en) * 2008-10-24 2011-03-29 Sharp Laboratories Of America, Inc. Integrated infrared and color CMOS imager sensor
US8021941B2 (en) * 2009-07-21 2011-09-20 International Business Machines Corporation Bias-controlled deep trench substrate noise isolation integrated circuit device structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859450A (en) * 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
US20050145902A1 (en) * 2003-09-03 2005-07-07 Chandra Mouli Supression of dark current in a photosensor for imaging

Also Published As

Publication number Publication date
DE112010003704B4 (de) 2015-10-22
GB2486607A (en) 2012-06-20
JP5731513B2 (ja) 2015-06-10
GB2486607B (en) 2014-01-08
US20110062542A1 (en) 2011-03-17
JP2013505580A (ja) 2013-02-14
US8138531B2 (en) 2012-03-20
WO2011034737A3 (en) 2011-06-30
DE112010003704T5 (de) 2012-10-18
CN102498568B (zh) 2014-08-20
GB201204572D0 (en) 2012-05-02
CN102498568A (zh) 2012-06-13
WO2011034737A2 (en) 2011-03-24
TW201138079A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
TWI493700B (zh) 製造全域快門像素感測器單元之結構，設計結構及方法
US8507962B2 (en) Isolation structures for global shutter imager pixel, methods of manufacture and design structures
US8158988B2 (en) Interlevel conductive light shield
TWI493699B (zh) 使用共用浮動擴散之影像感測器像素結構
JP4965112B2 (ja) 白点及びオーバーフローの問題なくグローバル露出が可能なｃｍｏｓイメージセンサ及びその製造方法
JP2010212668A (ja) 遮光部を含む画素センサ・セルおよび製造方法
US8298853B2 (en) CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture
US20090305499A1 (en) Intralevel conductive light shield
US9106854B2 (en) Pixel sensor cell with hold node for leakage cancellation and methods of manufacture and design structure
US20110193146A1 (en) Charge Carrier Barrier for Image Sensor
US8592244B2 (en) Pixel sensor cells and methods of manufacturing
US9059360B2 (en) Photoconductor-on-active pixel device
US20070296006A1 (en) Structure for pixel sensor cell that collects electrons and holes
US7919347B2 (en) Methods of fabricating P-I-N diodes, structures for P-I-N diodes and design structure for P-I-N diodes
US8492214B2 (en) Damascene metal gate and shield structure, methods of manufacture and design structures
CN101630658B (zh) 图像传感器的互连方法
WO2009149221A1 (en) Interlevel conductive light shield
CN104282702A (zh) 器件隔离区域内的拾取器件结构
JP2004281579A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees