CN101630658B - 图像传感器的互连方法 - Google Patents
图像传感器的互连方法 Download PDFInfo
- Publication number
- CN101630658B CN101630658B CN2008100407402A CN200810040740A CN101630658B CN 101630658 B CN101630658 B CN 101630658B CN 2008100407402 A CN2008100407402 A CN 2008100407402A CN 200810040740 A CN200810040740 A CN 200810040740A CN 101630658 B CN101630658 B CN 101630658B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- thickness
- zone
- photodiode device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000002210 silicon-based material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 claims 2
- 239000007769 metal material Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种制造CMOS图像传感器器件的方法，所述方法包括提供具有P型杂质性能的半导体衬底。所述半导体衬底包括表面区域。所述方法形成覆盖所述半导体衬底的第一区域的具有第一厚度的第一介电层。所述方法包括在所述第一介电层下在所述半导体衬底的一部分中提供N型杂质区域，以促使其特征在于至少的所述N型杂质区域和所述P型衬底的光电二极管器件区域的形成。在所述表面区域的第二区域中形成具有第二厚度的第二介电层。在第一介电层的第一厚度内的部分第一区域内形成第二介电层。所述方法形成至少覆盖第二区域的多晶硅栅极层，以形成连接到第二区域的接触元件。
Description
背景技术
本发明涉及集成电路以及用于制造半导体器件的方法。更具体地，本发明提供制造用于高级应用的具有降低的暗电流特征的CMOS图像传感器器件的方法和结构。但是应认识到本发明具有宽广的应用范围。
集成电路或″IC″已经从在硅单片上制造的少量互连器件发展到几百万个器件。目前的IC提供远远超过原来设想的性能和复杂性。为了实现在复杂性和电路密度(即，能封装到给定芯片面积上的器件数目)方面的改进，最小器件特征的尺寸(亦称器件几何尺寸)已经随每代IC变得越来越小。现在制造的半导体器件具有宽度小于1/4微米的特征。
增加电路密度不仅提高IC的复杂性和性能，而且为消费者提供更低成本的部件。IC制造厂可花费数亿甚至数十亿美元。每个制造厂具有一定的晶片生产能力，而每个晶片在其上具有一定数目的IC。因此，通过使IC的单个器件越小，在每个晶片上可以制造的器件就越多，从而增加制造厂的产量。使器件更小非常具有挑战性，这是因为IC制造中使用的每项工艺都具有限制。亦即，给定工艺通常仅能处理小至一定的特征尺寸，然后需要改变工艺或器件布图。
这些限制的例子是在图像传感器中。随着消费应用中对象素灵敏度和象素密度要求的增加，象素布局和涉及的集成电路设计变得更关键。在本发明的整个说明书中会进一步详细地说明这些及其它的限制，特别是下文中。
从上可知，需要用于处理半导体图象传感器器件的改进技术。
发明内容
根据本发明的实施方案，提供形成CMOS图像传感器器件的方法。更具体地，本发明提供制造没有不透光接触区并具有降低的暗电流的CMOS图像传感器器件的方法和结构。但是应认识到本发明具有宽得多的应用范围。例如，所述方法可以应用于制造其它的集成电路，比如逻辑器件、存储器件等。
在一个具体的实施方案中，本发明提供制造具有降低的暗电流和改善的象素填充率的CMOS图像传感器的方法。所述方法包括提供具有P型杂质特征的半导体衬底。例如，可以使用硼作为掺杂剂提供所述P型杂质。所述方法包括形成覆盖所述半导体衬底的具有第一厚度的第一栅极介电层。通常使用高质量二氧化硅比如热生长氧化物形成第一栅极介电层。根据应用也可使用其它的介电材料比如氮化硅或组合。所述方法包括在半导体衬底的一部分中提供N型杂质。在第一介电层下面提供所述N型杂质。所述N型杂质和P型杂质导致所述半导体衬底中光电二极管器件区域的形成。在一个具体的实施方案中，所述方法在所述半导体衬底的第一部分的一部分内形成第二介电层。第二介电层具有第二厚度。在一个具体的实施方案中，所述方法包括形成连接到第二区域并覆盖至少第二区域的栅极层。在一个具体的实施方案中，所述栅极层包括多晶硅材料。
通过本发明可以实现相对于常规技术的许多优点。例如，本发明的技术提供依赖常规技术的易用方法。在一些实施方式中，所述方法提供更高的器件可靠性和性能。根据该实施方案，可以实现一个或多个这些优点。在本发明的整个说明书中会更详细地说明这些及其它优点，特别是下文中。
参考详细说明和之后的附图可以更完全地理解本发明的各种另外的目的，特征和优点。
附图说明
图1是说明根据形成CMOS图像传感器的常规方法的CMOS图像 传感器的简图。
图2是显示根据本发明的一个实施方案形成CMOS图像传感器的方法的简化流程图。
图3-10是说明根据本发明的一个实施方案形成CMOS图像传感器的方法的简图。
具体实施方式
根据本发明的实施方案，提供形成CMOS图像传感器器件的方法。更具体地，本发明提供制造没有接触区并具有降低的暗电流特征的CMOS图像传感器器件的方法和结构。但是应认识到本发明具有更宽的应用范围。例如，所述方法可以应用于制造其它的集成电路，比如逻辑器件、储存器件等。
CMOS图像传感器器件作为用于数字消费应用的优选器件技术出现。为了能够改善象素感测性能，CMOS图像传感器技术尤其需要改善的象素布局设计和集成电路处理等。暗电流是影响传感器性能的主要因素，特别是在低光条件下。可有助于暗电流的因素包括光电二极管区域和周围区域中的硅表面和硅-栅极氧化层界面上的缺陷。另外，连接光电二极管区域和外围电路的某些电极结构可降低象素填充率(感光象素的百分比)，进一步限制了成像器件的灵敏度。这些限制等将在整个说明书中更详细地记载，特别是下文中。
图1是说明根据常规的制造方法的CMOS图像传感器100的简图。如所示的，常规的CMOS图像传感器包括半导体衬底102。所述半导体衬底可是掺杂P型杂质的硅晶片。常规的CMOS图像传感器还包括在部分半导体衬底中的隔离区104。如图1所示，形成覆盖栅极电介质108的至少一个栅极结构106，所述栅极电介质108覆盖在半导体衬底上。通常利用热生长氧化物形成栅极介电层。常规的CMOS图像传感器还包括光敏区域110。所述光敏区域使用N型杂质区域和P型杂质形成。还在光敏区域的表面区域中提供P杂质区域112，以形成钉扎(pinned)光电二极管结构。钉扎光电二极管降低常规CMOS图像传感器器件中的某些暗电流。如所示的，在部分光敏区域中形成覆盖扩散区116的接触区114。形成覆盖所述接触区的金属垫118，以提供光敏区域和其它有源区或外围电路之间的连接。金属垫降低了成像器件的象素填充率和灵敏度。以下将更详细地说明制造CMOS图像传感器器件的常规方法的这些及其它限制。
图2是说明根据本发明的一个实施方案，制造CMOS图像传感器器件的方法的简化流程图。这些图仅仅是举例，不应该不适当地限制本发明中权利要求的范围。本领域技术人员可知道其它的变化、改变、和替代方案。如所示的，所述方法提供掺杂P型杂质的f半导体衬底(步骤202)。所述半导体衬底可为硅晶片、绝缘体上硅衬底、硅锗衬底等。所述方法在半导体衬底的一部分中提供光敏区域(步骤204)。使用至少所述半导体衬底中的N型杂质区域和P型杂质形成光敏区域。所述方法形成覆盖所述半导体衬底的表面区域的第一厚度的第一介电层(步骤206)。在一个具体的实施方案中，可以使用热生长氧化物形成第一介电层。也可使用其它的介电材料。所述方法形成覆盖所述光敏区域的第二厚度的第二介电层，所述光敏区域在第一介电层的厚度之内的第二部分中(步骤208)。所述方法包括形成覆盖所述光敏区域的至少第二部分的栅极层(步骤210)。在一个具体的实施方案中，所述栅极层可以由多晶硅材料制成。所述方法继续进行其它的处理步骤以完成CMOS图像传感器器件(步骤212)。当然，可有其它的变化，改变和替代方案。
上述序列步骤提供了根据本发明的一个实施方案形成CMOS图像传感器的方法。可选择地，可以加入一个或多个另外的步骤、可以删除一个或多个步骤，可以以不同的顺序提供一个或多个步骤，都没可以离开本发明中权利要求所要求保护的范围。本领域技术人员可知道其它的变化、改变、和替代方案。
图3-10图示说明根据本发明的一个实施方案形成CMOS图像传感器的方法。如图3所示，提供P型半导体衬底301。所述半导体衬底可以为单晶硅、硅锗、绝缘体上硅(SOI)等。所述方法在所述半导体衬底中形成隔离区303。在一个具体的实施方案中，可以使用一般称为STI的浅沟槽隔离提供隔离区。浅沟槽隔离可以使用图案化、蚀刻和电介质填充来形成。所述方法包括形成覆盖半导体衬底的第一栅极介电层305。在一个具体的实施方案中，第一栅极介电层可包括热生长氧化物并具有30到80埃的厚度范围。也可使用其它的介电材料。根据应用，所述其它的介电材料包括氮化硅、复合材料比如ONO叠层。所述方法包括在半导体衬底的一部分之内形成光敏区域307。可以使用与半导体衬底杂质相反极性的杂质形成光敏区域。例如，对于P型衬底，可使用N型杂质掺杂光敏器件区域。这些N型杂质的例子包括砷、磷、锑等。在一个具体的实施方案中，所述光敏器件区域可使用钉扎光电二极管结构，以减少表面暗漏电流。所述钉扎光电二极管结构包括在光敏区域的表面区域中的P型杂质区域309。当然，可有其它的变化，改变，和替代方案。
在一个具体的实施方案中，所述方法包括形成覆盖部分第一介电层的掩模层401。如图4所示。部分第一介电层覆盖在光敏区域的第一部分403上。如图4所示，至少覆盖光敏区域405的第二部分的第一介电层是暴露的。在一个具体的实施方案中，可以使用光刻胶材料提供掩模层。图5说明图4的俯视图。
如图6所示，所述方法进行刻蚀过程以除去第一介电层的暴露部分。可以使用在等离子体环境中的干蚀刻方法进行所述刻蚀过程。根据应用也可使用其它的刻蚀方法比如湿蚀刻。如所示的，所述刻蚀过程除去第一介电层的暴露部分，暴露出光敏区域中半导体衬底的部分602。部分602至少包括光敏器件区域的第一部分。
如图7所示，在一个具体的实施方案中，所述方法包括形成覆盖半导体衬底的第二栅极介电层701。如所示的，第二栅极介电层具有覆盖光敏区域的第一部分的第二厚度703。第二栅极介电层还具有覆盖至少光敏区域的第二部分和CMOS图像传感器器件的有源区域的第三厚度705。在一个具体的实施方案中，所述第三厚度小于第二厚度。在一个具体的实施方案中，第二厚度可为30～80埃，所述第三厚度可为35～75埃。优选，第二厚度为40～70埃，所述第三厚度为45～65埃。图8说明了图7中所示的光电二极管器件区域的局部俯视图。当然可有其它的变化、改变和替代方案。
在一个具体的实施方案中，第二栅极介电层有效地为CMOS图像传感器器件提供双栅极结构。参考图9，所述方法包括使用掺杂的多晶硅材料至少形成覆盖部分第二栅极介电层的第一栅极层901。所述部分第二栅极介电层至少包括覆盖光敏区域的第二部分的第二栅极介电层。如所示的，第一栅极层通过覆盖光敏区域的第二部上的第二栅极介电层使用电容器连接到光敏区域中的扩散区。在一个具体的实施方案中，第一栅极层形成接触元件，以提供电极将信号从光敏区域之内的扩散区耦合到例如缓冲晶体管的源极跟随栅极(source follower gate)。在一个可选择的实施方案中，光敏区域的第二部分也可以为开放区，即从光敏区域的第二部分除去第二介电层，以提供待与光敏区域的扩散区直接接触的接触t元件。当然，可有其它的变化，改变，和替代方案。
图10是图9中的CMOS图像传感器器件沿X-X′的简化的横截面视图。所述图表仅仅是示例性的，不应该不适当地限制本发明的范围。本领域技术人员会知道许多其它变化，改变、和替代方案。如所示的，CMOS图像包括在半导体衬底1003中提供的光敏区域1001。CMOS图像传感器器件还包括浅沟槽隔离(STI)区域1005。如所示的，CMOS图像传感器器件还包括栅极介电层1007。栅极介电层1007包括厚氧化物区域1009和薄氧化物区域1011。使用多晶硅材料形成覆盖至少薄氧化物区域的栅极结构1013，所述薄氧化物区域覆盖所述光敏区域。所述栅极结构提供用于光敏区域内的扩散区1015和有源区1017之间互连的接触元件。在具体的实施方案中，所述多晶硅栅极结构除去了不透明的金属结构。所述多晶硅材料具有不影响CMOS图像传感器器件的象素填充率的光透射性能。当然，可有其它的变化，改变，和替代方案。
虽然以上全面说明了具体的实施方案，可以使用各种变化、替代的结构和等同物。例如，上述说明已经使用P型衬底和利用N型杂质的光电二极管器件区域进行了说明，但是也可以使用N型衬底和使用P型杂质的光电二极管器件区域。另外，可以使用其它的隔离结构来形成隔离区，比如尤其是场氧化物区域。因此，上述记载和举例说明不应该认为是限制本发明的范围，本发明的范围由所附的权利要求限定。
Claims (25)
1.一种制造CMOS图像传感器器件的方法，所述方法包括：
提供具有p型杂质特征的半导体衬底，所述半导体衬底包括表面区域；
形成具有第一厚度的第一介电层，其覆盖所述半导体衬底的表面区域；
在所述第一介电层下的所述半导体衬底的一部分中提供N型杂质区域，以促使形成其特征在于至少所述N型杂质区域和所述P型衬底的光电二极管器件区域；
在第一介电层上形成掩膜层，其覆盖光电二极管器件区域的第一部分上的第一介电层，覆盖在光电二极管器件区域第二部分上的第一介电层是裸露的；
在所述表面区域中形成第二介电层，第二介电层具有覆盖光电二极管器件区域的第一部分的第二厚度，和覆盖光电二极管器件区域的第二部分和CMOS图像传感器器件的有源区域的第三厚度，所述第三厚度小于第二厚度；
形成覆盖至少光电二极管器件区域的第二部分的栅极层，以形成连接到所述光电二极管器件区域的第二部分的接触元件，所述栅极层包括多晶硅材料。
2.如权利要求1的方法，其中所述半导体衬底是单硅晶片。
3.如权利要求1的方法，其中所述P型杂质是硼。
4.如权利要求1的方法，其中所述N型杂质选自磷、砷或锑。
5.如权利要求1的方法，其中所述第二厚度小于所述第一厚度。
6.如权利要求1的方法，其中所述第一介电层包括二氧化硅。
7.如权利要求1的方法，其中所述第二介电层包括二氧化硅。
8.如权利要求1的方法，其中所述多晶硅材料掺杂浓度为1×1015～1×1016原子/cm3的磷。
9.如权利要求1的方法，其中所述接触元件在所述光电二极管器件和所述CMOS图像传感器器件的晶体管之间提供互连元件。
10.如权利要求1的方法，其中所述光电二极管器件区域的第二部分是所述光电二极管器件的扩散区。
11.如权利要求1的方法，其中所述接触元件不含金属材料。
12.如权利要求1的方法，其中所述第二厚度为30～80埃。
13.如权利要求1的方法，其中所述栅极层可透射光。
14.如权利要求1的方法，其中使用隔离结构将所述栅极层与所述衬底隔离。
15.一种制造CMOS图像传感器器件的方法，所述方法包括：
提供具有p型杂质特征的半导体衬底，所述半导体衬底包括表面区域；
形成具有第一厚度的第一介电层，其覆盖所述半导体衬底的表面区域；
所述第一介电层下的所述半导体衬底的一部分中提供N型杂质区域，以促使形成其特征在于至少所述N型杂质区域和所述P型衬底的光电二极管器件区域；
在第一介电层上形成掩膜层，其覆盖光电二极管器件区域的第一部分上的第一介电层，覆盖在光电二极管器件区域第二部分上的第一介电层是裸露的；
在所述表面区域中形成第二介电层，第二介电层具有覆盖光电二极管器件区域的第一部分的第二厚度，和覆盖光电二极管器件区域的第二部分和CMOS图像传感器器件的有源区域的第三厚度，所述第三厚度小于第二厚度；
在所述光电二极管器件区域的第二部分中形成开放结构，所述部分在所述第一介电层的第一厚度之内；
形成覆盖至少光电二极管器件区域的第二部分的栅极层，以形成连接到所述光电二极管器件区域的第二部分的接触元件，所述栅极层包括多晶硅材料。
16.如权利要求15的方法，其中所述半导体衬底是单硅晶片。
17.如权利要求15的方法，其中所述P型杂质是硼。
18.如权利要求15的方法，其中所述N型杂质选自磷、砷或锑。
19.如权利要求15的方法，其中所述第一介电层包括二氧化硅。
20.如权利要求15的方法，其中所述多晶硅材料掺杂浓度为1×1015～1×1016原子/cm3的磷。
21.如权利要求15的方法，其中所述接触元件在所述光电二极管器件和所述CMOS图像传感器器件的晶体管之间提供互连元件。
22.如权利要求15的方法，其中所述光电二极管器件区域的第二部分是所述光电二极管器件的扩散区。
23.如权利要求15的方法，其中所述接触元件不合金属材料。
24.如权利要求15的方法，其中所述栅极层可透射光。
25.如权利要求15的方法，其中使用隔离结构将所述栅极层与所述衬底隔离。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100407402A CN101630658B (zh) | 2008-07-15 | 2008-07-15 | 图像传感器的互连方法 |
| US12/259,172 US8247258B2 (en) | 2008-07-15 | 2008-10-27 | Method of interconnect for image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100407402A CN101630658B (zh) | 2008-07-15 | 2008-07-15 | 图像传感器的互连方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101630658A CN101630658A (zh) | 2010-01-20 |
| CN101630658B true CN101630658B (zh) | 2011-05-11 |
Family
ID=41575704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100407402A Active CN101630658B (zh) | 2008-07-15 | 2008-07-15 | 图像传感器的互连方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8247258B2 (zh) |
| CN (1) | CN101630658B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100309358A1 (en) * | 2009-06-05 | 2010-12-09 | Renesas Electronics Corporation | Solid-state imaging device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819239A (zh) * | 2004-12-30 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器的光电二极管及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389809A (en) * | 1982-02-01 | 1995-02-14 | Texas Instruments Incorporated | Silicided MOS transistor |
| US6534356B1 (en) | 2002-04-09 | 2003-03-18 | Taiwan Semiconductor Manufacturing Company | Method of reducing dark current for an image sensor device via use of a polysilicon pad |
| JP4198006B2 (ja) * | 2003-07-25 | 2008-12-17 | 株式会社リコー | 半導体装置の製造方法 |
| KR100529670B1 (ko) | 2003-10-01 | 2005-11-17 | 동부아남반도체 주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
-
2008
- 2008-07-15 CN CN2008100407402A patent/CN101630658B/zh active Active
- 2008-10-27 US US12/259,172 patent/US8247258B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819239A (zh) * | 2004-12-30 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器的光电二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100197066A1 (en) | 2010-08-05 |
| CN101630658A (zh) | 2010-01-20 |
| US8247258B2 (en) | 2012-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9887226B2 (en) | Solid-state imaging device | |
| US7675101B2 (en) | Image sensor and manufacturing method thereof | |
| US6339248B1 (en) | Optimized floating P+ region photodiode for a CMOS image sensor | |
| CN101625996B (zh) | 用以减少暗电流的ono侧墙刻蚀工艺 | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| US20030062561A1 (en) | Alternate method for photodiode formation in CMOS image sensors | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| EP1715678B1 (en) | Selective smile formation under transfer gate in a CMOS image sensor pixel | |
| JP4496866B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP6362093B2 (ja) | 固体撮像装置の製造方法及び固体撮像装置 | |
| JP4241527B2 (ja) | 光電変換素子 | |
| JP2004014861A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105575986A (zh) | 固态摄像装置及固态摄像装置的制造方法 | |
| US20180138218A1 (en) | Image sensor and fabrication method thereof | |
| CN101630658B (zh) | 图像传感器的互连方法 | |
| CN101630659B (zh) | 使用三栅极工艺的cmos图像传感器的方法和结构 | |
| US7575941B2 (en) | Method of manufacturing photodiode | |
| KR20110000853A (ko) | 이미지센서 및 그 제조방법 | |
| JP5240146B2 (ja) | 固体撮像素子 | |
| JP2010098192A (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
| CN214542237U (zh) | 图像传感器 | |
| JP6838995B2 (ja) | 固体撮像素子、固体撮像素子の製造方法及び電子機器 | |
| JP3597663B2 (ja) | 固体撮像装置 | |
| US20080157149A1 (en) | CMOS image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |