TWI491019B - 形成低電容靜電放電裝置的方法及其結構 - Google Patents
形成低電容靜電放電裝置的方法及其結構 Download PDFInfo
- Publication number
- TWI491019B TWI491019B TW097134579A TW97134579A TWI491019B TW I491019 B TWI491019 B TW I491019B TW 097134579 A TW097134579 A TW 097134579A TW 97134579 A TW97134579 A TW 97134579A TW I491019 B TWI491019 B TW I491019B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- diode
- forming
- semiconductor
- semiconductor region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 3
- 210000000629 knee joint Anatomy 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 210000002414 leg Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/929—PN junction isolated integrated circuit with isolation walls having minimum dopant concentration at intermediate depth in epitaxial layer, e.g. diffused from both surfaces of epitaxial layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/966—Selective oxidation of ion-amorphousized layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/983—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明一般而言係關於電子學，且更明確地說，係關於形成半導體裝置及結構的方法。
在過去，半導體工業利用各種方法及結構來形成靜電放電(ESD)保護裝置。根據一項國際規範(通常被稱作IEC 61000-4-2(2級)的國際電工委員會(IEC)規範)，期望ESD裝置在大約1奈秒內對高輸入電壓及電流作出回應(IEC的地址為3,rue de Varemb,1211 Genve 20,Switzerland)。
一些先前的ESD裝置結合P-N接面二極體來使用齊納二極體。在大多數情況下，該等裝置結構具有通常大於約一至六(1-6)微微法拉的高電容。高電容限制了ESD裝置的回應時間且亦係連接至該ESD裝置之裝置的負載。一些先前的ESD裝置在衝穿模式下進行操作，該衝穿模式要求裝置具有通常小於約2微米厚的非常薄且準確受控的磊晶層，且要求磊晶層中的低摻雜。此等結構通常使得難以準確控制ESD裝置的箝位電壓，且特別難以控制低箝位電壓，諸如，小於約十伏特(10V)的電壓。1999年3月9日頒給Bin Yu等人的第5,880,511號美國專利中揭示了這種ESD裝置的一實例。另一ESD裝置利用垂直MOS電晶體的本體區域在與基礎磊晶層的界面處形成齊納二極體。用於ESD裝置的摻雜分佈及厚度導致高電容及慢回應時間。另外，難以控制薄層內的低摻雜程度，此使得難以控制ESD裝置的擊穿電壓。2007年3月29日公開的發明人Madhur Bobde的公開號為2007/0073807的美國專利中揭示了這種ESD裝置的實例。
因此，期望有一種靜電放電(ESD)裝置，其具有低電容、具有快回應時間、對正及負ESD事件都作出反應、具有良好受控的箝位電壓、在製造中易於控制以及具有可被控制到在低電壓至高電壓之電壓範圍內的箝位電壓。
圖1示意地說明具有低電容及快回應時間的靜電放電(ESD)保護裝置或ESD裝置10之一部分的實施例。裝置10包括2個端子(第一端子11及第二端子12)。端子11通常為輸入端子且端子12通常為連接至待由裝置10保護的另一元件(未圖示)的輸出端子。舉例而言，端子11可連接至高穩壓電源側(例如5V的電源)。裝置10經組態以在端子11與12之間具有低電容。裝置10亦經形成以將在端子11與12之間形成的最大電壓限制為裝置10的箝位電壓。裝置10的尖銳的擊穿電壓特性(或尖銳的膝節)有助於準確控制箝位電壓的值。低電容有助於給裝置10提供快回應時間。裝置10包括形成為P-N接面二極體的第一指引二極體14、與二極體14串聯連接的齊納二極體15及形成為P-N接面二極體的第二指引二極體17。二極體17與二極體14及15之串聯組合並聯。
在正常操作中，藉由將約一伏特(1V)施加至端子11及將接地參考電壓施加至端子12，加偏壓於裝置10至正常的操作電壓，諸如，在約一伏特(1V)與二極體15的齊納電壓之間的電壓。由於下文描述的裝置10的特性，當端子11與12之間的電壓在此正常的操作電壓範圍內變化時，裝置10的電容保持為低。然而，通常跨該裝置施加的零伏特情況下而指定ESD裝置的電容。此零電壓條件通常被稱作零偏壓條件。如在下文中將進一步看到的，在此零偏壓條件下，下文描述的裝置10的低電容特徵形成二極體14及17之非常低的電容值。由於串聯的電容器的電容小於最小電容器的電容，因此在此零偏壓條件下由二極體14及15產生的電容小於二極體14或15中之任一者的電容。裝置10的電容為二極體14及15的等效電容加上二極體17的電容的加和結果。
如在下文中將進一步看到的，二極體17的電容亦非常小，因此，在此零偏壓條件下，裝置10的總電容非常小。
若在端子11上接收到正靜電放電(ESD)事件，則端子11被強加到相對於端子12的大正電壓。因為二極體14的陽極連接至端子11且陰極連接至二極體15的陰極，所以該大的正電壓加正向偏壓於二極體14，且加反向偏壓於二極體15。當端子11與12之間的電壓達到裝置10的正臨限電壓時(二極體14的正向電壓加上二極體15的齊納電壓)，正電流(Ip)自端子11經過二極體14及15流至端子12。二極體15使施加到端子12的最大電壓箝位到大約二極體15的齊納電壓(加上二極體14的正向電壓)。二極體15的尖銳的膝節使二極體15將端子11與12之間的最大電壓快速地箝位到二極體15的齊納電壓。二極體15的齊納電壓通常為約2.5至80伏特(2.5V-80V)且較佳為約五伏特(5V)。若在端子11上接收到負ESD事件，則相對於端子12，端子11被強加到大的負電壓。因為二極體17的陽極連接至端子12且陰極連接至端子11，因此該大的負電壓加正向偏壓於二極體17，且負電流(In)自端子12經過二極體17流至端子11。一旦加正向偏壓於二極體17，其將安全地操縱負ESD脈衝，使裝置10能夠提供雙向ESD保護。
圖2說明ESD裝置10的實施例的一部分的橫截面圖。二極體14、15及17形成於半導體基板21上。二極體14、15及17以一般方式用箭頭識別。半導體層27(諸如)藉由磊晶成長形成於基板21上，且層27的一部分可充當二極體14及17之漂移區域。
圖3為說明裝置10的較佳實施例的載體濃度分佈的曲線圖。橫坐標指示自層27的表面到裝置10中的深度，且縱坐標指示載體濃度的遞增值。曲線50說明由自端子11至端子12施加的正偏壓產生的裝置10的載體濃度(例如，藉由正ESD事件)。除了圖3以外，此描述還參考圖1及圖2。
為了形成二極體15，半導體區域24在形成層27的摻雜物與基板21的摻雜物的界面附近形成。在較佳的實施例中，基板21形成有P-型傳導性，具有不低於大約1×1019
原子/cm3
且較佳在大約1×1019
與1×1021
原子/cm3
之間的摻雜濃度。在此較佳的實施例中，半導體區域24形成為具有不低於約1×1019
原子/cm3
且較佳在約1×1019
與1×1021
原子/cm3
之間的摻雜濃度之N型區域。另外，區域24的厚度通常在約一與三(1-3)微米之間，但可為其他厚度。由於除了區域24及基板21的高摻雜濃度以外亦有區域24的小厚度，因此當裝置10自端子11至端子12接收正電壓時，該電壓使載體濃度限制到區域24內且在與基板21的界面附近的小且高密度的區域。載體及摻雜物之此高濃度給形成於基板21與區域24之間的二極體提供齊納二極體操作特性，藉此形成齊納二極體15。此組合亦給二極體15提供非常尖銳的轉變或膝節，且允許對二極體15的擊穿電壓或齊納電壓進行非常準確的控制。藉由改變區域24及/或基板21的載體濃度，可調節二極體15的擊穿電壓或齊納電壓。齊納擊穿電壓大體上比衝穿擊穿電壓更可控。
層27較佳經形成以具有較低的峰值摻雜濃度，該峰值摻雜濃度比區域24的摻雜濃度至少小一個數量級，且通常在約1×1013
與1×1017
原子/cm3
之間。藉由熟習此項技術者熟知的各種方法，可將層27及區域24形成於基板21上。舉例而言，由虛線22說明的薄N型磊晶層可形成於基板21上作為層27的第一部分。此第一部分可選擇性地經摻雜以形成區域24。其後，可形成層27的其餘部分。
隨後，可形成隔離渠溝29及31，以便將層27之形成二極體14的部分與層27之形成二極體17的部分隔離。渠溝29及31通常藉由自層27的頂表面穿過層27產生開口且將開口延伸到基板21中來形成。為了防止橫向通過區域24至層27及二極體17的傳導，渠溝29亦穿過區域24延伸一段距離到基板21中。諸如藉由沿著渠溝29及31的側壁及底部形成介電襯套30且用絕緣材料或者摻雜或未摻雜的多晶矽填充剩餘的開口來給渠溝29及31提供隔離。或者，介電襯套30可沿著渠溝29及31的側壁而非底部形成。形成渠溝29及31的方法對熟習此項技術者而言係已知的。因為渠溝29延伸通過區域24，所以它減小了對準公差且使得易於可靠地生產裝置10。渠溝29較佳形成具有周邊的閉合多邊形，該周邊具有圍繞層27的一部分的開口，渠溝29可被視為多連通域。類似地，渠溝31可被視為多連通域。區域24經定位使得其在渠溝29的外部邊緣之間延伸但在渠溝31的外部邊緣之前終止。此結構有助於使用區域24形成連續的齊納二極體15且確保區域24不延伸至層27之在二極體17下的部分。
二極體14包括在層27之表面上形成具有與基板21相同的傳導性的摻雜區域33。區域33經形成以延伸到層27中且上覆區域24。區域33通常經定位使得在層27之表面上的區域33的周邊完全由渠溝29圍繞。較佳地，渠溝29為形成於區域33周圍的一連續渠溝。區域33的峰值摻雜濃度通常大於層27的峰值摻雜濃度且較佳大約等於基板21的峰值摻雜濃度。區域33通常經形成以自表面延伸不大於約二(2)微米且較佳約十分之一至二(0.1-2)微米的距離到層27中。區域33與層27之間的大的摻雜濃度差以及區域33的淺深度有助於給二極體14提供非常小的電容。二極體14的此非常小的電容在零偏壓條件下有助於為形成上文所指示之裝置10小的零偏壓電容。二極體14的電容在零偏壓時通常小於約0.4微微法拉，且二極體14及15的等效串聯電容形成裝置10之小於約0.2微微法拉且較佳不大於約0.01微微法拉的電容。
區域33與區域24分開一段距離，其有助於使二極體15的電容最小。該間隔通常為大約二至二十(2-20)微米。層27之在區域33與24之間的部分形成二極體14的漂移部分。為了減少寄生電晶體的形成且確保裝置10不在衝穿工作區域內工作，層27之漂移區域的厚度通常為至少約2微米。
為了形成二極體17，摻雜區域34在層27內形成而具有與基板21相反的傳導性。區域34的峰值摻雜濃度大於層27的摻雜濃度且較佳大約等於基板21的峰值摻雜濃度。區域34在層27的表面上形成且較佳延伸大約與區域33相同的距離到層27中。然而，區域34不上覆區域24。區域34經定位使得區域34在層27的表面處的周邊完全由渠溝31圍繞。渠溝31較佳為一連續渠溝。因為渠溝31延伸穿過層27，因此其減小了接近於區域24的層27的量，藉此有助於減小二極體17的電容。層27的低載體濃度及區域34的淺深度有助於給二極體17提供非常小的電容。二極體17的此非常小的電容在零偏壓條件下有助於形成如上文所指示之裝置10的小的零偏壓電容。二極體17的電容在零偏壓時通常小於約0.4微微法拉且較佳不大於約0.02微微法拉。
隨後，絕緣材料36可形成於層27的表面上。開口通常穿過絕緣材料36形成以暴露區域33及34的部分。可應用導體38使兩個區域33及34兩者電接觸。導體38隨後被連接至端子11。為了形成連接至端子12的電極，導體39被應用到基板21的底表面。
相對於端子12，當裝置10在端子11上接收到正ESD電壓時，加正向偏壓於二極體14，且加反向偏壓於二極體17，且電流Ip流經二極體14及15。由於該等空乏區域，層27中的載體密度自零偏壓條件進一步減小，此有助於進一步降低二極體17的電容。即使二極體14被加正向偏壓，其歸因於區域27的低載體濃度仍具有低電容。二極體14及15的串聯連接使該兩個二極體的組合具有比單獨的二極體14的電容小的小電容。
當ESD事件出現時，通常有在短暫的時間段內出現的大電壓及電流尖峰。通常，峰值電流及峰值電壓出現在幾奈秒(通常小於二奈秒(2nsec.))的時期內且僅可持續約一奈秒(1nsec.)。在通常約二十(20)奈秒的另一時間間隔內，電流通常減小到穩定水準，且在另一個二十至四十(20-40)奈秒內緩慢減小。電流的峰值可在一至三十安培(1至30amps)之間，且自ESD接收到的峰值電壓可在二千至三千伏特(2000-30000V)之間。裝置10的元件的尺寸及回應時間較佳經組態以在峰值電壓的時間間隔期間對電壓作出回應且傳導峰值電流。由於二極體14及15串聯連接，因此有效電容為總的串聯電容。因為串聯的電容器產生小於最小電容的電容，因此，二極體14的低零偏壓電容確保裝置10的電容對裝置10而言足夠低以對ESD事件作出回應，且在峰值ESD電壓及電流期間傳導ESD電流。
圖4示意地說明ESD裝置55的電路表示的一部分的實施例，其為在圖1-圖3的描述中所述的裝置10的替代實施例。除了裝置55包括齊納二極體56以外，裝置55的電路原理圖與裝置10的電路原理圖相似。因此，二極體56之陰極連接至二極體17之陰極，且陽極連接至端子11。在零偏壓條件下，裝置55之包括二極體17及56的第一支路的等效電容形成低等效電容，其低於二極體17或56中之任一者的電容。類似地，包括二極體14及15的第二支路形成在上文中描述的低等效電容。裝置55的總電容為兩個並聯支路的電容的和，歸因於每一支路的小電容，該總電容提供了低電容。
圖5說明裝置55的橫截面部分。除了裝置55包括形成於區域34內的摻雜區域58以外，裝置55的橫截面與裝置10的橫截面相似。區域58具有傳導類型且較佳具有基板21之摻雜濃度。區域34及58的高摻雜濃度為二極體56形成了尖銳的膝節而不影響二極體17的電容。添加與二極體17串聯的二極體56向裝置55提供了雙向ESD保護，且亦向裝置55組態對於Ip及In電流路徑大體上對稱的箝位電壓。
雖然對區域24及34給定的摻雜濃度為針對各別二極體15及56的五伏特(5V)擊穿電壓之較佳實施例的彼等濃度，但是熟習此項技術者將瞭解，對於其他擊穿電壓，摻雜濃度可能必須改變。舉例而言，對於八十伏特(80V)的擊穿電壓，區域24及34之摻雜濃度可減少，或基板21之摻雜濃度可減少，或區域24及34連同基板21之摻雜濃度可減少。通常，層27之摻雜濃度比區域24之摻雜濃度至少小一個數量級。
鑒於上述內容，顯然揭示了一種新穎的裝置及方法。連同其他特徵包括的係形成一種ESD裝置，其具有高度摻雜的P型基板、在基板上的輕微摻雜N型層、以及相鄰於基板之一部分且在輕微摻雜N型層之間經定位以形成齊納二極體的高度摻雜N型層。亦包括的係上覆高度摻雜N型層以便形成P-N二極體的高度摻雜P型層。摻雜濃度及厚度產生具有低電容且可在小於一奈秒(1nsec.)內對ESD事件作出回應的ESD裝置。基板21及區域24的高摻雜濃度提供了具有良好控制的擊穿電壓及可被控制在約2.5至80伏特的之範圍內的箝位電壓的齊納二極體。
雖然本發明的主題係用特定的較佳實施例來描述的，但顯然，許多代替或變化對於熟習半導體技術者而言係顯而易見的。舉例而言，可顛倒所有的摻雜類型。熟習此項技術者將瞭解，可省去渠溝29或31中的任一者，且裝置10將為功能性的且具有低電容以在前文中描述的時間間隔內作出回應。儘管本文中將裝置描述為形成於矽基板上，但是熟習此項技術者將瞭解，亦可使用其他半導體材料，包括砷化鎵、碳化矽、氮化鎵及其他半導體材料。另外，始終使用詞"連接"來使描述清楚，然而，其意欲具有與詞"耦接"相同的含義。因此，"連接"應該被解釋為包括直接連接或間接連接。
10．．．ESD裝置
11．．．第一端子
12．．．第二端子
14．．．第一指引二極體
15．．．齊納二極體
17．．．第二指引二極體
21．．．半導體極板
22．．．虛線
24．．．半導體區域
27．．．半導體層
29．．．隔離渠溝
30．．．介電襯套
31．．．隔離渠溝
33．．．摻雜區域
34．．．摻雜區域
36．．．介電質
38．．．導體
39．．．導體
50．．．曲線
55．．．ESD裝置
56．．．齊納二極體
58．．．摻雜區域
In．．．負電流
Ip．．．正電流
圖1示意地說明根據本發明之靜電放電(ESD)保護裝置的電路表示的一部分的實施例；
圖2說明根據本發明之圖1的ESD裝置的實施例的一部分的橫截面；
圖3為說明根據本發明之圖1及圖2的ESD裝置的一些載體濃度的曲線圖；
圖4示意地說明另一ESD裝置的電路表示的一部分的實施例，該實施例為圖1-圖3的ESD裝置的另一替代實施例；及
圖5說明根據本發明之圖4的ESD裝置的實施例的橫截面部分。
為說明的簡單及清楚起見，諸圖中的元件不必按比例繪製，且不同圖中相同的參考數字表示相同的元件。另外，為了描述的簡單起見而省去熟知步驟及元件的描述及細節。如本文所使用的，載流電極意謂裝置之承載通過該裝置之電流的一元件，諸如MOS電晶體的源極或汲極或者雙極電晶體的發射極或集電極或者二極體的陰極或陽極，且控制電極意謂裝置之控制通過該裝置之電流的一元件，諸如，MOS電晶體的閘極或雙極電晶體的基極。雖然該等裝置在本文被解釋為特定N通道或P通道裝置，或者特定N型或P型摻雜區域，但熟習此項技術者將瞭解，根據本發明，互補裝置亦係可能的。熟習此項技術者將瞭解，如本文所使用的詞"在…期間、當…的時候、在…的時候"並非意謂一動作與初始動作同時發生的準確術語，而是在由初始動作起始的反應之間可能存在一些小但合理的延遲，諸如，傳播延遲。詞"大約"或"大體上"的使用意謂元件的值具有被預期非常接近於規定的值或位置的參數。然而，如此項技術中已知的，總是存在防止值或位置精確地如規定的較小差異。在此項技術中完全證實，達大約十個百分比(10%)(且對於半導體摻雜濃度，達20%)的差異被認為是偏離確切地如所述的理想目標的合理差異。為圖式的清楚起見，裝置結構的摻雜區域被說明為具有通常直線的邊緣及精密角度的拐角。然而，熟習此項技術者理解到，歸因於摻雜物的擴散及活化，摻雜區域的邊緣通常可能不是直線並且拐角可能不是精密角度。
10．．．ESD裝置
11．．．第一端子
12．．．第二端子
14．．．第一指引二極體
15．．．齊納二極體
17．．．第二指引二極體
In．．．負電流
Ip．．．正電流
Claims (19)
- 一種靜電放電(ESD)裝置，其包含：該ESD裝置之一第一端子；該ESD裝置之一第二端子；一齊納二極體，其具有一耦接至該ESD裝置之該第二端子的陽極且亦具有一陰極；一第一P-N二極體，其與該齊納二極體串聯耦接，該第一P-N二極體具有一陽極及一陰極；及一第二P-N二極體，其與該齊納二極體及該第一P-N二極體之串聯組合並聯耦接，該第二P-N二極體具有一陰極且亦具有一陽極，該第二P-N二極體之該陽極耦接至該齊納二極體之該陽極且耦接至該ESD裝置之該第二端子，其中該ESD裝置進一步包含：一第一傳導類型之一半導體基板，其具有不小於大約1×1019 原子/cm3 之一第一峰值摻雜濃度；一第二傳導類型之一第一半導體區域，其具有大約該第一峰值摻雜濃度且與該半導體基板形成一第一P-N接面，其中該第一P-N接面形成該齊納二極體的一接面；該第二傳導類型之一第二半導體區域，其在該第一半導體區域上且亦在該半導體基板之一部分上，其中該第二半導體區域具有小於該第一峰值摻雜濃度的一第二峰值摻雜濃度；該第一傳導類型之一第一摻雜區域，其位於該第二半 導體區域中且覆該第一半導體區域，該第一摻雜區域與該第一半導體區域間隔開至少二微米之一距離，該第一摻雜區域具有大約該第一峰值摻雜濃度；及一第一渠溝隔離區域，其自該第二半導體區域之一上表面延伸穿過該第一半導體區域且進入該半導體基板，其中該第一渠溝隔離區域圍繞該第一摻雜區域的一外部周邊。
- 如請求項1之ESD裝置，其中該第一P-N二極體之該陽極耦接至該第二P-N二極體之該陰極且耦接至該ESD裝置之該第一端子，且其中該齊納二極體之該陰極耦接至該第一P-N二極體之該陰極。
- 如請求項1之ESD裝置，其進一步包括一第二齊納二極體，該第二齊納二極體具有一耦接至該第二P-N二極體之該陰極的陰極，且具有一耦接至該ESD裝置之該第一端子的陽極。
- 如請求項1之ESD裝置，其中該第二半導體區域缺乏定位於該第一半導體區域與該第一摻雜區域之間的該第一傳導類型的一摻雜區域。
- 如請求項1之ESD裝置，其中該第二峰值摻雜濃度不大於大約1×1017 原子/cm3 ，且其中該第一P-N二極體及該第二P-N二極體具有小於大約一微微法拉的一零偏壓電容。
- 如請求項1之ESD裝置，其進一步包括該第二傳導類型之一第二摻雜區域，該第二摻雜區域定位於該第二半導體區域內且不上覆該第一半導體區域，該第二摻雜區域與 該第一摻雜區域間隔開一第二距離且亦定位於該第一渠溝隔離區域外，且與該第一半導體區域間隔開至少二微米之一距離，該第二摻雜區域具有大約該第一峰值摻雜濃度；及一第二渠溝隔離區域，其自該第二半導體區域之該上表面延伸穿過該第二半導體區域且進入該半導體基板，其中該第二渠溝隔離區域圍繞該第二摻雜區域的一外部周邊。
- 如請求項1之ESD裝置，其中通過該ESD裝置之電流垂直通過該半導體基板到達在該半導體基板之與該第二半導體區域相對之一表面上的一導體。
- 一種形成一ESD裝置的方法，其包含：提供為一第一傳導類型且具有一第一峰值摻雜濃度之一半導體基板；形成為一第二傳導類型及至少大約該第一峰值摻雜濃度之一第一半導體區域，其中該第一半導體區域與該半導體基板形成一第一P-N接面；在該第一半導體區域上及在該半導體基板之一部分上形成一磊晶層，其中該磊晶層具有該第二傳導類型及一第二峰值摻雜濃度；在該磊晶層上形成一第一摻雜區域，該第一摻雜區域為該第一傳導類型及大約該第一峰值摻雜濃度並覆該第一半導體區域；及形成一第一隔離渠溝，該第一隔離渠溝自該磊晶層的 一上表面垂直延伸穿過該第一半導體區域且進入該半導體基板，其中該第一隔離渠溝圍繞該第一摻雜區域的一外部周邊橫向延伸。
- 如請求項8之方法，其進一步包括在該磊晶層上形成一第二摻雜區域，該第二摻雜區域為該第二傳導類型及大約該第一峰值摻雜濃度且上覆該半導體基板之一部分但不上覆該第一半導體區域。
- 如請求項9之方法，其進一步包括形成一第二隔離渠溝，該第二隔離渠溝自該磊晶層的一上表面垂直延伸穿過該磊晶層且進入該半導體基板，其中該第二隔離渠溝圍繞該第二摻雜區域的一外部周邊橫向延伸。
- 如請求項9之方法，其進一步包括在該第二摻雜區域內形成該第一傳導類型之一第三摻雜區域，其中在該第二摻雜區域與該第三摻雜區域之間形成的一P-N接面形成一齊納二極體。
- 如請求項8之方法，其中形成該第一隔離渠溝包括自該磊晶層之該上表面穿過該第一摻雜區域且進入該半導體基板而形成一開口以及在該開口內形成一介電質。
- 如請求項8之方法，其中形成該第一半導體區域包括形成該第一P-N接面作為一齊納二極體的一接面，其中該第一峰值摻雜濃度形成為不小於大約1×1019 原子/cm3 ，且該第二峰值摻雜濃度形成為不大於大約1×1017 原子/cm3 。
- 如請求項8之方法，其中形成該第一摻雜區域包括在該第一摻雜區域與該磊晶層之間形成一第二P-N接面及使 用該第二P-N接面作為一個二極體之一接面。
- 一種形成一半導體裝置之方法，其包含：提供為一第一傳導類型且具有一第一峰值摻雜濃度的一半導體基板，其中該半導體基板具有第一及第二表面；形成一第一半導體區域，其為一第二傳導類型且鄰近該半導體基板之摻雜物之一部分，其中該第一半導體區域與該半導體基板之該等摻雜物形成一第一P-N接面，且其中該第一P-N接面形成一齊納二極體；在該第一半導體區域上及在該半導體基板之該第一表面的一部分上形成一第二半導體區域，其中該第二半導體區域具有該第二傳導類型及一第二峰值摻雜濃度；在該第二半導體區域上形成一第一P-N二極體，該第一P-N二極體包括一第一摻雜區域，其具有該第一傳導類型及大約該第一峰值摻雜濃度並覆該第一半導體區域之至少一部分；及形成一第一隔離渠溝，該第一隔離渠溝自該第二半導體區域的一上表面垂直延伸穿過該第一半導體區域且進入該半導體基板，其中該第一隔離渠溝圍繞該第一摻雜區域的一外部周邊橫向延伸。
- 如請求項15之方法，其中形成該第二半導體區域包括形成具有一在大約二至二十微米之間的厚度之該第二半導體區域。
- 如請求項16之方法，其中形成該第一半導體區域包括形 成具有大約一至三微米之一厚度的該第一半導體區域。
- 如請求項15之方法，其中形成該第二半導體區域包括形成具有不大於大約1×1017 原子/cm3 之該第二峰值摻雜濃度的該第二半導體區域及形成不小於大約1×1019 原子/cm3 的該第一峰值摻雜濃度。
- 如請求項15之方法，其進一步包括在該第二半導體區域上形成該第二傳導類型及大約該第一峰值摻雜濃度的一第二摻雜區域，其中該第二摻雜區域與該第一摻雜區域間隔開且不上覆該第一半導體區域；及形成一第二隔離渠溝，該第二隔離渠溝自該第二半導體區域的該上表面垂直延伸且進入該半導體基板，其中該第二隔離渠溝圍繞該第二摻雜區域的一外部周邊橫向延伸。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/859,570 US7538395B2 (en) | 2007-09-21 | 2007-09-21 | Method of forming low capacitance ESD device and structure therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200933874A TW200933874A (en) | 2009-08-01 |
| TWI491019B true TWI491019B (zh) | 2015-07-01 |
Family
ID=40470732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097134579A TWI491019B (zh) | 2007-09-21 | 2008-09-09 | 形成低電容靜電放電裝置的方法及其結構 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7538395B2 (zh) |
| KR (1) | KR101490128B1 (zh) |
| CN (1) | CN101393912B (zh) |
| HK (1) | HK1128821A1 (zh) |
| TW (1) | TWI491019B (zh) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172165A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | 半導体装置 |
| DE102007024355B4 (de) | 2007-05-24 | 2011-04-21 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schutzstruktur |
| CN101667727B (zh) * | 2008-09-05 | 2012-11-21 | 群康科技(深圳)有限公司 | 接口静电保护电路 |
| US7812367B2 (en) * | 2008-10-15 | 2010-10-12 | Semiconductor Components Industries, Llc | Two terminal low capacitance multi-channel ESD device |
| US8089095B2 (en) | 2008-10-15 | 2012-01-03 | Semiconductor Components Industries, Llc | Two terminal multi-channel ESD device and method therefor |
| US9142592B2 (en) | 2009-04-09 | 2015-09-22 | Infineon Technologies Ag | Integrated circuit including ESD device |
| JP5613400B2 (ja) * | 2009-11-18 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8377757B2 (en) | 2010-04-30 | 2013-02-19 | Shanghai Sim-Bcd Semiconductor Manufacturing Limited | Device and method for transient voltage suppressor |
| FR2960097A1 (fr) * | 2010-05-11 | 2011-11-18 | St Microelectronics Tours Sas | Composant de protection bidirectionnel |
| US8169000B2 (en) | 2010-07-15 | 2012-05-01 | Amazing Microelectronic Corp. | Lateral transient voltage suppressor with ultra low capacitance |
| CN102376702B (zh) * | 2010-08-20 | 2014-09-17 | 半导体元件工业有限责任公司 | 两端子多通道esd器件及其方法 |
| US8431959B2 (en) * | 2010-10-19 | 2013-04-30 | Semiconductor Components Industries, Llc | Method of forming an ESD protection device and structure therefor |
| US8431999B2 (en) * | 2011-03-25 | 2013-04-30 | Amazing Microelectronic Corp. | Low capacitance transient voltage suppressor |
| KR101323143B1 (ko) * | 2011-10-27 | 2013-10-30 | (주)아트로닉스 | 정전기 보호용 반도체 소자의 제조방법과 그 방법에 의하여 제조되는 정전기 보호용 반도체 소자 |
| KR102268351B1 (ko) | 2012-07-25 | 2021-06-22 | 셀덱스 쎄라퓨틱스, 인크. | 항-kit 항체 및 그의 용도 |
| CN103681653A (zh) * | 2012-09-10 | 2014-03-26 | 株式会社东芝 | 半导体器件 |
| US8723264B2 (en) | 2012-10-17 | 2014-05-13 | Semicondutor Components Industries, Llc | Electrostatic discharge devices and method of making the same |
| EP2725615B1 (en) | 2012-10-29 | 2019-01-23 | IMEC vzw | Semiconductor device comprising a diode and a bipolar transistor and method for producing such a device |
| US9337178B2 (en) * | 2012-12-09 | 2016-05-10 | Semiconductor Components Industries, Llc | Method of forming an ESD device and structure therefor |
| JP2014175324A (ja) * | 2013-03-06 | 2014-09-22 | Panasonic Corp | 低容量半導体装置 |
| US8975146B2 (en) | 2013-05-01 | 2015-03-10 | International Business Machines Corporation | Trench isolation structures and methods for bipolar junction transistors |
| JP2015012184A (ja) * | 2013-06-28 | 2015-01-19 | 株式会社東芝 | 半導体素子 |
| CN104299965A (zh) * | 2013-07-15 | 2015-01-21 | 联华电子股份有限公司 | 静电防护装置 |
| CN103474428B (zh) * | 2013-09-16 | 2016-03-02 | 杭州士兰集成电路有限公司 | 集成式双向超低电容tvs器件及其制造方法 |
| US9224703B2 (en) | 2013-09-24 | 2015-12-29 | Semiconductor Components Industries, Llc | Electronic device including a diode and a process of forming the same |
| KR101414005B1 (ko) * | 2013-10-31 | 2014-07-04 | 주식회사 케이이씨 | 과도 전압 억제 소자 및 그 제조 방법 |
| CN104733544A (zh) * | 2013-12-23 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | Tvs器件及工艺方法 |
| US10103540B2 (en) * | 2014-04-24 | 2018-10-16 | General Electric Company | Method and system for transient voltage suppression devices with active control |
| CN104851919B (zh) * | 2015-04-10 | 2017-12-19 | 矽力杰半导体技术(杭州)有限公司 | 双向穿通半导体器件及其制造方法 |
| US9991250B2 (en) * | 2015-07-06 | 2018-06-05 | Semiconductor Components Industries, Llc | Electrostatic discharge devices and method of making the same |
| US10217733B2 (en) | 2015-09-15 | 2019-02-26 | Semiconductor Components Industries, Llc | Fast SCR structure for ESD protection |
| US20170373142A1 (en) * | 2016-06-23 | 2017-12-28 | Littelfuse, Inc. | Semiconductor device having side-diffused trench plug |
| US10930637B2 (en) | 2018-09-06 | 2021-02-23 | Amazing Microelectronic Corp. | Transient voltage suppressor |
| FR3089679A1 (fr) * | 2018-12-11 | 2020-06-12 | Stmicroelectronics (Tours) Sas | Dispositif de commutation et procédé de fabrication d'un tel dispositif |
| US20230215864A1 (en) * | 2022-01-03 | 2023-07-06 | Amazing Microelectronic Corp. | Bidirectional electrostatic discharge (esd) protection device |
| US11948933B2 (en) | 2022-02-09 | 2024-04-02 | Semiconductor Components Industries, Llc | Semiconductor devices and methods of manufacturing semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100633681B1 (ko) * | 2004-07-27 | 2006-10-12 | 서울반도체 주식회사 | 제너다이오드들을 갖는 발광다이오드 패키지 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880511A (en) * | 1995-06-30 | 1999-03-09 | Semtech Corporation | Low-voltage punch-through transient suppressor employing a dual-base structure |
| JPH09121138A (ja) * | 1995-08-24 | 1997-05-06 | Fujitsu Ltd | フィルタ装置及びこれを用いた無線装置 |
| US5706163A (en) * | 1995-11-28 | 1998-01-06 | California Micro Devices Corporation | ESD-protected thin film capacitor structures |
| US5990511A (en) * | 1997-10-16 | 1999-11-23 | International Business Machines Corporation | Memory cell with transfer device node in selective polysilicon |
| US6140674A (en) * | 1998-07-27 | 2000-10-31 | Advanced Micro Devices, Inc. | Buried trench capacitor |
| US6365932B1 (en) * | 1999-08-20 | 2002-04-02 | Denso Corporation | Power MOS transistor |
| US6515345B2 (en) * | 2001-02-21 | 2003-02-04 | Semiconductor Components Industries Llc | Transient voltage suppressor with diode overlaying another diode for conserving space |
| US6489660B1 (en) * | 2001-05-22 | 2002-12-03 | General Semiconductor, Inc. | Low-voltage punch-through bi-directional transient-voltage suppression devices |
| US6600204B2 (en) * | 2001-07-11 | 2003-07-29 | General Semiconductor, Inc. | Low-voltage punch-through bi-directional transient-voltage suppression devices having surface breakdown protection and methods of making the same |
| US7384854B2 (en) * | 2002-03-08 | 2008-06-10 | International Business Machines Corporation | Method of forming low capacitance ESD robust diodes |
| US6953980B2 (en) * | 2002-06-11 | 2005-10-11 | Semiconductor Components Industries, Llc | Semiconductor filter circuit and method |
| US6822295B2 (en) * | 2002-07-30 | 2004-11-23 | Honeywell International Inc. | Overvoltage protection device using pin diodes |
| US6642550B1 (en) * | 2002-08-26 | 2003-11-04 | California Micro Devices | Silicon sub-mount capable of single wire bonding and of providing ESD protection for light emitting diode devices |
| US6984860B2 (en) * | 2002-11-27 | 2006-01-10 | Semiconductor Components Industries, L.L.C. | Semiconductor device with high frequency parallel plate trench capacitor structure |
| US7009831B2 (en) * | 2004-02-27 | 2006-03-07 | Microsemi Corporation | PIN or NIP low capacitance transient voltage suppressors and steering diodes |
| US7880223B2 (en) * | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
| US7262681B2 (en) * | 2005-02-11 | 2007-08-28 | Semiconductor Components Industries, L.L.C. | Integrated semiconductor inductor and method therefor |
-
2007
- 2007-09-21 US US11/859,570 patent/US7538395B2/en active Active
-
2008
- 2008-08-21 CN CN2008102142247A patent/CN101393912B/zh active Active
- 2008-09-09 TW TW097134579A patent/TWI491019B/zh active
- 2008-09-19 KR KR20080092119A patent/KR101490128B1/ko active IP Right Grant
-
2009
- 2009-02-27 US US12/395,076 patent/US8039359B2/en active Active
- 2009-07-24 HK HK09106792.8A patent/HK1128821A1/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100633681B1 (ko) * | 2004-07-27 | 2006-10-12 | 서울반도체 주식회사 | 제너다이오드들을 갖는 발광다이오드 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090079022A1 (en) | 2009-03-26 |
| HK1128821A1 (en) | 2009-11-06 |
| KR101490128B1 (ko) | 2015-02-05 |
| US7538395B2 (en) | 2009-05-26 |
| US20090162988A1 (en) | 2009-06-25 |
| US8039359B2 (en) | 2011-10-18 |
| CN101393912B (zh) | 2012-06-27 |
| TW200933874A (en) | 2009-08-01 |
| CN101393912A (zh) | 2009-03-25 |
| KR20090031290A (ko) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI491019B (zh) | 形成低電容靜電放電裝置的方法及其結構 | |
| TWI361486B (en) | Multi-channel esd device and method therefor | |
| TWI514545B (zh) | 低鉗位元電壓esd裝置及其方法 | |
| US8110448B2 (en) | Two terminal multi-channel ESD device and method therefor | |
| US8236625B2 (en) | Method of forming a multi-channel ESD device | |
| US7955941B2 (en) | Method of forming an integrated semiconductor device and structure therefor | |
| TW201423951A (zh) | 形成靜電放電器件及其結構之方法 | |
| US20130082768A1 (en) | Diode with controllable breakdown voltage | |
| TWI591792B (zh) | 靜電放電裝置及其製造方法 | |
| US10164091B1 (en) | Electronic device including a ring suppression structure | |
| US9991250B2 (en) | Electrostatic discharge devices and method of making the same | |
| KR20120022502A (ko) | ２단자 다중 채널 ｅｓｄ 디바이스 및 이를 위한 방법 | |
| US10629715B2 (en) | Unidirectional ESD protection with buried breakdown thyristor device |