KR100633681B1 - 제너다이오드들을 갖는 발광다이오드 패키지 - Google Patents

제너다이오드들을 갖는 발광다이오드 패키지 Download PDF

Info

Publication number
KR100633681B1
KR100633681B1 KR1020040058685A KR20040058685A KR100633681B1 KR 100633681 B1 KR100633681 B1 KR 100633681B1 KR 1020040058685 A KR1020040058685 A KR 1020040058685A KR 20040058685 A KR20040058685 A KR 20040058685A KR 100633681 B1 KR100633681 B1 KR 100633681B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
zener
conductive semiconductor
diodes
Prior art date
Application number
KR1020040058685A
Other languages
English (en)
Other versions
KR20060010097A (ko
Inventor
이건영
김종규
서은정
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020040058685A priority Critical patent/KR100633681B1/ko
Publication of KR20060010097A publication Critical patent/KR20060010097A/ko
Application granted granted Critical
Publication of KR100633681B1 publication Critical patent/KR100633681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광다이오드에 흐르는 누설전류를 측정할 수 있도록 한 제너다이오드들을 갖는 발광다이오드 패키지에 관한 것이다. 이를 위하여 본 발명은 발광다이오드; 상기 발광다이오드와 병렬 접속된 제 1 제너다이오드; 및 상기 발광다이오드와 병렬 접속되고, 상기 제 1 제너다이오드와 마주보는 방향으로 직렬 접속된 제 2 제너다이오드를 포함하는 것을 특징으로 한다.
제너다이오드, 발광다이오드, 누설전류

Description

제너다이오드들을 갖는 발광다이오드 패키지{Light emitting diode package having zener diodes}
도 1a 는 종래의 LED 패키지를 설명하기 위한 단면도.
도 1b 는 종래의 LED 패키지에 실장된 제너다이오드를 설명하기 위한 단면도.
도 1c 는 종래의 LED 패키지를 설명하기 위한 회로도.
도 2 는 본 발명의 실시예에 따른 제너다이오드들을 갖는 LED 패키지를 설명하기 위한 회로도.
도 3 은 순방향 전압 인가시에 LED에 흐르는 전류를 설명하기 위한 회로도.
도 4 는 역방향 전압 인가시에 LED에 흐르는 누설전류를 설명하기 위한 회로도.
도 5 는 본 발명의 일 실시예에 따른 제너다이오드들을 갖는 LED 패키지를 설명하기 위한 단면도.
도 6 은 도 5 의 제너다이오드들을 설명하기 위한 단면도.
도 7 은 본 발명의 다른 실시예에 따른 제너다이오드들을 갖는 LED 패키지를 설명하기 위한 단면도.
<도면 주요 부분에 대한 부호의 설명>
LED : 발광다이오드 ZD1 : 제 1 제너다이오드
ZD2 : 제 2 제너다이오드
본 발명은 제너다이오드들을 갖는 발광다이오드 패키지에 관한 것으로, 특히 발광다이오드에 병렬 연결된 제 1 제너다이오드와 상기 제 1 제너다이오드에 제 2 제너다이오드를 서로 마주보도록 직렬 연결함으로써 패키지 레벨에서 발광다이오드에 역방향으로 흐르는 누설전류를 측정할 수 있는 제너다이오드들을 갖는 발광다이오드 패키지에 관한 것이다.
일반적으로, 발광다이오드는 전기 에너지를 광반사(optical radiation)로 변환하는 반도체 소자로서, 사용목적 또는 형태에 따라 발광다이오드 칩을 선택적으로 박막 패턴이 형성된 인쇄회로기판 또는 리드단자의 상부면에 실장한 후 상기 칩과 기판 또는 리드단자를 전기적으로 연결하고 그 상부에 에폭시 등을 사용하여 몰드 성형부를 형성함으로써 구현된다.
이러한 발광다이오드를 정전기방전(electrostatic discharge; ESD)으로부터 보호하기 위해 제너다이오드가 추가된다.
도 1a 는 종래의 발광다이오드 패키지를 설명하기 위한 단면도이고, 도 1b 는 종래의 발광다이오드 패키지에 실장된 제너다이오드를 설명하기 위한 단면도이 며,도 1c 는 종래의 발광다이오드 패키지를 설명하기 위한 회로도이다.
도 1a 를 참조하여 설명하면, 종래의 발광다이오드 패키지는 글래스 에폭시(glass epoxy) 절연체(121)에 리드단자들(123, 125)이 피막된 리드프레임이 마련된다. 또한, 상기 하나의 리드단자(123)의 중심부에 발광다이오드(127) 및 제너다이오드(130)가 실장된다.
상기 발광다이오드(127) 및 상기 제너다이오드(130)는 각각 그 하부면에 전극을 가지고 있어, 하나의 리드단자(123)에 도전성 접착제(128)를 통해 직접 전기적으로 접속될 수 있다.
한편, 상기 발광다이오드(127) 및 상기 제너다이오드(130)의 상부면에 다른 전극들이 형성되고, 이 전극들은 도시된 바와 같이 본딩 와이어를 통해 다른 리드단자(125)에 전기적으로 연결된다.
그 결과, 상기 하나의 리드단자(123) 및 상기 다른 리드단자(125)를 각각 외부전원의 양극(anode, A) 및 음극(cathode, K)에 연결하여 상기 발광다이오드(127)를 동작시킬 수 있다.
도 1b 를 참조하여 종래의 발광다이오드 패키지에 실장된 제너다이오드에 대해 설명하면, 상기 제너다이오드(130)는 하부전극(139) 상에 차례로 위치하는 하부 도전형 반도체층(131) 및 상부 도전형 반도체층(133)을 포함한다.
상기 하부 및 상부 도전형 반도체층(131, 133)은 서로 반대의 도전형들이다. 일반적으로, 상기 반도체층들(131, 133)은 실리콘기판에 형성된다. 한편, 상기 상부 도전형 반도체층(133) 상에 상부전극(137)이 위치한다. 상기 상부전극에 도 1a 의 본딩 와이어가 접속된다.
상기 제너다이오드(130)는 역방향 바이어스 상태에서 제너다이오드로 동작하므로, 발광다이오드(127)가 순방향이 될 때 상기 제너다이오드(130)가 역방향이 되도록 실장된다.
따라서, 상기 발광다이오드(127)가 도 1a에 도시한 바와 같이 외부전원의 양극(A) 및 음극(K)에 연결되어 순방향으로 동작할 경우, 상기 제너다이오드(130)의 상부전극(137)은 음극(K)이 되고 하부전극(139)은 양극(A)이 된다. 즉, 상기 제너다이오드(130)의 하부 도전형 반도체층(131) 및 상부 도전형 반도체층(133)은 각각 P형 및 N형이 된다. 이와 달리, 외부전원의 양극(A) 및 음극(K)가 서로 바뀌어 상기 발광다이오드(127)가 동작할 경우, 상기 제너다이오드(127)의 하부 도전형 반도체층(131) 및 상부 도전형 반도체층(133)은 각각 N형 및 P형이 된다.
한편, 도 1c 는 도 1a 에 대한 회로도를 나타낸다. 다만, 여기서 양극(A) 및 음극(K)은 상기 발광다이오드(127)의 전극방향을 나타낸다.
도 1c 를 참조하여 종래의 발광다이오드 패키지에 대한 회로도를 설명하면, 발광다이오드(LED)에 제너다이오드(ZD)가 병렬 연결된다. 상기 제너다이오드(ZD)는 역방향 바이어스에서 전압 조정기로 동작하고, 순방향 바이어스에서 일반 다이오드로 동작한다. 역방향 바이어스 및 순방향 바이어스에서 상기 제너다이오드(ZD)의 항복전압은 각각 5V 및 0.6V로 가정한다. 이에 따라, ESD로부터 상기 발광다이오드(LED)를 보호할 수 있다.
한편, 상기 발광다이오드(LED)의 역방향 전류를 측정하는 것에 대해 살펴본 다. 이때, 외부전원은 상기 발광다이오드(LED)가 역방향으로 바이어스 되도록 연결되며, 상기 제너다이오드(ZD)는 순방향 바이어스 상태가 된다.
상기 발광다이오드(LED)는 상기 제너다이오드(ZD)의 순방향 바이어스 항복전압보다 큰 역방향 항복전압(breakdown voltage), 약 5V를 갖는다. 따라서, 예컨대 0.6V와 5V 사이에서 상기 발광다이오드(LED)에 역방향 누설전류측정용 구동전압을 인가할 경우, 상기 제너다이오드를 통해 전류가 흐른다. 상기 발광다이오드(LED)에 흐르는 역방향 전류는 상기 제너다이오드를 통해서 흐르며 상기 발광다이오드(LED)에는 영향을 주지 못한다. 즉, 도 1c의 회로에서 측정되는 역방향 전류는 대부분 상기 제너다이오드(ZD)를 통해 흐르는 전류이다.
결과적으로, 상기 제너다이오드(ZD)를 상기 발광다이오드(LED)에 병렬 연결함에 따라, 패키지 레벨에서 상기 발광다이오드(LED)의 역방향 전류, 즉 누설전류를 측정할 수 없는 문제점이 있다. 패키지 레벨에서 발광다이오드(LED)의 누설전류는 발광다이오드 패키지의 최종적인 성능의 하나이므로, 이에 대한 측정은 발광다이오드 패키지의 신뢰성을 위해 요구된다.
본 발명의 목적은, 상기 문제점을 해결하기 위해 안출된 것으로, 제 1 및 제 2 제너다이오드를 실장하여 발광다이오드를 ESD로부터 보호할 뿐만 아니라, 패키지 레벨에서 상기 발광다이오드에 역방향으로 흐르는 누설전류를 정확하게 측정할 수 있도록 한 제너다이오드들을 갖는 발광다이오드 패키지를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은, 발광 다이오드; 상기 발광다이오드와 병렬 접속된 제 1 제너다이오드; 및 상기 발광 다이오드와 병렬 접속되고, 상기 제 1 제너다이오드와 마주보는 방향으로 직렬 접속된 제 2 제너다이오드를 포함하되, 상기 제 1 및 제 2 제너다이오드는 단일칩내에 결합되고, 공통전극; 상기 공통전극 상의 동일평면 상에 위치하되, 서로 이격된 상부 도전형 반도체 층들; 상기 상부 도전형 반도체 층들과 상기 공통전극 사이에 개재되고, 상기 상부 도전형과 반대 도전형인 하부 도전형 반도체 층; 상기 상부 도전형 반도체 층들 상에 각각 위치하는 상부 전극들; 및 상기 상부 도전형 반도체층들을 이격시키고, 연장되어 상기 하부 도전형 반도체층을 이격시키는 분리물질막을 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
상기 단일칩내에 결합된 제 1 및 제 2 제너다이오드는 상기 공통전극 하부에 위치하는 절연층을 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 실시예에 따른 제너다이오드들을 갖는 발광다이오드 패키지를 도 2 내지 도 4 를 참조하여 상세하게 설명하면 다음과 같다.
도 2 는 본 발명의 바람직한 실시예에 따른 제너다이오드들을 갖는 발광다이오드 패키지를 설명하기 위한 회로도이고, 도 3 은 순방향 전압 인가시에 LED에 흐르는 전류를 설명하기 위한 회로도이며, 도 4 는 역방향 전압 인가시에 LED에 흐르는 누설전류를 설명하기 위한 회로도이다.
도 2 를 참조하여 설명하면, 본 발명의 바람직한 실시예에 따른 제너다이오드들을 갖는 발광다이오드 패키지는 광을 방출하는 발광다이오드(LED)와 상기 발광다이오드(LED)에 병렬 연결된 제 1 제너다이오드(ZD1) 및 상기 발광다이오드(LED)에 병렬 연결되고 상기 제 1 제너다이오드(ZD1)와 서로 마주보는 방향으로 직렬 연결된 제 2 제너다이오드(ZD2)를 포함한다. 상기 제너다이오드들(ZD1, ZD2)은 도시한 바와 같이 음극이 서로 마주보도록 직렬연결될 수 있으나, 양극이 서로 마주보도록 직렬연결될 수도 있다.
이때, 상기 제너다이오드들(ZD1, ZD2)이 서로 마주보는 방향으로 직렬 연결됨에 따라 상기 발광다이오드(LED)를 ESD로부터 보호할 수 있다.
상기 제너다이오드들을 갖는 발광다이오드 패키지는 발광다이오드(LED)의 양단에 순방향 바이어스를 인가하여 상기 발광다이오드(LED)를 동작시킬 수 있고, 역방향 바이어스를 인가하여 발광다이오드(LED)에 흐르는 누설전류를 측정할 수 있다. 이에 대해 도 3 및 도 4 를 참조하여 각각 설명한다.
먼저, 상기 발광다이오드(LED)의 순방향 동작을 도 3 을 참조하여 설명한다. 상기 발광다이오드(LED)의 양극(A) 및 음극(K)에 외부전원이 순방향으로 접속된다.
이때, 상기 제 1 제너다이오드(ZD1)는 순방향으로 바이어스되어 일반 다이오드와 동일하게 동작하고, 상기 제 2 제너다이오드(ZD2)는 역방향으로 바이어스되어 제너다이오드로 동작한다. 따라서, 상기 발광다이오드(LED)의 양단에 동작전압이 인가되면, 상기 발광다이오드(LED)는 빛을 방출한다. 이때, 상기 제 2 제너다이오드(ZD2)는 오픈상태에 있게 된다.
한편, 상기 발광다이오드(LED)에 순방향 정전기 전압(+ESD)이 인가되면, 상기 제 2 제너다이오드(ZD2)가 전압조정기로 동작하여 상기 발광다이오드(LED)를 보호한다.
결과적으로, 본 발명의 실시예에 따른 발광다이오드(LED)는 순방향 동작시, 종래의 발광다이오드와 동일하게 동작하여 빛을 방출하며 순방향 ESD로부터 보호된다.
이하, 상기 발광다이오드(LED)의 역방향 동작에 대해 도 4 를 참조하여 설명한다. 상기 발광다이오드(LED)의 양극(A) 및 음극(K)에 외부전원이 역방향으로 접속된다. 이때, 상기 제 1 제너다이오드(ZD1)는 역방향으로 바이어스되어 전압조정기로 동작하고, 상기 제 2 제너다이오드(ZD2)는 순방향으로 바이어스되어 일반 다이오드로 동작한다.
상기 발광다이오드(LED)에 역방향 정전기 전압(-ESD)이 인가되면 상기 제 1 제너다이오드(ZD1)가 전압조정기로 동작하여 상기 발광다이오드(LED)를 보호한다.
한편, 상기 발광다이오드(LED)의 누설전류를 측정하기 위해, 상기 발광다이오드(LED)의 양단에 상기 제 1 제너다이오드(ZD1)의 항복전압 보다 작은 역방향 바이어스 전압을 인가한다. 이때, 상기 제 1 및 제 2 제너다이오드들(ZD1, ZD2 )은 상기 역방향 바이어스 전압에서 오프상태가 되므로, 상기 발광다이오드(LED)의 양단에 흐르는 누설전류를 측정할 수 있다.
결과적으로, 하나의 제너다이오드를 사용하는 종래기술은 발광다이오드의 누설전류를 정확하게 측정할 수 없으나, 본 발명의 실시예는 두 개의 제너다이오드들을 서로 마주보는 방향으로 연결하여 누설전류를 정확하게 측정할 수 있다.
도 5 는 본 발명의 일 실시예에 따른 제너다이오드들을 갖는 LED 패키지를 설명하기 위한 단면도이며, 도 6 은 도 5 의 제너다이오드들을 설명하기 위한 단면도이다.
도 5 를 참조하여 설명하면, 상기 제너다이오드들을 갖는 LED 패키지는 본체(21)에 리드단자들(23, 25)이 부착된 리드프레임이 마련된다. 상기 본체(21)는 열가소성 플라스틱일 수 있으며, 삽입몰딩 기술을 사용하여 형성될 수 있다.
또한, 상기 본체(21)는 열전달 슬러그를 포함할 수 있다. 이와 달리, 상기 본체(21)는 금속물질일 수 있다. 이 경우, 상기 본체(21)는 상기 리드단자들(23, 25) 중 적어도 하나와 전기적으로 절연된다. 상기 하나의 리드단자(23) 상에 발광다이오드(27) 및 제너다이오드들(30)이 실장된다.
상기 발광다이오드(27)는 그 하부면에 전극을 가지고 있어, 상기 하나의 리 드단자(23)에 직접 전기적으로 접속될 수 있다. 이때, 은 에폭시(Ag epoxy)를 사용하여 상기 발광다이오드(27)를 상기 하나의 리드단자(23)에 부착할 수 있다. 이와 달리, 상기 발광다이오드(27)는, 도시한 바와 같이, 그 상부면에 두 개의 전극을 가질 수 있다. 이때, 상기 발광다이오드(27)의 하나의 전극이 본딩와이어를 통해 상기 하나의 리드단자(23)에 접속된다.
한편, 상기 발광다이오드(27)는 그 상부면에 다른 전극을 가질 수 있다. 상기 발광다이오드(27)는 상기 다른 전극에 접속되는 본딩와이어를 통해 다른 리드단자(25)에 전기적으로 연결된다. 그 결과, 상기 하나의 리드단자(23) 및 상기 다른 리드단자(25)를 각각 외부전원에 연결하여 상기 발광다이오드(27)를 동작시킬 수 있다.
한편, 상기 제너다이오드들(30)은 상기 하나의 리드단자(23)와 직접 전기적으로 연결되는 것이 방지된다. 이에 대해서는 도 6 을 참조하여 상세히 설명한다. 상기 제너다이오드들(30)은 그 상부면에 전극들을 가질 수 있다. 상기 제너다이오드들(30)은 두 개의 전극들에 접속되는 본딩와이어들을 통해 각각 리드단자들(23, 25)에 전기적으로 연결된다.
도 6 을 참조하여 설명하면, 상기 제너다이오드들(30)은 공통전극(39)을 포함한다. 상기 공통전극(39) 상부에 상부 도전형 반도체 층들(33)이 위치하며, 상기 상부도전형 반도체 층(33)과 상기 공통전극(39) 사이에 하부 도전형 반도체층(31)이 개재된다.
상기 하부 도전형 반도체층(31)은 상기 상부 도전형 반도체층들(33)과 반대 의 도전형이다. 예를 들면, 상기 상부 도전형 반도체층들(33)이 P형이면 상기 하부 도전형 반도체층(33)은 N형이다. 이때, 상기 하부 도전형 반도체층(31) 및 상부 도전형 반도체층들(33)은 각각 N형 및 P형 불순물들이 도핑된 실리콘층일 수 있으며, 상기 불순물들의 농도는 요구되는 제너다이오드들(30)의 특성에 맞게 적절하게 조절된다. 이와 반대로, 상기 상부 도전형 반도체층들(33)이 N형이고, 상기 하부 도전형 반도체층(33)이 P형일 수 있다.
상기 상부 도전형 반도체 층들(33)은, 도시한 바와 같이, 서로 이격된다. 이때, 상기 상부 도전형 반도체 층들(33)은 분리물질막(35)에 의해 이격될 수 있다. 한편, 상기 분리물질막(35)은 연장되어 상기 하부 도전형 반도체층(33)을 이격시킬 수 있다. 여기서, 상기 분리물질막(35)은 실리콘산화막일 수 있다.
상기 상부 도전형 반도체층들(33) 상에 상부전극들(37a, 37b)이 각각 위치한다. 상기 상부전극들(37a, 37b)은 도 5 의 본딩와이어들이 접속되는 전극들이다.
상기 상부전극들(37a, 37b)은 통상의 물리기상증착(physical vapor deposition; PVD) 또는 화학기상증착(chemical vapor deposition; CVD) 기술을 사용하여 전극층을 형성한 후, 상기 전극층을 사진 및 식각기술을 사용하여 패터닝하여 형성할 수 있다. 이때, 상기 상부전극들(37a, 37b)을 형성하는 동안, 상기 공통전극(39)도 함께 형성할 수 있다.
그 결과, 상기 공통전극(39), 상기 공통전극(39) 상에 차례로 적층된 하부 도전형 반도체층(31), 상부 도전형 반도체층들(33) 및 상기 상부전극들(37a, 37b)을 포함하는 두 개의 제너다이오드들(30)이 일체로 연결된 구조가 완성된다. 이때, 상기 제너다이오드들(30)은 상기 공통전극(39)을 통해 서로 직렬 연결된다.
상기 상부 도전형 반도체층들(33) 및 하부 도전형 반도체층들(31)이 각각 P형 및 N형일 때, 상기 상부전극들(37a, 37b)은 도시한 바와 같이 양극(A1, A2)이 되고 상기 공통전극(39)은 음극이 된다. 이때, 상기 제너다이오드들(30)은 상기 공통전극(39)을 통해 서로 직렬 연결된다. 한편, 상기 상부 도전형 반도체층들(33) 및 하부 도전형 반도체층들(31)이 각각 N형 및 P형일 때, 상기 상부전극들(37a, 37b)은 음극이 되고 상기 공통전극(39)은 양극이 된다.
이에 더하여, 상기 제너다이오드들(30)은 상기 공통전극(39)의 하부에 절연층(41)을 더 포함할 수 있다. 상기 절연층(41)은 탄탈산화막(Ta2O5) 또는 실리콘질화막(Si3N4)일 수 있으며, 상기 공통전극(39) 상에 화학기상증착(chemical vapor deposition; CVD) 기술을 사용하여 형성될 수 있다.
상기 절연층(41)은 상기 제너다이오드들(41)이 도 5 에 도시한 바와 같이 상기 하나의 리드단자(23) 상에 실장될 때, 상기 공통전극(39)을 상기 리드단자(23)로부터 절연시킨다.
상기 절연층(41)이 생략된 경우, 상기 제너다이오드들(41)은 절연에폭시(insulating epoxy)를 사용하여 상기 리드단자(23) 상에 부착될 수 있다. 이때, 상기 절연에폭시가 공통전극(39)을 하나의 리드단자(23)로부터 절연시킨다.
상기 제너다이오드들(30)을 도 5 에 도시한 바와 같이 발광다이오드 패키지에 실장하면, 도 4 의 회로도가 구현된다. 따라서, 본 발명의 바람직한 실시예에 따른 발광다이오드 패키지는 도 4 를 참조하여 설명한 바와 같이 패키지 레벨에서 누설전류를 측정하는 것이 가능하다.
마지막으로, 본 발명의 다른 실시예에 따른 제너다이오드들을 갖는 LED 패키지를 도 7 을 참조하여 설명하면 다음과 같다.
도 7 은 본 발명의 다른 실시예에 따른 제너다이오드들을 갖는 LED 패키지를 설명하기 위한 단면도이다. 여기에서 사용되는 제너다이오드들(30)은 도 6 에서 설명한 바와 동일하므로 그 상세한 설명을 생략한다.
도 7 을 참조하여 설명하면, 본 발명의 다른 실시예에 따른 제너다이오드들을 갖는 LED 패키지는 리드단자들(53, 25)이 부착된 본체(21)가 마련되고, 상기 본체(21) 상에 발광다이오드(57) 및 제너다이오드들(30)이 실장되어 리드단자들(53, 25)에 전기적으로 연결된다.
상기 발광다이오드(57)는 전극들이 상기 발광다이오드(57)의 상부면에 형성된다. 이에 따라, 상기 발광다이오드(57)는 두개의 본딩와이어들을 통해 상기 리드단자들(53, 25)에 전기적으로 연결된다.
따라서, 상기 발광다이오드(57) 및 제너다이오드들(30)은 하나의 리드단자(53) 상에 실장될 필요가 없으며, 상기 하나의 리드단자(23)는 도시한 바와 같이 변형될 수 있다. 즉, 상기 본체(21) 상에 서브 마운트(submount; 55)가 위치하고, 상기 서브마운트(55) 상에 발광다이오드(57) 및 상기 제너다이오드(30)가 실장될 수 있다.
이때, 상기 서브마운트(55)는 상기 리드단자들(53, 25)과 절연된다. 상기 서 브마운트(55)가 상기 리드단자들(53, 25)과 전기적으로 절연되므로, 상기 제너다이오드들(30)에서 상기 절연층(도 6 의 41)은 생략될 수 있다.
본 발명의 다른 실시예에 따른 제너다이오드들을 갖는 발광다이오드 패키지의 회로는 도 5 의 회로와 일치한다.
따라서, 패키지 레벨에서 상기 발광다이오드(57)의 누설전류 측정이 가능하며, ESD로부터 상기 발광다이오드(57)를 보호할 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
본 발명에 따르면, 제너다이오드들을 실장하여 발광다이오드를 ESD로부터 보호하면서, 패키지 레벨에서 상기 발광다이오드의 누설전류를 측정할 수 있는 발광다이오드 패키지를 제공할 수 있는 효과가 있다.
또한, 상기와 같은 본 발명에 따르면 일체로 결합된 제너다이오드들을 제공하여 실장공정이 용이한 발광다이오드 패키지를 제공할 수 있는 효과도 있다.

Claims (5)

  1. 발광 다이오드;
    상기 발광다이오드와 병렬 접속된 제 1 제너다이오드; 및
    상기 발광 다이오드와 병렬 접속되고, 상기 제 1 제너다이오드와 마주보는 방향으로 직렬 접속된 제 2 제너다이오드를 포함하되,
    상기 제 1 및 제 2 제너다이오드는
    단일칩내에 결합되고,
    공통전극;
    상기 공통전극 상의 동일평면 상에 위치하되, 서로 이격된 상부 도전형 반도체 층들;
    상기 상부 도전형 반도체 층들과 상기 공통전극 사이에 개재되고, 상기 상부 도전형과 반대 도전형인 하부 도전형 반도체 층;
    상기 상부 도전형 반도체 층들 상에 각각 위치하는 상부 전극들; 및
    상기 상부 도전형 반도체층들을 이격시키고, 연장되어 상기 하부 도전형 반도체층을 이격시키는 분리물질막을 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 단일칩내에 결합된 제 1 및 제 2 제너다이오드는
    상기 공통전극 하부에 위치하는 절연층을 더 포함하는 것을 특징으로 하는 발광다이오드 패키지.
KR1020040058685A 2004-07-27 2004-07-27 제너다이오드들을 갖는 발광다이오드 패키지 KR100633681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040058685A KR100633681B1 (ko) 2004-07-27 2004-07-27 제너다이오드들을 갖는 발광다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058685A KR100633681B1 (ko) 2004-07-27 2004-07-27 제너다이오드들을 갖는 발광다이오드 패키지

Publications (2)

Publication Number Publication Date
KR20060010097A KR20060010097A (ko) 2006-02-02
KR100633681B1 true KR100633681B1 (ko) 2006-10-12

Family

ID=37120476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058685A KR100633681B1 (ko) 2004-07-27 2004-07-27 제너다이오드들을 갖는 발광다이오드 패키지

Country Status (1)

Country Link
KR (1) KR100633681B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393912B (zh) * 2007-09-21 2012-06-27 半导体元件工业有限责任公司 形成低电容的esd器件的方法及其结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786299B1 (ko) * 2007-03-27 2007-12-18 주식회사 옵토웰 다파장 레이저 조사기 및 이를 이용한 모발관리용 레이저조사기
KR100916849B1 (ko) * 2009-03-16 2009-09-21 주식회사 케이투엘 전원공급장치가 내장된 ｌｅｄ모듈
CN107248510A (zh) * 2017-06-14 2017-10-13 厦门煜明光电有限公司 一种带有齐纳二极管保护的cob封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393912B (zh) * 2007-09-21 2012-06-27 半导体元件工业有限责任公司 形成低电容的esd器件的方法及其结构
TWI491019B (zh) * 2007-09-21 2015-07-01 Semiconductor Components Ind 形成低電容靜電放電裝置的方法及其結構

Also Published As

Publication number Publication date
KR20060010097A (ko) 2006-02-02

Similar Documents

Publication Publication Date Title
US7411221B2 (en) Light emitting device having protection element and method of manufacturing the light emitting device
KR101573558B1 (ko) 광전 소자
US7985973B2 (en) Semiconductor light-emitting device and method of fabricating the same
US8053796B2 (en) Solid state light emitting device
KR100999689B1 (ko) 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
TWI414082B (zh) 具有過電壓保護之發光二極體晶片
KR20020066393A (ko) 반도체 led 소자 및 그 제조 방법
US9997505B2 (en) Lighting device, backlight module and illumination module
US20150108533A1 (en) Light-emitting device
KR100905884B1 (ko) 보호 소자를 갖춘 발광소자
US20110156613A1 (en) Lighting apparatus
KR100646569B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US20140327031A1 (en) Current conducting element
KR100633681B1 (ko) 제너다이오드들을 갖는 발광다이오드 패키지
JP2006339542A (ja) チップ型ｌｅｄ
KR890002811B1 (ko) 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지
JP2816629B2 (ja) 抵抗内蔵型発光装置
JP3789428B2 (ja) 発光装置
US8294176B2 (en) Light emitting apparatus, and method for manufacturing the same, and lighting system
JP5113329B2 (ja) 発光装置
KR101191358B1 (ko) 발광 다이오드 패키지
KR100658936B1 (ko) 발광소자 패키지 및 그 제조방법
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법
JP2002204018A (ja) 発光素子、及び発光素子モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee