TWI487945B - 用於干涉式調變器之低電壓驅動器方案 - Google Patents

Description

用於干涉式調變器之低電壓驅動器方案

本發明係關於用於驅動諸如干涉式調變器之機電裝置之方法及裝置。

機電系統包括具有電及機械元件、致動器、傳感器、感測器、光學組件(例如，鏡子)及電子裝置之裝置。可按包括(但不限於)微尺度及奈米尺度之各種各樣的尺度來製造機電系統。舉例而言，微機電系統(MEMS)裝置可包括大小在約一微米至數百微米或更大之範圍內的結構。奈米機電系統(NEMS)裝置可包括大小小於一微米(包括(例如)大小小於數百奈米)的結構。可使用沈積、蝕刻、微影及/或蝕刻掉基板及/或沈積材料層之部分或添加層以形成電及機電裝置的其他微機械加工製程來創造機電元件。在以下描述中，術語MEMS裝置被用作指代機電裝置之一般術語，且並不意欲指代任一特定尺度之機電裝置，除非另有具體指出。

一種類型之機電系統裝置被稱為干涉式調變器。如在本文中所使用，術語干涉式調變器或干涉式光調變器指代使用光學干涉之原理選擇性地吸收及/或反射光的裝置。在某些實施例中，干涉式調變器可包含一對傳導板，該對傳導板中之一者或兩者可為整體或部分透明及/或反射性的，且能夠在施加適當電信號時相對運動。在一特定實施例中，一板可包含一沈積於基板上之固定層，且另一板可包含由一氣隙而與該固定層分開之金屬膜。如本文中較詳細地描述，一板相對於另一板之位置可改變入射於干涉式調變器上的光之光學干涉。此等裝置具有廣泛的應用範圍，且在此項技術中利用及/或修改此等類型之裝置的特性以使得其特徵可用在改良現有產品及創造尚未開發之新產品之過程中將大有裨益。

在一態樣中，提供一種驅動機電裝置之陣列之方法，該方法包括對該陣列內之一機電裝置執行一致動操作，其中對該機電裝置執行之每一致動操作包括：在該機電裝置上施加一釋放電壓，其中該釋放電壓保持處於該機電裝置之一正釋放電壓與該機電裝置之一負釋放電壓之間；及在該機電裝置上施加一定址電壓，其中該定址電壓大於該機電裝置之一正致動電壓或小於該機電裝置之一負致動電壓。

在另一態樣中，提供一種包括複數個機電顯示元件之顯示器，該顯示器包括機電顯示元件之一陣列及經組態以對該陣列內之一機電裝置執行一致動操作之驅動器電路，其中對該機電裝置執行之每一致動操作包括：在該機電裝置上施加一釋放電壓，其中該釋放電壓保持處於該機電裝置之一正釋放電壓與該機電裝置之一負釋放電壓之間；及在該機電裝置上施加一定址電壓，其中該定址電壓大於該機電裝置之一正致動電壓或小於該機電裝置之一負致動電壓。

在另一態樣中，提供一種驅動機電裝置之一陣列中之一機電裝置之方法，該機電裝置包括與一區段線電氣連通之一第一電極，該第一電極與與一共同線電氣連通之一第二電極間隔開，該方法包括：在該區段線上施加一區段電壓，其中該區段電壓在一最大電壓與一最小電壓之間變化，且其中該最大電壓與該最小電壓之間的一差小於該機電裝置之一滯後窗之一寬度；在該共同線上施加一重設電壓，其中該重設電壓經組態以將該機電裝置置於一未致動狀態下；及在該共同線上施加一過激勵電壓，其中該過激勵電壓經組態以使該機電裝置基於該區段電壓之狀態而致動。

在另一態樣中，提供一種驅動機電裝置之一陣列的方法，該陣列包括複數個共同線及複數個區段線，每一機電裝置包括與一共同線電氣連通之一第一電極，該第一電極與與一區段線電氣連通之一第二電極間隔開，該方法包括：在該複數個區段線中之每一者上施加一區段電壓，其中施加於一給定區段線上之該區段電壓可在一高區段電壓狀態與低區段電壓狀態之間切換；及同時在一第一共同線上施加一釋放電壓及在一第二共同線上施加一定址電壓，其中該釋放電壓引起沿著該第一共同線的所有致動之機電裝置之釋放而與施加至每一機電裝置的一區段電壓之該狀態無關，且其中該定址電壓視施加至一給定機電裝置的該區段電壓之該狀態而定引起機電裝置之致動。

在另一態樣中，提供一種顯示裝置，其包括：機電裝置之一陣列，該陣列包括複數個共同線及複數個區段線，每一機電裝置包括與一共同線電氣連通之一第一電極，該第一電極與與一區段線電氣連通之一第二電極間隔開；及驅動器電路，其經組態以在區段線上施加高區段電壓及低區段電壓，且經組態以在共同線上施加釋放電壓及定址電壓，其中該驅動器電路經組態以同時沿著一第一共同線施加一釋放電壓及沿著一第二共同線施加一定址電壓，其中該高區段電壓及該低區段電壓經選擇使得該等釋放電壓釋放位置係沿著一共同線之機電裝置而與該施加之區段電壓無關，且該等定址電壓視該施加之區段電壓而定引起沿著一共同線之特定機電裝置之致動。

在另一態樣中，一種平衡機電裝置之一陣列內之電荷之方法，該陣列包括複數個區段線及複數個共同線，該方法包括對該共同線執行一寫入操作，其中執行一寫入操作包括：至少部分基於電荷平衡準則選擇一用於該寫入操作之極性；藉由在一共同線上施加一重設電壓來執行一重設操作，該重設電壓將沿著一共同線的該等機電裝置中之每一者置於一未致動狀態下；在該共同線上施加一具有該選定極性之保持電壓，其中該保持電壓不會使沿著該共同線的該等機電裝置中之任何者致動；及同時地在該共同線上施加一具有該選定極性之過激勵電壓及在該等區段線上施加複數個區段電壓，其中該等區段電壓在一第一極性與一第二極性之間變化，且其中當該過激勵電壓之該極性與該對應的區段電壓之該極性不相同時該過激勵電壓引起一機電裝置之致動。

以下實施方式係針對某些具體實施例。然而，可以大量不同方式來應用本文中之教示。在此描述中，對圖式進行參考，在諸圖中以同樣的數字表示同樣的部分。可在經組態以顯示影像(無論是運動影像(例如，視訊)還是固定影像(例如，靜態影像)，且無論是文字影像還是圖片影像)之任何裝置中實施該等實施例。更特定言之，預料到，該等實施例可實施於各種各樣的電子裝置中或與其相關聯而實施，該等電子裝置諸如(但不限於)：行動電話、無線裝置、個人資料助理(PDA)、掌上型或攜帶型電腦、GPS接收器/導航器、相機、MP3播放器、攝錄一體機、遊戲主機、手錶、時鐘、計算器、電視監視器、平板顯示器、電腦監視器、自動顯示器(例如里程計顯示器等)、駕駛艙控制器及/或顯示器、相機視野之顯示器(例如，車輛中的後視相機之顯示器)、電子照片、電子佈告板或招牌、投影儀、架構結構、包裝，及美學結構(例如，一件珠寶上之影像顯示)。與本文中所描述之MEMS裝置結構類似的MEMS裝置亦可用於非顯示器應用中，諸如，電子開關裝置。

因為基於機電裝置之顯示器變得較大，所以整個顯示器之定址變得較困難，且所要的圖框速率可能較難以達成。此外，隨著機電顯示元件變得較小，其致動時間減少，且必須小心避免機電顯示元件之意外或不當的致動。在將新資訊寫入至一給定列前釋放該列機電裝置且使用較小範圍之電壓傳遞資料資訊的低電壓驅動方案藉由允許較短的線時間來解決此等問題。此外，低電壓驅動方案通常使用比先前驅動方案少的電力，且抑制在機電顯示元件內的靜摩擦故障之發生。

包含一干涉式MEMS顯示元件之一干涉式調變器顯示器實施例說明於圖1中。在此等裝置中，該等像素處於亮或暗狀態。在亮(「鬆弛」或「斷開」)狀態下，顯示元件將大部分入射之可見光反射給使用者。當在暗(「致動」或「閉合」)狀態中時，顯示元件幾乎不向使用者反射入射可見光。視實施例而定，可顛倒「接通」與「關斷」狀態之光反射性質。MEMS像素可經組態以主要在選定色彩下反射，從而除了黑及白之外還允許彩色顯示。

圖1為描繪一視覺顯示器之一系列像素中之兩個鄰近像素的等角視圖，其中每一像素包含一MEMS干涉式調變器。在一些實施例中，一干涉式調變器顯示器包含此等干涉式調變器之一列/行陣列。每一干涉式調變器包括一對反射層，其彼此相距一可變且可控的距離而定位，以形成具有至少一可變尺寸之共振光學間隙。在一實施例中，可使該等反射層中之一者在兩個位置之間移動。在第一位置(本文中稱作鬆弛位置)中，可移動反射層定位於距一固定之部分反射層相對大距離處。在第二位置(本文中稱作致動位置)中，可移動反射層定位成更緊密地鄰近該部分反射層。視可移動反射層之位置而定，自兩個層反射之入射光相長或相消地干涉，從而產生每一像素之總體反射或非反射狀態。

圖1中之像素陣列之所描繪部分包括兩個鄰近的干涉式調變器12a及12b。在左邊之干涉式調變器12a中，可移動反射層14a經說明為處於距光學堆疊16a一預定距離之鬆弛位置處，該光學堆疊16a包括一部分反射層。在右邊之干涉式調變器12b中，可移動反射層14b經說明為處於鄰近光學堆疊16b之致動位置處。

如本文中所提及之光學堆疊16a及16b(總稱為光學堆疊16)通常包含若干熔合層，該等熔合層可包括一諸如氧化銦錫(ITO)之電極層、一諸如鉻之部分反射層及一透明介電質。光學堆疊16因此為導電、部分透明且部分反射性的，且可(例如)藉由在透明基板20上沈積以上層中之一或多個來製造。部分反射層可由部分反射性的各種各樣的材料形成，諸如，各種金屬、半導體及介電質。部分反射層可由一或多個材料層形成，且該等層中之每一者可由單一材料或材料組合形成。

在一些實施例中，光學堆疊16之諸層經圖案化為平行條帶，並可形成顯示裝置中之列電極(如下進一步描述)。可移動反射層14a、14b可形成為一或多個經沈積之金屬層之一系列平行條帶(與16a、16b之列電極正交)以形成沈積於柱18及沈積於柱18之間的介入犧牲材料之頂部上的行。當該犧牲材料經蝕刻掉時，可移動反射層14a、14b與光學堆疊16a、16b分開一界定之間隙19。諸如鋁之高導電性且反射性材料可用於反射層14，且此等條帶可形成顯示裝置中之行電極。注意，圖1可未按比例。在一些實施例中，柱18之間的間距可大約為10-100 μm，而間隙19可大約<1000埃。

如在圖1中藉由像素12a說明，在未施加電壓之情況下，間隙19保持處於可移動反射層14a與光學堆疊16a之間，其中可移動反射層14a處於機械鬆弛狀態下。然而，當將一電位(電壓)差施加至經選擇之列及行時，在對應的像素處的列電極與行電極之相交處形成之電容器變得充電，且靜電力將電極拉到一起。若電壓足夠高，則可移動反射層14變形且壓抵在光學堆疊16上。光學堆疊16內之介電層(此圖中未說明)可防止短路且控制層14與16之間的分隔距離，如由在圖1中右邊之經致動像素12b說明。該行為係相同的，而與施加的電位差之極性無關。

圖2至圖5說明用於在顯示器應用中使用干涉式調變器陣列之一例示性過程及系統。

圖2為說明可併有干涉式調變器的電子裝置之一實施例的系統方塊圖。該電子裝置包括一處理器21，其可為任何通用單晶片或多晶片微處理器，諸如，、、8051、、Power或，或任何專用微處理器，諸如，數位信號處理器、微控制器或可程式化閘陣列。如本項技術所習知，處理器21可經組態以執行一或多個軟體模組。除執行作業系統外，處理器可經組態以執行一或多個軟體應用程式，包括網頁瀏覽器、電話應用程式、電子郵件程式或任何其他軟體應用程式。

在一實施例中，處理器21亦經組態以與一陣列驅動器22通信。在一實施例中，陣列驅動器22包括將信號提供至一顯示陣列或面板30之一列驅動器電路24及一行驅動器電路26。列驅動器電路及行驅動器電路26可一般被稱作區段驅動器電路及共同驅動器電路，且可使用列或行中之任一者來施加區段電壓及共同電壓。此外，術語「區段」及「共同」在本文中僅被用作標記，且並不意欲傳遞超出本文中論述之意義的關於陣列之組態的任何特定意義。在某些實施例中，共同線沿著可移動電極延伸，且區段線沿著光學堆疊內之固定電極延伸。圖1中所說明之陣列之橫截面係按圖2中之線1-1展示。注意，雖然為了清晰起見，圖2說明干涉式調變器之3×3陣列，但顯示陣列30可含有大量干涉式調變器，且在列中的干涉式調變器之數目可不同於在行中的干涉式調變器之數目(例如，每列300個像素乘每行190個像素)。

圖3為圖1之干涉式調變器之一例示性實施例的可移動鏡位置對施加之電壓的圖。對於MEMS干涉式調變器，列/行致動協定可利用此等裝置之滯後性質，如在圖3中所說明。干涉式調變器可需要(例如)10伏特電位差來使可移動層自鬆弛狀態變形至致動狀態。然而，當電壓自彼值減小時，隨著電壓降回10伏特以下，該可移動層維持其狀態。在圖3之例示性實施例中，可移動層直到電壓降至2伏特以下時才會完全鬆弛。因此，存在一電壓範圍(在圖3中所說明之實例中，為約3 V至7 V)，在其中存在一施加電壓窗，在該施加電壓窗內時裝置穩定地處於鬆弛或致動狀態下。本文將其稱為「滯後窗」或「穩定窗」。

在一些實施例中，致動協定可基於諸如在美國專利第5,835,255號中論述之驅動方案的驅動方案。在此等驅動方案之某些實施例中，對於一具有圖3之滯後特性的顯示陣列而言，可設計列/行致動協定以使得在列選通期間，所選通之列中之待致動之像素被曝露至約10伏特之電壓差，且待鬆弛之像素被曝露至接近零伏特之電壓差。在選通後，使像素曝露至約5伏特之穩定狀態或偏壓差，使得其保持於列選通使其處於之任何狀態下。在此實例中，在被寫入後，每一像素受到在3伏特至7伏特之「穩定窗」內之電位差。當藉由選通不同列來定址其他線時，歸因於沿著行線施加以按所要的方式定址經選通之列的偏壓電壓之改變，可在正穩定性窗內之值與在負穩定性窗內之值之間切換未選通之行線上的電壓。此特徵使圖1中所說明之像素設計在相同施加電壓條件下穩定處於致動的或鬆弛的預先存在狀態下。由於干涉式調變器之每一像素無論處於致動狀態或鬆弛狀態基本上都為一由固定及移動反射層形成之電容器，所以可在滯後窗內之一電壓下保持此穩定狀態，而幾乎無功率耗散。若施加之電位固定，則基本上無電流流進該像素。

如下進一步描述，在某些應用中，可藉由根據第一列中的所要之經致動像素集合而跨越行電極集合發送資料信號集合(每一者具有某一電壓位準)來創造出影像之圖框。接著將列脈衝施加至第一列電極，其致動對應於資料信號集合之像素。接著改變資料信號集合以對應於第二列中之所要的經致動像素集合。接著將脈衝施加至第二列電極，其根據資料信號致動第二列中之適當像素。第一列像素不受第二列脈衝之影響，且保持於其在第一列脈衝期間被設定於之狀態中。可以依序方式對於整個系列的列重複此過程以產生圖框。通常，藉由以每秒某所要圖框數的速率不斷重複此過程而用新的影像資料再新及/或更新圖框。可使用用於驅動像素陣列之列及行電極以產生影像圖框之各種各樣之協定。

圖4及圖5說明用於此驅動方案之一可能的致動協定，其中該致動協定可用於在圖2之3×3陣列上創造一顯示圖框。圖4說明可用於展現出圖3之滯後曲線的像素之一組可能的行及列電壓位準。在圖4實施例中，致動一像素涉及將適當的行設定為-V_bias 及將適當的列設定為+ΔV，其可分別對應於-5伏特及+5伏特。藉由將適當的行設定為+V_bias 及將適當的列設定為相同的+ΔV(從而在像素上產生零伏特電位差)，實現鬆弛像素。在將列電壓保持於零伏特之彼等列中，像素穩定地處於其原始處於之無論何狀態中，而與該行處於+V_bias 或是-V_bias 無關。亦如圖4中所說明，可使用與上述電壓之極性相反之電壓，例如，致動一像素可涉及將適當行設定至+V_bias 及將適當列設定至-ΔV。在此實施例中，藉由將適當行設定為-V_bias 及將適當列設定為相同的-ΔV(從而在像素上產生零伏特電位差)，實現釋放像素。

圖5B為展示施加至圖2之3×3陣列之一系列列及行信號的時序圖，該等信號將導致圖5A中所說明之顯示配置(其中經致動像素為非反射性的)。在寫入圖5A中所說明之圖框之前，該等像素可處於任一狀態，且在此實例中，所有列最初處於0伏特且所有行處於+5伏特。在此等施加之電壓的情況下，所有像素均穩定地處在其現有的致動或鬆弛狀態中。

在圖5A圖框中，像素(1,1)、(1,2)、(2,2)、(3,2)及(3,3)被致動。為實現此目的，在列1之「線時間」期間，將行1及2設定為-5伏特，且將行3設定為+5伏特。此並不改變任何像素之狀態，因為所有像素都保持在3-7伏特穩定窗內。接著，藉由一自0伏特升至5伏特且再返回零伏特之脈衝對列1選通。此致動(1,1)及(1,2)像素並鬆弛(1,3)像素。陣列中之其他像素不受影響。為了按需要設定列2，將行2設定為-5伏特且將行1及行3設定為+5伏特。接著，施加至列2之相同選通信號將致動像素(2,2)且鬆弛像素(2,1)及(2,3)。再一次，陣列之其他像素不受影響。藉由將行2及行3設定為-5伏特且將行1設定為+5伏特而類似地設定列3。列3選通信號設定列3像素，如圖5A中所示。在寫入該圖框之後，列電位為零，且行電位可保持於+5或-5伏特，且接著顯示器穩定於圖5A之配置下。該同一程序可用於數十或數百個列及行之陣列。在上文概述之一般性原理內，可廣泛地變化用以執行列及行致動之時序、序列及電壓位準，且以上實施例僅為實例，且可與本文中所描述之系統及方法一起使用任何致動電壓方法。

圖6A及圖6B為說明一顯示裝置40之一實施例的系統方塊圖。舉例而言，顯示裝置40可為蜂巢式或行動電話。然而，顯示裝置40之相同組件或其輕微變化亦說明各種類型之顯示裝置，諸如電視及攜帶型媒體播放器。

顯示裝置40包括一外殼41、一顯示器30、一天線43、一揚聲器45、一輸入裝置48及一麥克風46。通常自各種各樣的製造過程(包括射出成形及真空成形)中之任一者形成外殼41。此外，外殼41可由多種材料中之任一材料製成，包括(但不限於)塑膠、金屬、玻璃、橡膠及陶瓷或其組合。在一實施例中，外殼41包括可與不同顏色或含有不同標識、圖片或符號之其他可移除部分互換的可移除部分(未圖示)。

例示性顯示裝置40之顯示器30可為各種各樣的顯示器中之任一者，包括如本文中所描述之雙穩態顯示器。在其他實施例中，顯示器30包括一平板顯示器，諸如，電漿、EL、OLED、STN LCD或TFT LCD(如上所述)，或非平板顯示器，諸如，CRT或其他管裝置。然而，如本文中所描述，為了描述本實施例之目的，顯示器30包括一干涉式調變器顯示器。

例示性顯示裝置40之一實施例的組件示意性地說明於圖6B中。所說明之例示性顯示裝置40包括一外殼41，且可包括至少部分包圍於其中之額外組件。舉例而言，在一實施例中，例示性顯示裝置40包括一網路介面27，該網路介面27包括一耦接至一收發器47之天線43。收發器47連接至一處理器21，處理器21連接至調節硬體52。調節硬體52可經組態以調節信號(例如，對信號濾波)。調節硬體52連接至揚聲器45及麥克風46。處理器21亦連接至輸入裝置48及驅動器控制器29。驅動器控制器29耦接至圖框緩衝器28及陣列驅動器22，陣列驅動器22又耦接至顯示陣列30。電源供應器50按特定例示性顯示裝置40設計之要求將電力提供至所有組件。

網路介面27包括天線43及收發器47以便例示性顯示裝置40可在一網路上與一或多個裝置通信。在一實施例中，網路介面27亦可具有減輕對處理器21之要求的一些處理能力。天線43為用於傳輸及接收信號之任一天線。在一實施例中，該天線根據IEEE 802.11標準(包括IEEE 802.11(a)、(b)或(g))來傳輸及接收RF信號。在另一實施例中，該天線根據藍芽標準傳輸及接收RF信號。在蜂巢式電話之情況下，天線經設計以接收CDMA、GSM、AMPS、W-CDMA或用以在無線蜂巢式電話網路內通信的其它已知信號。收發器47預處理自天線43接收之信號，以便其可由處理器21接收且進一步地操縱。收發器47亦處理自處理器21接收之信號，以便可經由天線43將其自例示性顯示裝置40傳輸。

在一替代實施例中，收發器47可由一接收器替換。在又一替代實施例中，網路介面27可由一影像源替換，該影像源可儲存或產生待發送至處理器21之影像資料。舉例而言，影像源可為含有影像資料之數位影碟(DVD)或硬碟機，或產生影像資料之軟體模組。

處理器21通常控制例示性顯示裝置40之整體操作。處理器21接收資料(諸如，來自網路介面27或影像源之壓縮影像資料)，且將該資料處理為原始影像資料或易於處理為原始影像資料之格式。處理器21接著將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常指識別影像內的每一位置處之影像特性的資訊。舉例而言，此等影像特性可包括色彩、飽和度及灰度階。

在一實施例中，處理器21包括一微控制器、CPU或邏輯單元來控制例示性顯示裝置40之操作。調節硬體52大體上包括用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可為例示性顯示裝置40內之離散組件，或者可被併入於處理器21或其他組件中。

驅動器控制器29直接自處理器21或自圖框緩衝器28取得由處理器21產生之原始影像資料，且適當地重新格式化該原始影像資料以用於高速傳輸至陣列驅動器22。具體言之，驅動器控制器29將原始影像資料重新格式化為具有光柵狀格式之資料流，使得其具有適合於在整個顯示陣列30上掃描之時間次序。接著，驅動器控制器29將經格式化之資訊發送至陣列驅動器22。雖然諸如LCD控制器之驅動器控制器29常作為獨立的積體電路(IC)與系統處理器21相關聯，但可以許多方式實施此等控制器。其可作為硬體嵌入處理器21中、作為軟體嵌入處理器21中，或以硬體形式與陣列驅動器22完全整合。

通常，陣列驅動器22自驅動器控制器29接收經格式化之資訊，並將視訊資料重新格式化為一組平行之波形，該組波形被每秒許多次地施加至來自顯示器之x-y像素矩陣之數百且有時甚至數千個引線。

在一實施例中，驅動器控制器29、陣列驅動器22及顯示陣列30適合於本文中所描述之任何類型顯示器。舉例而言，在一實施例中，驅動器控制器29為習知顯示控制器或雙穩態顯示控制器(例如，干涉式調變器控制器)。在另一實施例中，陣列驅動器22為習知驅動器或雙穩態顯示驅動器(例如，干涉式調變器顯示器)。在一實施例中，驅動器控制器29與陣列驅動器22整合。此實施例在諸如蜂巢式電話、手錶及其他小面積顯示器之高度整合系統中係常見的。在又一實施例中，顯示陣列30為典型顯示陣列或雙穩態顯示陣列(例如，包括干涉式調變器陣列之顯示器)。

輸入裝置48允許使用者控制例示性顯示裝置40之操作。在一實施例中，輸入裝置48包括一小鍵盤(諸如，QWERTY鍵盤或電話小鍵盤)、一按鈕、一開關、一觸敏螢幕或一壓敏或熱敏膜。在一實施例中，麥克風46為例示性顯示裝置40之輸入裝置。當將麥克風46用以將資料輸入至裝置時，可由使用者提供用於控制例示性顯示裝置40之操作的語音命令。

電源供應器50可包括如此項技術中所熟知之各種各樣的能量儲存裝置。舉例而言，在一實施例中，電源供應器50為可再充電電池，諸如，鎳一鎘電池或鋰離子電池。在另一實施例中，電源供應器50為可再生能源、電容器或太陽能電池(包括塑膠太陽能電池及太陽能電池漆)。在另一實施例中，電源供應器50經組態以自壁式插座接收電力。

如上所述，在一些實施中，控制可程式化性在於可位於電子顯示系統中之若干處的驅動器控制器中。在一些情況下，控制可程式化性在於陣列驅動器22中。上述最佳化可實施於任何數目的硬體及/或軟體組件中及各種組態中。

根據以上陳述的原理操作之干涉式調變器之結構細節可廣泛地變化。舉例而言，圖7A至圖7E說明可移動反射層14及其支撐結構之五個不同的實施例。圖7A為圖1之實施例之橫截面，其中金屬材料條帶14沈積於正交延伸的支撐件18上。在圖7B中，每一干涉式調變器之可移動反射層14在形狀上為正方形或矩形且僅在轉角處於繫栓32上附接至支撐件。在圖7C中，可移動反射層14在形狀上為正方形或矩形且自可變形層34懸垂，可變形層34可包含可撓性金屬。可變形層34在可變形層34之周邊周圍直接或間接連接至基板20。此等連接在本文中被稱作支撐柱。圖7D中所說明之實施例具有支撐柱插塞42，可變形層34擱置於該等支撐柱插塞42上。可移動反射層14保持懸垂於間隙上(如圖7A至圖7C中)，但可變形層34並不藉由填充在可變形層34與光學堆疊16之間的孔洞而形成支撐柱。相反，支撐柱係由平坦化材料形成，該平坦化材料用以形成支撐柱插塞42。圖7E中所說明之實施例係基於圖7D中所展示之實施例，但亦可經調適成與圖7A至圖7C中所說明之實施例中之任何者以及未展示之額外實施例一起起作用。在圖7E中所展示之實施例中，已使用金屬或其他導電材料之一附加層形成匯流排結構44。此允許沿著干涉式調變器之背部投送信號，其消除了原本可能必須形成於基板20上之若干電極。

在諸如圖7中所示之實施例的實施例中，干涉式調變器充當直視裝置，其中自透明基板20之前側檢視影像，該側與其上配置有調變器之側相反。在此等實施例中，反射層14光學遮蔽反射層之與基板20相對的側上之干涉式調變器之部分(包括可變形層34)。此允許在不負面地影響影像品質之情況下組態及操作經遮蔽區。舉例而言，此遮蔽允許圖7E中之匯流排結構44，該結構提供將調變器之光學性質與調變器之機電性質(諸如，定址及由彼定址導致的移動)分開的能力。此可分開之調變器架構允許用於調變器之機電態樣及光學態樣之結構設計及材料被彼此獨立地選擇及起作用。此外，圖7C至圖7E中所示之實施例具有來源於反射層14之光學性質與其機械性質解耦的額外益處，該等機械性質由可變形層34實現。此允許用於反射層14之結構設計及材料得以在光學性質方面最佳化，及用於可變形層34之結構設計及材料得以在所要的機械性質方面最佳化。

在其他實施例中，可利用替代驅動方案使驅動顯示器所需之電力最小化，以及允許在較短時間量中對機電裝置之共同線進行寫入。在某些實施例中，諸如干涉式調變器的機電裝置之釋放或鬆弛時間可比機電裝置之致動時間長，因為可能僅經由可移動層之機械恢復力將機電裝置拉至未致動或釋放狀態。相比之下，致動機電裝置之靜電力可較快地作用於機電裝置上以引起機電裝置之致動。在以上論述之高電壓驅動方案中，給定線之寫入時間必須足以不僅允許先前未致動之機電裝置的致動，且亦允許先前經致動之機電裝置的解除致動。因此，在某些實施例中，機電裝置之釋放速率充當限制因素，其可抑制將較高再新速率用於較大顯示陣列。

本文中稱作低電壓驅動方案之一替代驅動方案可提供與以上論述之沿著共同線及區段線兩者施加偏壓電壓的驅動方案相比改良的效能。圖8說明干涉式調變器之一例示性2×3陣列區段100，其中該陣列包括三個共同線110a、110b及110c及兩個區段線120a、120b。獨立可定址像素130、131、132、133、134及135位於共同線與區段線之每一相交處。因此，像素130上之電壓為施加於共同線110a與區段線120a上之電壓之間的差。在像素上之此電壓差在本文中替代地被稱作像素電壓。類似地，像素131為共同線110b與區段線120a之相交，且像素132為共同線110c與區段線120a之相交。像素133、134及135分別為區段線120b與共同線110a、110b及110c之相交。在說明之實施例中，共同線包含一可移動電極，且區段線中之電極為光學堆疊之固定部分，但應理解，在其他實施例中，區段線可包含可移動電極，且共同線可包含固定電極。共同電壓可由共同驅動器電路102施加至共同線110a、110b 及 110c，且可經由區段驅動器電路104將區段電壓施加至區段線120a及120b。

在雙色顯示器中，像素130-135中之每一者可實質上相同，具有類似或相同的機電性質。舉例而言，當機電裝置處於未致動位置中時，可移動電極與光學堆疊之間的間隙對於像素中之每一者可實質上相同，且該等像素可具有實質上相同的致動及釋放電壓及因此實質上相同的滯後窗。在彩色顯示器中，例示性陣列區段100可包含三種色彩之子像素，其中像素130-135中之每一者包含一特定色彩之子像素。彩色子像素可經排列使得每一共同線110a、110b、110c界定類似色彩之子像素之共同線。舉例而言，在RGB顯示器中，沿著共同線110a的像素130及133可包含紅色子像素，沿著共同線110b的像素131及134可包含綠色子像素，及沿著共同線110a的像素132及135可包含藍色子像素。雖然描繪為三色顯示器，但可在給定色彩像素中使用任何數目個子像素。因此，在RGB顯示器中2×3陣列可表示兩個色彩像素138a及138b，其中色彩像素138a包含紅色子像素130、綠色子像素131及藍色子像素132，及色彩像素138b包含紅色子像素133、綠色子像素134及藍色子像素135。

在其他實施例中，使用或多或少種色彩之子像素，且相應地調整每像素的共同線之數目。在再其他實施例中，可沿著單一共同線排列一個以上色彩之子像素。舉例而言，在四色顯示器中，顯示器之2×2區域可形成像素，使得(例如)像素130可為紅色子像素，像素133可為綠色子像素，像素131可為藍色子像素，及像素134可為黃色子像素。

在替代驅動方案之一實施例中，在高區段電壓VS_H 與低區段電壓VS_L 之間切換施加於區段線120a與120b上之電壓V_SEG 。在5個不同電壓之間切換施加於共同線110a、110b及110c上之電壓V_COM ，在某些實施例中，該5個不同電壓中之一者為接地狀態。四個非接地電壓為高保持電壓VC_{HOLD_H} 、高定址電壓VC_{ADD_H} (在本文中替代地被稱作過激勵或選擇電壓)、低保持電壓VC_{HOLD_L} 及低定址電壓VC_{ADD_L} 。保持電壓經選擇使得當使用適當的區段電壓時，像素電壓將始終位於像素之滯後窗(正滯後值針對高保持電壓且負滯後值針對低保持電壓)內，且可能的區段電壓之絕對值足夠低，使得其共同線上施加有保持電壓的像素將因此保持處於當前狀態下，而與當前施加於其區段線上之特定區段電壓無關。

在一特定實施例中，高區段電壓VS_H 可為相對低的電壓，大約1 V-2 V，且低區段電壓VS_L 可為地電壓。由於高區段電壓與低區段電壓並不關於地電壓對稱，因此高保持及定址電壓之絕對值可小於低保持及定址電壓之絕對值(如稍後可關於(例如)圖9A看到)。由於是像素電壓而不僅是特定線電壓控制致動，故此偏移將不會以不利的方式影響像素之操作，而僅需要在判定適當的保持及定址電壓之過程中加以考慮。

對於某些機電裝置，正滯後窗與負滯後窗可不同，且可使用沿著共同線之偏移電壓來考慮到彼差異。在此實施例中，當將低區段電壓設定至地電壓時，高及低保持電壓取決於高區段電壓VS_H 以及可表示正滯後值與負滯後值之間的中途點之偏移電壓V_OS 及可表示滯後窗之中途點與偏移電壓V_OS 之間的差之偏壓電壓V_BIAS 。合適的高保持電壓可由下式給出

且合適的低保持電壓可由下式給出

可藉由將額外電壓V_ADD 加至高保持電壓及自低保持電壓減去V_ADD 獲得高定址電壓VC_{ADD_H} 及低定址電壓VC_{ADD_L} 。應注意，可藉由用項ΔV(其中ΔV表示任何給定的高與低區段電壓之間的差)替換項VS_H 而更一般地定義該等電壓以應對未將低頻率電壓設定為地電壓之實施例。此外，如將在以下更詳細地論述，不需要將保持電壓置於滯後窗之中間，且經選擇用於V_BIAS 之值可比以上論述之例示性值大或小。

圖9A說明可施加於圖8之區段線及共同線上的例示性電壓波形，且圖9B說明回應於施加之電壓的在圖8之像素上之所得像素電壓。波形220a表示沿著圖8之區段線120a施加的隨時間而變之區段電壓，且波形220b表示沿著區段線120b施加的區段電壓。波形210a表示沿著圖8之行線110a施加的共同電壓，波形210b表示沿著行線110b施加的共同電壓，且波形210c表示沿著行線110c施加的共同電壓。波形230表示在像素130上之像素電壓，且波形231-235分別類似地表示在像素131-135上之像素電壓。

在圖9A中，可看出，共同線電壓中之每一者開始於高保持值VC_{HOLD_H} ，諸如，波形220a之高保持值240a。在施加此高保持值VC_{HOLD_H} 期間的一點處，區段線120a之區段線電壓(波形220a)處於低區段電壓VS_L 250a，且區段線120b之區段線電壓(波形220a)處於高區段電壓VS_H 250b。因此，在針對給定V_SEG 參數施加VC_{HOLD_H} 期間，像素130曝露至最大電壓差，且在波形230(波形210a與220a之間的差)中可看出，像素130上之此電壓差並不將像素電壓移動超出負致動電壓264。類似地，在針對給定V_SEG 參數施加VC_{HOLD_H} 期間，像素133曝露至最小電壓差，且如可在波形233中看出，像素133上之電壓並不移動超出負釋放臨限值。因此，沿著共同線110a的像素110及113之狀態在沿著共同線110a施加高保持電壓VC_{HOLD_H} 期間保持恆定，而與區段電壓之狀態無關。

共同線110a上之共同線電壓(波形210a)接著移動至接地狀態244a，此引起沿著共同線110a的像素130及133之釋放。此可見於圖9B中，其中在波形230、233中看到之像素電壓移動超出負釋放電壓，藉此若像素130及133先前處於致動狀態下，則釋放像素130及133。在此特定實施例中可注意到，在此點處區段電壓為低區段電壓VS_L 250a及250b兩者(如可在波形220a及220b中看出)，此將像素電壓正好置於0 V，但假設適當選擇電壓值，則即使區段電壓中之任一者處於高區段電壓VS_H 像素也將釋放。

線110a上之共同線電壓(波形210a)接著移動至低保持值VC_{HOLD_L} 246a。當電壓處於低保持值246時，區段線120a之區段線電壓(波形210a)處於高區段電壓VS_H 252a，且區段線120b之區段線電壓(波形210b)處於低區段電壓VS_L 250b。像素130及133中之每一者上的電壓移動經過正釋放電壓262至正滯後窗內，而不移動超過正致動電壓260，如可在圖9B之波形230及233中看出。像素130及133因此保持處於其先前釋放狀態下。

接著使線110a上之共同線電壓(波形210a)降低至低定址電壓VC_{ADD_L} 248a。像素130及133之行為現在視當前沿著其各別區段線施加之區段電壓而定。對於像素130，區段線120a之區段線電壓處於高區段電壓VS_H 252a，且像素130之像素電壓增加超出正致動電壓260，如可在圖9B之波形230中看出。因此此時致動像素130。對於像素133，像素電壓(波形233)不增加超出正致動電壓，因此像素133保持未致動。

接下來，將沿著線110a之共同線電壓(波形210a)增加回至低保持電壓246a。如先前所論述，當施加低保持電壓226a時，像素上之電壓差保持處於滯後窗內，而與區段電壓無關。像素130上之電壓(波形230)因此降至正致動電壓260之下，但保持處於正釋放電壓262之上，且因此保持經致動。像素133上之電壓(波形233)不降至正釋放電壓262之下，且將保持未致動。

圖10為說明隨施加於共同線及區段線上之電壓而變的像素行為之表。如可看出，施加釋放共同電壓VC_REL (如上指出，其在許多實施例中可為接地狀態)將始終導致像素之釋放，不管區段電壓處於高區段電壓VS_H 或是低區段電壓VS_L 。類似地，沿著共同線施加保持電壓(VC_{HOLD_H} 或VC_{HOLD_L} )將使像素維持於穩定狀態，而與施加的區段電壓VS_H 或VS_L 無關，且不使未致動像素致動或經致動之像素解除致動。當沿著共同線施加高定址VC_{ADD_H} 電壓時，可沿著區段線施加低區段電壓VS_L 以使沿著彼共同線之所要的像素致動，且可沿著其他區段線施加高區段電壓VS_H 以使其餘像素保持未致動。當沿著共同線施加低定址電壓VC_{ADD_L} 時，施加高區段電壓VS_H 將使沿著彼共同線的所要的像素致動，且低區段電壓VS_L 將使像素保持未致動。

在說明之實施例中，在共同線110b及110c上施加類似的共同電壓，如可在波形210b及210c中看出，波形210b及210c與波形210a相同，但分別暫時偏移一個及兩個線時間。因為在此實施例中一次僅將一共同線曝露至定址電壓，所以僅彼線被寫入，且在施加定址電壓期間施加的區段電壓經選擇以將所要的資料寫入至當前正被定址之共同線。亦可看出，在圖9A及圖9B之實施例中，在一單一線時間期間執行一給定行線之全部釋放及寫入過程。在其他實施例中，此過程之部分可延伸跨越多個線時間，如將在以下更詳細地論述。

一旦已定址了所有共同線，則可再次定址初始共同線110a，開始寫入另一圖框之過程。可看出，在對第一共同線110a之第二寫入過程中(波形210a)，使用正保持及定址電壓。亦可看出，在負極性寫入循環期間，當使用低保持及定址電壓時，高區段電壓將引起沿著彼區段線的像素之致動。類似地，在正極性寫入循環期間，低區段電壓將引起沿著彼區段線的像素之致動，因為像素電壓之絕對值(施加於彼像素之共同線及區段線上之電壓之間的電壓差)將儘可能地大。因為區段資料之狀態之此意義(本文中被稱作資料之「感測」)在此實施例中逐個圖框地交替，所以必須跟蹤寫入程序之極性以便可適當地對區段電壓格式化。

可進行對以上描述之低電壓驅動方案之多個修改。在圖9A及圖9B之驅動方案中，為了簡化之目的，已將偏移電壓設定於0 V，但可使用其他合適的偏移電壓。舉例而言，當共同線為具有不同機電特性(諸如，經組態以反射不同色彩之子像素)的干涉式調變器之線時，致動電壓、釋放電壓及偏移電壓可不同。因此，在共同線110a、110b及110c包含不同色彩之子像素之實施例中，對於不同共同線，偏移電壓及偏壓電壓皆可不同，此導致可施加於共同線上的5個電壓中之每一者的潛在不同值。偏移電壓之使用可要求在驅動器電路內包括額外電壓調節器以供應偏移電壓，且對於每一色彩使用多個偏移電壓可能要求對於每個色彩使用一額外電壓調節器。

此外，在其他實施例中，區段電壓可不在低區段電壓與地電壓之間變化，而可替代地在高區段電壓與低區段電壓(諸如，正區段電壓與負區段電壓)之間變化。在高區段電壓之絕對值實質上等於低區段電壓之絕對值之實施例中(在該情況下，區段電壓以地電壓為中心)，正及負保持及定址電壓可實質上關於偏移電壓對稱。在其他實施例中，兩個區段電壓可具有相同極性，諸如，將高區段電壓設定至2.5 V且將低區段電壓設定至0.5伏特之實施例。然而，在某些實施例中，使區段電壓之絕對值最小化可使區段驅動器簡化。

在圖9A中說明之實施例中，藉由使用一系列具有相同極性之定址電壓對共同線中之每一者寫入一次來寫入第一圖框。接著藉由使用一系列具有相反極性之定址電壓對共同線中之每一者寫入一次來顛倒第二圖框之極性。可繼續在每一圖框的寫入程序之末尾切換極性。此圖框顛倒可藉由交替寫入程序之極性而有助於平衡在裝置之像素上的電荷累積。然而，在其他實施例中，可在寫入完整圖框之過程的末尾之前顛倒極性，諸如，逐個線地顛倒。在將共同線排列於色彩群組中之其他實施例(其中每一群組包括特定色彩之干涉式調變器之一共同線)中，可在每一色彩群組後更改極性。

圖11說明可在此實施例中使用之電壓信號。電壓320a及320b為在高區段電壓與地電壓之間變化的區段電壓，如上文關於圖9A之電壓220a及220b論述。可沿著區段線320a施加電壓320a，及可沿著區段線320b施加電壓320b。類似地，可分別沿著共同線110a、110b及110c施加電壓310a、310b及310c。

可看出，電壓310a首先包括沿著共同線110a執行的具有負極性之寫入程序。隨後，使用電壓310b沿著共同線110b執行具有正極性之寫入程序。寫入程序之極性繼續逐個線地交替。在所說明之實施例中，因為存在奇數個共同線，所以沿著一給定共同線執行的寫入程序之極性亦將隨時間交替。在存在偶數個共同線之實施例中，可將對最後共同線的寫入程序之極性用作對第一個共同線的下一寫入程序之極性，以便維持沿著給定共同線的交替極性。或者，可偽隨機地選擇特定寫入程序(諸如，圖框中的第一線之寫入程序)之極性。彼圖框中的隨後寫入程序之極性可逐個線或逐個色彩群組地交替，或其自身可被偽隨機地選擇。

在圖11之線顛倒實施例中，資料之感測將逐個線而非逐個圖框地變化，但仍然可以類似方式跟蹤當前寫入電壓之極性，且該極性可用以適當地判定欲沿著區段線發送之資料信號。

在另外的實施例中，可修改低電壓驅動方案以執行導致將定址電壓施加於與當前正定址之共同線不同的共同線上的步驟中之至少一些。在特定實施例中，使釋放及寫入程序延伸跨越多個線時間可允許顯示器之較快速的再新速率。因為不同於用於高及低定址電壓之電壓的所有電壓經選擇不致動干涉式調變器之效應(與定址電壓無關)，所以可將區段電壓設定至適當值以將資料寫入至當前正定址之共同線，而不影響沿著其他共同線的像素之狀態。

圖12說明在三個線時間中執行釋放及寫入程序之實施例。在一實施例中，釋放在當前正被寫入之線前面兩個線的共同線，且將在當前正被寫入之線前面一個線的共同線移動至適當保持電壓。然而，應理解，可按任一適當次序定址共同線，且如在先前說明之實施例中展示，不需要依序定址共同線。

圖12描繪表示可施加於三個不同共同線(諸如，共同線110a、110b及110c)上之電壓的波形。詳言之，波形410a表示可施加於具有紅色子像素之共同線上的電壓，波形410b表示可施加於具有綠色子像素之共同線上的電壓，及波形410c表示可施加於具有藍色子像素之共同線上的電壓。除了基於不同色彩之干涉式調變器之適當的偏移電壓與偏壓電壓之可能的差異修改保持電壓及釋放電壓之值之外，亦可變化波形410a、410b及410c之其他參數。

在圖12中說明之第一線時間470中，可看出，在線時間470之持續時間內，波形410a處於接地狀態444a。如可關於波形410b最佳地看出，此等波形可在大於單一線時間之時間長度內保持處於接地狀態。藉由在比單一線時間長的時間內在共同線上施加地電壓，可確保具有比致動時間長之釋放時間的干涉式調變器之釋放。在其他實施例中，高保持電壓與低保持電壓之間的轉變可導致在足夠的時間量內施加在像素之釋放窗內的電壓以使裝置釋放。因此，在某些實施例中，不需要在特定的時間週期內在行線上施加諸如電壓444a之固定釋放電壓。

在第二線時間471中，將電壓410a增加至高保持值440a。因為增加至高保持值440a將不導致干涉式調變器中之任何者的致動，所以電壓不需要在與其保持處於接地值444a一樣長的時間內保持在高保持值440a。電壓410b在此線時間471期間保持在接地狀態444b，且電壓410c自低保持狀態446c增加至接地狀態444c。

在第三線時間472中，在足以確保意欲被致動的沿著共同線110a之所有像素將被致動之時間週期內，將電壓410a自高保持電壓440a增加至高定址或過激勵電壓442a。因此執行正極性寫入程序，其中在共同線110a中位置係沿著施加了低區段電壓之區段線的任一像素將被致動，且位置係沿著施加了高區段電壓之區段線的任一像素將保持未致動。接著將電壓向下降回至高保持電壓440a。在此線時間472中，電壓410b降低至低保持電壓446b，且電壓410c保持在接地狀態444c。

在第四線時間473中，沿著行線110b執行負極性寫入程序，其中在足以致動沿著共同線110b的所要的像素之時間週期內電壓410b自低保持電壓446b降低至低定址電壓448b。

在第五線時間474中，以與以上關於在第三線時間472中沿著行線110a執行之正極性寫入程序論述之方式類似的方式沿著行線110c執行正極性寫入程序。

因此，即使完整的釋放及寫入程序跨越多個線時間，當區段電壓經適當地選擇時，釋放程序及保持電壓之施加亦以與區段電壓無關之一致方式影響像素。因此可將此等程序施加至任一所要的共同線，而與在特定線時間期間正被寫入至共同線之資料無關。因此可使線時間僅為寫入時間之函數以確保致動，而非亦為釋放時間之函數。

如上指出，電壓值之適當選擇係有益的。正如不同色彩之干涉式調變器的致動及釋放電壓可變化，製造方差或其他因素可導致同一色彩之干涉式調變器具有致動或釋放電壓之某一方差。因此可將致動電壓及釋放電壓作為小的電壓範圍來處理。亦可假定某一誤差容限，且將其用以定義各種電壓之期望值之間的緩衝。與說明正及負電壓範圍之圖3大不相同，圖13說明主要跨越正電壓的可在各種時間施加之電壓的範圍。

說明地電壓502以及偏移電壓V_OS 504。展示了在說明之實施例中為正的高區段電壓VS_H 510及在說明之實施例中為負的低區段電壓VS_L 512。在兩個極性中，區段電壓510、512之絕對值皆小於DC釋放電壓，且因此偏移電壓相對小。展示正釋放電壓520具有寬度522(歸因於在干涉式調變器之線或陣列上的釋放電壓之方差)。類似地，正致動電壓524具有說明之寬度526。高保持電壓VC_{HOLD_H} 530屬於在正致動電壓524與正釋放電壓520之間延伸的滯後窗528內。

線532表示當將共同線電壓設定至高保持電壓530且將區段線電壓設定至高區段電壓VS_H 時之像素電壓，且線534表示當將共同線電壓設定至高保持電壓530且將區段線電壓設定至低區段電壓VS_L 時之像素電壓。如可看出，線532及534亦皆位於滯後窗528內，此確保當沿著共同線施加高保持電壓VC_HOLD 時，像素電壓保持在滯後窗內。

線540表示當沿著共同線施加高定址或過激勵電壓VC_{ADD_H} 且區段電壓為低區段電壓VS_L 時之像素電壓。線542表示當沿著共同線施加高定址或過激勵電壓VC_{ADD_H} 且區段電壓為高區段電壓VS_H 時之像素電壓。如可看出，線540位於正致動電壓524上方，且將因此導致像素之致動。線542位於滯後窗528內，且將不導致像素之狀態的改變。在高過激勵電壓由VC_{ADD_H} =VC_{HOLD_H} +2VS_H 給出之特定實施例中，應理解，線542將位於與線534相同的位置處。在區段電壓不以地電壓為中心之實施例中，以上等式可更通常地由VC_{ADD_H} =VC_{HOLD_H} +ΔVS來表達，其中ΔVS為由ΔVS=VS_H -VS_L 給出之區段電壓擺動。

在圖13中可看出，電壓擺動ΔVS之最小值可由致動電壓之變化給出。由於在某些實施例中電壓擺動ΔVS對於正及負寫入程序相同，因此正及負致動電壓之變化中的較大者可為ΔVS之最小值。此外，由於在某些實施例中ΔVS對於有不同色彩的子像素之共同線中之每一者相同，因此該陣列上具有致動時間之最大變化的子像素色彩可控制電壓擺動ΔVS之最小值。在某些實施例中，在判定各種電壓之過程中利用額外緩衝值以避免對像素之非故意的致動。

致動時間亦視定址電壓(或者被稱作過激勵電壓，如上所指出)而定，因為增加之定址電壓將增加至干涉式調變器的電荷流之速率，從而增加作用於可移動層上之靜電力。詳言之，若使定址電壓與致動電壓之外部範圍之間的距離較大，則歸因於由所有經定址之像素體驗到的靜電力之增加，可增加像素之致動時間。若可使致動電壓窗儘可能地小，則可對於給定電壓擺動確保像素中之每一者將體驗到額外靜電力，且可因此減少線時間。

如上指出，諸如以上論述之低電壓驅動方案的低電壓驅動方案之使用可提供與高電壓驅動方案相比之許多優勢。一顯著的優勢為在多數情況下的減少之電力消耗。在高電壓驅動方案下，「擷取(rip)」或呈現影像所需之能量視顯示陣列上之當前影像而定，且由將區段電壓自其先前值切換至其意欲之值所需的能量控制。因為高電壓驅動方案中的區段電壓之切換通常需要在正偏壓電壓與負偏壓電壓之間的切換，所以區段電壓擺動大約為大致12伏特(假定大致6伏特之偏壓電壓)。相比之下，低電壓驅動方案中的區段電壓擺動可大約為大致2伏特。擷取影像所需之能量因此按高達(2/12)² 之因數減少，從而具有顯著的能量節省。

此外，沿著區段線使用低電壓減少了歸因於區段信號耦合至共同線的非故意的像素切換之風險。減少了由串擾產生的任何寄生信號(spurious signal)之振幅及持續時間，從而降低了錯誤像素切換之可能性。此亦減少了對整個陣列及周邊(periphery)中的電阻之約束，從而允許使用具有較高電阻之材料及設計，或在陣列之周邊中使用較窄的佈線。

亦增加了滯後窗內的可使用電壓之範圍。因為以上論述之高電壓驅動方案不會故意地在像素應跨越兩個連續的圖框保持經致動時將已經致動之像素解除致動及重新致動，所以必須避免像素之非故意的致動。使用比DC釋放電壓顯著高的偏壓電壓可藉由確保在正滯後值與負滯後值之間的切換足夠快而減輕此問題，但如此一來將可使用偏壓電壓限制至比DC滯後窗小且視影像而定之快閃偏壓窗(flash bias window)內。相比之下，因為在低電壓驅動方案中，在重新致動前，每一像素在一時間週期內被釋放，所以非故意的釋放並非問題，且可使用整個DC滯後窗。

低電壓區段驅動器電路亦可減少驅動器電路之成本。由於所使用之較低電壓，因此可藉由數位邏輯電路來建置區段驅動器電路。此可特別適用於具有驅動面板之多個積體電路的大面板。在共同驅動器電路中引入了某一額外的複雜性，因為共同驅動器電路經組態以在給定共同線上輸出五個不同電壓，但此複雜性被區段驅動器電路之簡化彌補。

低電壓驅動器電路亦准許使用較小的、較快的干涉式調變器像素。對於較小干涉式調變器元件，高電壓驅動方案可變得不切實際。舉例而言，部分歸因於可過快地釋放的像素之致動速度，使用高電壓驅動方案時，使用45 μm間距或45 μm以下的間距之干涉式調變器可能不切實際。相比之下，使用諸如本文中論述之驅動方案的低電壓驅動方案時，38 μm間距或38 μm以下的間距之干涉式調變器為可使用的。

亦可顯著地減少干涉式調變器之線時間。使用高電壓驅動方案可能難以在顯示器上實現小於100 μs之線時間，但使用低電壓驅動方案時，小於10 μs之線時間為可能的。在某些實施例中，可將低電壓驅動方案所需之線時間減少至在給定圖框中的內容被寫入兩次(一次使用正極性，且一次使用負極性)之點。此雙寫入過程為理想的電荷平衡過程，因為其不取決於在大量圖框上的電荷平衡之機率。相反，藉由以正極性及負極性寫入，在每一圖框內每一像素為電荷平衡的。

如可在(例如)圖13中看出，當在施加保持電壓期間像素就致動而言保持在恆定狀態下時，歸因於在對應的區段線上施加交替的區段電壓，像素上之所施加電壓可不斷地在滯後窗內之兩個電壓之間交替。當像素處於未致動狀態時，基於使機械恢復力與由像素電壓差產生之靜電力相等之位置來判定可移動層之位置。因為由干涉式調變器反射之色彩隨可移動層相對於光學堆疊之位置而變，所以此位置變化可導致由在致動狀態下之干涉式調變器反射的色彩在兩個未致動色彩之間的變化。

在具有圖框顛倒之一實施例中，在給定圖框期間跨越陣列之區域的恆定極性可引起區段線之某種明顯閃爍，因為給定區段電壓將以相同方式影響沿著區段線的幾乎所有未致動像素。在一些實施例中，以上論述的類型之線顛倒可減輕此閃爍，因為沿著區段線之鄰近像素可受到給定區段電壓的相反方式之影響，從而產生可能顯得將兩個未致動色彩狀態摻合在一起之精細得多的視覺圖案。在其他實施例中，可在每一線時間期間故意地切換區段電壓以確保未致動像素在兩個未致動色彩狀態中之每一者中花費其一半時間。

顯示器之快速再新可在視訊或類似的動態內容之顯示期間發生，使得在完成了前一圖框後立即或不久寫入下一個圖框。然而，在其他實施例中，藉由在一時間週期內在共同線中之每一者上施加保持電壓，可在寫入圖框後之延長的時間週期內顯示特定圖框。在某些實施例中，此可歸因於相對靜態影像(諸如，行動電話或其他顯示器之GUI)之顯示。在其他實施例中，顯示器中的共同線之數目可足夠小(特別在具有慢再新速率或短線時間之實施例中)以使得圖框之寫入時間比圖框之顯示時間顯著小。在其他實施例中，特定GUI之操作或其他資訊顯示可能僅要求在給定圖框中更新顯示器之一部分，且不需要定址該顯示器之其他部分。

在一實施例中，可藉由在此時間週期期間將區段電壓維持在恆定電壓來避免或減輕閃爍。在特定實施例中，將區段電壓中之每一者維持在相同電壓，該電壓可為高區段電壓、低區段電壓或中間值電壓。在其他實施例中，可將電壓維持在用以將資料寫入至最後的共同線之電壓。然而，藉由在所有區段線上維持恆定電壓，可提供在整個彩色顯示器上的色彩之較大均一性，因為給定色彩之每一未致動像素將具有類似的所施加之像素電壓。

圖14說明在圖框寫入570後具有一延長之保持序列580的顯示方案之實施例。施加於第一行線(諸如，圖8之2×3陣列之共同線110a)上的共同線電壓在圖框寫入570之末尾處於高保持電壓540a(見波形510a)。類似地，施加於諸如共同線110b之第二行線上的共同線電壓在圖框寫入570之末尾處於低保持電壓546b(見波形510b)，且施加於諸如共同線110c之第三共同線上的共同線電壓處於高保持電壓540c。

施加於區段線(諸如，圖8之陣列的區段線120a及120b)上之區段電壓在高區段電壓550a、550b與低區段電壓552a、552b之間變化(分別見波形520a及520b)。可看出，區段電壓波形520a及520b皆以地電壓為中心，但如上所論述，其他區段電壓值係可能的。

在圖框寫入570之末尾，施加於區段線120a上之電壓(見波形520a)移動至中間值電壓554a，且施加於區段線120b上之電壓(見波形520b)移動至中間值電壓554b。如上所提及，區段電壓可交替地移動至高或低區段電壓或任一其他電壓，但在保持狀態期間將地電壓用作區段電壓意謂在給定像素上之像素電壓將實質上等於沿著對應的共同線施加之共同線電壓，此可簡化在其他實施例中對所要的保持電壓之判定。藉由在區段線中之每一者上施加均一電壓，在給定共同線上的未致動像素上之像素電壓將相等。當將類似的保持電壓施加於多個共同線上時，具有給定的所施加之保持電壓的所有未致動像素之像素電壓將相等。

因此，在具有紅、綠及藍色共同線之RGB顯示器中，可存在在延長之保持序列580期間施加的六個截然不同的保持電壓：高及低紅色保持電壓、高及低藍色保持電壓，及高及低綠色保持電壓。藉由在區段線中之每一者上施加均一區段電壓，在陣列中之未致動像素上的像素電壓將因此為六個可能值(每一色彩兩個值)中之一者。相比之下，若在各種區段線上施加高及低區段電壓兩者，則可存在12種可能的像素電壓，此可歸因於未致動像素之位置的變化而導致由干涉式調變器陣列反射的色彩之顯著變化。

在另外實施例中，沿著共同線之保持電壓亦可經調整以考慮到此效應。在一實施例中，用於一給定色彩的低及高保持電壓中之至少一者可經調整以使處在該高及低電壓下的像素之像素電壓之絕對值彼此較靠近。若使像素電壓之絕對值實質上彼此相等，則給定色彩之所有未致動像素將實質上反射相同色彩，從而提供在整個顯示器上的較好的色彩均一性。此外，為了白平衡之目的，可使在多色顯示器(諸如，RGB顯示器)中的各種色彩之保持電壓最佳化，使得由紅色、綠色及藍色像素之組合反射的色彩處於特定白點處以提供所要的白平衡。

在其他實施例中，可調整用於給定色彩的高及低保持電壓兩者以提供所要的像素電壓。舉例而言，可能需要要求特定像素電壓之特定紅色色調，且可使高及低電壓兩者最佳化以當將恆定區段電壓施加於區段線上時提供彼所要的像素電壓。

當施加波動的區段電壓時，將保持電壓限制於當施加最高或最低區段電壓時將不引起像素之致動或釋放的電壓。相比之下，當施加之區段電壓恆定時，不需要此容限，因此增加了可沿著共同線施加而不改變像素之狀態之可能的保持電壓之範圍。詳言之，可使用較靠近像素之致動及釋放電壓的保持電壓。在某些實施例中，可針對保持電壓選擇在此額外可利用電壓範圍中的電壓。

在一些實施例中，可將最佳化之保持電壓用於保持電壓(甚至在圖框寫入週期期間)。然而，由於可在延長之保持週期580期間用作保持電壓的電壓範圍增加了，因此一旦圖框寫入570結束且正施加恆定區段電壓，則可使用不可在圖框寫入570期間使用之保持電壓。保持電壓之此寫入後(post-write)調整說明於圖14中，其中共同線110a上之電壓(波形510)自高保持電壓540a增加至最佳化之保持電壓549a。類似地，共同線110b上之電壓(波形510b)自低保持電壓446a增加至最佳化之保持電壓549b，且共同線110c上之電壓(波形510c)自高保持電壓540c減小至最佳化之保持電壓549c。

可逐個面板地判定合適的最佳化之保持電壓以考慮到製造過程之變化。藉由量測干涉式調變器之特性(諸如，干涉式調變器之電容)，可判定提供所要的光學回應之適當的像素電壓及保持電壓。

在其他實施例中，甚至可在無延長之保持週期之顯示器中使保持電壓最佳化。因為在給定實施例中可能存在調整保持電壓同時確保當沿著共同線施加保持電壓時像素電壓保持處於滯後窗內的某一空間，故可選擇使可移動層之位置的此變化之視覺效應最小化的保持電壓作為保持電壓。舉例而言，可選擇偏壓電壓使得未致動的干涉式調變器之兩個保持位置反射同一色彩之不同色調，而非在該等狀態中之一者中移向另一色彩。

設想到以上論述之以上實施例與方法之各種組合。詳言之，雖然以上實施例主要地針對沿著共同線排列特定元件之干涉式調變器之實施例，但在其他實施例中，可替代地將特定色彩之干涉式調變器沿著區段線排列。在特定實施例中，可將高及低區段電壓之不同值用於特定色彩，且可沿著共同線施加相同的保持、釋放及定址電壓。在另外的實施例中，當使多種色彩之子像素沿著共同線及區段線定位(諸如，以上論述之四色顯示器)時，可沿著共同線將高及低區段電壓之不同值與保持及定址電壓之不同值相結合使用，以便針對四個色彩中之每一者提供適當的像素電壓。此外，本文中描述的測試之方法可與驅動機電裝置之其他方法組合使用。

亦應認識到，除非本文另有特定且清楚的陳述，否則視實施例而定，本文中描述的任何方法之動作或事件可按其他序列執行，可被添加、合併或完全省去(例如，並非所有動作或事件皆為實踐該等方法所必要的)。

雖然以上詳細描述已展示、描述及指出了如適用於各種實施例之新穎特徵，但可進行所說明的過程之裝置之形式及細節之各種省略、取代及改變。可製作不提供本文中陳述之所有特徵及益處的一些形式，且可與其他者分開地使用或實踐一些特徵。

12a．．．干涉式調變器/像素

12b．．．干涉式調變器/像素

14．．．可移動反射層

14a．．．可移動反射層

14b．．．可移動反射層

16．．．光學堆疊

16a．．．光學堆疊

16b．．．光學堆疊

18．．．柱/支撐件

19．．．間隙

20．．．透明基板

21．．．處理器

22．．．陣列驅動器

24．．．列驅動器電路

26．．．行驅動器電路

27．．．網路介面

28．．．圖框緩衝器

29．．．驅動器控制器

30．．．顯示陣列或面板/顯示器

32．．．繫栓

34．．．可變形層

40．．．顯示裝置

41．．．外殼

42．．．支撐柱插塞

43．．．天線

44．．．匯流排結構

45．．．揚聲器

46．．．麥克風

47．．．收發器

48．．．輸入裝置

50．．．電源供應器

52．．．調節硬體

100．．．2×3陣列區段

102．．．共同驅動器電路

104．．．區段驅動器電路

110a．．．共同線

110b．．．共同線

110c．．．共同線

120a．．．區段線

120b．．．區段線

130．．．像素

131．．．像素

132．．．像素

133．．．像素

134．．．像素

135．．．像素

138a．．．色彩像素

138b．．．色彩像素

210a．．．波形

210b．．．波形

210c．．．波形

220a．．．波形

220b．．．波形

230．．．波形

231．．．波形

232．．．波形

233．．．波形

234．．．波形

235．．．波形

240a．．．高保持值

244a．．．接地狀態

246a．．．低保持電壓

248a．．．低定址電壓

250a．．．低區段電壓

250b．．．低區段電壓

252a．．．高區段電壓

260．．．正致動電壓

262．．．正釋放電壓

264．．．負致動電壓

310a．．．電壓

310b．．．電壓

310c．．．電壓

320a．．．電壓

320b．．．電壓

410a．．．波形/電壓

410b．．．波形/電壓

410c．．．波形/電壓

440a．．．高保持值/高保持電壓

442a．．．高定址或過激勵電壓

444a．．．接地狀態

444b．．．接地狀態

444c．．．接地狀態

446b．．．低保持電壓

446c．．．低保持狀態

448b．．．低定址電壓

502．．．地電壓

504．．．偏移電壓

510．．．高區段電壓

510a．．．波形

510b．．．波形

510c．．．波形

512．．．低區段電壓

520．．．正釋放電壓

520a．．．波形

520b．．．波形

522．．．寬度

524．．．正致動電壓

526．．．寬度

528．．．滯後窗

530．．．高保持電壓

532．．．線

534．．．線

540．．．線

540a．．．高保持電壓

540c．．．高保持電壓

542．．．線

546b．．．低保持電壓

550a．．．高區段電壓

550b．．．高區段電壓

552a．．．低區段電壓

552b．．．低區段電壓

554a．．．中間值電壓

554b．．．中間值電壓

570．．．圖框寫入

580．．．延長之保持序列/延長之保持週期

圖1為描繪一干涉式調變器顯示器之一實施例之一部分的等角視圖，其中第一干涉式調變器之可移動反射層處於鬆弛位置，且第二干涉式調變器之可移動反射層處於致動位置。

圖2為說明併有一3×3干涉式調變器顯示器之電子裝置之一實施例的系統方塊圖。

圖3為圖1之干涉式調變器之一例示性實施例的可移動鏡位置對施加之電壓的圖。

圖4為可用以使用高電壓驅動方案驅動一干涉式調變器顯示器之一組列電壓及行電壓的說明。

圖5A及圖5B說明可用以使用高電壓驅動方案將顯示資料之圖框寫入至圖2之3×3干涉式調變器顯示器的列及行信號之一例示性時序圖。

圖6A及圖6B為說明一包含複數個干涉式調變器之視覺顯示裝置之一實施例的系統方塊圖。

圖7A為圖1之裝置之橫截面。

圖7B為一干涉式調變器之一替代實施例之橫截面。圖7C為一干涉式調變器之另一替代實施例之橫截面。

圖7D為一干涉式調變器之又一替代實施例之橫截面。

圖7E為一干涉式調變器之一額外替代實施例之橫截面。

圖8為干涉式調變器之2×3陣列之示意性說明。

圖9A說明可用以使用低電壓驅動方案將顯示資料之圖框寫入至圖8之2×3顯示器的區段及共同信號之例示性時序圖。

圖9B說明回應於圖9A之驅動信號的在圖8之陣列之像素上的所得像素電壓。

圖10為可用以使用低電壓驅動方案驅動一干涉式調變器顯示器之一組區段電壓及共同電壓的說明。

圖11說明利用線顛倒的區段信號及共同信號之交替時序圖。

圖12說明包括延長之寫入時間的行信號之時序圖。

圖13說明若干區段、行或像素電壓相對於機電裝置之正滯後窗的關係。

圖14說明可在具有延長之保持時間的實施例中使用的區段信號及共同信號之另一例示性時序圖。

12a．．．干涉式調變器/像素

12b．．．干涉式調變器/像素

14a．．．可移動反射層

14b．．．可移動反射層

16a．．．光學堆疊

16b．．．光學堆疊

18．．．柱/支撐件

19．．．間隙

20．．．透明基板

Claims (38)

1. 一種包含複數個機電裝置之顯示器，該顯示器包含：多個機電裝置之一陣列，該陣列包括複數個區段線及複數個共同線；及驅動器電路，其經組態以對該陣列內之一第一機電裝置執行一致動操作，該機電裝置與一第一共同線及一第一區段線電氣連通，其中對該第一機電裝置執行之每一致動操作包括：在該第一機電裝置上施加一釋放電壓，其中該釋放電壓保持處於該第一機電裝置之一正釋放電壓與該第一機電裝置之一負釋放電壓之間，且其中施加一釋放電壓包含在該第一共同線上施加一第一電壓及在該第一區段線上施加一區段電壓，其中該區段電壓在一最大電壓及一最小電壓之間變化，且其中該最大電壓與該最小電壓之一差小於該機電裝置之一滯後窗之一寬度；在施加該釋放電壓之後在該第一機電裝置上施加一第一保持電壓，其中該第一保持電壓保持處在該第一機電裝置之一滯後窗內，且其中施加該保持電壓包含在該第一共同線上施加一第二電壓及在該第一區段線上施加該區段電壓；及在施加該第一保持電壓之後在該第一機電裝置上施加一定址電壓，其中該定址電壓大於該第一機電裝置之一正致動電壓或小於該第一機電裝置之一負致動電壓，且其中施加該定址電壓包含在該第一共同線上施加一第三 電壓及在該第一區段線上施加該區段電壓。
2. 如請求項1之顯示器，其中該驅動器電路經進一步組態以在施加該定址電壓之後在該第一機電裝置上施加一第二保持電壓，其中該第二保持電壓保持處在該第一機電裝置之該滯後窗內。
3. 如請求項1之顯示器，其中該第一保持電壓在該第一機電裝置之該滯後窗內之一高電壓與該第一機電裝置之該同一滯後窗內之一低電壓之間變化。
4. 如請求項1之顯示器，其中該釋放電壓在一小於該第一機電裝置之一正釋放值的高電壓與一大於該第一機電裝置之一負釋放值的低電壓之間變化。
5. 如請求項1之顯示器，其中該驅動器電路經組態以同時將一定址電壓施加至該第一機電裝置且將一釋放電壓施加至一第二機電裝置。
6. 如請求項5之顯示器，其中該陣列包括複數個為一第一色之干涉式調變器及複數個為一第二色之干涉式調變器。
7. 如請求項6之顯示器，其中該第一機電裝置包括為該第一色之一干涉式調變器，且其中一第二機電裝置包括為一第二色之一干涉式調變器，其中該驅動器電路經組態以同時將一釋放電壓施加至一第二機電裝置且將一定址電壓施加至該第一機電裝置。
8. 如請求項1之顯示器，其中該第一保持電壓與該釋放電壓不同。
9. 一種驅動多個機電裝置之一陣列之方法，該陣列包括複數個區段線及複數個共同線，該方法包含：對該陣列內之一第一機電裝置執行一致動操作，該機電裝置與一第一共同線及一第一區段線電氣連通，其中對該第一機電裝置執行之每一致動操作包括：在該第一機電裝置上施加一釋放電壓，其中該釋放電壓保持處於該第一機電裝置之一正釋放電壓與該第一機電裝置之一負釋放電壓之間，且其中施加一釋放電壓包含在該第一共同線上施加一第一電壓及在該第一區段線上施加一區段電壓，其中該區段電壓在一最大電壓及一最小電壓之間變化，且其中該最大電壓與該最小電壓之一差小於該機電裝置之一滯後窗之一寬度；在施加該釋放電壓之後在該第一機電裝置上施加一第一保持電壓，其中該第一保持電壓保持處在該第一機電裝置之一滯後窗內，且其中施加該保持電壓包含在該第一共同線上施加一第二電壓及在該第一區段線上施加該區段電壓；及在施加該第一保持電壓之後在該第一機電裝置上施加一定址電壓，其中該定址電壓大於該第一機電裝置之一正致動電壓或小於該第一機電裝置之一負致動電壓，且其中施加該定址電壓包含在該第一共同線上施加一第三電壓及在該第一區段線上施加該區段電壓。
10. 如請求項9之方法，其中該釋放電壓在一小於該第一機 電裝置之一正釋放值的高電壓與一大於該第一機電裝置之一負釋放值的低電壓之間變化。
11. 如請求項9之方法，其中每一致動操作進一步包括在施加該定址電壓之後在該第一機電裝置上施加一第二保持電壓，其中該第二保持電壓保持處於該第一機電裝置之該滯後窗內。
12. 如請求項9之方法，其中該第一保持電壓在該第一機電裝置之該滯後窗內之一高電壓與該第一機電裝置之該同一滯後窗內之一低電壓之間變化。
13. 如請求項9之方法，其中多個機電裝置之該陣列包括多個干涉式調變器之一陣列。
14. 如請求項9之方法，額外地包含對一第二機電裝置執行一致動操作，其中該方法包含同時將一定址電壓施加至該第一機電裝置且將一釋放電壓施加至該第二機電裝置。
15. 如請求項9之方法，其中該第一保持電壓與該釋放電壓不同。
16. 一種顯示裝置，其包含：多個機電裝置之一陣列，該陣列包含複數個共同線及複數個區段線，每一機電裝置包括與一共同線電氣連通之一第一電極，該第一電極與與一區段線電氣連通之一第二電極間隔開；及經組態之驅動器電路以：在該區段線上施加一區段電壓，其中該區段電壓在一 最大電壓及一最小電壓之間變化，且其中該最大電壓與該最小電壓之一差小於該機電裝置之一滯後窗之一寬度；在該共同線上施加一重設電壓，其中該重設電壓經組態以將該機電裝置置於一未致動狀態下；在施加該重設電壓之後在該共同線上施加一第一保持電壓，其中該第一保持電壓與該重設電壓不同，且其中該第一保持電壓經組態以維持該機電裝置在其當前狀態下，而與該區段電壓之該狀態無關；及在施加該第一保持電壓之後在該共同線上施加一致動電壓，其中該致動電壓經組態以使該機電裝置基於該區段電壓之該狀態致動。
17. 如請求項16之裝置，其中該驅動器電路經進一步組態以在該共同線上施加一第二保持電壓，其中該第二保持電壓經組態以以維持該機電裝置在其當前狀態下，而與該區段電壓之該狀態無關。
18. 如請求項17之裝置，其中該驅動器電路經進一步組態以在施加該致動電壓之後施加該第二保持電壓。
19. 如請求項17之裝置，其中該第一保持電壓位於該機電裝置之一第一滯後窗內且其中該第二保持電壓位於該機電裝置之一第二滯後窗內。
20. 如請求項17之裝置，其中施加一重設電壓包括在該共同線上施加一自該第一保持電壓變化至該第二保持電壓的電壓，該電壓在一足以引起該機電裝置之釋放的時間週 期內保持處於該機電裝置之一釋放窗內。
21. 如請求項16之裝置，其中該致動電壓之一絕對值大於該第一保持電壓之一絕對值。
22. 如請求項16之裝置，其中該第一保持電壓位於該機電裝置之一滯後窗內。
23. 一種驅動多個機電裝置之一陣列中之一機電裝置之方法，該機電裝置包括與一區段線電氣連通之一第一電極，該第一電極與與一共同線電氣連通之一第二電極間隔開，該方法包含：在該區段線上施加一區段電壓，其中該區段電壓在一最大電壓與一最小電壓之間變化，且其中該最大電壓與該最小電壓之間的一差小於該機電裝置之一滯後窗之一致動電壓與一釋放電壓之間的之一差；在該共同線上施加一重設電壓，其中該重設電壓經組態以將該機電裝置置於一未致動狀態下；在施加該重設電壓之後在該共同線上施加一第一保持電壓，其中該第一保持電壓與該重設電壓不同，且其中該第一保持電壓經組態以維持該機電裝置在其當前狀態下，而與該區段電壓之該狀態無關；及在施加該第一保持電壓之後在該共同線上施加一致動電壓，其中該致動電壓經組態以使該機電裝置基於該區段電壓之該狀態致動。
24. 如請求項23之方法，額外地包含在該共同線上施加一第二保持電壓，其中該第二保持電壓經組態以將該機電裝 置維持在其當前狀態下，而與該區段電壓之該狀態無關。
25. 如請求項24之方法，其中在施加該致動電壓後施加該第二保持電壓。
26. 如請求項25之方法，其中該第一保持電壓位於該機電裝置之一第一滯後窗內且其中該第二保持電壓位於該機電裝置之一第二滯後窗內。
27. 如請求項26之方法，其中施加一重設電壓包括在該共同線上施加一自該第一保持電壓變化至該第二保持電壓的電壓，該電壓在一足以引起該機電裝置之釋放的時間週期內保持處於該機電裝置之一釋放窗內。
28. 如請求項24之方法，其中該致動電壓之一絕對值大於該第一保持電壓之一絕對值。
29. 如請求項24之方法，其中該第一保持電壓位於該機電裝置之一滯後窗內。
30. 一種顯示裝置，該裝置包含：多個機電顯示元件之一陣列，該陣列包括複數個區段線及複數個共同線，及經組態之驅動器電路以：至少部分基於電荷平衡準則選擇一用於一寫入操作之極性；藉由在一共同線上施加一重設電壓來執行一重設操作，該重設電壓將沿著一共同線的該等機電裝置中之每一者置於一未致動狀態下； 在該共同線上施加一具有該選定極性之保持電壓，其中該保持電壓不會使沿著該共同線的該等機電裝置中之任何者致動；及同時地在該共同線上施加一具有該選定極性之致動電壓及在該等區段線上施加複數個區段電壓，其中該等區段電壓在一第一極性與一第二極性之間變化，且其中當該致動電壓之該極性與該對應的區段電壓之該極性不相同時該致動電壓引起一機電裝置之該致動。
31. 如請求項30之裝置，其中選擇一用於該寫入操作之極性包括交替在該共同線上的多個寫入操作之該極性。
32. 如請求項30之裝置，其中選擇一用於該寫入操作之極性包括以一偽隨機方式選擇一極性。
33. 如請求項32之裝置，其中以該偽隨機方式選擇一用於該寫入操作之極性包括以一偽隨機型樣選擇一用於一第一共同線之極性，該方法進一步包括基於該第一共同線之該選定極性判定一用於在一圖框中的隨後多個寫入操作之極性。
34. 一種平衡多個機電裝置之一陣列內之多個電荷之方法，該陣列包含複數個區段線及複數個共同線，該方法包含：對該共同線執行一寫入操作，其中執行一寫入操作包括：至少部分基於電荷平衡準則選擇一用於該寫入操作之極性；藉由在一共同線上施加一重設電壓來執行一重設操 作，該重設電壓將沿著一共同線的該等機電裝置中之每一者置於一未致動狀態下；在該共同線上施加一具有該選定極性之保持電壓，其中該保持電壓不會使沿著該共同線的該等機電裝置中之任何者致動；及同時地在該共同線上施加一具有該選定極性之致動電壓及在該等區段線上施加複數個區段電壓，其中該等區段電壓在一第一極性與一第二極性之間變化，且其中當該致動電壓之該極性與該對應的區段電壓之該極性不相同時該致動電壓引起一機電裝置之該致動。
35. 如請求項34之方法，其中選擇一用於該寫入操作之極性包括交替在該共同線上的多個寫入操作之該極性。
36. 如請求項34之方法，其中選擇一用於該寫入操作之極性包括以一偽隨機方式選擇一極性。
37. 如請求項36之方法，其中以該偽隨機方式選擇一用於該寫入操作之極性包括以一偽隨機型樣選擇一用於一第一共同線之極性，該方法進一步包括基於該第一共同線之該選定極性判定一用於在一圖框中的隨後多個寫入操作之極性。
38. 一種電腦可讀儲存媒體，其包含當由一或多個處理器執行時使一電腦執行如請求項第9至14、23至29及34至37項之任何一者所引述之一方法的多個指令。