TWI480932B - 處理有非平坦表面的基材的方法 - Google Patents

處理有非平坦表面的基材的方法 Download PDF

Info

Publication number
TWI480932B
TWI480932B TW099135055A TW99135055A TWI480932B TW I480932 B TWI480932 B TW I480932B TW 099135055 A TW099135055 A TW 099135055A TW 99135055 A TW99135055 A TW 99135055A TW I480932 B TWI480932 B TW I480932B
Authority
TW
Taiwan
Prior art keywords
horizontal surface
substrate
film
treating
dopant
Prior art date
Application number
TW099135055A
Other languages
English (en)
Other versions
TW201123274A (en
Inventor
George D Papasouliotis
Vikram Singh
Heyun Yin
Helen L Maynard
Ludovic Godet
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Publication of TW201123274A publication Critical patent/TW201123274A/zh
Application granted granted Critical
Publication of TWI480932B publication Critical patent/TWI480932B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Description

處理有非平坦表面的基材的方法
本申請案主張於2009年10月14日提出申請之美國暫時(provisional)專利申請案第61/251,442號的優先權，該專利申請案所揭露之內容係完整結合於本說明書中。
本揭露是有關於一種處理具有非平坦表面的基材的方法。
在製造電子裝置中，需要處理具有非平坦表面的基材。這樣的裝置的示例包括三維(three dimensional,3D)鰭式場效電晶體(FinFET)以及COMS影像感測器(CMOS image sensor,CIS)和嵌入式動態隨機存取記憶體(embedded DRAM,eDRAM)，其中三維FinFET具有水平方向表面和垂直方向表面的凸出鰭狀物(raised fin)，以及COMS影像感測器和eDRAM的每一個都具有水平方向表面和垂直方向表面的溝槽(trench)。用於處理這些基材的技術的其中之一可以包括摻雜以修改(modify)原基材的電學特性、機械特性、光學特性、熱特性或者這些特性的結合。FinFET的源極/汲極(source/drain,SD)區域、CMOS影像感測器的淺溝槽(shallow trench)的側壁(sidewall)以及eDRAM的深溝槽(deep trench,DT)的側壁可以被摻雜以修改基材的特性。
由於電子裝置需要一致的特性，從而需要一致地處理不同角度方向上的表面之技術。在摻雜方法中，例如需要在不同方向表面附近的區域中獲得相等的或者實質上相等的摻雜劑濃度。儘管已經提出了多種技術，但所提出的這些技術只是取得了有限的成功。例如，在這些所提到的技術中，沿著水平方向延伸的表面的摻雜劑濃度遠大於沿著垂直方向延伸的表面的摻雜劑濃度。在處理中的這種變化可以導致基材具有非一致的特性，以及最後的裝置將不能理想地操作。此外，一些處理過程也會在基材上沉積(deposit)材料，從而位於水平方向延伸的表面上的已沉積的材料多於位於垂直方向延伸的表面上的已沉積的材料。因此，需要一種新的技術。
揭露一種處理具有水平表面以及非水平表面的基材的方法。藉由採用離子植入，將粒子(particle)植入到基材中。緊隨離子植入或者與離子植入同時，由於植入處理的性質，可以在表面上沉積薄膜(film)，其中水平表面上的薄膜的厚度較厚。薄膜的出現逆向改變(adversely alter)了基材的特性。為了對此情況進行更正，執行第二處理步驟來移除沉積在水平表面上的薄膜。在一些實施例中，蝕刻處理被用於移除此薄膜。在一些實施例中，材料改質步驟(material modifying step)被用於改變組成薄膜的材料的組成物。材料改質步驟可以替代蝕刻處理，或者作為蝕刻處理的附加步驟。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本揭露中，介紹了用於處理具有非平坦表面的基材的新方法的幾種實施例。為了清楚說明的目的，在介紹本揭露的時候，上下文中提到了「粒子(particles)」。此粒子可以是處理基材的帶電的或者中性的(neutral)次原子(sub-atomic)粒子、原子(atomic)粒子以及分子(molecular)粒子。在此，基材可以是金屬(metallic)基材、半導體基材或絕緣基材，或者這些基材的結合。基材可以是非平坦的，而具有一個或者多個沿著垂直方向延伸的突出部分(protrusion)或者溝槽、一個或者多個水平延伸表面以及一個或者多個垂直延伸表面。在其它的實施例中，基材可以是非平坦的，其中一個或者多個表面不是水平延伸的。
為了說明的清楚以及簡化，處理非平坦的基材的方法的說明是有關於基於電漿的系統，諸如電漿輔助摻雜(plasma assisted doping,PLAD)處理系統以及電漿浸漬離子植入(plasma immersion ion implantation,PIII)處理系統。然而，其他的系統也不排除在本揭露的保護範圍之外。其他的系統的實例可以包括射束線(beam-line)離子植入系統、洩注植入系統(flood implant system)以及具有電漿鞘更正器(plasma sheath modifier)的離子源。
用於處理具有非平坦表面的基材的方法
請參看圖1a至圖1c，繪示了根據本揭露的一個實施例的處理具有非平坦表面的基材的方法。在本實施例中，基材100可以是具有沿著垂直方向延伸或者沿著非水平方向延伸的突出部分的基材。例如，基材100可以是包括一個或者多個垂直延伸的鰭狀物102的FinFET。如圖1a所示，突出部分或者鰭狀物102可以包括垂直延伸的表面104(「垂直表面104」)以及水平延伸的表面106(「水平表面106」)，此垂直表面104位於鰭狀物102的側面的附近，以及此水平表面106位於鰭狀物102的頂部的附近。儘管本揭露的整個說明書中都提到了詞彙「垂直」，但是應當知曉的是，文中所述的原則適用於說明基材具有水平表面以及非水平表面，其中非水平表面可以是垂直的也可以不是垂直的。
為了改變鰭狀物102的一個或者多個特性(例如，電學、機械和/或光學特性)，可以引入能夠改變特性的不同物種的摻雜劑。例如，如果基材是基於矽的基材，則摻雜劑可以包含硼(boron)、碳(carbon)、鎵(gallium)、鍺(germanium)、磷(phosphorous)、砷(arsenic)和/或它們的結合。然而，其他類型的摻雜劑也不排除在本揭露的保護範圍之外。在另一實施例中，可以引入包含與鰭狀物102相同的物種的摻雜劑110。例如，矽或者包含矽的粒子也可以被引入到包含矽的鰭狀物102中。
在此實施例中，可以經由諸如PLAD或者PIII處理之類的離子植入處理而引入摻雜劑110。然而，其他類型的離子植入處理或者其他類型的粒子引入處理也不排除在本揭露的保護範圍之外。例如，用於引入摻雜劑的擴散 (diffusion)處理並不排除在本揭露的保護範圍之外。在PLAD或者PIII處理中，包含摻雜劑物種的饋入氣體(feed gas)被引入到基材100的附近。饋入氣體接著被激發(excite)以形成包含饋入氣體的碎體(fragment)的電漿(圖未繪示)。碎體尤其可以包括摻雜劑物種或者其它物種的電子、原子或分子離子，以及摻雜劑物種或者其他物種的中性粒子以及基(radical)。因此，可以施加偏壓到基材以從電漿吸引(attract)離子化的摻雜劑。在本實施例中，摻雜劑110可以以0°(即，與基材100垂直的虛軸(imaginary axis)成0°)或者實質上0°來被引入到基材中。然而，本揭露也可以包括其他的角度或角度範圍，例如7°、15°、30°、45°、60°，或者0°-90°範圍之間的任何其他角度。
如圖1b所示，電漿的摻雜劑110可以被植入到鰭狀物102中以形成植入區域112。優選的是，垂直的植入區域112b所植入的摻雜劑的數量等於水平的植入區域112a所植入的摻雜劑的數量。此外，包含摻雜劑物種的薄膜114可以被形成在水平表面106以及垂直表面104上的鰭狀物的表面上。
由於電漿的反應性中性碎體或者基碎體(radical fragment)位於水平表面106以及垂直表面104附近，且發生化學反應，可以形成薄膜114。薄膜也可以是將粒子沉積到基材上的結果。由於PLAD或者PIII的視線(line-of-sight)、定向屬性，因此更多的碎體可以位於鰭狀物102的頂部的附近以及位於水平表面的附近。在形成期間，鰭狀物102的頂部的附近的薄膜114的厚度大於鰭狀物102的側面部分附近的薄膜114的厚度。從而，鰭狀物102的頂部附近包含了過量的摻雜劑。
在本揭露中，理想的情況是使得鰭狀物102的一個或者多個特性是一致的。例如，理想的情況是使得鰭狀物102的頂部以及側面部分附近所包含的摻雜劑的劑量實質上是一致的。為了獲得一致的或者實質上一致的摻雜劑劑量，可以選擇性地移除鰭狀物102的頂部的過量的摻雜劑。
為了移除過量的摻雜劑，可以執行各種類型的蝕刻處理。例如，可以執行濺射處理(sputtering process)。在濺射處理中，在基材100的附近使惰性氣體(鈍氣)(inert (noble) gas)、氫氣或者惰性氣體和氫氣的混合氣體離子化。藉由足夠的動能(kinetic energy)，已生成的離子接著可以被直接地施加到鰭狀物102以濺射過量的摻雜劑，例如是藉由施加偏壓於基材來將離子吸引到鰭狀物102。在本實施例中，需要控制粒子的入射角。存在幾種方法來控制粒子的入射角。在一些實施例中，可以使用電漿鞘更正器。在另一些實施例中，可以使基材100相對於離子來傾斜(tilt)。在PLAD或者射束線植入器中可以這樣做。在另一些實施例中，可以使用更高的壓力來更正粒子的入射角。將粒子定位在寬的入射角範圍可以導致更大的濺射率。同時，可以限制撞擊(knock-on)植入，在此撞擊植入處理中，藉由入射離子，薄膜114中的過量的摻雜劑可以被驅趕到鰭狀物102中。此外，改變粒子的入射角可以更好地控制鰭狀物102的頂部以及側面部分的濺射。
作為濺射處理的替代，或者除了濺射處理，經由化學蝕刻處理也可以移除過量的摻雜劑。在此實施例中，惰性氣體或者包含諸如氫、氟(fluorine)或者氯(chlorine)離子之類的反應性物種的反應性氣體(reactive gas)可以在鰭狀物102附近被離子化。反應性物種接著可以進行化學反應以及選擇性地蝕刻鰭狀物102的頂部的過量摻雜劑。在一個實施例中，以相較於上述的濺射處理的能量較低的能量，將已離子化的反應性物種直接施加到基材100上。例如，當包含反應性物種的氣體被離子化的時候，可以施加較低的偏壓到基材上。在另一實施例中，當包含反應性物種的氣體被離子化的時候，沒有偏壓電壓被施加到基材上。
在另一實施例中，濕蝕刻(wet etching)處理也可以被用於選擇性地移除過量的摻雜劑。例如，食人魚剝除(piranha strip)(硫酸(sulfuric acid)以及過氧化氫(hydrogen peroxide))或者緩衝氫氟酸(buffered hydrofluoric acid)可以被用於移除過量的摻雜劑。
在另一實施例中，水平表面106上的層被化學修改(例如，被氧化)，從而在濕蝕刻處理(等向性(isotropic)或者其它)中，其優先與蝕刻化學物進行反應。緩衝的HF、去離子(DI)水、H2 SO4 /H2 O2 混合物濕可以是能夠被應用於此處理的化學物中的一些。
在理想的情況下，藉由合併下列可選擇的材料改質處理到移除處理中，可以增強移除過量的摻雜劑的效果。在此可選擇的處理中，薄膜114的頂部優選為曝露於氣體中，薄膜114可以與此氣體進行化學反應。例如，包含氧氣的氣體或者包含氮氣的氣體可以被用於分別使得薄膜114經歷氧化或者氮化反應。作為替代，可以使用其它的材料改質氣體。在蝕刻或者濺射處理期間，此氣體可以與薄膜114進行化學反應以形成可以優先被蝕刻的材料。作為替代，包含氧氣的氣體、包含氮氣的氣體或者其它的材料改質氣體可以被激發以形成電漿，以及基材可以被曝露於電漿。
在另一實施例中，在蝕刻處理之後可以執行鈍化(passivation)步驟。例如，在PH3 或者AsH3 植入的情況下，在室溫下可以發生As或者P的脫氣(outgassing)。為了避免散發這些氣體，需要鈍化步驟。
如圖1c所示，在優先移除過量的摻雜劑之後，鰭狀物102的頂部以及側面部分附近的摻雜劑的劑量可以是一致的或者實質上是一致的。可以一致處理包含非平坦表面的基材100。
上述的技術只是一個示例實施例。在另一實施例中，此技術可以包括一個或者多個植入處理以及一個或者多個移除處理，以及可以重複植入處理以及移除處理中的至少一個。此外，處理的次序並非限定於特定的次序。例如，此技術可以包括多個植入處理以及移除處理，以及移除處理的其中之一可以跟隨在另一個移除處理之後。
在本揭露中，植入處理以及移除處理中的每一個都可以具有各種處理參數。可以最佳化這些參數來強化此技術。可以被最佳化以強化此技術的參數例如可以包括：執行此技術的壓力；在基材100附近被引入的包括饋入氣體、稀釋氣體(diluent gas)以及蝕刻氣體的氣體組成物；在植入處理或者移除處理期間被施加到電漿源以生成電漿的RF功率的類型和振幅(例如，多個脈衝RF功率，其中一個脈衝具有更高的振幅)；以及被施加到基材的偏壓的特徵(例如，電壓斜面(voltage ramping)、工作因子(duty factor)等等)。在一些實施例中，理想的情況是，藉由生成高壓電漿來執行植入處理。在一些實施例中，基材溫度被控制在-150°與600°之間。
具體的示例實施例
在下文中，公開了一種具有特定處理參數的技術的具體實例。如上所述，本揭露並非限定於一組特定的處理參數。本揭露的技術可以具有各種處理參數。為了處理動態隨機存取記憶體(dynamic random access memory,DRAM)電容器結構(圖未繪示)的頂部和側面部分，在高能量下(例如，10kv或者更高)，執行離子植入處理。在此實施例中，此結構具有一個或者多個100 nm的開口(opening)(例如，垂直延伸的突出部分之間的空間)以及4 μm的深度(例如，突出部分的高度)。此時，摻雜劑可以是砷(arsenic)。如上所述，藉由PLAD或者PIII系統可以執行植入處理。作為選擇，藉由射束線離子植入處理系統可以執行離子植入處理。在離子植入處理期間，具有足夠能量的離子形式的摻雜劑可以以淺的角度來撞擊(impinge)到突出部分的側壁(例如，垂直延伸表面)上。撞擊離子的一部分可以從側壁彈回(bounce)，以及植入到溝槽或者突出部分的整個深度。
在執行植入處理之後，可以執行移除處理。在此實例中，移除處理可以包括可選擇的材料改質處理。例如，此結構可以被曝露在直接式氧電漿(direct oxygen plasma)。氧氣可以氧化已沉積的薄膜以及降低薄膜的揮發性(volatility)，以利於進一步的移除處理。
在此實例中，在單個PLAD或者PIII系統中可以執行植入處理以及移除處理。作為替代，在群集設備(cluster tool)中的不同腔室中可以執行每一處理。在另一實例中，假定存在防止基材與周圍環境發生反應的機構，則此技術可以在一系列的不同設備(例如，群集或者不同的設備)中被執行。
用於處理具有非平坦表面的基材的系統
在下文中，將公開處理具有非平坦表面的基材的系統的各個實例。請參看圖2，繪示了PLAD系統。在此所公開的系統200可以是單獨的系統。作為替代，系統200也可以是群集設備的一部分，此群集設備包括一個或者多個系統200、一個或者多個基材監視系統、一個或者多個其他類型的基材處理系統以及一個或者多個用於在不同的系統之間傳送基材的傳送系統。
系統200可以包括處理室202，其能夠生成高壓或者低壓電漿以及以高壓或者低壓電漿來處理基材100。為了生成高壓或者低壓電漿，系統200可以包括渦輪泵(turbo pump)206和機械泵(mechanical pump)208中的至少一個，以及其他必需的真空密封組件(vacuum sealing component)。在處理室202中，存在平臺(platen)210，其支撐至少一個基材100。平臺210可以配置有一個或者多個溫度管理元件以調整和維持基材100的溫度，諸如在10℃-600℃之間。也可以傾斜或旋轉基材100。偏壓源可以電性耦合至平臺210，從而電性耦合至基材100，從而施加偏壓給基材100。藉由提供連續的或者脈衝式的RF或者DC電流來施加偏壓。如果偏壓源提供RF電流，則可以在偏壓源以及平臺210之間提供阻抗匹配網路(impedance matching network)(圖未繪示)。在本實施例中，在操作期間，偏壓源能夠調整和改變被施加到基材的偏壓。例如，在操作期間，來自於偏壓源的偏壓可以連續地或者按步驟地拉升或者降低被施加到基材的偏壓。
處理室202也可以被配置有一個或者多個原位(in situ)監視系統。例如，處理系統200可以包括一個或者多個溫度監視系統，以監視處理室202和/或基材100中的溫度。
系統200也可以包括電漿室204，其可以耦合到處理室202；或者與處理室202分離，從而遠離處理室202。電漿室也可以包括電漿源212，其用於生成高密度或者低密 度的電漿。例如，電漿室204可以包括感應耦合電漿(inductively coupled plasma,ICP)源、電容耦合電漿(capacitively coupled plasma,CCP)源、微波(microwave,MV)源、輝光放電(glow-discharge,GD)源、或者螺旋源(helicon source)或者它們的結合。如果電漿室204被配置有ICP源，則系統200可以包括平面線圈(planar coil)212a和螺旋線圈(helical coil)212b中的至少一個；電源212c，其電性耦合到平面線圈212a和螺旋線圈212b中的一個或者兩個；以及阻抗匹配網路212d。如果系統200被配置有CCP源，則系統200可以包括至少一個電極(圖未繪示)，基材202位於電極以及平臺210之間。電源212c也可以電性耦合到電極以及平臺210。此外，電源212c也可以耦合到阻抗匹配網路212d。如果系統200被配置有GD源，系統200可以包括至少一個電極，基材100位於電極以及平臺210之間。此外，電源可以電性耦合到電極以及平臺210。
根據電漿室212的類型，電源可以是RF電源或者DC電源。例如，如果電漿源212是ICP源或者CCP源，則電源可以是RF電源。然而，如果電漿源212是GD源，則電源212可以是DC電源。如果電漿源是CCP源，則電源212c可以提供30MHz至200MHz範圍之間的高頻RF電流。然而，也可以使用具有其它頻率的RF電流。如果電漿源212是ICP源，則電源212c所提供的RF電流位於1MHz至30MHz範圍之內。然而，也可以使用具有其它頻 率的RF電流。如果電漿源212是MW源，則RF電流位於0.3GHz至300GHz範圍之內。然而，也可以使用具有其它頻率的RF電流。電源212c可以提供連續的或者脈衝式的電流。
在一個實施例中，施加到電漿源212的功率例如可以是恆定的連續波。在另一實施例中，變化的功率可被施加到電漿源212。例如，兩個或者多個脈衝可以被施加到電漿源，其中一個脈衝的振幅大於另一脈衝的振幅。此實施例的詳細的描述可以參看美國專利申請案第11/771,190號、第12/098,781號以及第12/105,721號，這些專利申請案所揭露之內容皆完整結合於本說明書中。
在一個實施例中，提供功率給電漿源(例如，線圈或者電極)的電源212c也可以是提供偏壓給平臺210的偏壓源。例如，系統200可以包括單個電源以啟動平臺以及至少一個線圈(或者電極)。然而，系統200優選為包括兩個或者兩個以上電源，其中至少一個電源啟動電漿源的線圈或者電極，以及至少另一個電源啟動處理室中的平臺。儘管圖未繪示，系統200可以包括一個或者多個摻雜劑、蝕刻劑(etchant)和/或濺射源。
如上所述，在此所述的系統200可以是單獨的系統200。作為替代，系統200可以是群集設備的一部分，此群集設備包括一個或者多個處理和/或監視系統。如果系統200是群集設備的一部分，則群集設備可以包括傳送機構，以傳送基材到各種處理和/或監視系統，或者從各種處理和/或監視系統傳送基材，以依序執行各種處理而沒有將基材引入到外部大氣中。
請參看圖3，繪示了用於處理具有非平坦表面的基材的射束線離子植入器。離子植入器300可以包括用於生成離子的離子源302。離子植入器300也可以包括一系列的射束線組件。射束線組件的實例可以包括萃取電極(extraction electrode)304、磁性質量分析器(magnetic mass analyzer)306、多個透鏡308以及射束平行器(beam parallelizer)310。離子植入器300也可以包括平臺316，其用於支撐待被處理的基材100。同時，藉由組件(通常被稱為「轉動平臺(roplat)」)，可以在一個或者多個方向移動基材100(例如，傳送、旋轉以及傾斜)。
在操作中，從離子源302生成以及萃取所需的物種的離子，諸如摻雜劑離子。接著，已萃取的離子30以射束式的狀態沿著射束線組件傳送以及被植入到基材100中。類似於操作光束的一系列的光學透鏡，射束線組件操作離子束30。藉由射束線組件來操作的離子束30被直接傳送到基材。
在本揭露中，各種類型的系統可以被用於處理基材100。在一個實施例中，相同類型的系統可以被用於執行引入摻雜劑110以及移除過量的摻雜劑110的步驟。例如，PLAD系統200可以被用於執行摻雜劑植入以及過量的摻雜劑移除的方法。在另一實施例中，射束線離子植入系統可以被用於執行摻雜劑植入方法以及過量的摻雜劑移除方法。在另一實施例中，PLAD系統200可以被用於執行摻雜劑植入方法以及過量的摻雜劑移除方法中的一個方法，以及射束線離子植入系統可以被用於執行另一方法。如果相同類型的系統被用於執行摻雜劑植入方法以及過量的摻雜劑移除方法，本揭露並不排除使用相同的系統或者不同的系統來執行摻雜劑植入方法以及過量的摻雜劑移除方法。
在本揭露中，提供了用於處理具有非平坦表面的基材的新方法。在此使用的術語和表述僅僅是用於描述本發明，並非用於限定本發明的保護範圍，這些術語和表述並非用以排除在此所描述的以及所繪示的特徵之任何相等物(或其部分)。任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。因此，上述的描述在於說明本發明的實例，而不是用於限定本發明。
100．．．基材
102．．．鰭狀物
104．．．垂直表面
106．．．水平表面
110．．．摻雜劑
112．．．植入區域
112a．．．水平的植入區域
112b．．．垂直的植入區域
114．．．薄膜
200．．．PLAD系統
202．．．處理室
204．．．電漿室
206．．．渦輪泵
208．．．機械泵
210．．．平臺
212．．．電漿源
212a．．．平面線圈
212b．．．螺旋線圈
212c．．．電源
212d．．．阻抗匹配網路
30．．．離子束
300．．．離子植入器
302．．．離子源
304．．．萃取電極
306．．．磁性質量分析器
308．．．透鏡
310．．．射束平行器
316．．．平臺
圖1a至圖1c是根據一實施例的處理具有非平坦表面的基材的方法的示意圖。
圖2是代表性的PLAD系統的示意圖。
圖3是代表性的射束線(beam-line)離子植入系統的示意圖。
100．．．基材
102．．．鰭狀物
104．．．垂直表面
106．．．水平表面
110．．．摻雜劑

Claims (21)

  1. 一種處理基材的方法，所述基材具有水平表面以及非水平表面，所述方法包括：進行離子植入將摻雜劑植入所述基材的所述水平表面以及所述非水平表面中，其中由於所述離子植入，在所述水平表面以及所述非水平表面上形成薄膜，且其中形成在所述水平表面上的所述薄膜包含過量的所述摻雜劑，其劑量大於形成在所述非水平表面上的所述薄膜中的所述摻雜劑的劑量；以及藉由採用選擇性的蝕刻處理以將所述薄膜從所述水平表面移除，直到接近所述基材的所述水平表面的摻雜劑劑量與接近所述基材的所述非水平表面的摻雜劑劑量實質上一致。
  2. 如申請專利範圍第1項所述之處理基材的方法，其中在所述非水平表面上形成所述薄膜，所述水平表面上的所述薄膜的厚度大於所述非水平表面上的所述薄膜的厚度。
  3. 如申請專利範圍第1項所述之處理基材的方法，更包括在採用所述蝕刻處理之前，執行材料改質步驟以修改所述薄膜的組成物。
  4. 如申請專利範圍第3項所述之處理基材的方法，其中所述材料改質步驟包括氧化作用、氮化作用或者與氣態物種進行反應。
  5. 如申請專利範圍第1項所述之處理基材的方法，其 中所述蝕刻處理包括濺射蝕刻。
  6. 如申請專利範圍第5項所述之處理基材的方法，其中所述濺射蝕刻的處理使用惰性氣體、氫氣或者所述惰性氣體和所述氫氣的結合。
  7. 如申請專利範圍第5項所述之處理基材的方法，其中藉由採用各種角度植入來執行所述濺射蝕刻的處理。
  8. 如申請專利範圍第1項所述之處理基材的方法，其中所述蝕刻處理包括將所述薄膜曝露於包括氫氣的電漿中。
  9. 如申請專利範圍第1項所述之處理基材的方法，其中在單一腔室中執行所述植入以及所述蝕刻的步驟。
  10. 如申請專利範圍第1項所述之處理基材的方法，其中在不同的腔室中執行所述植入以及所述蝕刻的步驟。
  11. 一種處理基材的方法，所述基材具有水平表面以及非水平表面，所述方法包括：進行離子植入將摻雜劑植入到所述基材的所述水平表面以及所述非水平表面中，其中由於所述離子植入，在所述水平表面以及所述非水平表面上形成薄膜，其中形成在所述水平表面上的所述薄膜包含過量的所述摻雜劑，其劑量大於形成在所述非水平表面上的所述薄膜中的所述摻雜劑的劑量；執行材料改質步驟以修改所述薄膜的組成物；以及選擇性地從所述水平表面移除包含過量的所述摻雜劑的所述薄膜，直到所述基材的所述水平表面以及所述非 水平表面包含實質上一致的摻雜劑劑量。
  12. 如申請專利範圍第11項所述之處理基材的方法，其中所述水平表面上的所述薄膜的厚度大於所述非水平表面上的所述薄膜的厚度。
  13. 如申請專利範圍第11項所述之處理基材的方法，其中所述移除包括在所述材料改質步驟之後，使用蝕刻處理來將所述薄膜從所述水平表面上移除。
  14. 如申請專利範圍第13項所述之處理基材的方法，其中所述蝕刻處理包括將所述薄膜曝露於包括氫氣的電漿中。
  15. 如申請專利範圍第13項所述之處理基材的方法，其中所述蝕刻處理包括濺射蝕刻。
  16. 如申請專利範圍第15項所述之處理基材的方法，其中所述濺射蝕刻的處理使用惰性氣體、氫氣或者所述惰性氣體和所述氫氣的結合。
  17. 如申請專利範圍第15項所述之處理基材的方法，其中藉由採用各種角度植入來執行所述濺射蝕刻的處理。
  18. 如申請專利範圍第11項所述之處理基材的方法，其中所述材料改質步驟包括氧化作用、氮化作用或者與氣態物種進行反應。
  19. 一種處理基材的方法，所述基材包括包含水平表面與非水平表面的鰭狀物，所述方法包括：進行離子植入將摻雜劑植入到所述基材的所述鮨狀物的所述水平表面以及所述非水平表面中，其中由於所述 離子植入，在所述水平表面與所述非水平表面上形成薄膜，其中形成在所述水平表面上的所述薄膜包含過量的所述摻雜劑，其劑量大於形成在所述非水平表面上的所述薄膜中的所述摻雜劑的劑量；以及選擇性地移除所述水平表面上的所述薄膜的一部分，直到所述鮨狀物的位於所述水平表面上的所述摻雜劑的劑量以及所述鮨狀物的位於所述非水平表面上的所述摻雜劑的劑量實質上一致。
  20. 如申請專利範圍第19項所述之處理基材的方法，更包括：在使用所述選擇性地移除之前，修改所述薄膜的組成物。
  21. 如申請專利範圍第19項所述之處理基材的方法，其中所述選擇性地移除是使用濕蝕刻處理來達成。
TW099135055A 2009-10-14 2010-10-14 處理有非平坦表面的基材的方法 TWI480932B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25144209P 2009-10-14 2009-10-14
US12/902,250 US8679960B2 (en) 2009-10-14 2010-10-12 Technique for processing a substrate having a non-planar surface

Publications (2)

Publication Number Publication Date
TW201123274A TW201123274A (en) 2011-07-01
TWI480932B true TWI480932B (zh) 2015-04-11

Family

ID=43855175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135055A TWI480932B (zh) 2009-10-14 2010-10-14 處理有非平坦表面的基材的方法

Country Status (6)

Country Link
US (1) US8679960B2 (zh)
JP (1) JP2013508949A (zh)
KR (1) KR101545221B1 (zh)
CN (1) CN102598219B (zh)
TW (1) TWI480932B (zh)
WO (1) WO2011047142A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907307B2 (en) * 2011-03-11 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for maskless patterned implantation
US9142402B2 (en) * 2011-11-30 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Uniform shallow trench isolation regions and the method of forming the same
US9142548B2 (en) * 2012-09-04 2015-09-22 Qualcomm Incorporated FinFET compatible capacitor circuit
US9006065B2 (en) * 2012-10-09 2015-04-14 Advanced Ion Beam Technology, Inc. Plasma doping a non-planar semiconductor device
US8889534B1 (en) * 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
KR102175854B1 (ko) * 2013-11-14 2020-11-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
WO2016003602A1 (en) * 2014-07-03 2016-01-07 Applied Materials, Inc. Method and apparatus for selective deposition
TWI523084B (zh) 2014-11-11 2016-02-21 漢辰科技股份有限公司 離子佈植法
CN107112239B (zh) * 2015-01-08 2021-02-19 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715B (zh) * 2015-03-11 2019-03-22 上海临港凯世通半导体有限公司 FinFET的掺杂方法
CN106033728B (zh) * 2015-03-11 2019-07-09 上海凯世通半导体股份有限公司 FinFET的掺杂方法
TWI567795B (zh) * 2015-01-08 2017-01-21 上海凱世通半導體有限公司 鰭式場效電晶體的摻雜方法
CN106033729B (zh) * 2015-03-11 2019-04-02 上海凯世通半导体股份有限公司 FinFET的掺杂方法
US9450078B1 (en) 2015-04-03 2016-09-20 Advanced Ion Beam Technology, Inc. Forming punch-through stopper regions in finFET devices
US10566242B2 (en) * 2016-12-13 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Minimization of plasma doping induced fin height loss

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287307A1 (en) * 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
US20070087574A1 (en) * 2005-10-13 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Conformal doping apparatus and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676317A (en) * 1970-10-23 1972-07-11 Stromberg Datagraphix Inc Sputter etching process
US6228750B1 (en) * 1994-12-30 2001-05-08 Lucent Technologies Method of doping a semiconductor surface
US7098098B2 (en) * 2002-04-16 2006-08-29 Texas Instruments Incorporated Methods for transistors formation using selective gate implantation
EP1525333A2 (en) 2002-08-02 2005-04-27 Varian Semiconductor Equipment Associates Inc. Method and apparatus for plasma implantation without deposition of a layer of byproduct
KR100607198B1 (ko) * 2005-02-21 2006-08-01 삼성전자주식회사 반도체소자의 트렌치 소자 분리 방법
US7537989B2 (en) * 2005-11-18 2009-05-26 Sumco Corporation Method for manufacturing SOI substrate
US7892723B2 (en) * 2007-11-14 2011-02-22 United Microelectronics Corp. Method for forming patterned photoresist layer
US8202792B2 (en) * 2009-04-24 2012-06-19 Varian Semiconductor Equipment Associates, Inc. Method of processing a substrate having a non-planar surface
DE102010045095B4 (de) 2010-09-13 2015-01-08 Schott Ag Spritzenkörper-Kanülen-Verbund und Verfahren zu dessen Herstellung
US10572108B2 (en) 2017-07-20 2020-02-25 Vmware, Inc. Hierarchical inventory tree operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287307A1 (en) * 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
US20070087574A1 (en) * 2005-10-13 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Conformal doping apparatus and method

Also Published As

Publication number Publication date
CN102598219B (zh) 2015-05-13
JP2013508949A (ja) 2013-03-07
US20110086501A1 (en) 2011-04-14
KR101545221B1 (ko) 2015-08-18
WO2011047142A2 (en) 2011-04-21
US8679960B2 (en) 2014-03-25
TW201123274A (en) 2011-07-01
WO2011047142A3 (en) 2011-06-09
CN102598219A (zh) 2012-07-18
KR20120103577A (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
TWI480932B (zh) 處理有非平坦表面的基材的方法
US10004133B2 (en) Apparatus and techniques to treat substrates using directional plasma and reactive gas
US8507372B2 (en) Method for processing a substrate having a non-planar substrate surface
US7524743B2 (en) Conformal doping apparatus and method
JP6629312B2 (ja) 選択的堆積のための方法及び装置
US20070084564A1 (en) Conformal doping apparatus and method
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
KR20200053623A (ko) 고 에너지 ale (atomic layer etching)
TWI437608B (zh) 離子源清潔方法及其裝置
KR20140012727A (ko) 컨포멀한 도핑을 위한 방법들 및 장치
TW201601221A (zh) 針對半導體元件應用之先進３ｄ特徵的製造所用之轉換製程
TWI524391B (zh) 改善ｐ３ｉ腔室中共形摻雜之方法
TW201532128A (zh) 摻雜方法、摻雜裝置及半導體元件之製造方法
US20080194086A1 (en) Method of Introducing Impurity
WO2010051283A1 (en) Doping profile modification in p3i process
WO2011161965A1 (en) Plasma doping device, plasma doping method, method for manufacturing semiconductor element, and semiconductor element
JP2010010417A (ja) プラズマドーピング方法及びプラズマドーピング装置
US20120302048A1 (en) Pre or post-implant plasma treatment for plasma immersed ion implantation process
US11721530B2 (en) System for controlling radicals using a radical filter
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
KR20040080839A (ko) 반도체 소자의 액티브 영역 손상 방지방법