KR20040080839A - 반도체 소자의 액티브 영역 손상 방지방법 - Google Patents

반도체 소자의 액티브 영역 손상 방지방법 Download PDF

Info

Publication number
KR20040080839A
KR20040080839A KR1020030016202A KR20030016202A KR20040080839A KR 20040080839 A KR20040080839 A KR 20040080839A KR 1020030016202 A KR1020030016202 A KR 1020030016202A KR 20030016202 A KR20030016202 A KR 20030016202A KR 20040080839 A KR20040080839 A KR 20040080839A
Authority
KR
South Korea
Prior art keywords
etching
gas
active region
plasma
semiconductor device
Prior art date
Application number
KR1020030016202A
Other languages
English (en)
Inventor
김종일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030016202A priority Critical patent/KR20040080839A/ko
Publication of KR20040080839A publication Critical patent/KR20040080839A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 현재 반도체 제조 공정에서 트랜지스터를 형성하기 휘한 플라즈마 식각 공정에서 기존의 식각 가스에 제논(Xe)와 같은 특정 가스를 첨가하여 고밀도 플라즈마는 유지하되 생성되는 전자 온도를 낮추어 식각 가스의 과잉 해리(dissociation)를 감소시키는 방식으로 고에너지 이온에 의한 실리콘 기판의 손상(damage)을 제거하고 매크로 로딩(macro-loading) 및 마이크로 트렌치(micro-trench) 현상을 개선할 수 있는 반도체 소자의 액티브 영역의 손상을 방지하는 방법을 제공하는 것이다. 반도체 소자의 액티브 영역의 손상을 방지하는 방법은 반도체 제조 공정에서 능동소자를 형성하기 위하여 능동영역을 구비하는 실리콘 기판을 식각하는 공정에 있어서, 제논(Xe)과 같이 이온화 에너지가 낮은 가스를 기존의 식각 가스에 첨가하는 단계와, 상기 낮은 이온화 에너지를 갖는 가스가 첨가된 식각 가스를 이용하여 상기 실리콘 기판을 식각하는 공정을 낮은 전자 온도의 플라즈마를 구현하여 단계를 포함한다.

Description

반도체 소자의 액티브 영역 손상 방지방법{METHOD FOR PREVENTING DAMAGE OF ACTIVE REGION OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 트렌치를 형성하기 위해, 게이트 식각을 비롯한 수 차례의 반도체 소자가 작동하는 영역으로서의 실리콘 표면을 나타내는 액티브 영역이 노출되는 식각을 진행하게 되는데, 이때에 실리콘 기판 표면에 고밀도 플라즈마 식각에 의해 발생되는 손상(damage)을 제거하기 위한 반도체 소자의 액티브 영역 손상 방지방법에 관한 것이다.
현재, 플라즈마 식각에서 주류를 이루고 있는 저압/고밀도 플라즈마를 트랜지스터 형성을 위한 식각에 적용할 때의 문제점은 전자 온도가 높기 때문에 가스의 해리가 지나치게 진행된다는 것이다. 즉, 가스의 과도한 해리는 식각 라디칼(radical)의 비율을 증가시켜 원하지 않는 과도한 식각 특성을 유발하게 된다.
식각 공정은 라디칼 및 이온에 의한 식각과 폴리머의 퇴적 비율을 조절하면서 식각할 물질과의 선택비나 패턴 형상을 얻고 있다. 따라서, 전자온도가 높으면 가스의 해리가 지나치게 진행되어 플라즈마 입자의 밀도가 증가함과 동시에 에너지가 크게 되므로 식각할 물질과의 선택비가 낮아져서 손상을 유발하게 된다.
이러한 고밀도 플라즈마의 전자 온도를 낮추는 방법으로써, 최근에 펄스 변조(pulse modulation) 플라즈마나 UHF(ultra high frequency) 플라즈마가 고려되고 있는데, 펄스변조 플라즈마에서는 펄스 폭을 수십 ㎲ 정도로 하여 고밀도 플라즈마를 유지하면서 전자 온도만을 내릴 수가 있다. UHF 플라즈마는 방전주파수로 500㎒ 정도의 UHF 대를 이용하는 것이 있는데, 2 eV 라는 낮은 전자 온도로 1011/㎤ 대의 플라즈마 밀도를 얻을 수 있다.
그러나, 전술한 방법은 플라즈마 발생 장치 측면에서 고려되는 것으로 실제로 기존에 사용되고 있는 장비에서는 그 적용이 불가능한 실정이다.
또한, 도 1 및 도 2에 도시된 바와 같이, 종래의 식각 방식에 따르면, 플라즈마 내의 중성 원자의 과잉 해리에 의해서 발생된 하전 입자들에 의해 식각 종말점 근처에서 드러나는 실리콘 기판(10)에 손상을 유발하게 되며, 패턴이 조밀한 영역(14)에서의 플라즈마 입자의 진입이 패턴이 조밀하지 않은 영역(12)에서보다 확률적으로 낮아서 식각률이 떨어지는 매크로-로딩(macro-loading) 현상이 일어나게 된다. 따라서, 이를 일정 수준 복구하기 위한 후속의 열처리 등의 추가 공정이 필요하게 된다.
보다 상세하게는, 실리콘 기판의 손상에 의한 실리콘 기판의 깍여나가는 현상과 같은 액티브의 손실(loss)은 정션(junction) 깊이를 증가시키고, 후속 이온주입 공정에서의 기판 손상과 더불어 결함(defect) 유발을 촉진하며 결과적으로 트랜지스터의 누설전류 특성을 열화시키는 문제점을 나타내게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 현재 반도체 제조 공정에서 트랜지스터를 형성하기 위한 플라즈마 식각공정에서 기존의 식각 가스에 제논(Xe)과 같은 특정 가스를 첨가하여 고밀도 플라즈마는 유지하되 생성되는 전자 온도를 낮추어 식각 가스의 과잉 해리(dissociation)를 감소시키는 방식으로 고에너지 이온에 의한 실리콘 기판의 손상(damage)을 제거하고 매크로 로딩(macro-loading) 및 마이크로 트렌치(micro-trench) 현상을 개선할 수 있는 반도체 소자의 액티브 영역의 손상 방지방법을 제공하는 것이다.
도 1은 종래의 반도체 소자의 트렌치를 형성하는 과정에서 매크로-로딩(macro-loading) 현상이 발생하는 것을 설명하기 위한 단면도를 도시한다.
도 2는 종래의 반도체 소자의 게이트 식각을 수행하는 공정에서 매크로-로딩 현상이 발생한 것을 SEM을 촬영한 사진을 도시한 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 액티브 손상을 방지하기 위한 방법에 적용된 제논 가스에 대하여 전자에너지(electron energy)에 따른 전체 이온 단면(total ionization cross section/πao 2)의 관계를 나타내는 그래프이다.
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 제조 공정에서 능동소자를 형성하기 위하여 능동영역을 구비하는 실리콘 기판을 식각하는 공정에 있어서, 제논(Xe)과 같이 이온화 에너지가 낮은 가스를 기존의 식각 가스에 첨가하는 단계와, 상기 낮은 이온화 에너지를 갖는 가스가 첨가된 식각 가스를 이용하여 상기 실리콘 기판을 식각하는 공정을 낮은 전자 온도의 플라즈마를 구현하여 단계를 포함하는 것을 특징으로 하는 반도체 소자의 액티브 영역 손상 방지방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
본 발명의 바람직한 실시예에 따른 식각 방법은 도 3에 도시된 바와 같이 작은 에너지를 가지고도 플라즈마 방전에 의한 이온화를 가능하게 하고, 플라즈마의 유지에도 유리한 특성을 보이는 제논(Xe) 가스를 기존의 식각 가스에 첨가하는 것이다.
제논을 함유한 플라즈마는 고밀도 특성을 유지하면서도 낮은 전자 온도를 구현할 수 있는 효율이 가장 높기 때문에 실리콘 식각에서 식각 라디칼과 폴리머의 형성 비율을 조절하여 이온에 의한 실리콘 기판 손상을 방지할 수 있다. 즉, 플라즈마 내의 전자는 중성가스와 충돌하여 중성 원자를 이온화시키게 되고, 식각에 기여하는 라디칼 및 이온을 생성하게 된다. 따라서, 제논처럼 이온화 에너지가 낮은 가스원소는 플라즈마 방전에 필요한 에너지도 작음을 의미한다. 이러한 결과, 작은 에너지를 이용하여 기존의 고밀도 플라즈마 밀도를 유지할 수 있다.
특히, 게이트 식각에서는 에너지가 높은 이온의 입사에 의해 발생하는 마이크로 트렌치 현상을 제어할 수 있다. 마이크로 트렌치란 고에너지 이온이 식각될 때 측면을 따라서 하부로 입사되어 식각면 하부로 과도하게 식각되는 현상을 말한다.
또한, 식각 라디칼과 폴리머의 비율을 조절할 수 있다는 것은 라디칼의 운송을 조절할 수 있음을 의미하고, 패턴 조밀도에 따라 식각률이 떨어지는 매크로 로딩(또는 RIE Lag) 현상을 개선할 수 있다. 매크로 로딩 또는 RIE Lag란 패턴이 조밀한 지역에는 플라즈마 입자의 진입이 확률적으로 낮아서 식각률이 떨어지는 현상을 말한다.
도 3은 본 발명의 바람직한 실시예에 따른 제논 가스에 대하여전자에너지(electron energy)에 따른 전체 이온 단면(total ionization cross section/πao 2)의 관계를 나타내는 그래프이다. 여기서, πao 2= 8.82 x 10-17㎠으로서, 수소 원자의 반응 단면적을 나타낸다. 그리고, ao는 수소 원자의 첫 번째 보어 궤도(Bohr Orbit)의 반지름으로써 0.53 x 10-8cm 이다.
이온화 에너지(ionization energy)는 원자 하나에서 가장 약한 전자 하나를 떼어내는데 필요한 최소 에너지를 말하며, 제논의 경우, 이 값이 12.08 eV이다. 이는 표 1에서 보는 바와 같이 다른 희귀 가스(noble gas) 원소에 비해서 작은 에너지를 가지고도 이온화가 가능함을 의미하며, 플라즈마의 유지에도 유리한 특성을 보인다.
표 1: 희귀가스(noble gas)와 여기 에너지(exitation energy) 및 이온화 에너지(ionization energy) 사이의 관계
Exitation Energy(eV) Ionization Energy(eV)
Ar 11.56 15.76
Kr 9.92 14.00
Xe 8.32 12.08
따라서, 제논을 함유한 플라즈마는 고밀도 특성을 유지하면서도 낮은 전자 온도를 구현할 수 있는 효율이 가장 높기 때문에 실리콘 식각에서 식각 라디칼과 폴리머의 형성 비율을 조절할 수 있고, 그에 따라 이온에 의한 실리콘 기판 손상을 방지할 수 있다. 특히, 본 발명의 바람직한 실시예에 따르면, 이러한 특성을 이용하여 게이트 식각에서는 에너지가 높은 이온의 입사에 의해 발생하는 마이크로 트렌치 현상을 제어할 수 있게 된다.
또한, 라디칼의 운송을 조절할 수 있으므로 패턴 조밀도에 따라 식각률이 떨어지는 매크로 로딩 현상을 개선할 수 있게 된다.
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명의 바람직한 실시예에 따라 특정 가스의 첨가로 고밀도의 낮은 전자 온도의 플라즈마를 생성시키는 반도체 소자의 액티브 영역의 손상을 방지하는 방법은 기존에 고려되었던 플라즈마 발생장치의 개발이나 변경에 비해서 훨씬 간단하면서도 신규한 장치가 아닌 기존에 사용하던 장치를 이용해서도 구현이 가능하다는 효과가 있다.
또한, 본 발명의 바람직한 실시예에 따른 반도체 소자의 액티브 영역의 손상을 방지하는 방법에서의 낮은 전자 온도 플라즈마는 트랜지스터를 형성하는 게이트 식각, 낮게 도핑된 드레인(LDD; lightly doped drain) 식각, 살리사이드(Salicide) 형성을 위한 식각 등의 식각에서 가스의 과잉 해리를 억제함으로써, 플라즈마 내의 고에너지 이온에 의한 실리콘 기판의 손상을 방지할 수 있는 효과가 있다.
그리고, 본 발명의 바람직한 실시예에 따른 반도체 소자의 액티브 영역의 손상을 방지하는 방법에서는 중성가스의 과잉 해리 억제는 플라즈마내의 가벼운 원자의 발생을 줄이게 되고, 상대적으로 무거운 라디칼, 주로 식각에 기여하는 플라즈마 내의 입자임, 들의 운동을 활성화시켜서 패턴 조밀도에 따라 식각률이 달라지는 현상인 매크로 로딩 현상 및 게이트 식각에서 발생할 수 있는 마이크로 트렌치 현상을 개선할 수 있는 효과가 있다.
게다가, 본 발명의 바람직한 실시예에 따른 반도체 소자의 액티브 영역의 손상을 방지하는 방법에서는 이온에 의한 실리콘 기판의 손상을 방지함으로써, 기존에 손상을 회복하기 위한 후속 열처리 등의 공정을 제거할 수 있는 효과가 있다.

Claims (4)

  1. 반도체 제조 공정에서 능동소자를 형성하기 위하여 능동영역을 구비하는 실리콘 기판을 식각하는 공정에 있어서,
    제논 가스를 기존의 식각 가스에 첨가하는 단계와,
    상기 제논 가스가 첨가된 식각 가스를 이용하여 상기 실리콘 기판을 식각하는 공정을 낮은 전자 온도의 플라즈마를 구현하여 단계를
    포함하는 것을 특징으로 하는 반도체 소자의 액티브 영역 손상 방지방법.
  2. 제 1항에 있어서, 상기 실리콘을 식각하는 공정이 게이트 식각, 낮게 도핑된 드레인 식각, 살리사이드 형성을 위한 식각 등을 포함하는 것을 특징으로 하는 반도체 소자의 액티브 영역 손상 방지방법.
  3. 제 1항에 있어서, 상기 식각에서 가스의 과잉 해리를 억제함으로써, 플라즈마 내의 고에너지 이온에 의한 실리콘 기판의 손상을 방지할 수 있는 효과가 있는 것을 특징으로 하는 반도체 소자의 액티브 영역의 손상 방지방법.
  4. 제 1항에 있어서, 상기 실리콘 기판의 식각시 제논 가스를 기존의 식각 가스에 첨가함으로써, 낮은 전자 온도 플라즈마에 의해 실리콘 식각 공정의 문제점이 매크로 로딩 및 마이크로 트렌치를 현저하게 줄일 수 있는 것을 특징으로 하는 반도체 소자의 액티브 영역 손상 방지방법.
KR1020030016202A 2003-03-14 2003-03-14 반도체 소자의 액티브 영역 손상 방지방법 KR20040080839A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030016202A KR20040080839A (ko) 2003-03-14 2003-03-14 반도체 소자의 액티브 영역 손상 방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030016202A KR20040080839A (ko) 2003-03-14 2003-03-14 반도체 소자의 액티브 영역 손상 방지방법

Publications (1)

Publication Number Publication Date
KR20040080839A true KR20040080839A (ko) 2004-09-20

Family

ID=37365432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016202A KR20040080839A (ko) 2003-03-14 2003-03-14 반도체 소자의 액티브 영역 손상 방지방법

Country Status (1)

Country Link
KR (1) KR20040080839A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986631B1 (ko) * 2003-07-23 2010-10-08 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 상의 극초대집적회로 반도체 소자및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986631B1 (ko) * 2003-07-23 2010-10-08 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 상의 극초대집적회로 반도체 소자및 그 제조방법

Similar Documents

Publication Publication Date Title
US7605063B2 (en) Photoresist stripping chamber and methods of etching photoresist on substrates
TWI480932B (zh) 處理有非平坦表面的基材的方法
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR100555849B1 (ko) 중성입자빔 처리장치
US20130344702A1 (en) Method of etching silicon nitride films
KR101679371B1 (ko) 드라이 에칭 방법
TW201606873A (zh) 蝕刻方法
US20220181162A1 (en) Etching apparatus
KR20170000791A (ko) 에칭 방법
JP5174319B2 (ja) エッチング処理装置およびエッチング処理方法
CN112424912B (zh) 等离子处理方法
KR102419373B1 (ko) 플라스마 처리 방법
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
WO2004073025A2 (en) Methods of reducing photoresist distortion while etching in a plasma processing system
JP4342984B2 (ja) エッチング方法
KR20040080839A (ko) 반도체 소자의 액티브 영역 손상 방지방법
CN112447483B (zh) 用于处理工件的方法
Ahn et al. Etch challenges for 1xnm NAND flash
JP4577328B2 (ja) 半導体装置の製造方法
JP5814663B2 (ja) プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法
KR20030001954A (ko) 반도체 소자의 제조방법
JP2005260195A (ja) エッチング装置
KR20060114158A (ko) 반도체 소자의 제조 방법
KR20040040686A (ko) 반도체소자의 콘택홀 형성방법
JPH027424A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application