TWI470242B - 協定認知之序列型樣產生器 - Google Patents

協定認知之序列型樣產生器 Download PDF

Info

Publication number
TWI470242B
TWI470242B TW99103446A TW99103446A TWI470242B TW I470242 B TWI470242 B TW I470242B TW 99103446 A TW99103446 A TW 99103446A TW 99103446 A TW99103446 A TW 99103446A TW I470242 B TWI470242 B TW I470242B
Authority
TW
Taiwan
Prior art keywords
pattern generator
data
semiconductor device
receiving
tested
Prior art date
Application number
TW99103446A
Other languages
English (en)
Other versions
TW201113536A (en
Inventor
George W Conner
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW201113536A publication Critical patent/TW201113536A/zh
Application granted granted Critical
Publication of TWI470242B publication Critical patent/TWI470242B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

協定認知之序列型樣產生器
本發明通常關於型樣產生器，且更具體關於協定認知之序型樣產生器。
隨著對於半導體裝置(即如記憶體晶片和微處理器)的商業需求增加，這些裝置的測試對於裝置製造廠商而言漸趨關鍵。為進行此等測試，可運用像是自動測試設備(ATE)半導體裝置測試器來對所製造之半導體裝置的效能加以特徵化並予檢核。許多ATE可執行系統層級測試，其中ATE的硬體係針對一待測半導體裝置(DUT)所特定組態設定。
對於一些類型的測試，ATE會對DUT發送像是直流信號的信號。部份的ATE含有一單一型樣產生器，此者係用以產生經發送予DUT的信號。根據該型樣產生器所產生的信號，該ATE會將一信號發送至該DUT，並且該DUT可藉由將一些資料送返至該ATE以進行回應。
廣義而言，在一特點裡，一種半導體裝置測試器含有可程式化硬體，其經組態設定以測試一待測半導體裝置。該可程式化硬體係由兩個或更多型樣產生器所程式設計以供控制一往返於該待測半導體裝置的資料流。該等兩個或更多型樣產生器係經程式設計以將資料傳送至一待測半導體裝置，並且自該待測半導體裝置接收資料。該等型樣產生器中一者含有一傳送可程式化型樣產生器以將資料傳送至該待測半導體裝置。該等型樣產生器之另一者則含有一接收可程式化型樣產生器以自該待測半導體裝置接收資料。該接收可程式化型樣產生器係經組態設定以對自該待測半導體裝置所接收的資料執行一或更多操作碼。該傳送可程式化型樣產生器及該接收可程式化型樣產生器彼此互相傳通。該接收型樣產生器將一訊息發送至該傳送型樣產生器，而該訊息表示該傳送型樣產生器將資料發送至該待測半導體裝置。該傳送型樣產生器係經程式設計以執行用以詳述待予傳送資料的一或更多操作碼。該接收可程式化型樣產生器係經組態設定以對該傳送可程式化型樣產生器發送一訊息，而該訊息包含表示該傳送可程式化型樣產生器將資料傳送至該待測半導體裝置的資料。
實作方式可含有下列特性的一或更多者。該半導體裝置測試器亦包含一資料控制器以供控制離出和進入該可程式化硬體的資料流。該資料控制器係與該傳送可程式化型樣產生器互相傳通，同時該資料控制器係經組態設定以將一命令發送至該傳送可程式化型樣產生器，該命令含有詳述待由該傳送可程式化型樣產生器執行之一或更多操作碼的資料。該資料控制器係與該接收可程式化型樣產生器互相傳通，且該資料控制器係經組態設定以將一命令發送至該接收可程式化型樣產生器，該命令含有詳述待由該接收可程式化型樣產生器執行之一或更多操作碼的資料。
廣義而言，在一特點裡，一種測試一半導體裝置的方法包含對硬體進行程式設計以測試該半導體裝置。該硬體含有一傳送型樣產生器，其能夠藉由操作碼所程式設計以將資料位元發送至該待測半導體裝置、及一接收型樣產生器，其能夠藉由操作碼所程式設計以對所收資料位元執行資料操作。該方法亦包含將一或更多資料位元發送至一待測半導體裝置，且自一待測半導體裝置接收一或更多資料位元。該方法亦包含由該傳送型樣產生器執行詳述待發送資料的一或更多操作碼。該方法亦包含對於該等接收自該待測半導體裝置的一或更多資料位元執行一或更多操作碼。該傳送型樣產生器在將資料位元發送至該待測半導體裝置之前先行等待自該接收型樣產生器接收電性信號。
廣義而言，在一特點裡，一種半導體裝置含有由一接收型樣產生器及一傳送型樣產生器所程式設計的可程式化硬體。該傳送型樣產生器係經組態設定以將一或更多資料位元傳送至一待測半導體裝置。該接收型樣產生器係經組態設定以與該傳送型樣產生器互相傳通。該接收型樣產生器係經組態設定以自該待測半導體裝置接收一或更多資料位元。該傳送型樣產生器係經組態設定以在將一或更多第二資料位元發送至該待測半導體裝置之前先行等待自該接收型樣產生器接收一信號。
一或更多具體實施例的細節係於隨附圖式及後文詳細說明中所列述。自詳細說明和圖式以及申請專利範圍將能顯知其他特性、目的與優點。
現參照圖1，一種用於測試像是一半導體裝置之一待測裝置(DUT) 18的ATE系統10包含一測試器12。為控制該測試器12，系統10含有一電腦系統14，其可透過一硬體連接16介接於該測試器12。一般說來，該電腦系統14將命令發送至該測試器12來啟動執行對該DUT 18進行測試的副程式和功能。此等測試副程式的執行可啟動產生測試信號並將該等信號傳輸至該DUT 18，同時自該DUT收集回應。該系統10可測試各種類型的DUT。例如該等DUT可為半導體裝置，像是積體電路(IC)晶片(即如記憶體晶片、微處理器、類比至數位轉換器、數位至類比轉換器等)。
為提供測試信號並自該DUT收集回應，該測試器12係經連接至一或更多連接器腳針，其等可供作為該DUT 18之內部電路的介面。為測試一些DUT，可有即如多達64或128支(或更多)連接器腳針介接於該測試器12。為示範目的，在本範例裡，該半導體裝置測試器12係透過一硬體連接而連接至該DUT 18的一連接器腳針。一導體20(即如電纜)係經連接至該腳針22且用以將測試信號(即如「參數式測量單元(PMU)」測試信號、「腳針電子(PE)」測試信號等)遞送至該DUT 18的內部電路。該導體20亦回應於由該半導體裝置測試器12所提供的測試信號而在腳針22處進行信號感測。例如，可回應於一測試信號而在該腳針22處感測一電壓信號或一電流信號且透過該導體20發送至該測試器12以供分析。亦可在該DUT 18中所含有的其他腳針上執行這種單埠口測試。例如，該測試器12可將測試信號提供至其他腳針且收集透過(遞送所提供信號之)導體所反射回來的相關信號。藉由收集該等所反射信號，即可連同其他的單埠口測試量值將該等腳針的輸入阻抗予以特徵化。在其他測試情境裡可透過該導體20將一數位信號發送至該腳針22以供在該DUT 18上儲存一數位值。一旦儲存後，即可對該DUT 18進行存取以透過該導體20擷取出該所儲存數位值並予發送至該測試器12。然後可對所擷取的數位值進行識別以決定該DUT 18上是否儲存有適當數值。
除執行單埠口測試作業以外，亦可由該半導體裝置測試器12執行一種雙埠口測試。例如，一測試信號可經由該導體20注入至該腳針22內，並且可自該DUT 18的一或更多其他腳針收集一回應信號。此回應信號係經提供至該半導體裝置測試器12以決定像是增益回應、相位回應和其他產出量測量量值的量值。
現參照圖2，為自一DUT(或多個DUT)的多個連接器腳針發送並收集測試信號，該半導體裝置測試器12含有可與眾多腳針互相傳通之一介面卡24。例如，該介面卡24可將測試信號傳送至即如32、64或128支腳針，並且收集相對應回應。各條連接至一腳針的傳通鏈路通常稱為一通道，並且藉由將測試信號提供至大量的通道，由於可同時地進行多項測試而能夠縮短測試時間。除在一介面卡上具有許多通道之外，藉由將多張介面卡納入該測試器12內，即可增加整體的通道數量以藉此進一歩減少測試時間。在本範例裡顯示有兩張額外的介面卡26及28以說明可對該測試器12佈設多張介面卡。
各張介面卡含有一專屬積體電路(IC)晶片(即如一特定應用積體電路(ASIC))以供執行特定測試功能。例如，該介面卡24含有IC晶片30以執行參數式測量單元(PMU)測試及腳針電子(PE)測試。該IC晶片30具有一包含用以執行PMU測試之電路的PMU級32及一包含用以執行PE測試之電路的PE級34。此外，該等介面卡26及28個別擁有包含PMU及PE電路的IC晶片36及38。一般說來，PMU測試牽涉將一DC電壓或電流信號提供至該DUT以決定像是輸入和輸出阻抗、電流溢漏及其他類型之DC效能特徵的量值。PE測試則涉及將AC測試信號或波形發送至一DUT(即如該DUT 18)且收集回應以供進一歩特徵化該DUT的效能。例如，該IC晶片30可傳送(至該DUT)代表一二元值向量的AC測試信號以供儲存在該DUT上。一旦已儲存這些二元值，即可由該測試器12存取該DUT以決定是否已儲存有正確的二元值。由於數位信號通常含有突發性的電壓轉位，因此相較於位在該PMU級32內的電路，該IC晶片30上位在該PE級34內的電路是按一相對高速度運作。
為將DC及AC測試信號兩者自該介面卡24傳通至該DUT 18，一導體跡線40將該IC晶片30連接至一介面板連接器42，其可讓信號在該介面卡24上通過或不通過。該介面板連接器42亦經連接至一導體44以連接至一介面連接器46，其可供信號往返傳通於該測試器12。在本範例裡，該導體20係經連接至該介面連接器46，藉以提供該測試器12與該DUT 18之腳針22間的雙向信號通行。在一些排置方式裡，可利用一介面裝置以將一或更多導體自該測試器12連接至該DUT。例如該DUT(即如該DUT 18)可經架置於一裝置介面板(DIB)上以供存取各個DUT腳針。在此一排置方式裡，該導體20可經連接至該DIB，藉以在該DUT的(多支)適當腳針上(即如該腳針22)置放測試信號。
在本範例裡，僅該導體跡線40及該導體44分別連接該IC晶片30及該介面板24以遞送並收集信號。然一般說來，該IC晶片30(連同該等IC晶片36及38)擁有多支經個別連接於多條導體跡線和相對應導體的腳針(即如8、16支等等)，藉以(經由一DIB)自該DUT提供並收集信號。同時在一些排置方式裡，該測試器12可為連接至兩個或更多DIB，藉以將由該等介面卡24、26及28所提供的通道介接於單一或多個待測裝置。
該測試器12包含一可程式化硬體104，像是一現場可程式化閘極陣列(FPGA)半導體裝置，其可加以程式設計而使得該測試器12能夠對該DUT 18進行回應。該可程式化硬體104連接於一經連接至該DUT 18的腳針電子晶片。
現參照圖3，該測試器12包含一實體層106，此層含有多項硬體傳輸技術。例如，該實體層106控制如何將資料發送至以及接收自該DUT 18。在一些範例裡，該實體層106詳述自該DUT 18至該測試器12的逐位元遞送。該實體層並不具有協定特定性，並且能夠併同於該DUT 18之埠口上所使用的各種協定和介面類型而運用，像是「序列先進技術接附(SATA)」及「高解像度多媒體介面(HDMI)」。在該測試器12裡，計時和時脈復原的細節是在該實體層106處所處置，並且該可程式化硬體104控制待於該測試器12與該DUT 18間傳送之資訊的層級(亦即資料位元)。
該可程式化硬體104能夠由例如該測試器12的一使用者加以程式設計，故而該測試器12能夠在測試過程中於該等DUT的埠口上運用各式協定。該可程式化硬體104可經程式設計成適當協定，並且利用該協定以與該DUT 18互相傳通。透過該可程式化硬體104，該測試器12具有「協定認知性」，原因是該測試器12可利用對於該DUT 18上之一埠口的協定以將資料發送至該埠口。此外，該測試器12能夠偵錯一系列的DUT問題，或是對該測試器12並未具有內建協定支援的DUT 18進行測試。
由於能夠程式設計該測試器12以對該DUT 18產生回應，因此該測試器12能夠建立與該DUT 18的一連接(交握)。該交握包含驗證該DUT 18上所使用的連接、速度、協定特定項目及演算法。在一些範例裡，在該測試器12測試一DUT 18之前須先交握以帶起該DUT 18上的序列埠。
可藉由詳述待予發送至該DUT 18之資料位元的各種操作碼(Opcode)來程式設計該可程式化硬體104。亦可藉由詳述在自該DUT 18收到資料後待由該可程式化硬體104執行之操作的操作碼來程式設計該可程式化硬體104。現參照圖4，該可程式化硬體104在進行一交握作業或帶起該DUT 18之埠口的過程中執行各種動作200。該可程式化硬體104執行(202)一將資料位元發送至該DUT 18的操作碼。該可程式化硬體104接收(204)自該DUT 18所送返的資料位元。該可程式化硬體104執行(206)更多操作碼以對該所收資料進行驗證或執行另一功能。這些功能的範例包含用於測試該DUT 18的測試演算法。該可程式化硬體亦執行(208)額外操作碼以將進一歩資料位元發送至該DUT 18。這些動作(202、204、206)可繼續進行直到既已測妥該DUT 18為止。
現參照圖5，該可程式化硬體104可包含兩個型樣產生器，亦即一傳送型樣產生器302(「Tx Patgen」)以及一接收型樣產生器304(「Rx Patgen」)。一程式庫係經供置於該可程式化硬體104。該程式庫含有定義該Tx型樣產生器302及該Rx型樣產生器304的程式碼。若該可程式化硬體104為一FPGA卡，則該程式碼含有FPGA程式碼。
該等型樣產生器(302、304)儲存並執行一系列由該測試器12之使用者所程式設計於該可程式化硬體104內的操作碼。例如，該Tx型樣產生器302含有一系列由該Tx型樣產生器302所執行以將資料位元發送至該DUT 18的操作碼。該Rx型樣產生器304亦含有一系列由該Rx型樣產生器304所執行以自該DUT 18接收資料位元的操作碼。
藉由利用這兩個型樣產生器(302、304)，可對往返於該DUT 18的資料流進行控制。在一範例裡，該Tx型樣產生器302將資料發送至該DUT 18，並且該Rx型樣產生器304自該DUT 18接收資料。由於該Tx型樣產生器302及該Rx型樣產生器304彼此之間為資料傳通，因此該Tx型樣產生器302可經程式設計以等待而直到該Rx型樣產生器304既已驗證過所收到資料之後方才發送進一歩資料。
該測試器12的一使用者可透過該測試器12上所提供之電腦介面52(如圖2)以詳述待由該Tx型樣產生器302或該Rx型樣產生器304執行之操作碼(以及與該等操作碼相關的資料)的序列。例如，該使用者可定義由該Tx型樣產生器302所執行之操作碼序列以納入「WAIT」及「Set_TX」。同樣地，該使用者可定義由該Rx型樣產生器304所執行之操作碼序列以納入「RPT」及「Wait_RX」。
在一些範例裡，該Tx型樣產生器302及該Rx型樣產生器304彼此之間透過像是一電纜、電線或電容器之通訊鏈路306、308所傳通。該Tx型樣產生器302控制對該DUT 18的資料傳送作業。該Rx型樣產生器304控制來自該DUT 18的資料接收作業。該Tx型樣產生器302透過該通訊鏈路304將稱為Tx旗標310的資料發送至該Rx型樣產生器304。而該Rx型樣產生器304則是透過該通訊鏈路308將稱為Rx旗標312的資料發送至該Tx型樣產生器302。
該Tx旗標310包含資料以通知該Rx型樣產生器304應開始等待自該DUT 18接收資料。在一些範例裡，該Tx型樣產生器302會與該Tx型樣產生器302將資料發送至該DUT 18時同時發送該Tx旗標310。在其他範例裡，該Tx型樣產生器302在將資料發送至該DUT 18後才發送該Tx旗標310。
當該Rx型樣產生器304已收到所預期接收之所有資料且已能夠驗證該資料的正確性或整體性時，該Rx型樣產生器304會將該Rx旗標312發送至該Tx型樣產生器302。在該Rx型樣產生器304收到所預期資料後，該Rx型樣產生器接著會將該Rx旗標308發送至該Tx型樣產生器302。該Rx旗標312訊令該Tx型樣產生器302應開始執行次一操作碼並且繼續將更多資料發送至該DUT 18。
在一些範例裡，該Rx型樣產生器304自該DUT 18接收到不知如何處理的資料。在一範例裡，該Rx型樣產生器304無法讀取自該DUT 18之一類比至數位轉換器所輸出的資料。在此情況下，該Rx型樣產生器304可透過通訊鏈路314將該資料發送至一捕捉記憶體裝置316。該捕捉記憶體裝置316儲存該資料，因而該半導體測試器裝置100可在稍後存取。在此功能裡，該捕捉記憶體裝置316作為一資料貯庫以儲存該Rx型樣產生器304無法直接處理的資料。
在一些範例裡，進入該Tx型樣產生器302及該Rx型樣產生器304的資料來自於一48位元寬、600百萬赫茲(MHz)的動態隨機存取記憶體(DRAM)。在此範例中，600MHz的時脈頻率被劃分於該Tx型樣產生器302與該Rx型樣產生器304之間。然而由於無法有效對經儲存在該測試器12之DRAM內的資料進行刷新，因此該Tx型樣產生器302所執行的操作碼會按266MHz分配48個資料位元。同樣地，該Rx型樣產生器304所執行的操作碼亦按266MHz分配48個資料位元。在該等48個資料位元中，40個位元為符號資料而8個位元則作為控制資料。下表1提供一可經程式設計至該Tx型樣產生器302內之傳送操作碼的範例：
即如前表1中所示，操作碼的前四個位元表示一待由該Tx型樣產生器302執行的命令，像是NEXT或RPT。次四個位元詳述一用以設定各種控制位元的運算元。剩餘的40個位元則表示符號資料。在表1所提供的範例裡，這40個位元係按如四個符號所發送，各個符號含有10個位元。
該NEXT命令採用40個符號資料位元，並且在該Tx型樣產生器302上的一埠口將其送出。該RPT命令亦採用40個符號資料位元，並且在該Tx型樣產生器302上的一埠口將其送出。此外，該RPT命令以某一定循環數目繼續在該Tx型樣產生器302上的一埠口送出資料，其中該循環次數在次一個48位元命令中所詳述。該BLOOP命令類似於該NEXT命令，除該運算元的位址係經儲存故而一ELOOP命令可分支返回該位址以外。
該ELOOP命令在該Tx型樣產生器302上的一埠口發送40個資料位元。該ELOOP命令亦包含一迴圈功能性，其將一迴圈重複某一次數。在該ELOOP命令裡，可經由三項事件而提前離出一迴圈：「相符(Match)」狀況、「主機(Host)旗標」或「ISL」命令。為此，可按下列方式來利用該48b資料欄位內的剩餘位元：
位元47=等待RX旗標
位元46=等待主機旗標
位元45=等待ISL命令
位元44:10=保留
無位元設定=正常迴圈
該WAIT命令會等待直到發生一事件為止，而同時繼續取得腳針資料。該WAIT命令亦等待發生某一事件，並且當發生該事件時會前進執行次一操作碼。
該WAIT_SPD命令係用以在低(L)與中(M)及高(H)之間改變型樣速度。在次一操作碼中設定一等待計數以供設定該速度變更。速度是由運算元位元所選定。該SET_TX命令將該Tx旗標310發送至該Rx型樣產生器304以用來向該Rx型樣產生器304通知該Tx型樣產生器302已取得該旗標操作碼。該SET_FL命令設定該主機旗標。該SET_ISL命令設定該ISL完成位元。該SET_MODE命令將模式位元設定成流。在一些實例中，該SET_MODE命令設定該Tx型樣產生器302以產生並傳送該資料的虛擬隨機二元序列(PRBS)型樣。在其他範例中，該SET_MODE命令詳述應開始一回送。該STOP命令停止該資料的傳送型樣，然繼續將該等40個位元發送至該Tx型樣產生器302上的一埠口。
可經程式設計至該Rx型樣產生器304內的操作碼可為類似對於該Tx型樣產生器302的操作碼，即如下表2所示。
不以具備一運算元欄位，對於該Rx型樣產生器304的運算元可具有一關照(CARE)欄位。此關照欄位詳述該Rx型樣產生器304是否接收資料而無須對所接收資料執行任何額外運算。在一些範例裡，自該DUT 18所收到的資料並不會與一所預期數值相比較。在這些範例中，會在該關照欄位內的個別符號位置裡設置0。在其他範例裡，該關照欄位詳述所捕捉資料應與一些所預期資料相符。在一範例中，該關照位元係經設定以詳述在所預期資料與所捕捉資料間應出現一相符結果。若該所捕捉資料與該所預期資料並不相符，則出現一失敗狀況並且獲致一像是解碼錯誤或偏位錯誤的錯誤。在此範例裡，該Rx型樣產生器304是將該失敗狀況記錄為錯誤符號、解碼錯誤或偏位錯誤。
除ELOOP、WAIT、SET_CAP_ON、SET_CAP_OFF及RESET命令以外，經納入由該Rx型樣產生器304所使用之操作碼內的指令可為與由該Tx型樣產生器302所使用之操作碼內所含有的指令相同。
對於該ELOOP命令及該WAIT命令，既已增入額外的選擇位元以利等待對齊和相符狀況。這些位元選擇為：
位元47=等待TX旗標
位元46=等待主機旗標
位元45=等待ISL命令
位元44=等待對齊
位元43=等待對齊然後比對A
位元42=等待對齊然後比對B
位元41=等待對齊然後比對A+B
位元40=比對之前先捕捉
位元39=比對之後再捕捉
位元40:16=保留
位元15:0=等待或迴圈計數(迴圈計數僅10b)
該等捕捉位元允許該WAIT命令等待一詳述一資料封包之開始處的資料。經由執行該WAIT指令，該Rx型樣產生器304接著等待並接收資料，直到在該資料封包的結束處出現一相符結果為止。
該SET_CAP_ON及該SET_CAP_OFF命令設定並清除一模式位元，以決定是否將所捕捉資料儲存在該捕捉記憶體316內。該SET_CAP_ON命令會在次一循環處(亦即執行一操作碼)開始捕捉資料，而該SET_CAP_ON命令則會在目前循環上停止捕捉資料。
該RESET命令係用以重設對齊或相符狀況或是改變該相符值，其中A=對齊，M=相符且V=數值。
現參照圖9，該Rx型樣產生器304可藉由各種操作碼型樣所程式設計，像是一帶外(OOB)序列350、一閑置序列352、一接收封包序列354及一傳送封包序列356。例如，在該Rx型樣產生器304的傳送封包序列356裡，該Rx型樣產生器304等待自該DUT 18接收資料，因為該Tx型樣產生器302的傳送封包序列會將資料傳送至該DUT 18。現參照圖10，該Tx型樣產生器302亦藉各種操作碼型樣所程式設計，像是一帶外(OOB)序列360、一閑置序列362、一接收封包序列364及一傳送封包序列366。
現參照圖6，該Tx型樣產生器302及該Rx型樣產生器304在測試該DUT 18中執行各種動作(400)。該Tx型樣產生器302執行(402)一操作碼以將符號資料傳送至該DUT 18，像是一含有該NEXT指令的操作碼。該Tx型樣產生器302亦將該Tx旗標310發送(404)至該Rx型樣產生器304。該Tx旗標310向該Rx型樣產生器304通知應開始監聽自該DUT 18傳送的資料。該DUT 18將資料發送(406)至該Rx型樣產生器304。該Rx型樣產生器304對所收資料執行(408)操作碼以驗證既已收到該特定資料。該Rx型樣產生器304將該Rx旗標312發送(410)至該Tx型樣產生器302。
現參照圖7，在一些具體實施例裡，一專屬控制器502為該可程式化硬體104的一部份並控制由該Tx型樣產生器302及該Rx型樣產生器304所進行的操作碼執行。當該DUT 18送返數值類型資料，且該Rx型樣產生器304在不知如何處理各種所收資料形式時利用一專屬控制器502。在此情況下，該Rx型樣產生器304會透過通訊鏈路504將該所收資料發送至該專屬控制器502。在另一情況下，該Rx型樣產生器304將該所收資料發送至該捕捉記憶體裝置316，並且該專屬控制器502可對該捕捉記憶體裝置316進行存取。該Rx型樣產生器304將一訊息發送至該專屬控制器502以向該專屬控制器502警示該Rx型樣產生器304既已收到資料。該專屬控制器502接著自該捕捉記憶體裝置316存取該所收資料。該專屬控制器502分析該所收資料以決定應由該Tx型樣產生器302執行的操作碼。然後，該專屬控制器502對該Tx型樣產生器302指示接下來要執行的操作碼。
在一些範例裡，該Tx型樣產生器302及該Rx型樣產生器304不透過Tx旗標310及Rx旗標312直接彼此互相傳通。反之，該專屬控制器502處理自該Rx型樣產生器304所收資料並將資料送返至該Rx型樣產生器304而通知該Rx型樣產生器304所應執行的任何額外操作碼，像是等待接收更多資料的操作碼或執行一比對所收資料與該Rx型樣產生器304預期收到之資料的比較之操作碼。在該專屬控制器502既已處理自該Rx型樣產生器304所收到的資料之後，該專屬控制器502將一命令發送至該Tx型樣產生器302以告知該Tx型樣產生器302接下來應執行哪一操作碼。
在一些範例裡，該Tx型樣產生器302及該Rx型樣產生器304利用該專屬控制器502且併同於通訊鏈路306、312以及Tx和Rx旗標310、312，以決定應執行的適當操作碼。在一範例裡，該Rx型樣產生器304自該DUT 18接收一些該Rx型樣產生器304能夠直接處理的資料，並且決定應執行的適當操作碼。然而，該Rx型樣產生器304亦可接收其他無法處理的資料。在此情況下，該Rx型樣產生器304可將該資料傳通至該專屬控制器502。該專屬控制器502處理該資料並且透過該通訊鏈路504向該Rx型樣產生器304發送有關接下來應執行之操作碼的指令。
現參照圖8，該等Rx型樣產生器304、Tx型樣產生器302及專屬控制器502在處理往返於該DUT 18之資料發送與資料接收中執行各種動作600。該Rx型樣產生器304自該DUT 18接收(602)資料。該Tx型樣產生器302將所收資料發送(604)至該專屬控制器502。該專屬控制器502對自該Rx型樣產生器304所收的資料進行處理(606)。該專屬控制器502決定(608)該Rx型樣產生器304是否需要等待以自該DUT 18接收更多資料。若該專屬控制器502決定該Rx型樣產生器304需要等待接收更多資料或需要執行額外操作碼，則該專屬控制器502發送(610)詳述應由該Rx型樣產生器304執行之操作碼的額外指令。此一該Rx型樣產生器304自該DUT 18接收資料並將該所收資料傳通至該專屬控制器502的循環614會繼續進行，直到該專屬控制器502已決定該Rx型樣產生器304確已收到所需全部資料為止。若該專屬控制器502決定該Rx型樣產生器304已收到所需全部資料，則該專屬控制器502將一命令傳通(612)至該Tx型樣產生器302。經傳通至該Tx型樣產生器302之命令可詳述該Tx型樣產生器302應發送至該DUT 18的操作碼。該Tx型樣產生器302可將一操作碼發送至該DUT 18。
該可程式化硬體104可包含標準電路構件。在一範例裡，自該Tx型樣產生器302發送至該DUT 18的符號資料透過一平行至序列轉換器506或一帶外偵測裝置508所發送。接著將該符號資料傳通至一邏輯閘510，其輸出則被發送至該DUT 18。在接收端處，該DUT 18將資料傳返至該測試器12及該可程式化硬體104。該所收資料經由作為該測試器12之一部份的一邏輯閘512所傳通。在一些範例裡，該所收資料亦透過一帶外偵測裝置514所傳通以決定該所收資料是否位在一先前所建立的通訊通道外。然後將該所收資料傳通予一序列至平行轉換器514且發送至該Rx型樣產生器304。該10b對齊關注於該位元串流且按該10b對齊所關注的對齊字元以決定放置該10b符號邊界於何處。
在一些範例裡，該所收資料係經發送至一追蹤器518，並且經由一延遲裝置520所饋送。該追蹤器518檢視資料轉位並且移動該時脈比較器探針(我方的時脈)的相態，因而該時脈位於該資料眼的中央處。在一些範例裡，是由一主級振盪器(MOSC)作為一機載時脈。
在一些範例裡，該Tx型樣產生器302係經連接至階層式隨機存取記憶體(HRAM) 522及一儀器同歩鏈路(ISL) 524，藉以於該Tx型樣產生器302與該Rx型樣產生器304之間進行事件同步化。該Rx型樣產生器304亦經連接至一HRAM 526及一ISL 528。在一些範例裡，該專屬控制器502係經介接於像是伺服器或其他計算裝置的一主機裝置530。
前文已說明多項具體實施例。然應瞭解可進行各種修改。從而其他實施例亦屬於後載申請專利範圍的範疇內。
10．．．自動測試設備(ATE)系統
12．．．(半導體裝置)測試器
14．．．電腦系統
16．．．硬體連接
18．．．待測裝置(DUT)
20．．．導體/電纜
22．．．腳針
24/26/28．．．介面卡
30/36/38．．．積體電路(IC)晶片
32．．．參數式測量單元(PMU)級
34．．．腳針電子(PE)級
40．．．導體跡線
42．．．介面板連接器
44．．．導體
46．．．介面連接器
48．．．參數式測量單元(PMU)控制電路
50．．．腳針電子(PE)控制電路
52．．．電腦介面
100．．．半導體測試器裝置
104．．．可程式化硬體
106．．．實體層
302．．．傳送型樣產生器(Tx Patgen)
304．．．接收型樣產生器(Rx Patgen)
306/308/314．．．通訊鏈路
310．．．Tx旗標
312．．．Rx旗標
316．．．捕捉記憶體裝置
350/360．．．帶外(OOB)序列
352/362．．．閑置序列
354/364．．．接收封包序列
356/366．．．傳送封包序列
502．．．專屬控制器
504．．．通訊鏈路
506．．．平行至序列轉換器
508/514．．．帶外偵測裝置
510/512．．．邏輯閘器
518．．．追蹤器
520．．．延遲裝置
522/526．．．階層式隨機存取記憶體(HRAM)
524/528．．．儀器同歩鏈路(ISL)
530．．．主機裝置
圖1係一用於裝置測試之ATE的方塊圖。
圖2係一運用於一ATE內之測試器的方塊圖。
圖3係一半導體裝置測試器的略圖。
圖4、6及8為由一半導體裝置測試器所執行的處理流程圖。
圖5及7為可程式化硬體的圖式。
圖9及10為由型樣產生器所執行之操作碼的範例圖。
12．．．(半導體裝置)測試器
20．．．導體/電纜
24/26/28．．．介面卡
30/36/38．．．積體電路(IC)晶片
32．．．參數式測量單元(PMU)級
34．．．腳針電子(PE)級
40．．．導體跡線
42．．．介面板連接器
44．．．導體
46．．．介面連接器
48．．．參數式測量單元(PMU)控制電路
50．．．腳針電子(PE)控制電路
52．．．電腦介面
104．．．可程式化硬體

Claims (21)

  1. 一種半導體裝置測試器，其包含：可程式化硬體，經組態設定以測試一待測半導體裝置；其中該可程式化硬體係由型樣產生器所程式設計以供控制往返於該待測半導體裝置的一資料流，其中該等型樣產生器係包括：一傳送型樣產生器，用於將第一資料傳送到該待測半導體裝置；以及一接收型樣產生器，用於接收來自該待測半導體裝置的第二資料，其中該傳送型樣產生器經程式設計以等待，直到該接收型樣產生器既已驗證該第二資料之後，才將第三資料傳送到該待測半導體裝置。
  2. 如申請專利範圍第1項之半導體裝置測試器，其中：該傳送型樣產生器係經組態設定以向該接收型樣產生器發送一電性信號，從而通知該接收型樣產生器開始等待以接收來自該待測半導體裝置的該第二資料；以及該傳送型樣產生器係經組態設定以在將該第一資料傳送到該待測半導體裝置之後發送該電性信號。
  3. 如申請專利範圍第1項之半導體裝置測試器，其中該接收型樣產生器係經組態設定以對於自該待測半導體裝置所接收之該第二資料執行一或更多操作碼。
  4. 如申請專利範圍第1項之半導體裝置測試器，其中該傳送型樣產生器及該接收型樣產生器係係經組態設定以進 行傳通。
  5. 如申請專利範圍第1項之半導體裝置測試器，其中該接收型樣產生器係經組態設定以驗證所接收的該第二資料。
  6. 如申請專利範圍第1項之半導體裝置測試器，其中該傳送型樣產生器係經組態設定以執行用以詳述應予傳送之該第三資料的一或更多操作碼。
  7. 如申請專利範圍第5項之半導體裝置測試器，其中該接收型樣產生器係經組態設定以在驗證所接收的該第二資料之後，將一電性信號發送到該傳送型樣產生器，該電性信號含有用以表示該傳送型樣產生器應將該第三資料傳送至該待測半導體裝置的資料。
  8. 如申請專利範圍第1項之半導體裝置測試器，進一歩包含一資料控制器，藉以控制離出和進入該可程式化硬體的該資料流。
  9. 如申請專利範圍第8項之半導體裝置測試器，其中該資料控制器係經組態設定以與該傳送型樣產生器相互傳通，並且該資料控制器係經組態設定以將一命令發送至該傳送型樣產生器，該命令含有要由該傳送型樣產生器執行之一或更多操作碼。
  10. 如申請專利範圍第8項之半導體裝置測試器，其中該資料控制器係經組態設定以與該接收型樣產生器相互傳通，並且該資料控制器係經組態設定以將一命令發送至該接收型樣產生器，該命令含有要由該接收型樣產生器執行 之一或更多操作碼。
  11. 一種測試一半導體裝置的方法，其包含：程式設計硬體以測試該半導體裝置，其中該硬體係以下述進行程式設計：一傳送型樣產生器，用於將第一資料傳送到該半導體裝置；以及一接收型樣產生器，用於接收來自該半導體裝置的第二資料；其中該傳送型樣產生器經程式設計以等待，直到該接收型樣產生器既已驗證該第二資料之後，才將第三資料傳送到該半導體裝置。
  12. 如申請專利範圍第11項之方法，進一歩包含：將該第一資料之一或更多位元發送至該半導體裝置；以及自該半導體裝置接收該第二資料之一或更多位元。
  13. 如申請專利範圍第12項之方法，進一歩包含由該傳送型樣產生器執行用以詳述待予發送該第一資料的一或更多操作碼。
  14. 如申請專利範圍第12項之方法，進一歩包含：對於接收自該半導體裝置之該第二資料的該等一或更多位元來執行一或更多操作碼。
  15. 如申請專利範圍第11項之方法，進一歩包含：在將該第三資料的位元發送至該半導體裝置之前，先行等待自該接收型樣產生器接收一電性信號。
  16. 一種可程式化硬體，經組態設定以儲存可由一半導體裝置執行的指令，來實行包含下述的操作：藉由該半導體裝置之一傳送型樣產生器以將第一資料的一或更多位元傳送至一待測半導體裝置；以及藉由該半導體裝置之一接收型樣產生器以自該待測半導體裝置接收第二資料的一或更多位元；其中該傳送型樣產生器經程式設計以等待，直到該接收型樣產生器既已驗證該第二資料之後，才將第三資料傳送到該待測半導體裝置。
  17. 如申請專利範圍第16項之可程式化硬體，其中：該傳送型樣產生器係經組態設定以向該接收型樣產生器發送一電性信號，從而通知該接收型樣產生器開始等待以接收來自該待測半導體裝置的該第二資料；以及該傳送型樣產生器係經組態設定以在將該第一資料傳送到該待測半導體裝置之後發送該電性信號。
  18. 如申請專利範圍第16項之可程式化硬體，其中該接收型樣產生器係經組態設定以對於自該待測半導體裝置所接收之該第二資料執行一或更多操作碼。
  19. 如申請專利範圍第16項之可程式化硬體，其中該傳送型樣產生器及該接收型樣產生器係係經組態設定以進行傳通。
  20. 如申請專利範圍第16項之可程式化硬體，其中該傳送型樣產生器係經組態設定以執行用以詳述應予傳送之該第三資料的一或更多操作碼。
  21. 一種半導體裝置測試器，其包含：可程式化硬體，經組態設定以測試一待測半導體裝置；其中該可程式化硬體係以下述進行程式設計：一傳送型樣產生器，用於將第一資料傳送到該待測半導體裝置；以及一接收型樣產生器，用於接收來自該待測半導體裝置的第二資料，其中該傳送型樣產生器經與該傳送型樣產生器直接相互傳通。
TW99103446A 2009-10-08 2010-02-05 協定認知之序列型樣產生器 TWI470242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/575,800 US8269520B2 (en) 2009-10-08 2009-10-08 Using pattern generators to control flow of data to and from a semiconductor device under test

Publications (2)

Publication Number Publication Date
TW201113536A TW201113536A (en) 2011-04-16
TWI470242B true TWI470242B (zh) 2015-01-21

Family

ID=43855798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99103446A TWI470242B (zh) 2009-10-08 2010-02-05 協定認知之序列型樣產生器

Country Status (9)

Country Link
US (1) US8269520B2 (zh)
EP (1) EP2449391B1 (zh)
JP (1) JP5732464B2 (zh)
KR (2) KR101933723B1 (zh)
CN (1) CN102549443B (zh)
MY (1) MY155209A (zh)
SG (1) SG178186A1 (zh)
TW (1) TWI470242B (zh)
WO (1) WO2011043832A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004022878D1 (de) * 2004-07-07 2009-10-08 Verigy Pte Ltd Singapore Auswertung eines ausgangssignals eines gerade geprüften bausteins
WO2010054669A1 (en) 2008-11-11 2010-05-20 Verigy (Singapore) Pte.Ltd. Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment
TW201314233A (zh) * 2011-09-21 2013-04-01 Hon Hai Prec Ind Co Ltd 測試卡
US9910086B2 (en) 2012-01-17 2018-03-06 Allen Czamara Test IP-based A.T.E. instrument architecture
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US9411701B2 (en) * 2013-03-13 2016-08-09 Xilinx, Inc. Analog block and test blocks for testing thereof
US9195261B2 (en) 2013-09-03 2015-11-24 Teradyne, Inc. Synchronizing data from different clock domains by bridges one of the clock signals to appear to run an integer of cycles more than the other clock signal
DE112014006642T5 (de) * 2014-07-28 2017-01-19 Intel Corporation Halbleitervorrichtungs-Prüfgerät mit Dut-Daten-Streaming
KR20170130013A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 바이너리 벡터 기반의 테스트 장치
US10914784B2 (en) * 2018-07-27 2021-02-09 Advantest Corporation Method and apparatus for providing UFS terminated and unterminated pulse width modulation support using dual channels
US10976361B2 (en) * 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) * 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
US20210302469A1 (en) * 2020-03-31 2021-09-30 Advantest Corporation Universal Test Interface Systems and Methods
US20220155370A1 (en) * 2020-11-17 2022-05-19 Synopsys, Inc. Device under test synchronization with automated test equipment check cycle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107205A (en) * 1990-07-25 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device tester with a test waveform monitoring circuit
US6021515A (en) * 1996-04-19 2000-02-01 Advantest Corp. Pattern generator for semiconductor test system
CN1642118A (zh) * 2004-01-12 2005-07-20 安捷伦科技有限公司 具有自播种测试功能的多功能样式发生器和比较器
TW200729222A (en) * 2005-09-28 2007-08-01 Intel Corp An IO self test method and apparatus for memory
US20080231297A1 (en) * 2006-08-10 2008-09-25 Unitest Inc. Method for calibrating semiconductor device tester

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0557678U (ja) * 1991-12-27 1993-07-30 株式会社アドバンテスト Ｉｃ試験装置
US5694399A (en) * 1996-04-10 1997-12-02 Xilinix, Inc. Processing unit for generating signals for communication with a test access port
JP3356205B2 (ja) * 1997-09-09 2002-12-16 横河電機株式会社 Ｌｓｉ試験装置
JPH11184678A (ja) * 1997-12-25 1999-07-09 Toshiba Corp パターン発生器
US6651203B1 (en) * 1999-05-17 2003-11-18 Infineon Technologies Ag On chip programmable data pattern generator for semiconductor memories
US6553527B1 (en) * 1999-11-08 2003-04-22 International Business Machines Corporation Programmable array built-in self test method and controller with programmable expect generator
JP2002174661A (ja) * 2000-12-06 2002-06-21 Fuji Xerox Co Ltd 集積回路テスト制御装置
US20040193982A1 (en) * 2003-03-31 2004-09-30 Arraycomm, Inc. Built-in self-test for digital transmitters
JP2005315605A (ja) 2004-04-27 2005-11-10 Yamaha Corp 半導体装置の試験装置および試験方法
US7479803B1 (en) * 2004-10-06 2009-01-20 Altera Corporation Techniques for debugging hard intellectual property blocks
US7409618B2 (en) * 2004-10-06 2008-08-05 Lsi Corporation Self verifying communications testing
WO2007122990A1 (ja) * 2006-04-19 2007-11-01 Advantest Corporation 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム
JP4967881B2 (ja) * 2006-07-31 2012-07-04 セイコーエプソン株式会社 更新データ送信方法、ファームウェア書き換えシステム及び更新データ送信プログラム
KR100736675B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
CN101191819B (zh) * 2006-11-21 2012-05-23 国际商业机器公司 Fpga、fpga配置、调试系统和方法
US7774669B2 (en) * 2007-06-11 2010-08-10 Lsi Corporation Complex pattern generator for analysis of high speed serial streams
US20090112548A1 (en) * 2007-10-30 2009-04-30 Conner George W A method for testing in a reconfigurable tester
CN101196557A (zh) * 2007-12-18 2008-06-11 上海华为技术有限公司 一种现场可编程门阵列测试的方法、装置和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107205A (en) * 1990-07-25 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device tester with a test waveform monitoring circuit
US6021515A (en) * 1996-04-19 2000-02-01 Advantest Corp. Pattern generator for semiconductor test system
CN1642118A (zh) * 2004-01-12 2005-07-20 安捷伦科技有限公司 具有自播种测试功能的多功能样式发生器和比较器
TW200729222A (en) * 2005-09-28 2007-08-01 Intel Corp An IO self test method and apparatus for memory
US20080231297A1 (en) * 2006-08-10 2008-09-25 Unitest Inc. Method for calibrating semiconductor device tester

Also Published As

Publication number Publication date
EP2449391A4 (en) 2015-02-25
WO2011043832A1 (en) 2011-04-14
JP5732464B2 (ja) 2015-06-10
JP2013507610A (ja) 2013-03-04
US8269520B2 (en) 2012-09-18
SG178186A1 (en) 2012-03-29
KR101933723B1 (ko) 2018-12-28
KR20160105984A (ko) 2016-09-08
CN102549443B (zh) 2015-04-01
US20110087942A1 (en) 2011-04-14
EP2449391B1 (en) 2016-07-13
EP2449391A1 (en) 2012-05-09
TW201113536A (en) 2011-04-16
KR20120093888A (ko) 2012-08-23
MY155209A (en) 2015-09-30
CN102549443A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI470242B (zh) 協定認知之序列型樣產生器
JP2013507610A5 (zh)
WO2021189322A1 (zh) 一种芯片测试装置及测试方法
US7650555B2 (en) Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
WO2018148405A1 (en) Real-time capture of traffic upon failure for protocol debug
US8356215B2 (en) Testing apparatus and method for analyzing a memory module operating within an application system
TWI284207B (en) Circuit testing apparatus, method of processing measure data in a test instrument and method of testing an electronic circuit using the same
CN105760612B (zh) 用于硅后芯片验证的断言检测装置、方法、系统、芯片
US8407522B2 (en) Test apparatus and recording medium
CN105989900B (zh) 片上系统芯片及其嵌入式存储器最低工作电压的测量
WO2007114373A1 (ja) テスト方法、テストシステムおよび補助基板
TWI342953B (en) Calibration device
TW201710699A (zh) 基於邊界掃描的主板ｃｐｕ插槽的連接測試方法和裝置
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
CN102565576A (zh) 测试对象的方法以及用于执行测试对象的方法的设备
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
CN217385736U (zh) 一种mcu的ate设备及其系统
CN115904849A (zh) Pcie链路信号测试方法、系统、计算机设备及介质
US7395454B1 (en) Integrated circuit with integrated debugging mechanism for standard interface
JP2003271412A (ja) 論理集積回路の内部信号モニタ装置および内部信号モニタ方法
Dhar et al. Coverage driven verification of I2C protocol using System Verilog
CN110399282A (zh) 一种芯片测试数据处理方法、装置及芯片
Kouřil et al. Data acquisition system for the modern induction motor drive applications
TWI774116B (zh) 用於積體電路的自動檢測電路及方法