CN110399282A - 一种芯片测试数据处理方法、装置及芯片 - Google Patents
一种芯片测试数据处理方法、装置及芯片 Download PDFInfo
- Publication number
- CN110399282A CN110399282A CN201910614503.0A CN201910614503A CN110399282A CN 110399282 A CN110399282 A CN 110399282A CN 201910614503 A CN201910614503 A CN 201910614503A CN 110399282 A CN110399282 A CN 110399282A
- Authority
- CN
- China
- Prior art keywords
- data
- tested
- chip
- test
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 96
- 238000003672 processing method Methods 0.000 title claims abstract description 15
- 238000012544 monitoring process Methods 0.000 claims abstract description 85
- 238000007405 data analysis Methods 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims description 43
- 238000004458 analytical method Methods 0.000 claims description 37
- 238000000605 extraction Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 12
- 230000000630 rising effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 241001269238 Data Species 0.000 description 5
- 238000013075 data extraction Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 5
- 239000003550 marker Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005194 fractionation Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012797 qualification Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本文公开了一种芯片测试数据处理方法、装置及芯片，属于集成电路技术领域，该方法包括：获取芯片中待测试功能模组的监测数据；对所述监测数据进行数据分析，获得有效数据；根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；将所述待测试数据输出至至少一个测试端口；进行测试；通过对芯片内部的逻辑功能模块输出的监测，加快了芯片测试速度，且可应用于各种芯片中，覆盖率较高，普适性强。
Description
技术领域
本文涉及集成电路技术领域，尤其涉及一种芯片测试数据处理方法、装置及芯片。
背景技术
由于芯片本身的研发特点，在芯片上市之前需要在研发流程中加入样片测试子程序，样片阶段需要对样片进行充分详细的测试，包括芯片的功能、性能、可靠性等；以求更快更多的发现芯片中的BUG。目前常用的芯片测试方法覆盖率较低，应用比较有限，不具有普适性。
发明内容
本文在于提供一种芯片测试数据处理方法、装置及芯片,通过对芯片内部的逻辑功能模块输出的监测，加快了芯片测试速度，且可应用于各种芯片中，覆盖率较高，普适性强。
本文解决上述技术问题所采用的技术方案如下：
根据本文的一个方面，提供的一种芯片测试数据处理方法，包括：
获取芯片中待测试功能模组的监测数据；
对所述监测数据进行数据分析，获得有效数据；
根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；
将所述待测试数据输出至至少一个测试端口。
可选地，所述将所述待测试数据输出至至少一个测试端口包括：
将所述待测试数据输出至预设的联合测试工作组Jtag端口；和/或，
将所述待测试数据输出至预设的存储端口；和/或，
将所述待测试数据输出至预设的通用输入输出GPIO端口。
可选地，所述对所述监测数据进行数据分析，获得有效数据包括：
对所述监测数据进行拆分或合并，得到标准监测数据；
根据预设的数值范围和/或时间段对所述标准监测数据进行边界分析，得到分析后的监测数据；
从所述分析后的监测数据中提取有效数据。
可选地，所述根据预设的数据控制逻辑对所述有效数据进行采集具体为：
根据预设的复用方式和/或触发方式对所述有效数据进行采集。
可选地，所述获取芯片中待测试功能模组的监测数据具体为：
选择芯片中的至少一个待测试功能模组，获取所述至少一个待测试功能模组的监测数据。
作为本发明的另一方面，提供的一种芯片测试数据处理装置，包括：
获取模块，用于获取芯片中待测试功能模组的监测数据；
分析模块，用于对所述监测数据进行数据分析，获得有效数据；
处理模块，用于根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；
输出模块，用于将所述待测试数据输出至至少一个测试端口。
可选地，所述输出模块包括：
第一输出单元，用于将所述待测试数据输出至预设的联合测试工作组Jtag端口；
第二输出单元，用于将所述待测试数据输出至预设的存储端口；
第三输出单元，用于将所述待测试数据输出至预设的通用输入输出GPIO端口。
可选地，所述分析模块包括：
拆分合并单元，用于对所述监测数据进行拆分或合并，得到标准监测数据；
边界分析单元，用于根据预设的数值范围和/或时间段对所述标准监测数据进行边界分析，得到分析后的监测数据；
提取单元，用于从所述分析后的监测数据中提取有效数据。
可选地，所述处理模块具体为：
根据预设的复用方式和/或触发方式对所述有效数据进行采集。
作为本发明的再一方面，提供的一种芯片，包括中央处理器，还包括以上所述的芯片测试数据处理装置，所述芯片测试数据处理装置连接所述中央处理器。
本发明实施例的一种芯片测试数据处理方法、装置及芯片，该方法包括：获取芯片中待测试功能模组的监测数据；对所述监测数据进行数据分析，获得有效数据；根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；将所述待测试数据输出至至少一个测试端口；进行测试；通过对芯片内部的逻辑功能模块输出的监测，加快了芯片测试速度，且可应用于各种芯片中，覆盖率较高，普适性强。
附图说明
图1为本发明一实施例提供的一种芯片测试数据处理方法的流程示意图；
图2为本发明另一实施例中步骤S20的一种方法流程图；
图3为本发明又一实施例中步骤S20的另一种方法流程图；
图4为本发明一实施例提供的芯片测试数据处理装置的示范性结构框图；
图5为本发明另一实施例提供的测试盒的内部功能模块示意图；
图6为本发明又一实施例提供的芯片测试数据处理装置中输出模块的示范性结构框图；
图7为本发明又一实施例提供的芯片测试数据处理装置中分析模块的示范性结构框图。
本文目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本文所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本文进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本文，并不用于限定本文。
需要说明的是，在本发明的实施例中，术语“和/或”表示“至少一种”。例如，某步骤包括“第一步骤，和/或，第二步骤，和/或，第三步骤”表示的是该步骤包括第一步骤、第二步骤和第三步骤中的至少一种。
在一个实施例中，提供一种芯片测试数据处理方法，如图1所示，芯片测试数据处理方法包括如下步骤：
S10、获取芯片中待测试功能模组的监测数据；
在本实施例中，所述步骤S10具体为：选择芯片中的至少一个待测试功能模组，获取所述至少一个待测试功能模组的监测数据。
在一个实施例中，所述芯片为待测试芯片，它包含若干个功能模组(Module)，每个功能模组都与CPU及芯片测试数据处理装置数据连接。本实施例中，将芯片测试数据处理装置称为测试盒(TestBox)。在CPU的控制下，TestBox可以对芯片中各功能模组的关键数据进行监测。因此在进行芯片测试时，可以有针对性的选择需要测试的功能模组，并根据CPU的指令选择至少一个待测试的功能模组，获取该至少一个待测试功能模组的监测数据，以便于进行测试。
在一个实施例中，测试盒TestBox对哪些功能模组的数据进行监测可由CPU通过总线配置选择，选择后的功能模组的监测数据进入TestBox。
S20、对所述监测数据进行数据分析，获得有效数据；
在一个实施例中，数据分析主要包括：数据拆分与合并、有效数据提取及数据边界分析等至少一种。其中，TestBox在进行数据处理时，对数据位宽是有要求的，比如，本实施例设定待处理数据位宽为4字节也即32位，而监测数据的位宽不固定，这就需要对数据进行拆分或合并，当某个监测数据位宽过长时，则将其拆分为若干个4字节数据；当某个监测数据较短时，则将其与其他较短数据合并为一个4字节数据。
在一个实施例中，有效数据提取是指根据预设的有效标志进行提取，比如，在一个实施例中，有效数据设定为脉冲信号的上升沿，则脉冲信号的下降沿及高低电平处皆为无效信号，在有效数据提取时，则根据上升沿的有效标志提取上升沿信号。
作为另一种实施例，有效数据的定义由用户根据待测试功能模组的业务类型预先设定。
在一个实施例中，数据边界分析是指取哪些数值范围内的数据，或者什么时候停止采集数据，也即从时间或数值范围或其他限定条件上对监测数据进行筛选。
S30、根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；
在一个实施例中，预设的数据控制逻辑主要用于在采集过程中对有效数据的复用方式、触发方式、采集数据量中至少一种的控制。
其中，对复用方式的控制表示对有效数据的拆分或合并的控制，例如复用方式包括：多路数据合并为单路数据、单路数据分解为多路数据等；对触发方式的控制表示对采集动作的触发控制，例如触发方式包括：电平触发采集、上升沿触发采集、下降沿触发采集、异常标志触发采集、复位指示触发采集、上电启动数据采集、中断触发数据采集等，其中电平触发采集可以是低电平触发采集或高电平触发采集；对采集数据量的控制，包括根据存储空间的大小和待采集数据的位宽来确定被采集的有效数据即待测试数据的数据量。
S40、将所述待测试数据输出至至少一个测试端口。
在本实施例中，步骤S40包括以下至少一种实施方式：
将所述待测试数据输出至预设的联合测试工作组Jtag端口。此时，待测试数据可通过Jtag端口输出到CPU，用于对待测试数据对应的功能模组的状态监控，告警和异常指示监测等。
将所述待测试数据输出至预设的存储端口。此时，待测试数据可从testbox内的存储端口输出，通过APB总线传输到CPU指定的存储位置，用于大数据量采集、时序采集和吞吐量分析。
将所述待测试数据输出至预设的通用输入输出GPIO端口。此时，待测试数据可从GPIO端口输出到芯片外部的测量仪器或示波器等设备，用于对芯片的性能指标分析、电器特性分析等。
在步骤S40，可以将不同功能模组的待测试数据输出到不同的测试端口，也可以将同一功能模组的待测试数据输出到不同的测试端口。数据输出方式灵活，具有很强的普适性。
在本实施例中，通过对芯片内部的逻辑功能模块输出的监测，加快了芯片测试速度，且可应用于各种芯片中，覆盖率较高，普适性强。
在本实施例中，该测试方法结合芯片设计提供多种测试手段，比如基于CPUJTAG的测试，基于CPU BUS的测试，基于GPIO端口输出片外的测试等，可以从时序、结果、吞吐量等多种方式对芯片进行测试并分析其正确性。其发明使用非常广泛和灵活，可以用于几乎所有的集成电路设计中。
如图2所示，在一个实施例中，所述步骤S20包括：
S21、对所述监测数据进行拆分或合并，得到标准监测数据；
首先，根据监测数据的位宽进行拆分或合并，当某个监测数据位宽过长时，则将其拆分为若干个标准位宽的监测数据，比如：4字节数据；当某个监测数据较短时，则将其与其他较短数据合并为一个标准位宽的监测数据。
S22、根据预设的数值范围和/或时间段对所述标准监测数据进行边界分析，得到分析后的监测数据；
其次，从时间或其他限定条件上对监测数据进行筛选。
S23、从所述分析后的监测数据中提取有效数据。
最后，有效数据提取是指根据预设的有效标志进行提取，比如，作为一种实施例，有效数据设定为脉冲信号的上升沿，则脉冲信号的下降沿及高低电平处皆为无效信号，在有效数据提取时，则提取上升沿信号。作为另一种实施例，有效数据也可以为下降沿、高电平、低电平等，有效数据的定义由用户根据待测试功能模组的业务类型预先设定。
如图3所示，在另一个实施例中，所述步骤S20包括：
S211、对所述监测数据进行拆分或合并，得到标准监测数据；
S221、从所述标准监测数据中提取有效数据；
S231、根据预设的数值范围和/或时间段对所述有效数据进行边界分析。
与图2所示的实施例相比，该实施例略有差别，数据分析的内容相同，只是步骤不同。
在又一个实施例中，步骤S20可包括：根据预设的数值范围和/或时间段对监测检测数据进行边界分析；根据预设的参考时钟沿对边界分析后的监测数据进行提取；对提取出的数据进行拆分或合并，获得有效数据。
作为另一种实施例，以上三个步骤还可以以其他顺序自由组合。
在一个实施例中，所述步骤S30具体为：根据预设的复用方式和/或触发方式对所述有效数据进行采集。
在本实施例中，复用方式包括：多路到单路的合并，单路到多路的分解等；触发方式包括：电平触发采集、上升沿触发采集、下降沿触发采集、异常标志触发采集、复位指示触发采集、上电启动数据采集、中断触发数据采集等。
作为一种实施方式，在步骤S30，根据预设的复用方式对有效数据进行采集。即，将至少部分多路有效数据合并为单路有效数据，和/或，将至少部分单路有效数据拆分为多路有效数据，并对合并和/或拆分后的有效数据进行采集。
作为一种实施方式，在步骤S30，根据预设的触发方式对有效数据进行采集。即，在预设时钟信号的高电平时间段、低电平时间段、上升沿及下降沿等至少一种触发条件下有效数据进行采集；和/或，在收到异常标志信号、复位指示信号、上电启动信号和中断信号中的至少一种触发信号时，对有效数据进行采集。
作为一种实施方式，在步骤S30，根据预设的复用方式和预设的触发方式对有效数据进行采集。
作为一种实施方式，在步骤S30，根据预先设置的采集数据量，并根据预设的复用方式和/或触发方式采集对该采集数据量的有效数据进行采集。
在一个实施例中，提供一种芯片测试数据处理装置，如图4所示，该芯片测试数据处理装置包括：
获取模块10，用于获取芯片中待测试功能模组的监测数据；
在一个实施例中，所述芯片为待测试芯片，它包含若干个功能模组(Module)，每个功能模组都与CPU及芯片测试数据处理装置数据连接。本实施例中，将芯片测试数据处理装置称为测试盒(TestBox)。在CPU的控制下，TestBox可以对芯片中各功能模组的关键数据进行监测。因此在进行芯片测试时，可以有针对性的选择需要测试的功能模组，并根据CPU的指令选择至少一个待测试的功能模组，获取该至少一个待测试功能模组的监测数据，以便于进行测试。
在一个实施例中，测试盒TestBox对哪些功能模组的数据进行监测可由CPU通过总线配置选择，选择后的功能模组的监测数据进入TestBox。
分析模块20，用于对所述监测数据进行数据分析，获得有效数据；
在一个实施例中，数据分析主要包括：数据拆分与合并、有效数据提取及数据边界分析等至少一种。其中，TestBox在进行数据处理时，对数据位宽是有要求的，比如，本实施例设定待处理数据位宽为4字节也即32位，而监测数据的位宽不固定，这就需要对数据进行拆分或合并，当某个监测数据位宽过长时，则将其拆分为若干个4字节数据；当某个监测数据较短时，则将其与其他较短数据合并为一个4字节数据。
在一个实施例中，有效数据提取是指根据预设的有效标志进行提取，比如，在一个实施例中，有效数据设定为脉冲信号的上升沿，则脉冲信号的下降沿及高低电平处皆为无效信号，在有效数据提取时，则根据上升沿的有效标志提取上升沿信号。
作为另一种实施例，有效数据的定义由用户根据待测试功能模组的业务类型预先设定。
在一个实施例中，数据边界分析是指取哪些数值范围内的数据，或者什么时候停止采集数据，也即从时间或数值范围或其他限定条件上对监测数据进行筛选。
处理模块30，用于根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；
在一个实施例中，预设的数据控制逻辑主要用于在采集过程中对有效数据的复用方式、触发方式、采集数据量中至少一种的控制。
其中，对复用方式的控制表示对有效数据的拆分或合并的控制，例如复用方式包括：多路数据合并为单路数据、单路数据分解为多路数据等；对触发方式的控制表示对采集动作的触发控制，例如触发方式包括：电平触发采集、上升沿触发采集、下降沿触发采集、异常标志触发采集、复位指示触发采集、上电启动数据采集、中断触发数据采集等，其中电平触发采集可以是低电平触发采集或高电平触发采集；对采集数据量的控制，包括根据存储空间的大小和待采集数据的位宽来确定被采集的有效数据即待测试数据的数据量。
输出模块40，用于将所述待测试数据输出至至少一个测试端口。
在本实施例中，通过对芯片内部的逻辑功能模块输出的监测，加快了芯片测试速度，且可应用于各种芯片中，覆盖率较高，普适性强。
在本实施例中，该测试方法结合芯片设计提供多种测试手段，比如基于CPUJTAG的测试，基于CPU BUS的测试，基于GPIO端口输出片外的测试等，可以从时序、结果、吞吐量等多种方式对芯片进行测试并分析其正确性。其发明使用非常广泛和灵活，可以用于几乎所有的集成电路设计中。
在一个实施例中，该芯片测试数据处理装置的功能由测试盒(TestBox)来实现，图5为测试盒的内部功能模块示意框图。如图5所示，TestBox还包括：测试控制模块和存储逻辑模块。其中，预设的数据控制逻辑由测试控制模块来完成，测试控制模块用于存储并向处理模块输出预设的数据控制逻辑，以控制处理模块完成对待测试数据的复用方式，触发方式，采集数据量的控制。存储逻辑模块用于存储处理模块获得的待测试数据，并通过存储端口将待测试数据输出到APB总线，使待测试数据通过APB总线传输到CPU指定的存储位置。
需要说明的是，为了简要地说明测试盒的功能及工作原理，图5中省略了获取模块和输出模块，此处也不再赘述。
如图6所示，在一实施例中，所述输出模块包括如下至少一种：
第一输出单元41，用于将所述待测试数据输出至预设的联合测试工作组Jtag端口；此时，待测试数据可通过Jtag端口输出到CPU，用于对待测试数据对应的功能模组的状态监控，告警和异常指示监测等。
第二输出单元42，用于将所述待测试数据输出至预设的存储端口；此时，待测试数据可从testbox内的存储端口输出，通过APB总线传输到CPU指定的存储位置，用于大数据量采集、时序采集和吞吐量分析。
第三输出单元43，用于将所述待测试数据输出至预设的通用输入输出GPIO端口。此时，待测试数据可从GPIO端口输出到芯片外部的测量仪器或示波器等设备，用于对芯片的性能指标分析、电器特性分析等。
在本实施例中，可以将不同功能模组的待测试数据输出到不同的测试端口，也可以将同一功能模组的待测试数据输出到不同的测试端口。数据输出方式灵活，具有很强的普适性。
如图7所示，在一实施例中，所述分析模块包括：
拆分合并单元21，用于对所述监测数据进行拆分或合并，得到标准监测数据；
边界分析单元22，用于根据预设的数值范围和/或时间段对所述标准监测数据进行边界分析，得到分析后的监测数据；
提取单元23，用于从所述分析后的监测数据中提取有效数据。
在本实施例中，分析模块中三个工作单元的工作流程可以自由组合。
在一个实施例中，所述处理模块具体用于：根据预设的复用方式和/或触发方式对所述有效数据进行采集。
在另一个实施例中，所述处理模块具体用于：根据预先设置的采集数据量，并根据预设的复用方式和/或触发方式采集对该采集数据量的有效数据进行采集。
其中，作为一种实施方式，根据预设的复用方式对有效数据进行采集。即，将至少部分多路有效数据合并为单路有效数据，和/或，将至少部分单路有效数据拆分为多路有效数据，并对合并和/或拆分后的有效数据进行采集。
作为一种实施方式，根据预设的触发方式对有效数据进行采集。即，在预设时钟信号的高电平时间段、低电平时间段、上升沿及下降沿等至少一种触发条件下对有效数据进行采集；和/或，在收到异常标志信号、复位指示信号、上电启动信号和中断信号中的至少一种触发信号时，对有效数据进行采集。
作为一种实施方式，根据预设的复用方式和预设的触发方式对有效数据进行采集。
在一实施例中，提供一种芯片测试数据处理装置，其包括与上述任一实施例所述的芯片测试数据处理方法对应的功能模块。
在一实施例中，提供一种芯片，包括中央处理器，还包括以上所述的芯片测试数据处理装置，所述芯片测试数据处理装置连接所述中央处理器。例如，芯片测试数据处理装置的存储端口及Jtag端口与中央处理器连接。又如，芯片测试数据处理装置的获取模块与中央处理器连接。通过该芯片测试数据处理装置，该芯片可以通过对芯片内部的逻辑功能模块输出的监测，加快了芯片测试速度，且可应用于各种芯片中，覆盖率较高，普适性强。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件来实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例的方法。
以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。
Claims (10)
1.一种芯片测试数据处理方法，其特征在于，包括：
获取芯片中待测试功能模组的监测数据；
对所述监测数据进行数据分析，获得有效数据；
根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；
将所述待测试数据输出至至少一个测试端口。
2.根据权利要求1所述的一种芯片测试数据处理方法，其特征在于，所述将所述待测试数据输出至至少一个测试端口包括：
将所述待测试数据输出至预设的联合测试工作组Jtag端口；和/或，
将所述待测试数据输出至预设的存储端口；和/或，
将所述待测试数据输出至预设的通用输入输出GPIO端口。
3.根据权利要求1所述的一种芯片测试数据处理方法，其特征在于，所述对所述监测数据进行数据分析，获得有效数据包括：
对所述监测数据进行拆分或合并，得到标准监测数据；
根据预设的数值范围和/或时间段对所述标准监测数据进行边界分析，得到分析后的监测数据；
从所述分析后的监测数据中提取有效数据。
4.根据权利要求3所述的一种芯片测试数据处理方法，其特征在于，所述根据预设的数据控制逻辑对所述有效数据进行采集，包括：
根据预设的复用方式和/或触发方式对所述有效数据进行采集。
5.根据权利要求1所述的一种芯片测试数据处理方法，其特征在于，所述获取芯片中待测试功能模组的监测数据，为：
选择芯片中的至少一个待测试功能模组，获取所述至少一个待测试功能模组的监测数据。
6.一种芯片测试数据处理装置，其特征在于，包括：
获取模块，用于获取芯片中待测试功能模组的监测数据；
分析模块，用于对所述监测数据进行数据分析，获得有效数据；
处理模块，用于根据预设的数据控制逻辑对所述有效数据进行采集，获得待测试数据；
输出模块，用于将所述待测试数据输出至至少一个测试端口。
7.根据权利要求6所述的一种芯片测试数据处理装置，其特征在于，所述输出模块包括：
第一输出单元，用于将所述待测试数据输出至预设的联合测试工作组Jtag端口；
第二输出单元，用于将所述待测试数据输出至预设的存储端口；
第三输出单元，用于将所述待测试数据输出至预设的通用输入输出GPIO端口。
8.根据权利要求6所述的一种芯片测试数据处理装置，其特征在于，所述分析模块包括：
拆分合并单元，用于对所述监测数据进行拆分或合并，得到标准监测数据；
边界分析单元，用于根据预设的数值范围和/或时间段对所述标准监测数据进行边界分析，得到分析后的监测数据；
提取单元，用于从所述分析后的监测数据中提取有效数据。
9.根据权利要求8所述的一种芯片测试数据处理装置，其特征在于，所述处理模块还用于：
根据预设的复用方式和/或触发方式对所述有效数据进行采集，获得待测试数据。
10.一种芯片，所述芯片包括中央处理器，其特征在于，所述芯片还包括如权利要求6至9任一项所述的芯片测试数据处理装置，所述芯片测试数据处理装置连接所述中央处理器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910614503.0A CN110399282A (zh) | 2019-07-09 | 2019-07-09 | 一种芯片测试数据处理方法、装置及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910614503.0A CN110399282A (zh) | 2019-07-09 | 2019-07-09 | 一种芯片测试数据处理方法、装置及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110399282A true CN110399282A (zh) | 2019-11-01 |
Family
ID=68322818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910614503.0A Pending CN110399282A (zh) | 2019-07-09 | 2019-07-09 | 一种芯片测试数据处理方法、装置及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110399282A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113660132A (zh) * | 2020-05-12 | 2021-11-16 | 大唐移动通信设备有限公司 | 一种实时数据监测抓取的方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4494066A (en) * | 1981-07-02 | 1985-01-15 | International Business Machines Corporation | Method of electrically testing a packaging structure having n interconnected integrated circuit chips |
| US5627842A (en) * | 1993-01-21 | 1997-05-06 | Digital Equipment Corporation | Architecture for system-wide standardized intra-module and inter-module fault testing |
| CN1654966A (zh) * | 2005-01-07 | 2005-08-17 | 清华大学 | 集成电路芯片瞬态电流测量方法及其系统 |
-
2019
- 2019-07-09 CN CN201910614503.0A patent/CN110399282A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4494066A (en) * | 1981-07-02 | 1985-01-15 | International Business Machines Corporation | Method of electrically testing a packaging structure having n interconnected integrated circuit chips |
| US5627842A (en) * | 1993-01-21 | 1997-05-06 | Digital Equipment Corporation | Architecture for system-wide standardized intra-module and inter-module fault testing |
| CN1654966A (zh) * | 2005-01-07 | 2005-08-17 | 清华大学 | 集成电路芯片瞬态电流测量方法及其系统 |
Non-Patent Citations (2)
| Title |
|---|
| 张玲莉等: "融合IEEE1149.X标准的混合信号测试系统设计", 《电子技术》, no. 06, 25 June 2016 (2016-06-25), pages 86 - 89 * |
| 高成，张栋，王香芬编著: "最新集成电路测试动技术", 西北工业大学出版社, pages: 234 - 243 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113660132A (zh) * | 2020-05-12 | 2021-11-16 | 大唐移动通信设备有限公司 | 一种实时数据监测抓取的方法及装置 |
| CN113660132B (zh) * | 2020-05-12 | 2023-09-29 | 大唐移动通信设备有限公司 | 一种实时数据监测抓取的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020194511A1 (en) | Apparatus and method for central processing unit power measurement in a digital signal processor | |
| CN106771972A (zh) | 一种pos机主板的自动测试装置、系统及方法 | |
| CN102012444B (zh) | 示波器及利用该示波器测试串行总线信号的方法 | |
| CN209231464U (zh) | 集成电路 | |
| CN108983077B (zh) | 一种基于jtag链路的电路板测试系统及测试方法 | |
| CN106407059A (zh) | 一种服务器节点测试系统及方法 | |
| US20140058699A1 (en) | Information processing apparatus, test data generating apparatus, and test data generating method | |
| CN106405383B (zh) | 基于视觉检测技术的嵌入式板卡自动测试系统及方法 | |
| CN114167132B (zh) | 无线终端的功耗检测方法、装置、电子设备及存储介质 | |
| KR102353517B1 (ko) | 유도 인터럽트를 통해 테스트 흐름을 제어함으로써 무선 주파수 트랜시버를 테스트하는 시스템 및 방법 | |
| CN110399282A (zh) | 一种芯片测试数据处理方法、装置及芯片 | |
| CN115454751A (zh) | 一种fpga芯片的测试方法、装置和计算机可读存储介质 | |
| CN106771453A (zh) | 一种用于示波器的测试方法及装置 | |
| CN108260144A (zh) | 一种无线射频指标的自动化测试装置及方法 | |
| CN108983072B (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
| CN108051767B (zh) | 一种用于集成电路测试仪的自动诊断方法 | |
| CN213581207U (zh) | 具讯号处理功能的自动化测试机 | |
| CN109474878A (zh) | 一种Carplay自动测试系统及方法 | |
| CN109407655A (zh) | 一种调试芯片的方法及装置 | |
| CN110099350A (zh) | 功放的测试方法 | |
| CN112732507B (zh) | 一种spi信号测试方法、装置、控制系统及介质 | |
| CN107621988A (zh) | 一种dc测试中宕机故障定位方法及系统 | |
| MY129101A (en) | Method and apparatus for testing a circuit | |
| CN101420634A (zh) | 自动测试系统及其切换模组和路由方法 | |
| EP0032895A1 (en) | Testor for microprocessor-based systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |