CN113660132B - 一种实时数据监测抓取的方法及装置 - Google Patents

Abstract

本申请公开一种实时数据监测抓取的方法及装置，该装置包括采集器、集中器和接口，采集器与被监测部件一一对应连接，并且每个采集器通过接口与集中器连接；其中，采集器，用于根据监测所述被监测部件的相关配置确定采集探针的采集规则，并将所述采集探针采集到的采集数据打包成设定的格式和位宽，并按照所述接口的时序逻辑通过所述接口将不同时钟域的采集数据统一按所述集中器的时钟发到所述集中器；集中器，用于根据接收到的数据抓取需求获取采集器中的采集数据。该方法和装置解决了现有大型数据流处理类芯片中数据抓取实现结构的不合理，导致数据抓取方法的设计变得臃肿和复杂，并且设计实现难度大，可扩展性可维护性差的技术问题。

Description

一种实时数据监测抓取的方法及装置

技术领域

本申请涉及电子技术领域，尤其涉及一种实时数据监测抓取的方法及装置。

背景技术

大型数据流处理类的SoC(System-on-a-Chip)芯片，如网络交换芯片、通信基站芯片等，因为需要处理大量的数据流，且根据场景或协议的要求不同，在整个芯片上的不同部件，甚至同一部件的不同部位都希望能够将当前处理的数据实时的抓取下来且能够观测一定时间长度的数据，而且这种观测记录不会打断正在进行的数据处理。这就需要具有一种实时片上数据的抓取方法与硬件结构，以满足系统级数据观测性、调试性、追溯性的要求。

现有技术中的数据抓取方法主要采用集中式的数据抓取方法，即通过一个集中式的部件来统一设计，对不同部件以及同一部件的不同观测位置，以及部件与部件、部件的不同观测位置进行组合后可能出现的叠加场景都纳入到该集中式部件的统一设计中来，并将抓取的数据装载到此部件自身的存储器中，将该存储数据实时发送至片外。

但是在现有技术中，针对不同被观测部件以及同一观测部件的不同观测位置，可能面临位宽不同、频率不同、电压不同、数据格式不同，观测的规则不同，观测的触发时刻不同等等，诸多的复杂因素需要考虑甚至叠加，这导致集中式的设计变得臃肿和复杂，设计实现难度大，可扩展性、可维护性差。

发明内容

本申请提供一种实时数据监测抓取的方法及装置，用以解决现有大型数据流处理类芯片中数据抓取实现结构的不合理，导致数据抓取方法的设计变得臃肿和复杂，并且设计实现难度大，可扩展性、可维护性差的技术问题。

第一方面，本申请提供一种实时数据监测抓取的装置，该装置应用于数据流处理类芯片中，该装置包括采集器、集中器和接口，所述采集器通过所述接口与所述集中器连接：

所述采集器与被监测部件一一对应连接，用于根据监测所述被监测部件的相关配置确定采集探针的采集规则，并将所述采集探针采集到的采集数据打包成设定的格式和位宽，并按照所述接口的时序逻辑通过所述接口将不同时钟域的采集数据统一按所述集中器的时钟发到所述集中器；

集中器，用于根据接收到的数据抓取需求获取采集器中的采集数据。

在一种可能的实现方式中，所述采集器包括采集逻辑模块、转换逻辑模块和内部寄存器组：

内部寄存器组，用于设置采集器的配置并记录采集器的状态；

采集逻辑模块，用于根据所述内部寄存器组设置的配置确定采集探针的采集规则，并将采集探针采集到的采集数据打包成设定的格式和位宽；

转换逻辑模块，用于将不同时钟域采集到的采集数据统一按集中器的时钟发往集中器，并根据所述内部寄存器组记录的采集器的状态以及采集器所发送信号调整所述接口的时序逻辑。

在一种可能的实现方式中，所述集中器包括数据流控制模块、集中器存储器、QoS逻辑模块、转换接口模块和寄存器组：

数据流控制模块，用于根据接收到数据抓取需求获取采集器中的采集数据并维护所述接口的接口时序逻辑；

集中器存储器，用于存储采集器发送来的采集数据；

QoS逻辑模块，用于通过所述集中器存储器的水位信号调整所述数据流控制模块获取数据流的传输频度。

进一步，在一种可能的实现方式中，该集中器还可以包括：

转换接口模块，用于从集中器存储器中提取数据流，并将数据流从集中器时钟域转换至片上总线时钟域后，通过所述片上总线将所述数据流发到片外；

寄存器组，用于设置所述集中器的配置并记录所述集中器的相关状态以及相关抓取触发信号。

在一种可能的实现方式中，所述采集器与连接的被监测部件工作频率和工作电压相同，且在物理版图中采集器与对应被监测部件之间的间隔距离小于预设阈值。

在一种可能的实现方式中，当被监测备件包括多个，且多个被监测部件的工作频率和/或电压不相同，则每个被监测部件对应的采集器与所述接口连接时，将自身的工作频率和工作电压转换为所述接口的工作频率和工作电压。

第二方面，基于第一方面以及第一方面各种可能的实现方式，本申请还提供一种实时数据监测抓取的方法，包括：

集中器通过所述接口发送数据获取请求到所述采集器；

在接收到采集器反馈的请求应答后，按照设定的数据位宽接收所述采集器发送的监测数据。

在一种可能的实现方式中，方法还包括：

集中器通过所述接口发送数据长度信号到所述采集器；其中，所述数据长度信号用于指示采集器发送到集中器的监测数据的数据长度。

在一种可能的实现方式中，所述方法还包括：

所述采集器通过所述接口接收到错误标识，则停止接收采集器发送的监测数据；其中，所述错误标识用于指示所述接口有错误发生或采集器中出现错误。

第三方面，提供一种数据流处理类芯片，包括：

存储器，用于存储指令；

处理器，用于调用所述存储器中存储的程序指令，按照获得的程序指令执行所述第二方面及第二方面任一可实现方式的方法包括的步骤。

第四方面，一种存储介质，所述计算机可读存储介质包括计算机程序，当计算机程序在计算机上运行时，使得所述计算机实现第二方面及第二方面任一可实现方式所述的方法。

本申请有益效果如下：

本申请实施例所提供的装置及方法提出了一种芯片内分布集中式的可扩展、可兼容的数据检测抓取设计装置及方法，本申请实施例中通过采用分布式的采集器与中心调控的集中器相结合的方法构建大数据量片上数据流实时监测抓取装置，能够避免集中式设计所出现的设计复杂度高、设计困难的情况，并且避免了集中式设计所出现的设计可扩展性可复用性可维护性差的情况；因为本申请实施例中采集器的设置方式是与每个被监测部件对应的分散设置方式，而采集数据的汇总处理控制设备(集中器)则是集中方式，所以本申请实施例所提供装置结合了集中式和分布式的优势，基于该设计方法可以达到降低设计的整体复杂度，提高设计的可复用性可维护性可扩展性，减少版图迭代次数，提高版图迁移健壮性的效果。

附图说明

图1为本申请实施例提供的一种实时数据监测抓取的装置的结构示意图；

图2为本申请实施例提供的采集器的结构示意图；

图3为本申请实施例提供的集中器的结构示意图；

图4为本申请实施例提供的一种实时数据监测抓取的方法的流程示意图；

图5为本申请实施例提供的方法中实现接口的数据请求发送通道建立的时序图；

图6为本申请实施例提供的方法中通过接口进行采集数据发送的时序图；

图7为本申请实施例提供的方法中采集器或接口出现错误信号时的信号时序逻辑图；

图8为本申请实施例提供的一种数据流处理类芯片的结构示意图。

具体实施方式

为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例作进一步地详细描述。

现有技术中针对大数据流处理SoC芯片的数据实时抓取，需要在芯片上多处同时抓取调试数据，不同位置可能在芯片上的物理布局很远，如果采用集中式的部件设计会导致相关的抓取逻辑有可能出现时序不满足的情况，不利于版图布局，复用适配的健壮性不高；

另外，如果采用分布式设计抓取数据，抓取的数据传输速率也需要实时写出至外存，存在速率匹配、带宽匹配的QoS等问题，而且如果纯粹采用分布式设计，缺乏统一的调控管理机制，使控制任务特别复杂；

基于不同被监测部件希望抓取的数据构成、数据量、数据速率、数据格式等信息差异较大，如果采用集中式设计抓取数据，那么部件设计需要考虑的情况十分复杂，使设计的难度加大；并且单纯集中式的设计对于开发过程中变更的新需求或以后的新项目新设计，原有的设计很难具有良好的可复用性、兼容性以及可扩展性，使得面对新需求时重新设计的开发成本较大。

基于上述现有技术的问题，本申请实施例提供一种实时数据监测抓取的装置及方法，该装置的整体实现思想是：该装置应用于数据流处理类芯片中，该装置可以包括采集器、集中器和接口，该采集器通过所述接口与所述集中器连接：

所述采集器与被监测部件一一对应连接，用于根据监测所述被监测部件的相关配置(其中，该相关配置则可以理解为被监测部件的物理配置、规格、设计特点与采集需求等与被监测数据相关的任意配置信息)确定采集探针的采集规则，并将所述采集探针采集到的采集数据打包成设定的格式和位宽，并按照所述接口的时序逻辑通过所述接口将不同时钟域的采集数据统一按所述集中器的时钟发到所述集中器；

集中器，用于根据接收到的数据抓取需求获取采集器中的采集数据。

本申请实施例所提供的装置及方法提出了一种芯片内分布集中式的可扩展、可兼容的数据检测抓取设计装置及方法，本申请实施例中通过采用分布式的采集器与中心调控的集中器相结合的方法构建大数据量片上数据流实时监测抓取装置，能够避免集中式设计所出现的设计复杂度高、设计困难的情况，并且避免了集中式设计所出现的设计可扩展性可复用性差的情况；因为本申请实施例中采集器的设置方式是与每个被监测部件对应的分散设置方式，而采集数据的处理控制设备(集中器)则是集中方式，所以本申请实施例所提供装置将采集节点(即采集器)逻辑与总体数据采集设计解耦合，即对于某些需要将芯片上的多个部件进行数据采集并综合考虑的场景，可以针对每个采集器设置采集逻辑，然后再通过集中器汇总所有数据，因为集中器在汇总不同采集器所采集到数据时，都是将采集数据打包成设定的格式和位宽，并按照接口的时序逻辑汇总到集中器的，所以使得本申请实施例所提供的装置和方法能够结合集中式和分布式的优势，从而达到减少版图迭代次数，提高版图迁移健壮性的效果。另外，本申请实施例所提供的方法和装置提高了大型数据流处理类芯片中数据抓取设计的可扩展能力，包括诸如增加采集节点、QoS等部件的便易性，方便进行芯片规模和处理能力的扩展。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

以下结合附图和具体的应用场景对本申请实施例所提供的方法和装置做进一步详细的说明：

实施例一

如图1所示，本申请实施例提供一种实时数据监测抓取的装置，该装置应用于数据流处理类芯片中，该装置包括采集器101、集中器102和接口103，所述采集器101与被监测部件一一对应连接，所述接口103用于连接采集器101和集中器102：当然基于被监测部件的数量以及被监测部件中需要检测的位置数量，本申请实施例中的采集器101可以包括多个；而且该实施例中的被监测部件也可以称之为被监测节点，因为针对不同被监测部件以及同一监测部件的不同监测位置都有可能存在需要抓取数据的情况，所以针对需要进行独立监测的任一节点都可以对应的设置一个采集器101，则该实施例中的采集器101可以是基于被监测节点的数量和位置而对应设置的。具体实现中各功能模块具体实现包括：

采集器101，用于根据监测所述被监测部件的相关配置确定采集探针的采集规则，并将所述采集探针采集到的采集数据打包成设定的格式和位宽，并按照所述接口103的时序逻辑通过所述接口103将不同时钟域的采集数据统一按所述集中器102的时钟发到所述集中器102；

该实例中的采集规则根据具体的被监测部件设计情况、配置情况和监测任务的实际监测需求而设置。

当然为了避免不同位置可能在芯片上的物理布局很远，如果采集器101位置设置不合理导致相关的抓取逻辑有可能出现时序不满足的问题，本申请实施例中，在包括采集器101和被监测部件的物理版图上，该采集器101与连接的被监测部件之间的间隔距离小于预设阈值，并且采集器101与被监测部件的工作频率和工作电压相同。其中，该预设阈值基于经验值、物理版图设计要求或者物理版图面积等因素确定，此处不限定具体的取值，只要能够满足数据采集的速率时序要求即可。

当然鉴于被监测部件的多样性从而导致抓取的数据构成、数据量、数据速率、数据格式等信息差异较大的问题，在该实例中当被监测备件包括多个，且多个被监测部件的工作频率和/或电压不相同，则每个被监测部件对应的采集器101将与所述接口103连接时，将自身的工作频率和工作电压转换为所述接口103的工作频率和工作电压。

即多个被监测部件电压和时钟不同时，本申请实施例中的采集器101可以通过跨时钟域与跨电压域转换与接口103连接，从而使得多个采集器101与接口103连接时，能够统一转换成接口103的工作频率和工作电压，解耦了设计复杂性。

基于上述功能实现的描述，本申请实施例所提供的采集器101可以具体通过以下细分模块实现(如图2所示)，可以包括：采集逻辑模块201、转换逻辑模块202和内部寄存器组203：

内部寄存器组203，用于设置采集器101的配置并记录采集器101的状态；

在该实施例中，设置的采集器101配置是与数据采集的时序逻辑、采集频次以及采集流程对应的，即不同的配置对应不同的采集时序逻辑、不同的采集频次、不同的采集流程等等。

采集逻辑模块201，用于根据所述内部寄存器组203设置的配置确定采集探针的采集规则，并将采集探针采集到的采集数据打包成设定的格式和位宽；

该设定的格式和位宽可以根据接口103的具体情况来设定，也可以根据集中器102的指示信息来确定。

转换逻辑模块202，用于按照接口103的时序逻辑将不同时钟域采集到的采集数据统一按集中器102的时钟发往集中器102，并维护与集中器102连接的接口103的时序逻辑。

该采集器101还可以包括存储器204，采集逻辑模块201将采集数据打包成固定的格式位宽之后可以先存入存储器204，对应该存储器204保存采集器101采集到并规整化的采集数据，等待传往集中器102。

通过上述采集器101的结构实现每个被监测部件的数据采集之后，可以通过接口103将数据汇总到集中器102。

集中器102，用于根据接收到的数据抓取需求获取采集器101中的采集数据。

因为上述采集器101是与各个被监测部件对应设置的，当用户有数据抓取需求时，则可以基于抓取的需求确定该需求对应的被监测部件以及被监测部件对应的采集器101、以及采集器101和集中器102中的抓取规则等参数，通过采集器101、接口103与集中器102三者协调合作抓取到与抓取需求对应的采集数据。

当然，在具体实现的时候该集中器102可以是一个高度集成的功能模块，也可以分为多个细化的功能模块来实现，具体细化的功能模块(如图3所示)可以包括数据流控制模块301、集中器存储器302、QoS逻辑模块303：

数据流控制模块301，用于根据接收到的数据抓取需求获取采集器101中的采集数据并维护所述接口103的接口时序逻辑；

集中器存储器302，用于存储采集器101发送来的采集数据；

QoS逻辑模块303，用于通过所述集中器存储器302的水位信号调整所述数据流控制模块301获取数据流的传输频度。

在该实施中，集中器存储器302的水位信号指示的是该存储器的存储容量情况，如果容量足够大的情况下，则可以将所述传输频度调高，进而提高数据采集的效率。反之如果容量小则可以调低传输频度，避免采集数据溢出。

进一步，为了实现将采集到的数据传输到片外、接收处理器的配置、以及记录各种状态，该集中器102还可以包括：转换接口模块304和寄存器组305；

转换接口模块304，用于从集中器存储器302中提取数据流，并将数据流从集中器102时钟域转换至片上总线时钟域后，通过所述片上总线将所述数据流发到片外；

寄存器组305，用于设置所述集中器102的配置并记录所述集中器102的相关状态以及数据流处理类芯片中处理器发送来的相关抓取触发信号。

进一步，由于QoS逻辑模块303可以根据集中器存储器302的水位信号调整所述数据流控制模块301获取数据流的传输频度，当然，对于同一水位信号在本申请实施例中，也可以通过多种算法以及处理方式确定数据流控制模块301获取数据流的传输频度；

例如：处理器可以预先确定采用合理的算法确定不同水位信号对应的传输频度，然后对应该传输频度对寄存器组305进行配置，从而使得QoS逻辑模块303可以基于水位信号以及寄存器组305的配置确定所述数据流控制模块301获取数据流的传输频度。

当然上述实现只是具体的举例并不限定本申请实施例所提供的方式只能通过上述一种方式实现。

该实施例中，该处理器为芯片内的处理器可以用于控制采集器101、集中器102以及接口103运行，在实现数据监测采集时，处理器会接收到对应的采集监测任务，并根据接收到的采集监测任务对采集器101、集中器102进行配置，并在配置完成后发送启动监测的触发信号到采集器101和集中器102。例如：某一采集任务为监测某几个部件的数据，则在采集器101运行采集数据之前对被监测部件对应的采集器101以及集中器102进行配置，在配置完成后向对应的采集器101和集中器102发送抓取触发信号。

如果该实时数据监测抓取装置由外接的处理器控制，该处理器则可以根据具体的监测需求以及一定的触发条件向采集器101和集中器102发送抓取触发信号，使得采集器101和集中器102基于该抓取触发信号开启数据的采集抓取功能。

基于上述图1所提供的实时数据监测抓取的装置，为了实现集中器102与采集器101进行交互，该实施例还提供基于上述装置实现的一种实时数据监测抓取的方法，如图4所示本申请实施例可以包括以下实现步骤：

步骤401，集中器102通过所述接口103发送数据获取请求到所述采集器101；

步骤402，在接收到采集器101反馈的请求应答后，按照设定的数据位宽接收所述采集器101发送的监测数据。

进一步，为了便于集中器102的数据处理，以及数据统一；该实例中集中器102还可以在采集器101发送采集数据之前，向采集器101发送指示信号用于指示采集器101按照设定的数据长度发送采集数据，具体该方法还可以包括：

集中器102通过所述接口103发送数据长度信号到所述采集器101；其中，所述数据长度信号用于指示采集器101发送到集中器102的监测数据的数据长度。

为了保证数据的有效采集，该实例中如果采集器101和接口103出现错误还设计了对应处理应对方式，具体可以是：

所述采集器101通过所述接口103接收到错误标识，则停止接收采集器101发送的监测数据；其中，所述错误标识用于指示所述接口103在传输中有错误发生或采集器101中出现错误。

基于上述图1所示的装置所要实现功能以及图4所示的方法，本实施例中集中器102和采集器101通过接口103传输的信号以及传输信号时序逻辑可以包括以下情况：

1、时钟信号(Clk)，该信号为集中器102时钟域下的工作时钟，通过接口103传输的所有信号都工作在集中器102时钟域，从而能够避免多种信号不统一所带来无法处理问题。该信号可以是上升沿有效。

2、数据长度信号(Data_vol)，该信号指示采集器101发送的数据长度，默认为4种长度，具体长度值可根据场景灵活调整。集中器102基于各种参数确定采集器101发送采集数据的数据长度之后，将确定的数据长度信号发往采集器101。该信号的有效位宽可配置默认值为2位，对应可自行约定四种长度，分别为：例如信号00对应数据长度为1beat；信号01对应数据长度为4beats；信号10对应数据长度为16beats；信号11对应数据长度为64beats。

3、数据采集请求信号(Req)，该信号为集中器102发送到采集需求对应的采集器101，请求采集器101发送采集数据；为了同步的实现数据长度的指示，该信号有效的情况下对应的data_vol信号也有效。当集中器102发现采集器101反馈了req_ack信号后，则结束req信号的有效期。

4、请求应答信号(Req_ack)，采集器101在接收到集中器102发送的Req信号后，如果确定可以向集中器102发送采集数据后，则可以给集中器102反馈Req_ack信号，表示该采集器101接受集中器102的Req请求同意向集中器102发送采集数据；

采集器101接收到集中器102的Req信号后，采集器101可以根据设定的规则在特定的时间向集中器102反馈req_ack信号，以完成与集中器102的握手。当然采集器101响应该Req信号的时间不能超过集中器102寄存器中配置的最大响应时钟数，否则集中器102将放弃该Req请求，并在错误寄存器中记录该次请求失败。

5、数据信号(Data)，集中器102和采集器101完成握手之后，则可以通过接口103进行数据的传输，具体传输的数据可以是默认的32位宽。当然该位宽可根据具体设计情况再更改。

6、可用指示信号(Ready)，集中器102发送到采集器101，用于指示当前时钟下，集中器102可以接收来自采集器101传输的采集数据。

7、数据指示信号(Valid)，采集器101发送给集中器102，用于指示当前时钟下的Data信号传输的数据为有效数据。

Valid信号必须在Ready信号有效时才可变为有效。Valid可以在单次突发传输的中间变为一定时间无效值，这时集中器102处于等待状态。

8、错误指示信号(Err)，采集器101发送到集中器102，指示当前采集器101中出现错误；当集中器102接收到该Err信号后，可以发送状态采集指示到采集器101的寄存器，获取记录采集器101状态的文件，从而根据文件中记录的内容确定采集器101出现的错误类型以及原因等信息。

该实例中的数据传输方式可以默认采用突发传输方式，即在集中器102的ready信号有效的情况下，采集器101每个时钟都会发送一个beat的采集数据到集中器102，正常情况下会依次传完所有采集数据。如果在传输过程中ready信号突然无效，则该次Req请求失败，采集器101的valid信号也会变为无效，并发送err信号，以通知集中器102的错误寄存器。采集器101的寄存器也将记录该错误行为，以备调试查阅。

为了更清楚详细的说明上述接口103的信号传输以及时序关系，下面以几个信号传输场景为例对上述信号的时序逻辑做进一步的说明：

如图5的时序图所示，如果clk信号(图5中的Clock)上升沿有效、Req信号高电平有效、Req_ack信号高电平有效、Data_vol信号，通过上述信号实现接口103的数据请求发送通道建立，具体实现可以是：

Req信号的电平拉高的时刻，对应集中器102向采集器101发起Req信号，并同时伴随data_vol信号，如图5所示，在第9个cycle的上升沿集中器102发现req_ack为高电平后，确定接收到采集器101回复的Req_ack信号，则在下个时钟上升沿到来前，会撤销Req信号和data_vol信号，完成集中器102和采集器101之间的握手。

如图6的时序图所示，如果clk信号(Clock)上升沿有效、Data信号、valid信号高电平有效，Ready信号高电平有效、Err信号高电平有效，通过接口103进行采集数据发送的实现可以是：

当集中器102的ready信号有效后，采集器101才可发送data和valid信号，即时钟(Clock)第2个cycle之后。Data和valid信号会同时发起和撤销，只有在valid信号有效时，集中器102才会保存data信号上的值；即如图6中时钟(Clock)第5个cycle到第8个cycle所对应的data信号上的值会保存。正常传输情况下err信号会一直处于无效状态。

如图7所示的时序图，如果clk信号(Clock)上升沿有效、Data信号、valid信号高电平有效，Ready信号高电平有效、Err信号高电平有效，采集器101或接口103出现错误信号时的实现时序：

如图7所示，在时钟(Clock)第7个cycle，Ready信号从高电平变为低电平，则可以确定接口103或者是集中器102出现了错误，所以对应的需要将Err信号调整为高电平指示该错误，同时当前传输也会立刻中止。

错误信号一般产生的情况分为两种。第一种为采集器101内部出现错误，Err信号会在接口103处于空闲时拉高并保持，以通知集中器102当前采集器101存在某种错误，在发送数据之前集中器102可以对该错误进行排查并调整。第二种为接口103的传输行为出现超出接口103协议规范描述的情形。

基于上述两种错误信号产生的情况，集中器102会将当前错误指示发送给控制采集器101、集中器102运行的处理器(比如借助中断发送到处理器)，处理器会访问采集器101的寄存器文件，找出记录的错误原因，然后根据需要做出后续处理，并重新初始化采集器101。

本申请实施例所提供的方法和装置实现分布和集中式结合的数据抓取方式，构建大数据量片上数据流实时监测抓取装置，能够避免集中式设计所出现的设计复杂度高、设计困难的情况，并且避免了集中式设计所出现的设计可扩展性可复用性差的情况；因为本申请实施例中采集器101的设置方式是与每个被监测部件对应的分散设置方式，而采集数据的处理控制设备(集中器102)则是集中方式，所以本申请实施例所提供装置结合了集中式和分布式的优势，可以达到减少版图迭代次数，提高版图迁移健壮性的效果。

基于上述方法的同一发明构思，本申请实施例提供一种数据流处理类芯片，请参见图8所述，该数据流处理类芯片包括至少一个处理器802，以及与至少一个处理器连接的存储器801，本申请实施例中不限定处理器802与存储器801之间的具体连接介质，图8是以处理器802和存储器801之间通过总线800连接为例，总线800在图8中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不以此为限。总线800可以分为地址总线、数据总线、控制总线等，为便于表示，图8中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

在本申请实施例中，存储器801存储有可被至少一个处理器802执行的指令，至少一个处理器802通过调用存储器801存储的指令，可以执行前述的实时数据监测抓取的方法中所包括的步骤。其中，处理器802是数据流处理类芯片的控制中心，可以利用各种接口和线路连接整个数据流处理类芯片的各个部分，通过执行存储在存储器801内的指令，从而实现数据流处理类芯片的各种功能。可选的，处理器802可包括一个或多个处理单元，处理器802可集成应用处理器和调制解调处理器。在一些实施例中，处理器802和存储器801可以在同一芯片上实现。

存储器801作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器801是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器801用于存储程序指令和/或数据。

处理器802可以是实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的实时数据监测抓取的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

通过对处理器802进行设计编程，可以将前述实施例中介绍的实时数据监测抓取的方法所对应的代码固化到芯片内，从而使芯片在运行时能够执行前述的实时数据监测抓取的方法的步骤，如何对处理器802进行设计编程为本领域技术人员所公知的技术，这里不再赘述。

基于同一发明构思，本申请实施例还提供一种存储介质，该存储介质存储有计算机指令，当该计算机指令在计算机上运行时，使得计算机执行如前述的实时数据监测抓取的方法的步骤。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种实时数据监测抓取的装置，其特征在于，该装置应用于数据流处理类芯片中，该装置包括采集器、集中器和接口，所述采集器通过所述接口与所述集中器连接：

所述采集器与被监测部件一一对应连接，用于根据监测所述被监测部件的相关配置确定采集探针的采集规则，并将所述采集探针采集到的采集数据打包成设定的格式和位宽，并按照所述接口的时序逻辑通过所述接口将不同时钟域的采集数据统一按所述集中器的时钟发到所述集中器；

所述集中器，用于根据接收到的数据抓取需求获取采集器中的采集数据；

所述采集器与连接的被监测部件工作频率和工作电压相同，且在物理版图中采集器与对应被监测部件之间的间隔距离小于预设阈值。

2.如权利要求1所述的装置，其特征在于，所述采集器包括采集逻辑模块、转换逻辑模块和内部寄存器组：

内部寄存器组，用于设置采集器的配置并记录采集器的状态；

采集逻辑模块，用于根据所述内部寄存器组设置的配置确定采集探针的采集规则，并将采集探针采集到的采集数据打包成设定的格式和位宽；

转换逻辑模块，用于按照接口的时序逻辑将不同时钟域采集到的采集数据统一按集中器的时钟发往集中器，并维护所述接口的时序逻辑。

3.如权利要求1所述的装置，其特征在于，所述集中器包括数据流控制模块、集中器存储器和QoS逻辑模块：

数据流控制模块，用于根据接收到的数据抓取需求获取采集器中的采集数据并维护所述接口的接口时序逻辑；

集中器存储器，用于存储采集器发送来的采集数据；

QoS逻辑模块，用于通过所述集中器存储器的水位信号调整所述数据流控制模块获取数据流的传输频度。

4.如权利要求3所述的装置，其特征在于，当被监测部件包括多个，且多个被监测部件的工作频率和/或电压不相同，则每个被监测部件对应的采集器与所述接口连接时，将自身的工作频率和工作电压转换为所述接口的工作频率和工作电压。

5.一种实时数据监测抓取的方法，其特征在于，所述方法应用于如权利要求1-3任一项所述的装置，所述方法包括：

集中器通过所述接口发送数据获取请求到所述采集器；

在接收到采集器反馈的请求应答后，按照设定的数据位宽接收所述采集器发送的监测数据。

6.如权利要求5所述的方法，其特征在于，方法还包括：

集中器通过所述接口发送数据长度信号到所述采集器；其中，所述数据长度信号用于指示采集器发送到集中器的监测数据的数据长度。

7.如权利要求5或6所述的方法，其特征在于，所述方法还包括：

所述采集器通过所述接口接收到错误标识，则停止接收采集器发送的监测数据；其中，所述错误标识用于指示所述接口有错误发生或采集器中出现错误。

8.一种数据流处理类芯片，其特征在于，所述数据流处理类芯片包括：

存储器，用于存储程序指令；

处理器，用于调用所述存储器中存储的程序指令，按照获得的程序指令执行权利要求5-7任一所述的方法包括的步骤。

9.一种存储介质，其特征在于，所述存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行权利要求5-7任一所述的方法包括的步骤。