JPH0557678U - Ic試験装置 - Google Patents

Ic試験装置

Info

Publication number
JPH0557678U
JPH0557678U JP10762191U JP10762191U JPH0557678U JP H0557678 U JPH0557678 U JP H0557678U JP 10762191 U JP10762191 U JP 10762191U JP 10762191 U JP10762191 U JP 10762191U JP H0557678 U JPH0557678 U JP H0557678U
Authority
JP
Japan
Prior art keywords
tester
test
condition
measurement
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10762191U
Other languages
English (en)
Inventor
康之 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP10762191U priority Critical patent/JPH0557678U/ja
Publication of JPH0557678U publication Critical patent/JPH0557678U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 ICテスタによりIC素子に対するテスト信
号に印加条件を徐々に変化させ、その各変化ごとにIC
素子の指定個所の電位変化波形をEBテスタで測定する
ことを短時間で行う。 【構成】 ICテスタでまず条件ファイル15からその
設定順にテスト条件読出し(S1 )、その条件に変更し
(S3 )、その条件でテストプログラムを起動してその
起動をEBテスタへ通知して(S4 )、割込み待ち状態
になる(S5 )。EBテスタ側ではまず割込み待ち状態
(S6 )となり、ICテスタから起動通知が入力される
と、波形測定を実行し(S8 )、その測定が終了すると
ICテスタへ中止を通知して割込み待状態(ステップS
6 )に戻る(S9 )。ICステタ側では中止通知が入力
されると条件ファイルからの次のテスト条件を読出しス
テップS1 に戻り、前記のことが可変テスト条件の最後
の変化が終るまで繰返される。起動通知、中止通知はI
CテスタとEBテスタとの間に通信手段を設けて行う。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案はICテスタで被試験IC素子を動作させ、そのIC素子の動作状態 を、EBテスタにより電子ビームやイオンビームなどの荷電粒子ビームを照射し て測定するIC試験装置に関する。
【0002】
【従来の技術】
EBテスタには通常、多点測定モードが備えられてあり、複数個所の波形測定 を比較的短時間で行うことができる。 IC素子の不良を解析するためには、多点測定だけではなく、ある特定の個所 で、IC素子に対する電源電圧、入力信号のタイミングなどの各種の印加条件( テスト条件)を変化させながら、EBテスタで波形測定をする必要がある場合が ある。
【0003】 この場合、従来においては操作員はICテスタの位置に行き、そのテスト条件 をICテスタに設定し、その後EBテスタの位置に移動して波形測定を行い、再 びICテスタの位置に行きテスト条件を設定し、その後EBテスタの位置で測定 するということを繰返していた。
【0004】
【考案が解決しようとする課題】
以上のように従来においてはテスト条件を変更しながら測定する場合は、1つ の波形測定を完了するごとに、ICテスタへ行ってそのテスト条件の設定をやり なおさなければならないため、テスト条件をわずかずつ変化させて多数回測定す る場合には、測定時間が長くなり、かつ操作員の負担も大きくなるという問題が あった。
【0005】
【課題を解決するための手段】
この考案によれば、ICテスタ側ではその割込み待ち状態で、起動指令または 中止通知が入力されると、予め決められた順でテスト条件の更新を行い、その更 新されたテスト条件でテストプログラムを起動して被試験IC素子を動作状態と し、その起動をEBテスタへ通知して割込み待ち状態となる。一方EBテスタ側 では割込み状態でICテスタから起動通知が入力されると、測定を実行し、その 測定が終了すると、中止をICテスタへ通知して割込み待ち状態となる。
【0006】
【実施例】
図1Aにこの考案の実施例を示す。ICテスタ11はIC素子を試験するため に必要な、各線のテストパターンを発生、かつその振幅やタイミングを変化させ ることができ、かつIC素子へ印加する動作電源電圧を変化させることができる ものであればよく、テストパターンをIC素子へ印加して、そのIC素子の出力 を取込み、その状態を検査するICテスタのパターン発生側が用いられる他、単 にテストパターン発生器と電源ユニットからのみなるものでもよい。
【0007】 このICテスタ11より発生されたテストパターンや電源電圧などの試験信号 がEBテスタ12内の被試験IC素子13に印加されてそのIC素子13が動作 状態とされる。EBテスタ12はそのIC素子13の設定した任意の位置に例え ば電子ビームを照射してその点の電位の状態を波形として測定することができる 。
【0008】 この考案ではICテスタ11とEBテスタ12とが、汎用プロトコルまたは専 用バスによる通信手段14で接続される。またICテスタ11内の条件ファイル 15に、テスト条件が設定記憶される。テスト条件は例えば、図2に示すように 、例えばタイミングについて見ると、種類としてAclk1が、初期値として0 nSが変化ステップとして1nSが、波形測定回数として10回がそれぞれ設定 され、その変化条件の各値0nS、1nS、2nS、3nS、…が順次記憶され る。
【0009】 EBテスタ12を印加条件可変連続波形測定モードとし、またSEM像での測 定個所を指定し、ICテスタ11に例えばタイミングについて前記のテスト条件 を設定してファイル化する。その後、ICテスタ11に対して起動指令を入力す る。すると図2に示すようにICテスタ11は条件ファイル15から、先に設定 されたテスト条件中の固定条件と、可変条件を設定順の最初のものとを読出し( S1 )、次にその印加条件可変連続波形測定が終了したか、つまり、可変条件の 最後のものを設定し終って、ENDになったかをチェックし(S2 )、ENDで なければ、先に読出したテスト条件を設定し、つまり2回目からは可変条件につ いてのみ条件を変更設定し(S3 )、その後、テストプログラムを起動させると 共に起動をEBテスタ12へ通知し(S4 )、ICテスタ11は割込み待ち状態 になる(S5 )。IC素子13はICテスタ11によりその設定条件で動作状態 となる。
【0010】 一方EBテスタ12側では起動されると先ず割込み待ち状態になり(S6 )、 ICテスタ11から通知が来るとそれが印加条件可変連続波形測定の終了かがチ ェックされ(S7 )、終了でなければ、つまりテストプログラムの起動通知であ れば波形測定を実行する(S8 )。その波形測定が終了すると、中止をICテス タ11に通知して、割り込み待ち状態(ステップS6 )に戻る(S9 )。ICテ スタ11では割込み待ち状態(ステップS5 )でEBテスタ12から中止が通知 されるとステップS1 に戻り、条件ファイル15から可変条件の次のものを読取 り、ステップ(S2 )に移る。従ってこの可変条件についてのみテスト条件が変 更されてIC素子が動作され、それについてEBテスタ12により波形測定が行 われ、しかも中止通知がEBテスタから入力されるごとにテスト条件を変更して IC素子を動作させてICテスト11は割込み待ち状態となり、一方EBテスタ 12はICテスタ11から起動通知が入力されるごとに波形測定を行いその測定 が終了するごとに割込み待ち状態となり、可変条件のすべてを設定し終るまで、 自動的に、テスト条件の設定とそれに対する波形測定とが繰返される。起動通知 と中止通知と終了通知とが通信手段14により行われる。
【0011】 上記の10回のテスト条件設定により測定された波形が例えば図1Bに示すよ うに表示され、1〜8回目の条件設定までは波形がしきい値以上となり正しく動 作するが、9回目と10回目の条件では波形がしきい値以下となり、正しく動作 しないことを知ることができる。 上述ではテスト条件をその可変順に予め条件ファイル15に記憶させたが、テ スト条件の設定ごとに外部からもって来てもよいし、あるいはそのテスト条件を その都度順次作り出してもよい、つまりテスト条件の変更ごとにそれまでの可変 条件にステップ値を例えば加算し、その加算値をテスト条件として設定してもよ い。
【0012】
【考案の効果】
以上述べたようにこの考案によれば、ICテスタ11とEBテスタ12との間 に相互に通知をさせることにより、操作員がいちいち可変条件をその測定ごとに 設定する必要がなく、自動的に印加条件可変の連続測定が行われ、通常の多点測 定モードと同程度の短時間で測定することができ、操作員の負担も著しく軽くな り、特に条件を微細に変化することを大幅な範囲で行う場合にこの考案は有効で ある。
【図面の簡単な説明】
【図1】Aはこの考案の実施例を示すブロック図、Bは
その実施例の測定波形例を示す図である。
【図2】この考案の実施例の動作例を示す流れ図。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 ICテスタで被試験IC素子を動作さ
    せ、そのIC素子の動作状態をEBテスタで測定するI
    C試験装置において、 上記ICテスタに設けられ、その割込み待ち状態で、起
    動指令または中止通知が入力されるごとに予め決められ
    た順でテスト条件を更新する手段と、 その更新されたテスト条件でテストプログラムを起動
    し、上記IC素子を動作状態として、その起動を上記E
    Bテスタへ通知して上記割込み待ち状態となる手段と、 上記EBテスタに設けられ、その割込み状態で、上記I
    Cテスタからの上記起動通知が入力されると上記測定を
    実行し、その測定が終了すると中止を上記ICテスタへ
    通知して上記割込み待ち状態となる手段と、 を設けたことを特徴とするIC試験装置。
JP10762191U 1991-12-27 1991-12-27 Ic試験装置 Pending JPH0557678U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10762191U JPH0557678U (ja) 1991-12-27 1991-12-27 Ic試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10762191U JPH0557678U (ja) 1991-12-27 1991-12-27 Ic試験装置

Publications (1)

Publication Number Publication Date
JPH0557678U true JPH0557678U (ja) 1993-07-30

Family

ID=14463827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10762191U Pending JPH0557678U (ja) 1991-12-27 1991-12-27 Ic試験装置

Country Status (1)

Country Link
JP (1) JPH0557678U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013507610A (ja) * 2009-10-08 2013-03-04 テラダイン、 インコーポレイテッド プログラム可能なプロトコル生成器
CN115184717A (zh) * 2022-09-15 2022-10-14 为准(北京)电子科技有限公司 一种基于多待测设备的测试方法、装置和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976441A (ja) * 1982-10-22 1984-05-01 Fujitsu Ltd 集積回路の診断装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976441A (ja) * 1982-10-22 1984-05-01 Fujitsu Ltd 集積回路の診断装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013507610A (ja) * 2009-10-08 2013-03-04 テラダイン、 インコーポレイテッド プログラム可能なプロトコル生成器
CN115184717A (zh) * 2022-09-15 2022-10-14 为准(北京)电子科技有限公司 一种基于多待测设备的测试方法、装置和电子设备
CN115184717B (zh) * 2022-09-15 2022-12-06 为准(北京)电子科技有限公司 一种基于多待测设备的测试方法、装置和电子设备

Similar Documents

Publication Publication Date Title
US4012625A (en) Non-logic printed wiring board test system
JPH0743413B2 (ja) 半導体試験装置
JPH0557678U (ja) Ic試験装置
JPH04361180A (ja) デバッグ用プログラム作成方法
JP3918344B2 (ja) 半導体試験装置
JPH03136261A (ja) 半導体装置の直流電流・電圧特性の測定方法
JPS6110214Y2 (ja)
KR200146658Y1 (ko) 반도체 소자용 검사장비
JPH0580093A (ja) 電子回路のインピーダンス検査装置
JPS62297768A (ja) 論理回路試験装置
JP3220040B2 (ja) 半導体試験装置の自己診断実行方式
JPH082629Y2 (ja) Lsiテスタ
CN113849360A (zh) 一种波形激励方法及装置
JPS5876906A (ja) 制御装置の自動試験方法
JPS63279180A (ja) 論理回路試験機
JP2672690B2 (ja) 半導体デバイスの試験方法
JPS596553A (ja) 論理回路
JPH05346454A (ja) Lsi試験装置
JPS5855873A (ja) Icテスタ
JPH0688855A (ja) 回路検査装置
JPH01245169A (ja) 集積回路
JPS59225368A (ja) 論理回路試験装置
JPS63103985A (ja) 集積回路素子検査装置
JPS61260171A (ja) Lsi試験方法
JPH0843480A (ja) Ic試験装置のdcユニットとdutおよびdutピンの接続選択制御方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980714