JP2013507610A - プログラム可能なプロトコル生成器 - Google Patents
プログラム可能なプロトコル生成器 Download PDFInfo
- Publication number
- JP2013507610A JP2013507610A JP2012533142A JP2012533142A JP2013507610A JP 2013507610 A JP2013507610 A JP 2013507610A JP 2012533142 A JP2012533142 A JP 2012533142A JP 2012533142 A JP2012533142 A JP 2012533142A JP 2013507610 A JP2013507610 A JP 2013507610A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor device
- pattern generator
- test
- patgen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 155
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 15
- 239000004020 conductor Substances 0.000 description 13
- 230000004044 response Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013481 data capture Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
ビット47=RX Flagを待つ
ビット46=Host Flagを待つ
ビット45=ISLコマンドを待つ
ビット44:10=リザーブ
ビット設定なし=通常ループ
WAITコマンドは、ピンデータをソースし続けながら、イベントが発生するまで待つ。WAITコマンドも、特定のイベントが発生するのを待ち、イベントが発生した場合、実行は次の命令コードまで進む。
ビット47=TX Flagを待つ
ビット46=Host Flagを待つ
ビット45=ISLコマンドを待つ
ビット44=整列を待つ
ビット43=整列、次いで一致Aを待つ
ビット42=整列、次いで一致Bを待つ
ビット41=整列、次いで一致A+Bを待つ
ビット40=一致の前に捕捉する
ビット39=一致の後に捕捉する
ビット40:16=リザーブ
ビット15:0=待機又はループカウント(ループカウントのみ10b)
捕捉ビットは、データのパケットの開始を指定するデータをWAITコマンドが待つのを可能にする。WAITの指示の実行を通じて、Rx Patgen 304は次いで待機し、データのパケットの終わりで一致が生じるまでデータを受信する。
Claims (18)
- 半導体デバイス試験装置であって、
被試験半導体デバイスを試験するように構成されるプログラム可能なハードウェアであって、該プログラム可能なハードウェアは、前記被試験半導体デバイスへ、及びこれからデータの流れを制御するための2つ又はそれ以上のパターン生成器でプログラムされる、プログラム可能なハードウェアを含む、半導体デバイス試験装置。 - 前記2つ又はそれ以上のパターン生成器は、
被試験半導体デバイスにデータを送信するように、及び
前記被試験半導体デバイスからデータを受信するようにプログラムされる、請求項1に記載の半導体デバイス試験装置。 - 前記パターン生成器のうちの1つは、前記被試験半導体デバイスにデータを送信するための送信用のプログラム可能なパターン生成器を含む、請求項1に記載の半導体デバイス試験装置。
- 前記パターン生成器のうちの1つは、前記被試験半導体デバイスからデータを受信するための、受信用のプログラム可能なパターン生成器を含む、請求項2に記載の半導体デバイス試験装置。
- 前記受信用のプログラム可能なパターン生成器は、前記被試験半導体デバイスから受信した前記データに対して、1つ以上の命令コードを実行するように構成される、請求項4に記載の半導体デバイス試験装置。
- 前記送信用のプログラム可能なパターン生成器と前記受信用のプログラム可能なパターン生成器とは通信する、請求項3に記載の半導体デバイス試験装置。
- 前記受信用のパターン生成器は、前記送信用のパターン生成器にメッセージを送信し、前記メッセージは、前記送信用のパターン生成器が前記被試験半導体デバイスにデータを送信すべきであるということを示す、請求項1に記載の半導体デバイス試験装置。
- 前記送信用のパターン生成器は、送信されるべきデータを指定する1つ以上の命令コードを実行するように構成される、請求項3に記載の半導体デバイス試験装置。
- 前記受信用のプログラム可能なパターン生成器は、前記送信用のプログラム可能なパターン生成器にメッセージを送信するように構成され、前記メッセージは、前記送信用のプログラム可能なパターン生成器が前記被試験半導体デバイスにデータを送信すべきであるということを示すデータを含む、請求項3に記載の半導体デバイス試験装置。
- 前記プログラム可能なハードウェアから出る、及びこれへのデータの流れを制御するためのデータ制御器を更に含む、請求項1に記載の半導体デバイス試験装置。
- 前記データ制御器は、前記送信用のプログラム可能なパターン生成器と通信し、かつ、前記データ制御器は前記送信用のプログラム可能なパターン生成器にコマンドを送信するように構成され、前記コマンドは、前記送信用のプログラム可能なパターン生成器によって実行されるべき1つ以上の命令コードを指定するデータを含む、請求項10に記載の半導体デバイス試験装置。
- 前記データ制御器は、前記受信用のプログラム可能なパターン生成器と通信し、かつ、前記データ制御器は、前記受信用のプログラム可能なパターン生成器にコマンドを送信するように構成され、前記コマンドは、前記受信用のプログラム可能なパターン生成器によって実行されるべき1つ以上の命令コードを指定するデータを含む、請求項10に記載の半導体デバイス試験装置。
- 半導体デバイスを試験する方法であって、前記方法は、
前記半導体デバイスを試験するためにハードウェアをプログラミングすることを含み、前記ハードウェアは、
データのビット数を被試験半導体デバイスに送信するために、命令コードでプログラムすることができる送信用のパターン生成器と、
受信した前記データのビット数にデータ処理を実行するために、命令コードでプログラムすることができる受信用のパターン生成器と、を含む、方法。 - データの1つ以上のビット数を前記被試験半導体デバイスに送信することと、
前記データの1つ以上のビット数を前記被試験半導体デバイスから受信することと、を更に含む、請求項13に記載の方法。 - 送信されるべきデータを指定する1つ以上の命令コードを、前記送信用のパターン生成器によって実行することを更に含む、請求項14に記載の方法。
- 前記被試験半導体デバイスから受信された前記データの1つ以上のビット数に対して、1つ以上の命令コードを実行することを更に含む、請求項14に記載の方法。
- 更に前記送信用のパターン生成器は、前記被試験半導体デバイスに前記データのビット数を送信する前に、前記受信用のパターン生成器からの電気信号を受信するのを待つ、請求項13に記載の方法。
- 半導体デバイスであって、
受信用のパターン生成器及び送信用のパターン生成器でプログラムされるプログラム可能なハードウェアを含み、
前記送信用のパターン生成器は、データの1つ以上のビット数を被試験半導体デバイスに送信するように構成され、
前記受信用のパターン生成器は、前記送信用のパターン生成器と通信するように構成され、
前記受信用のパターン生成器は、前記被試験半導体デバイスから、データの1つ以上のビット数を受信するように構成され、
前記送信用のパターン生成器は、前記被試験半導体デバイスにデータの1つ以上の第2のビット数を送信する前に、前記受信用のパターン生成器から信号を受信するのを待つように構成される、半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/575,800 | 2009-10-08 | ||
US12/575,800 US8269520B2 (en) | 2009-10-08 | 2009-10-08 | Using pattern generators to control flow of data to and from a semiconductor device under test |
PCT/US2010/023280 WO2011043832A1 (en) | 2009-10-08 | 2010-02-05 | Programmable protocol generator |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013507610A true JP2013507610A (ja) | 2013-03-04 |
JP2013507610A5 JP2013507610A5 (ja) | 2013-12-05 |
JP5732464B2 JP5732464B2 (ja) | 2015-06-10 |
Family
ID=43855798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012533142A Active JP5732464B2 (ja) | 2009-10-08 | 2010-02-05 | プログラム可能なプロトコル生成器 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8269520B2 (ja) |
EP (1) | EP2449391B1 (ja) |
JP (1) | JP5732464B2 (ja) |
KR (2) | KR101933723B1 (ja) |
CN (1) | CN102549443B (ja) |
MY (1) | MY155209A (ja) |
SG (1) | SG178186A1 (ja) |
TW (1) | TWI470242B (ja) |
WO (1) | WO2011043832A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602004022878D1 (de) * | 2004-07-07 | 2009-10-08 | Verigy Pte Ltd Singapore | Auswertung eines ausgangssignals eines gerade geprüften bausteins |
WO2010054669A1 (en) | 2008-11-11 | 2010-05-20 | Verigy (Singapore) Pte.Ltd. | Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment |
TW201314233A (zh) * | 2011-09-21 | 2013-04-01 | Hon Hai Prec Ind Co Ltd | 測試卡 |
US9910086B2 (en) | 2012-01-17 | 2018-03-06 | Allen Czamara | Test IP-based A.T.E. instrument architecture |
US9952276B2 (en) * | 2013-02-21 | 2018-04-24 | Advantest Corporation | Tester with mixed protocol engine in a FPGA block |
US9411701B2 (en) * | 2013-03-13 | 2016-08-09 | Xilinx, Inc. | Analog block and test blocks for testing thereof |
US9195261B2 (en) | 2013-09-03 | 2015-11-24 | Teradyne, Inc. | Synchronizing data from different clock domains by bridges one of the clock signals to appear to run an integer of cycles more than the other clock signal |
DE112014006642T5 (de) * | 2014-07-28 | 2017-01-19 | Intel Corporation | Halbleitervorrichtungs-Prüfgerät mit Dut-Daten-Streaming |
KR20170130013A (ko) * | 2016-05-17 | 2017-11-28 | 삼성전자주식회사 | 바이너리 벡터 기반의 테스트 장치 |
US10914784B2 (en) * | 2018-07-27 | 2021-02-09 | Advantest Corporation | Method and apparatus for providing UFS terminated and unterminated pulse width modulation support using dual channels |
US10976361B2 (en) * | 2018-12-20 | 2021-04-13 | Advantest Corporation | Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes |
US11137910B2 (en) * | 2019-03-04 | 2021-10-05 | Advantest Corporation | Fast address to sector number/offset translation to support odd sector size testing |
US11237202B2 (en) | 2019-03-12 | 2022-02-01 | Advantest Corporation | Non-standard sector size system support for SSD testing |
US10884847B1 (en) | 2019-08-20 | 2021-01-05 | Advantest Corporation | Fast parallel CRC determination to support SSD testing |
US20210302469A1 (en) * | 2020-03-31 | 2021-09-30 | Advantest Corporation | Universal Test Interface Systems and Methods |
US20220155370A1 (en) * | 2020-11-17 | 2022-05-19 | Synopsys, Inc. | Device under test synchronization with automated test equipment check cycle |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0557678U (ja) * | 1991-12-27 | 1993-07-30 | 株式会社アドバンテスト | Ic試験装置 |
JPH1183951A (ja) * | 1997-09-09 | 1999-03-26 | Yokogawa Electric Corp | Lsi試験装置 |
JP2002174661A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Xerox Co Ltd | 集積回路テスト制御装置 |
US6553527B1 (en) * | 1999-11-08 | 2003-04-22 | International Business Machines Corporation | Programmable array built-in self test method and controller with programmable expect generator |
JP2008059564A (ja) * | 2006-07-31 | 2008-03-13 | Seiko Epson Corp | 更新データ送信方法、ファームウェア書き換えシステム及び更新データ送信プログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481675A (ja) * | 1990-07-25 | 1992-03-16 | Mitsubishi Electric Corp | 半導体デバイステスト装置 |
US5694399A (en) * | 1996-04-10 | 1997-12-02 | Xilinix, Inc. | Processing unit for generating signals for communication with a test access port |
JPH09288153A (ja) * | 1996-04-19 | 1997-11-04 | Advantest Corp | 半導体試験装置 |
JPH11184678A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | パターン発生器 |
US6651203B1 (en) * | 1999-05-17 | 2003-11-18 | Infineon Technologies Ag | On chip programmable data pattern generator for semiconductor memories |
US20040193982A1 (en) * | 2003-03-31 | 2004-09-30 | Arraycomm, Inc. | Built-in self-test for digital transmitters |
US20050154953A1 (en) * | 2004-01-12 | 2005-07-14 | Norskog Allen C. | Multiple function pattern generator and comparator having self-seeding test function |
JP2005315605A (ja) | 2004-04-27 | 2005-11-10 | Yamaha Corp | 半導体装置の試験装置および試験方法 |
US7479803B1 (en) * | 2004-10-06 | 2009-01-20 | Altera Corporation | Techniques for debugging hard intellectual property blocks |
US7409618B2 (en) * | 2004-10-06 | 2008-08-05 | Lsi Corporation | Self verifying communications testing |
US7519891B2 (en) * | 2005-09-28 | 2009-04-14 | Intel Corporation | IO self test method and apparatus for memory |
WO2007122990A1 (ja) * | 2006-04-19 | 2007-11-01 | Advantest Corporation | 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム |
KR100736675B1 (ko) * | 2006-08-01 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치 |
KR100736680B1 (ko) * | 2006-08-10 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치의 캘리브레이션 방법 |
CN101191819B (zh) * | 2006-11-21 | 2012-05-23 | 国际商业机器公司 | Fpga、fpga配置、调试系统和方法 |
US7774669B2 (en) * | 2007-06-11 | 2010-08-10 | Lsi Corporation | Complex pattern generator for analysis of high speed serial streams |
US20090112548A1 (en) * | 2007-10-30 | 2009-04-30 | Conner George W | A method for testing in a reconfigurable tester |
CN101196557A (zh) * | 2007-12-18 | 2008-06-11 | 上海华为技术有限公司 | 一种现场可编程门阵列测试的方法、装置和系统 |
-
2009
- 2009-10-08 US US12/575,800 patent/US8269520B2/en active Active
-
2010
- 2010-02-05 CN CN201080045103.XA patent/CN102549443B/zh active Active
- 2010-02-05 KR KR1020127009910A patent/KR101933723B1/ko active IP Right Grant
- 2010-02-05 SG SG2012006755A patent/SG178186A1/en unknown
- 2010-02-05 KR KR1020167023561A patent/KR20160105984A/ko not_active Application Discontinuation
- 2010-02-05 JP JP2012533142A patent/JP5732464B2/ja active Active
- 2010-02-05 MY MYPI2012000447A patent/MY155209A/en unknown
- 2010-02-05 EP EP10822367.8A patent/EP2449391B1/en active Active
- 2010-02-05 TW TW99103446A patent/TWI470242B/zh active
- 2010-02-05 WO PCT/US2010/023280 patent/WO2011043832A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0557678U (ja) * | 1991-12-27 | 1993-07-30 | 株式会社アドバンテスト | Ic試験装置 |
JPH1183951A (ja) * | 1997-09-09 | 1999-03-26 | Yokogawa Electric Corp | Lsi試験装置 |
US6553527B1 (en) * | 1999-11-08 | 2003-04-22 | International Business Machines Corporation | Programmable array built-in self test method and controller with programmable expect generator |
JP2002174661A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Xerox Co Ltd | 集積回路テスト制御装置 |
JP2008059564A (ja) * | 2006-07-31 | 2008-03-13 | Seiko Epson Corp | 更新データ送信方法、ファームウェア書き換えシステム及び更新データ送信プログラム |
Also Published As
Publication number | Publication date |
---|---|
TWI470242B (zh) | 2015-01-21 |
EP2449391A4 (en) | 2015-02-25 |
WO2011043832A1 (en) | 2011-04-14 |
JP5732464B2 (ja) | 2015-06-10 |
US8269520B2 (en) | 2012-09-18 |
SG178186A1 (en) | 2012-03-29 |
KR101933723B1 (ko) | 2018-12-28 |
KR20160105984A (ko) | 2016-09-08 |
CN102549443B (zh) | 2015-04-01 |
US20110087942A1 (en) | 2011-04-14 |
EP2449391B1 (en) | 2016-07-13 |
EP2449391A1 (en) | 2012-05-09 |
TW201113536A (en) | 2011-04-16 |
KR20120093888A (ko) | 2012-08-23 |
MY155209A (en) | 2015-09-30 |
CN102549443A (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5732464B2 (ja) | プログラム可能なプロトコル生成器 | |
JP2013507610A5 (ja) | ||
WO2021189322A1 (zh) | 一种芯片测试装置及测试方法 | |
US7650555B2 (en) | Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer | |
US8725489B2 (en) | Method for testing in a reconfigurable tester | |
US9810729B2 (en) | Tester with acceleration for packet building within a FPGA block | |
US20050235187A1 (en) | Apparatus and method for testing motherboard having PCI express devices | |
US20100312516A1 (en) | Protocol aware digital channel apparatus | |
JP2006514296A (ja) | 集積回路の診断回路用通信インターフェイス | |
WO2013060361A1 (en) | Automatic test equipment | |
US10175296B2 (en) | Testing a board assembly using test cards | |
WO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
US20230152374A1 (en) | Automated test equipment and method using a trigger generation | |
US10866278B2 (en) | Methods and apparatus for performing design for debug via protocol interface | |
US9804224B2 (en) | Integrated circuit and method of operating an integrated circuit | |
US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
TWI637177B (zh) | 用於測試半導體元件之系統及方法 | |
GB2443541A (en) | Serializer/De-serializer bus and controller for a ASIC with a method for testing the ASIC. | |
CN108155979A (zh) | 一种检测设备 | |
CN112559275A (zh) | 集成电路、用于维护调试集成电路的方法和接口电路 | |
TW202219767A (zh) | 用於積體電路的自動檢測電路及方法 | |
CN117330942A (zh) | 芯片调试方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20131021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5732464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |