TWI450329B - 光罩圖案之形成方法及半導體裝置之製造方法 - Google Patents

光罩圖案之形成方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI450329B
TWI450329B TW099131073A TW99131073A TWI450329B TW I450329 B TWI450329 B TW I450329B TW 099131073 A TW099131073 A TW 099131073A TW 99131073 A TW99131073 A TW 99131073A TW I450329 B TWI450329 B TW I450329B
Authority
TW
Taiwan
Prior art keywords
film
mask pattern
forming
row
pattern
Prior art date
Application number
TW099131073A
Other languages
English (en)
Other versions
TW201118945A (en
Inventor
Masato Kushibiki
Eiichi Nishimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201118945A publication Critical patent/TW201118945A/zh
Application granted granted Critical
Publication of TWI450329B publication Critical patent/TWI450329B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G03F7/0397—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition the macromolecular compound having an alicyclic moiety in a side chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

光罩圖案之形成方法及半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法及包含於其中之光罩圖案之形成方法。
伴隨著半導體元件之高密集化，對製程所要求之配線或分離寬圖案傾向於細微化。如此之微細圖案係使用光微影技術形成光阻圖案列，使用光阻圖案列於光罩圖案，對係基底各種薄膜之被蝕刻膜進行蝕刻，藉此形成之。為形成光罩圖案光微影技術相當重要，最近的半導體元件細微化已至要求到光微影技術解析極限以下的程度。
作為形成如此光微影技術解析極限以下的微細光罩圖案之方法，有所謂雙重圖案化法。雙重圖案化法藉由進行第1光罩圖案形成步驟與在此第1光罩圖案形成步驟後進行之第2光罩圖案形成步驟2階段圖案化，可形成具有較以1次圖案化形成光罩圖案時更微細的線寬及間隔寬之光罩圖案。
且做為雙重圖案化法之一，亦已知一方法，藉由作為光罩使用形成於某圖案兩側之膜側壁部之SWP(Side Wall Patterning)法，形成具有較原光阻圖案列更微細的間距之光罩圖案。此方法係首先使光阻膜成膜，形成線部排列之光阻圖案列，形成矽氧化物膜等俾依等向性方式被覆此光阻圖案列表面後，進行回蝕，俾僅於被覆光阻圖案列側壁之膜側壁部殘留有矽氧化物膜，其後去除光阻圖案列，以係殘留之膜側壁部之矽氧化物膜為光罩圖案(參照例如專利文獻1。)。
【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2009-99938號公報
然而，以SWP之方法形成上述光微影技術解析極限以下的微細光罩圖案時，有如下列之問題。
如上述光罩圖案之形成方法中，於形成光阻圖案列後，會進行對為進行光微影而作為光阻膜下層成膜之BARC(Bottom Anti-Reflecting Coating)膜(以下稱「抗反射膜」。)進行蝕刻之工序。因進行對抗反射膜進行蝕刻之工序，工序數有時會增加，導致成本增大。
且對抗反射膜進行蝕刻時相對於光阻膜抗反射膜之蝕刻率比(選擇比)宜高。因此，作為抗反射膜有時會無法使用硬的材料，抗反射膜材料之選擇受到限制，導致製造成本增大。
且為使抗反射膜易於蝕刻，無法增加抗反射膜之厚度。因此，抗反射膜無法用作為對係抗反射膜之下層膜之被蝕刻膜進行蝕刻時有效的硬光罩。
另一方面，於如上述光罩圖案之形成方法中，當不進行抗反射膜蝕刻工序時，有時會使矽氧化物膜成膜俾被覆抗反射膜上的光阻圖案列，進行回蝕俾矽氧化物膜作為光阻圖案列之膜側壁部殘留，以灰化等之方式去除光阻圖案列，形成矽氧化物膜膜側壁部所構成之圖案。然而，以灰化去除光阻圖案列時，有時對矽氧化物膜進行回蝕時露出之抗反射膜亦會因灰化而受到侵蝕。抗反射膜不僅會因灰化而沿膜厚方向受到侵蝕，亦會於膜面沿左右方向平行受到侵蝕，故有時矽氧化物膜膜側壁部下的抗反射膜會受到侵蝕，發生膜側壁部所構成之光罩圖案崩塌之所謂圖案崩塌。
鑑於上述點，本發明之目的在於提供一種光罩圖案形成方法及包含此光罩圖案形成方法之半導體裝置製造方法，藉由SWP方法形成微細光罩圖案時，可省略抗反射膜之蝕刻工序，抗反射膜可作為對被蝕刻膜進行蝕刻時有效的光罩圖案，可防止膜側壁部所構成之光罩圖案崩塌。
為解決上述課題，本發明中其特徵在於可實施下列所述各方法。
依本發明之光罩圖案之形成方法包含：第1步驟，將矽氧化物膜以等向性方式被覆在形成於抗反射膜上且經細窄化處理而具有既定線寬之光阻圖案列表面，直到相鄰之光阻圖案列之間隔為既定尺寸；第2步驟，以碳膜嵌入由該矽氧化物膜被覆之該光阻圖案列相鄰列之間，並以該碳膜被覆由該矽氧化物膜所被覆之該光阻圖案列上部；第3步驟，從由該矽氧化物膜所被覆之該光阻圖案列上部去除該碳膜，並對該碳膜進行回蝕處理，俾令該碳膜殘存於由該矽氧化物膜所被覆之該光阻圖案列相鄰列之間；第4步驟，去除殘存之該碳膜，並進行回蝕處理，俾被覆於該光阻圖案列上部之該矽氧化物膜成為既定之膜厚尺寸；及第1光罩圖案列形成步驟，對已去除該矽氧化物膜之該光阻圖案列進行灰化處理，在該抗反射膜上形成矽氧化物膜所構成之第1光罩圖案列；該第1光罩圖案列包含：中央部，以大致與經修整之該光阻圖案列之該既定線寬相等之間隔寬排列，且具有既定之寬度尺寸；及膜側壁部，自兩側夾住該中央部，具有該既定之膜厚尺寸。
依本發明，藉由SWP之方法形成微細光罩圖案時，可省略抗反射膜之蝕刻工序，抗反射膜可作為對被蝕刻膜進行蝕刻時有效的光罩圖案，可防止膜側壁部所構成之光罩圖案崩塌。
其次，與圖式一齊說明關於用以實施本發明之形態。
(第1實施形態)
參照圖1至圖6說明關於依本發明第1實施形態之光罩圖案形成方法及半導體裝置之製造方法。
首先，參照圖1至圖2D，說明關於依本發明第1實施形態之光罩圖案形成方法及半導體裝置之製造方法。
圖1係用以說明依本實施形態之光罩圖案形成方法及半導體裝置各工序程序之流程圖。圖2A至圖2D係用以說明依本實施形態之光罩圖案形成方法及半導體裝置圖，係示意顯示各工序中基板表面構造之剖面圖。且分別進行圖1步驟S11至步驟S21之工序後基板表面之構造對應分別以圖2A(a)至圖2D(k)之剖面圖顯示之構造。
依本實施形態之微細圖案形成方法如圖1所示，包含堆疊步驟(步驟S11)、光微影步驟(步驟S12)、第5步驟(步驟S13)、第1步驟(步驟S14)、第2步驟(步驟S15)、第3步驟(步驟S16)、第4步驟(步驟S17)、第1光罩圖案列形成步驟(步驟S18)、第6步驟(步驟S19)、第3光罩圖案列形成步驟(步驟S20)及第7步驟(步驟S21)。
又，至步驟S19止各步驟包含於光罩圖案形成方法，步驟S20以後各步驟包含於半導體裝置之製造方法。
且如圖1所示，第5步驟(步驟S13)與第1步驟(步驟S14)亦可於使矽氧化物膜成膜之成膜裝置內連續進行。且第2步驟(步驟S15)與第3步驟(步驟S16)亦可於對碳膜進行回蝕處理之處理裝置內連續進行。
最初進行步驟S11之堆疊步驟。步驟S11中如圖2A(a)所示，在基板10上自下而上依序形成被蝕刻膜11、抗反射膜13及光阻膜14以堆疊之。被蝕刻膜11藉由形成圖案，用作為此後進行各種加工工序時之光罩。抗反射膜13中形成圖案，用作為用以形成被蝕刻膜11圖案之光罩。且抗反射膜13在形成於其上之光阻膜14進行光微影時用作為抗反射膜(BARC：Bottom Anti-Reflecting Coating)。
又，定義基板10不僅表示半導體基板，例如矽基板，尚包含形成有於半導體基板內或半導體基板上形成之半導體元件或對應積體電路圖案之導電膜、使此等者絕緣之層間絕緣膜之構造體。
被蝕刻膜11之材質可使用包含例如氮化矽、矽氧化物、氮氧化矽、非晶矽或多晶矽之薄膜。且被蝕刻膜11之厚度可為例如20~200nm。
抗反射膜13之材質可使用例如包含藉由旋塗成膜之多酚或i線光阻等光阻之廣範的有機類材料。且抗反射膜13之厚度可為例如150~300nm。
其次，進行步驟S12之光微影步驟。步驟S12中，使用光微影技術使光阻膜14曝光、顯影，如圖2A(b)所示，形成光阻膜14所構成，具有線寬L2、間隔寬S2及高度H2之圖案14a。
光阻膜14之材質可使用例如ArF光阻。且高度H2無特別限定，可為例如50~200nm。且線寬L2及間隔寬S2皆可為例如60nm。
其次，進行步驟S13之第5步驟。步驟S13中，對光阻膜14所構成之圖案14a之形狀進行細窄化處理，俾具有既定線寬，如圖2A(c)所示，形成光阻圖案列14b。
又，細窄化處理相當於對形狀進行加工之處理，亦稱修整處理。
細窄化處理之方法無特別限定。且細窄化處理條件之一例係在包含氧自由基或臭氧氣體之蒙氣中，溫度為室溫~100℃。且如圖2A(b)及圖2A(c)所示，經細窄化處理完成之光阻圖案列14b之線寬L3較進行細窄化處理前之圖案14a之線寬L2細，故光阻圖案列14b之線寬L3及間隔寬S3，與圖案14a之線寬L2及間隔寬S2之大小關係為L3<L2，S3>S2。線寬L3及間隔寬S3之值中，例如L3可為30nm，S3可為90nm。
且光阻圖案列14b之高度H3有時大致與圖案14a之高度H2相等或小於圖案14a之高度H2。
又，本實施形態中，步驟S13亦可於進行步驟S14之成膜裝置處理容器內進行。
其次，進行步驟S14之第1步驟。步驟S14中，如圖2B(d)所示，使矽氧化物膜15成膜，將矽氧化物膜15以等向性方式被覆在形成於抗反射膜13上且經細窄化處理而具有既定線寬L3之光阻圖案列14b表面，直到相鄰之光阻圖案列之間隔為既定尺寸S3' 。
又，作為矽氧化物膜，亦可為SiO2 膜、氧與矽之組成比與SiO2 膜不同之SiOx 膜或作為主成分包含矽與氧之其他組成的薄膜其中任一者。且亦可使用氮氧化矽膜(SiON膜)。
矽氧化物膜15之成膜雖在光阻膜14作為光阻圖案列14b殘留之狀態下進行，但一般而言光阻膜14在高溫下脆弱，故宜在低溫(例如約300℃以下)下進行。作為矽氧化物膜之成膜方法，可在低溫下成膜即可。本實施形態中，可藉由在低溫下的分子層堆積(Molecular Layer Deposition，以下稱MLD)，亦即低溫MLD進行。其結果，如圖2B(d)所示，包含光阻圖案列14b形成之位置及未形成之位置，矽氧化物膜15成膜於基板全面，矽氧化物膜15成膜，俾於光阻圖案列14b之側面亦被覆光阻圖案列14b之側面。此時矽氧化物膜15之厚度若為D，被覆光阻圖案列14b側面之矽氧化物膜15之寬即亦為D。因此，相鄰之光阻圖案列之間隔S3' 中，S3' =S3-D×2。且矽氧化物膜15之厚度D可為例如30nm，S3可為90nm。此時，S3' 可為30nm。
在此，說明關於藉由低溫MLD成膜之成膜工序。
低溫MLD中，交互重複下列工序：對成膜裝置處理容器內供給包含矽之原料氣體，使矽原料吸附在基板上；及對處理容器內供給包含氧之氣體，使矽原料氧化。
具體而言，使包含矽之原料氣體吸附在基板上之工序中，經由矽原料氣體之供給噴嘴對處理容器內供給作為包含矽之原料氣體，於1分子內具有2個胺基之胺基矽烷氣體，例如雙三級丁胺矽烷(以下稱BTBAS)既定時間。藉此，使BTBAS吸附在基板上。
其次，對處理容器內供給包含氧之氣體，使矽材料氧化之工序中，經由氣體供給噴嘴對處理容器內供給作為包含氧之氣體，藉由具有例如高頻電源之電漿產生機構電漿化之氧氣既定時間。藉此，吸附在基板上的BTBAS經氧化，形成矽氧化物膜15。
且切換上述使包含矽之原料氣體吸附在基板上的工序，與對處理容器內供給包含氧之氣體，使矽材料氧化之工序時，為在各工序之間去除進行緊接在前的工序時之殘留氣體，可進行於處理容器內進行真空排氣並同時對處理容器內供給例如氮氣等非活性氣體所構成之吹掃氣體之工序既定時間。又，此工序可去除殘留於處理容器內之氣體即可，可不供給吹掃氣體而在停止供給所有氣體之狀態下繼續進行真空排氣。
本實施形態中，作為用以使矽氧化物膜15成膜之Si氣體源使用包含有機矽之氣體源。包含有機矽之Si氣體源例為胺基矽烷類前驅物。胺基矽烷類前驅物例為1價或2價之胺基矽烷類前驅物。1價或2價之胺基矽烷類前驅物之具體例為例如BTBAS(雙三級丁胺矽烷)、BDMAS(雙二甲胺矽烷)、BDEAS(雙二乙胺矽烷)、DPAS(二丙胺矽烷)、BAS(丁胺矽烷)及DIPAS(二異丙胺矽烷)。
且作為胺基矽烷類前驅物，亦可使用3價之胺基矽烷類前驅物。3價之胺基矽烷類前驅物例為TDMAS(三二甲胺矽烷)。
且作為包含有機矽之Si氣體源，除胺基矽烷類前驅物外，亦可使用乙氧基矽烷類前驅物。乙氧基矽烷類前驅物例為例如TEOS(四乙氧基矽烷)。
另一方面，作為包含氧之氣體，除氧氣外，尚可使用NO氣體、N2 O氣體、H2 O氣體、O3 氣體，可藉由高頻電場電漿化以作為氧化劑使用此等者。藉由使用如此包含氧之氣體電漿，可在300℃以下使矽氧化物膜成膜。且更可藉由調整包含氧之氣體之氣體流量、高頻電源電力、處理容器內壓力，使矽氧化物膜之成膜在100℃以下或室溫下進行。
其次，進行步驟S15之第2步驟。步驟S15中，如圖2B(e)所示，以碳膜16嵌入由矽氧化物膜15被覆之光阻圖案列14b之間，並以碳膜16被覆由矽氧化物膜15被覆之光阻圖案列14b上部。碳膜16之膜厚可以碳膜16嵌入由矽氧化物膜15被覆之光阻圖案列14b相鄰列之間即可。
作為碳膜16，可使用包含非晶碳之碳膜。且步驟S15之第2步驟可在係步驟S16之第3步驟，對碳膜進行回蝕處理之處理裝置內，與步驟S16連續進行。
在此說明關於作為碳膜16，就使用非晶碳膜時之成膜方法，在對碳膜16進行回蝕處理之處理裝置內進行之情形。
非晶碳膜之成膜處理中，使用處理裝置，包含：碳氣體源供給源，經由碳氣體源供給管連接；及處理容器，包含電漿產生機構。
自碳氣體源供給源經由碳氣體源供給配管對處理裝置之處理容器內供給既定之碳氣體源，以電漿產生機構使其電漿化，藉由電漿CVD在由矽氧化物膜15被覆之基板10上使非晶碳膜16成膜。此時，亦可自藉由吹掃氣體供給管連接之吹掃氣體供給源經由吹掃氣體供給管對處理容器內供給作為稀釋氣體之氮氣。此時電漿產生機構中高頻電力之頻率及功率因應所需之反應性適當設定即可。經電漿化之氣體反應性高，故可使成膜溫度降低。又，電漿之產生非必須，反應性充分時，亦可藉由熱CVD成膜。
作為碳氣體源(原料氣體)，可藉由反應使碳成膜即可，一般而言可使用包含碳氫化合物類(CH類)氣體之處理氣體。作為碳氫化合物類氣體，可使用乙烯(C2 H2 )、甲烷(CH4 )、乙烷(C2 H6 )、乙炔(C2 H2 )、丁炔(C4 H6 )等，作為碳氫化合物類氣體以外之氣體，可使用如Ar氣體之非活性氣體或氫氣等。
且本實施形態中，為嵌入由矽氧化物膜15被覆之光阻圖案列14b之間，更可如後述，使用例如CH3 F等包含氟之氟碳氫化合物類氣體，或是例如CF4 等氟碳類(CF類)氣體，或氟碳氫化合物類(CHF類)氣體與氟碳類(CF類)氣體之混合氣體。
使非晶碳膜成膜時處理容器內之壓力宜為6667~666665Pa。且使非晶碳膜成膜時之基板溫度宜在800℃以下，600~700℃則更佳。
其次，進行步驟S16之第3步驟。步驟S16中，如圖2B(f)所示，自以矽氧化物膜15被覆之光阻圖案列14b上部去除碳膜16，並在由矽氧化物膜15被覆之光阻圖案列14b相鄰列之間對碳膜16進行回蝕處理，俾作為符號16a殘存之。
作為步驟S16中為進行回蝕處理之處理氣體，可使用例如CF4 、C4 F8 、CHF3 、CH3 F、CH2 F2 等CF類氣體與Ar氣體等之混合氣體，或因應所需於此混合氣體中添加有氧之氣體等進行之。
又，步驟S16中之回蝕處理雖係蝕刻處理，但因沿厚度方向使碳膜16表面後退，故稱回蝕處理。
其次，進行步驟S17之第4步驟。步驟S17中，如圖2C(g)所示，去除殘存之碳膜16a，並對被覆光阻圖案列14b上部之矽氧化物膜15進行回蝕處理，俾為既定之膜厚尺寸H4。
又，步驟S17中之回蝕處理雖係蝕刻處理，但因沿厚度方向使矽氧化物膜15表面後退，故稱回蝕處理。
如圖2C(g)所示，光阻圖案列14b上部露出，於光阻圖案列14b各列之間，形成配置有包含於步驟S18具有後述之既定寬度尺寸S3' 之中央部15a，與自兩側夾住中央部15a，具有既定膜厚尺寸H4及寬度尺寸D之膜側壁部15b，矽氧化物膜15所構成之第1光罩圖案列15c之圖案。此時，若光阻圖案列14b各圖案列之高度為H3，係膜側壁部15b高度尺寸之既定膜厚尺寸H4中，即H4<H3。
步驟S17中之回蝕處理可使用例如CF4 、C4 F8 、CHF3 、CH3 F、CH2 F2 等CF類氣體，與Ar氣體等混合氣體，或因應所需於此混合氣體中添加有氧之氣體等進行之。
其次，進行步驟S18之第1光罩圖案列形成步驟。步驟S18中，對光阻圖案列14b進行灰化處理，如圖2C(h)所示，在抗反射膜13上，形成包含前述之中央部15a與膜側壁部15b，矽氧化物膜15所構成之第1光罩圖案列15c。
第1光罩圖案列15c之線寬為S3，間隔寬為L3。如前述，第1光罩圖案列15c之線寬S3可為90nm，間隔寬L3可為30nm。且亦可不進行灰化處理，代之以使用氧、氮、氫、氨等電漿之蝕刻。
其次，進行步驟S19之第6步驟(第2光罩圖案列形成步驟)。步驟S19中，自第1光罩圖案列15c去除中央部15a，並對矽氧化物膜15進行回蝕處理，俾中央部15a兩側之膜側壁部15b殘存，如圖2C(i)所示，形成膜側壁部15b所構成之第2光罩圖案列15b。
步驟S19中之回蝕處理可使用例如CF4 、C4 F8 、CHF3 、CH3 F、CH2 F2 等CF類氣體，與Ar氣體等混合氣體，或因應所需於此混合氣體中添加有氧之氣體等進行之。
且若第2光罩圖案列15b之線寬為L1，間隔寬為S1，光阻圖案列14b之線寬L3為30nm，中央部15a之寬度尺寸S3' 為30nm，膜側壁部15b之寬度尺寸D為30nm時L1=D，S1=L3=S3' ，故L1可為30nm，S1可為30nm。
其次，進行步驟S20之第3光罩圖案列形成步驟。步驟S20中，使用第2光罩圖案列15b對抗反射膜13進行蝕刻，如圖2D(j)所示，形成抗反射膜13所構成，沿一方向延伸之第3光罩圖案列13a。第3光罩圖案列13a之線寬為L1，間隔寬為S1。且有時於第3光罩圖案列13a上部殘留有全部或一部分膜側壁部15b。
其次，進行步驟S21之第7步驟(第4光罩圖案列形成步驟)。步驟S21中，使用第3光罩圖案列13a對被蝕刻膜11進行加工，如圖2D(k)所示，形成第4光罩圖案列11a。例如包含氮化矽之被蝕刻膜11之蝕刻可使用Cl2 、Cl2 +HBr、Cl2 +O2 、CF4 +O2 、SF6 、Cl2 +N2 、Cl2 +HCl、HBr+Cl2 +SF6 等氣體等之電漿進行。
其次，參照圖3及圖4，藉由與比較例1進行比較，說明關於使用依本實施形態之光罩圖案形成方法及半導體裝置之製造方法藉由SWP之方法形成微細光罩圖案時，可省略抗反射膜之蝕刻工序之作用效果。
圖3係用以說明作為比較例1之光罩圖案形成方法及半導體裝置之製造方法各工序程序之流程圖。圖4係用以說明作為比較例1之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖。
如圖3所示，比較例1之光罩圖案形成方法及半導體裝置之製造方法包含自步驟S111至步驟S118各步驟，自步驟S111至步驟S113分別與圖1所示自步驟S11至步驟S13相同。
其後，比較例1中，不進行圖1之步驟S14以後而代之以自步驟S114至步驟S118之工序。且自步驟S114至步驟S117各工序進行後基板表面之構造對應分別以自圖4(a)至圖4(d)之剖面圖表示之構造。
步驟S114中，如圖4(a)所示，使用光阻圖案列14b對抗反射膜S115中，如圖4(b)所示，依等向性方式以矽氧化物膜15被覆抗反射膜圖案列13b表面。如圖4(b)所示，步驟S115中，全部或一部分光阻圖案列14b亦可殘留於抗反射膜圖案列13b上部。步驟S116中，如圖4(c)所示，自抗反射膜圖案列13b上部去除矽氧化物膜15，並進行回蝕處理，俾其作為抗反射膜圖案列13b之膜側壁部15d殘存。步驟S117中，如圖4(d)所示，對抗反射膜圖案列13b進行灰化處理，形成膜側壁部15d所構成之光罩圖案列15d。
藉由進行自步驟S114至步驟S117之工序，可形成矽氧化物膜15膜側壁部15d所構成之光罩圖案列15d，其後，可使用膜側壁部15d所構成之光罩圖案列15d對被蝕刻膜11進行加工，形成被蝕刻膜11所構成之光罩圖案列。
比較例1中，於步驟S114，使用光阻膜14所構成之光阻圖案列14b對抗反射膜13進行蝕刻。另一方面，本實施形態中，於步驟S20，使用矽氧化物膜15所構成之第2光罩圖案列15b對抗反射膜13進行蝕刻。
本實施形態中，進行光微影使光阻膜圖案化後，使矽氧化物膜成膜前之工序中，不需進行對抗反射膜進行蝕刻之工序。因此，可自進行光微影之塗布顯影處理裝置，不經由蝕刻裝置直接輸送基板至矽氧化物膜之成膜裝置。亦即，與比較例1相比較可省略一工序。因此，可降低進行光罩圖案形成方法及半導體裝置之製造方法時之製造成本。
且比較例1中，需選擇相對於光阻膜選擇比高的抗反射膜，例如比光阻膜柔軟的抗反射膜，抗反射膜之材料受到限制，成為製造成本增大之要因。本實施形態中，材料之選擇不受限制，可使用一般的抗反射膜，故可減少製造成本。
且本實施形態中，抗反射膜之厚度無限制，可較習知者厚。因此，亦可用作為對被蝕刻膜進行蝕刻時有效的硬光罩。具體而言，比較例1中，抗反射膜膜厚約30nm時，本實施形態中，可增大至約80nm。
其次，說明關於使用依本實施形態之光罩圖案形成方法及半導體裝置之製造方法藉由SWP之方法形成微細光罩圖案時，可防止膜側壁部所構成之光罩圖案崩塌之作用效果。
圖5係用以說明作為比較例2之光罩圖案形成方法及半導體裝置之製造方法各工序程序之流程圖。圖6係用以說明作為比較例2之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖。
如圖5所示，比較例2之光罩圖案形成方法及半導體裝置之製造方法包含自步驟S211至步驟S218各步驟，自步驟S211至步驟S214分別與圖1所示自步驟S11至步驟S14相同。
其後，比較例2中，不進行圖1之步驟S15以後而代之以自步驟S215至步驟S218之工序。且步驟S215及步驟S216各工序進行後基板表面之構造分別對應以圖6(a)及圖6(b)之剖面圖表示之構造。
步驟S215中，如圖6(a)所示，自光阻圖案列14b上部去除矽氧化物膜15，並進行回蝕處理，俾其作為光阻圖案列14b之膜側壁部15e殘存。步驟S216中，如圖6(b)所示，對光阻圖案列14b進行灰化處理，形成膜側壁部15e所構成之第2光罩圖案列15e。
其後進行之步驟S217及步驟S218分別與圖1所示之步驟S20及步驟S21相同。
比較例2中，於步驟S215，對矽氧化物膜15進行回蝕處理，故於係光阻圖案列14b相鄰列之間之區域，以虛線包圍之區域I去除矽氧化物膜15，使抗反射膜13露出。其次，步驟S216中，對光阻圖案列14b進行灰化處理時，區域I中露出之抗反射膜13由含氧氣體電漿等灰化，侵蝕。抗反射膜13之侵蝕不僅沿抗反射膜13之膜厚方向亦於膜面沿平行方向伸展，如圖6(b)所示，矽氧化物膜15膜側壁部15e所構成之第2光罩圖案列15e下方之抗反射膜13亦受到侵蝕，形成空洞部13c。因此，膜側壁部15e所構成之第2光罩圖案列15e崩塌，發生所謂圖案崩塌。
另一方面，本實施形態中，自圖2C(g)所示之狀態進行步驟S18(第1光罩圖案列形成步驟)時，無抗反射膜13露出之區域。因此，抗反射膜13受到侵蝕，膜側壁部15b所構成之第2光罩圖案列15b之圖案崩塌不會發生。
其次，說明關於進行依本實施形態之光罩圖案形成方法及半導體裝置之製造方法時，可在使矽氧化物膜成膜之成膜裝置內連續進行第5步驟與第1步驟之作用效果。
依本實施形態之光罩圖案形成方法中，將進行步驟S12(光微影步驟)，形成光阻膜14所構成之圖案14a之基板10導入於步驟S14(第1步驟)使矽氧化物膜15成膜之成膜裝置內。其次，進行於成膜裝置內使用含氧氣體電漿或臭氧氣體修整圖案14a之形狀，形成光阻圖案列14b之第5步驟。其次，接著於成膜裝置內，依等向性方式被覆經細窄化之光阻圖案列14b表面。
使用自圖2A(b)至圖2B(d)，如前述，於步驟S13使光阻膜14所構成之圖案14a之寬度尺寸L2減少至光阻圖案列14b之寬度尺寸L3。且步驟S14中，藉由具有膜厚D之矽氧化物膜15被覆光阻圖案列14b各列兩側，光阻圖案列14b之寬度尺寸L3增大為L3' =L3+D×2。且步驟S13中之細窄化時間T13與步驟S14中之成膜時間T14可分別獨立微調。具體而言，對應步驟S13中之細窄化量調整步驟S14中之矽氧化物膜成膜時間(係MLD時重複供給矽氣體源與含氧氣體之次數)即可。
因此，可獨立微調細窄化時間T13與成膜時間T14之比率，藉由此微調，可任意微調寬度尺寸L3與膜厚D，故於步驟S18(第1光罩圖案列形成步驟)中之第1光罩圖案列15c，中央部15a之寬度尺寸S3' 、膜側壁部15b之寬度尺寸D、間隔寬L3可相等。
其次，說明關於進行依本實施形態之光罩圖案形成方法及半導體裝置之製造方法時，可於對碳膜進行回蝕處理之處理裝置內連續進行第2步驟與第3步驟之作用效果。
如上述，本實施形態中，為嵌入由矽氧化物膜15被覆之光阻圖案列14b之間，有時會使用CHF類氣體或是CF類氣體，或CHF類氣體與CF類氣體之混合氣體。
另一方面，僅使用CH類氣體，藉由CVD(Chemical Vapor Deposition)法成膜時，一般而言CVD法中其段差被覆性優異，故由矽氧化物膜15被覆之光阻圖案列14b表面經依等向性方式被覆，難以優先填滿由矽氧化物膜15被覆之光阻圖案列14b相鄰列之間。
然而，本實施形態內，於對碳膜進行回蝕處理之蝕刻處理裝置中，係使CHF類氣體或CF類氣體電漿化以使用之，並同時使碳膜成膜。藉此，可對碳膜在與成膜同時進行蝕刻，並同時堆積之。
藉由控制氣體流量、處理容器內壓力、用以電漿化之高頻電源功率等，可設定於光阻圖案列14b上部蝕刻具支配性，於光阻圖案列14b相鄰列之間成膜具支配性之條件。因此，可使碳膜成膜，俾嵌入由矽氧化物膜15被覆之光阻圖案列14b之間。
且如以下所述，亦可連續於蝕刻處理裝置內進行自步驟S15至步驟S21之工序。
其次，參照圖7及圖8，說明關於本實施形態中，可對被蝕刻膜加工至理想形狀之情形。於以下，對矽氧化物膜15所構成之第1光罩圖案列15c及被蝕刻膜11所構成之第4光罩圖案列11a之形狀進行評價，故說明關於其評價結果。
作為實施例1，進行圖1中自步驟S11至步驟S21各工序。顯示實施例1中自步驟S15至步驟S21各工序條件於以下。
(實施例1)
(A)步驟S15(第2步驟)
處理氣體(氣體流量)：CH3 F(50sccm)/CF4 (250sccm)
基板溫度：不加熱
成膜裝置內壓力：20mTorr
處理時間：60秒
高頻電源功率(上部電極/下部電極)：600/600W
(B)步驟S16(第3步驟)
處理氣體(氣體流量)：CF4 (170sccm)/O2 (30sccm)
基板溫度：不加熱
成膜裝置內壓力：100mTorr
處理時間：25秒
高頻電源功率(上部電極/下部電極)：600/100W
(C)步驟S17(第4步驟)
處理氣體(氣體流量)：C4 H8 (40sccm)/O2 (10sccm)
基板溫度：不加熱
成膜裝置內壓力：40mTorr
處理時間：40秒
高頻電源功率(上部電極/下部電極)：600/600W
(D)步驟S18(第1光罩圖案列形成步驟)
處理氣體(氣體流量)：O2 (100sccm)
基板溫度：不加熱
成膜裝置內壓力：20mTorr
處理時間：20秒
高頻電源功率(上部電極/下部電極)：600/30W
(E)步驟S19(第6步驟)
處理氣體(氣體流量)：C4 H8 (30sccm)/CF4 (170sccm)
基板溫度：不加熱
成膜裝置內壓力：20mTorr
處理時間：20秒
高頻電源功率(上部電極/下部電極)：600/100W
(F)步驟S20(第3光罩圖案列形成步驟)
處理氣體(氣體流量)：CH3 F(50sccm)/CF4 (100sccm)
基板溫度：不加熱
成膜裝置內壓力：20mTorr
處理時間：10秒
高頻電源功率(上部電極/下部電極)：600/100W
(G)步驟S21(第7步驟)
處理氣體(氣體流量)：CHF3 (90sccm)/CF4 (240sccm)/O2 (8sccm)
基板溫度：不加熱
成膜裝置內壓力：90mTorr
處理時間：45秒
高頻電源功率(上部電極/下部電極)：300/200W
附件1以及附件2顯示使用掃描式電子顯微鏡SEM(Scanning Electron Microscope)分別以自正面及斜上方拍攝於實施例進行(D)步驟S18後之第1光罩圖案列15c之相片。圖7(a)及圖7(b)分別係示意說明附件1以及附件2之相片所顯示之第1光罩圖案列15c之剖面之圖。
如圖7所明白顯示，於實施例進行(D)步驟S18後，包含中央部15a與膜側壁部15b，矽氧化物膜15所構成之第1光罩圖案列15c可形成為理想形狀。
且附件3以及附件4顯示使用SEM分別以自正面及斜上方拍攝於實施例進行(G)步驟S21後之第4光罩圖案列11a之相片。圖8(a)及圖8(b)分別係示意說明附件3以及附件4之相片所顯示之第4光罩圖案列11a之剖面之圖。
如圖8所明白顯示，於實施例進行(G)步驟S21後，可形成被蝕刻膜11所構成之第4光罩圖案列11a為理想形狀。且實施例中第4光罩圖案列11a之線寬大致為10nm，明顯地可形成具有遠小於光微影技術之解析極限之線寬之光罩圖案。
在此，吾人認為第4光罩圖案列11a可形成理想形狀係因如圖7所示，進行(D)步驟S18後第1光罩圖案列15c沿線部延伸方向於複數處係線寬差異之LWR(Line Width Roughness)小。此係因第1光罩圖案列15c之LWR若小，第2光罩圖案列15b或第3光罩圖案列13a之LWR即亦小，其結果，第4光罩圖案列11a之LWR亦小。
以上，按照依本實施形態之光罩圖案形成方法及半導體裝置之製造方法，藉由以矽氧化物膜被覆光阻圖案列表面，且以碳膜被覆其表面，以SWP之方法形成微細光罩圖案時，可省略抗反射膜之蝕刻工序，防止膜側壁部所構成之光罩圖案崩塌。
(第2實施形態)
其次，參照自圖9至圖10E，說明依本發明第2實施形態之光罩圖案形成方法及半導體裝置之製造方法。
圖9係用以說明依本實施形態之光罩圖案形成方法及半導體裝置之製造方法各工序之程序之流程圖。圖10A至圖10E係用以說明依本實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖。且於以下文中有時會對先前所說明之部分賦予同一符號，以省略說明(關於以下變形例亦相同)。
本實施形態在進行2次依第1實施形態之光罩圖案形成方法，於被蝕刻膜形成孔之特點上，與第1實施形態不同。
依本實施形態之光罩圖案形成方法及半導體裝置之製造方法如圖9所示，包含堆疊步驟(步驟S31)、第4光罩圖案列形成步驟(步驟S32)、第5光罩圖案列形成步驟(步驟S33)、堆疊步驟(步驟S34)、第6光罩圖案列形成步驟(步驟S35)及第7光罩圖案列形成步驟(步驟S36)。
最初進行步驟S31之堆疊步驟。步驟S31中如圖10A(a-1)所示，於基板10上自下而上依序形成並堆疊第1被蝕刻膜11、第2被蝕刻膜12、第1抗反射膜13及第1光阻膜14。基板10、第1被蝕刻膜11、第1抗反射膜13及第1光阻膜14與第1實施形態中基板10、被蝕刻膜11、抗反射膜13及光阻膜14相同。
第2被蝕刻膜12用作為藉由沿與形成於第1被蝕刻膜11之圖案相互交叉之方向形成圖案，進行此後各種加工工序時之光罩。第2被蝕刻膜12之材質可使用包含例如氮化矽、矽氧化物、氮氧化矽、非晶矽或多晶矽之薄膜。惟第1被蝕刻膜11宜相對於第2被蝕刻膜12可獲得選擇比。因此，第2被蝕刻膜12之材質宜與第1被蝕刻膜11之材質不同。在此，例如第1被蝕刻膜11可係氮化矽膜，第2被蝕刻膜12可係非晶矽。
且第1被蝕刻膜11及第2被蝕刻膜12之厚度可分別例如為20~200nm。
其次，進行步驟S32之第4光罩圖案列形成步驟。步驟S32中，進行圖1自步驟S12至步驟S20，形成由第1抗反射膜13所構成，沿第1方向延伸之第4光罩圖案列13a(相當於圖1中之第3光罩圖案列。)。進行圖1自步驟S12至步驟S20後之基板表面構造分別對應以自圖10A(b-1)至圖10A(j-1)之剖面圖表示之構造。
其次，進行步驟S33之第5光罩圖案列形成步驟。步驟S33中，進行圖1之步驟S21，形成由第2被蝕刻膜12所構成，沿第1方向延伸之第5光罩圖案列12a(相當於圖1中之第4光罩圖案列。)。進行步驟S33後基板表面之構造對應以圖10A(k-1)之剖面圖表示之構造。
其次，進行步驟S34之堆疊步驟。步驟S34中，如圖10B(1-1)所示，藉由灰化等方式去除第1抗反射膜13後，如圖10B(a-2)所示，堆疊第2抗反射膜23及第2光阻膜24，俾填滿第5光罩圖案列12a。在此圖10B(1-1)係圖10B(1-11)之俯視圖沿A-A線之剖面圖。且圖10B(a-21)係於進行步驟S34後沿圖10B(1-11)之B-B線之剖面圖，圖10B(a-22)係於進行步驟S34後沿圖10B(1-11)之C-C線之剖面圖。
其次，進行步驟S35之第6光罩圖案列形成步驟。步驟S35中，進行自圖1之步驟S12至步驟S20，形成由第2抗反射膜23所構成，沿與第1方向交叉之第2方向延伸之第6光罩圖案列23a(相當於圖1中之第3光罩圖案列。)。分別進行自圖1之步驟S12至步驟S20後基板表面沿圖10B(1-11)之B-B線之剖面構造分別對應以自圖10C(b-21)至圖10C(j-21)之剖面圖表示之構造。且分別進行自圖1之步驟S12至步驟S20後基板表面沿圖10B(1-11)之C-C線之剖面構造分別對應以自圖10D(b-22)至圖10D(j-22)之剖面圖表示之構造。
且圖10C及圖10D中，分別顯示第2光阻膜24所構成之圖案係符號24a，對圖案24a進行細窄化而獲得之第2光阻膜24所構成之光阻圖案列係符號24b，矽氧化物膜係符號25，矽氧化物膜所構成之膜側壁部係符號25b，矽氧化物膜所構成之第1光罩圖案列係符號25c，碳膜係符號26，殘存之碳膜係符號26a。
其次，進行步驟S36之第7光罩圖案列形成步驟。步驟S36中，如圖10E所示，使用第5光罩圖案列12a及第6光罩圖案列23a對第1被蝕刻膜11進行加工，形成具有沿第1方向及第2方向排列之孔11b之第7光罩圖案列11b。
在此若以圖10E(k-11)為俯視圖，圖10E(k-21)、圖10E(k-22)、圖10E(k-23)及圖10E(k-24)即分別係圖10E(k-11)沿B-B線、C-C線、A-A線及D-D線之剖面圖。
藉由以上步驟，於第1被蝕刻膜11可形成沿第1方向及第2方向呈矩陣狀排列之孔11b。又，第1方向及第2方向可90°交叉，亦可以此以外之角度交叉。
依本實施形態之光罩圖案形成方法及半導體裝置之製造方法在依等向性方式以矽氧化物膜被覆光阻圖案列表面，且以碳膜被覆之，對碳膜進行回蝕處理之特點上，與第1實施形態相同。因此，於本實施形態中，亦可省略抗反射膜之蝕刻工序，抗反射膜可作為蝕刻被蝕刻膜時有效之光罩圖案，可防止膜側壁部所構成之光罩圖案崩塌。
(第2實施形態之變形例)
其次，參照自圖11至圖12B，說明依本發明第2實施形態變形例之光罩圖案形成方法及半導體裝置之製造方法。
圖11係用以說明依本變形例之光罩圖案形成方法及半導體裝置之製造方法各工序程序之流程圖。圖12A及圖12B係用以說明依本變形例之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖。
本變形例在非形成孔而係形成點(柱)之特點上，與第2實施形態不同。
依本變形例之光罩圖案形成方法及半導體裝置之製造方法如圖11所示，包含堆疊步驟(步驟S41)、第4光罩圖案列形成步驟(步驟S42)、第5光罩圖案列形成步驟(步驟S43)、堆疊步驟(步驟S44)、第6光罩圖案列形成步驟(步驟S45)、第7光罩圖案列形成步驟(步驟S46)及第8光罩圖案列形成步驟(步驟S47)。
本變形例中自步驟S41至步驟S45各步驟與第2實施形態中使用圖9說明，自步驟31至步驟S35各步驟相同。且進行步驟S45後基板表面沿圖10B(1-11)之B-B線及C-C線之剖面構造分別對應以圖10C(j-21)及圖10D(j-22)之剖面圖表示之構造。
其後，於本變形例中，進行步驟S46之第7光罩圖案列形成步驟。步驟S46中，如圖12A所示，使用第6光罩圖案列23a對第5光罩圖案列12a進行加工，形成具有沿第1方向及第2方向排列之點之第7光罩圖案列12b。
在此圖若以12A(l-11)為俯視圖，圖12A(l-21)、圖12A(l-22)、圖12A(l-23)及圖12A(l-24)即分別係圖12A(l-11)沿B-B線、C-C線、A-A線及D-D線之剖面圖。
其次，進行步驟S47之第8光罩圖案列形成步驟。步驟S47中，如圖12B所示，使用第7光罩圖案列12b對第1被蝕刻膜11進行加工，形成第8光罩圖案列11c。
在此若以圖12B(m-11)為俯視圖，圖12B(m-21)、圖12B(m-22)、圖12B(m-23)及圖12B(m-24)即分別係圖12B(m-11)沿B-B線、C-C線、A-A線及D-D線之剖面圖。
且進行步驟S47後，於第8光罩圖案列11c上部，亦可殘留全部或一部分第7光罩圖案列12b。
藉由以上步驟，可形成沿第1方向及第2方向呈矩陣狀排列，第1被蝕刻膜所構成之點(柱)。又，第1方向及第2方向可90°交叉，亦可以此以外之角度交叉。
依本變形例之光罩圖案形成方法及半導體裝置之製造方法在依等向性方式以矽氧化物膜被覆光阻圖案列表面，且以碳膜被覆之，對碳膜進行回蝕處理之特點上，亦與第1實施形態相同。因此，本變形例中亦可省略抗反射膜之蝕刻工序，抗反射膜可作為蝕刻被蝕刻膜時有效之光罩圖案，可防止膜側壁部所構成之光罩圖案崩塌。
以上，雖已描述關於本發明之較佳實施形態，但本發明未限定於相關特定實施形態，在於申請專利範圍內所記載之本發明要旨範圍內可進行各種變形、變更。
D‧‧‧厚度(寬度尺寸)(膜厚)
H2、H3．．．高度
H4．．．膜厚尺寸
I．．．區域
L1．．．線寬
L2．．．寬度尺寸(線寬)
L3．．．間隔寬(寬度尺寸)(線寬)
L3' ．．．寬度尺寸
S1、S2．．．間隔寬
S3．．．間隔寬(線寬)
S3' ．．．間隔(寬度尺寸)
S11~S21、S111~S118、S211~S218．．．步驟
T13．．．細窄化時間
T14．．．成膜時間
10．．．基板
11．．．被蝕刻膜(第1被蝕刻膜)
11a．．．第4光罩圖案列
11b．．．孔(第7光罩圖案列)
11c．．．第8光罩圖案列
12．．．第2被蝕刻膜
12a．．．第5光罩圖案列
12b．．．第7光罩圖案列
13．．．抗反射膜(第1抗反射膜)
13a．．．第3光罩圖案列(第4光罩圖案列)
13b．．．抗反射膜圖案列
13c．．．空洞部
14．．．光阻膜(第1光阻膜)
14a．．．圖案
14b、24b．．．光阻圖案列
15、25．．．矽氧化物膜
15a．．．中央部
15b．．．膜側壁部(第2光罩圖案列)
15c．．．第1光罩圖案列
15d．．．膜側壁部(光罩圖案列)
15e．．．膜側壁部(第2光罩圖案列)
16、16a、26、26a．．．碳膜
23．．．第2抗反射膜
23a．．．第6光罩圖案列
24．．．第2光阻膜
24a．．．圖案
25b．．．膜側壁部
25c．．．第1光罩圖案列
附件1以及附件2顯示使用掃描式電子顯微鏡 SEM(Scanning Electron Microscope)分別以自正面及斜上方拍攝於實施例進行(D)步驟S18後之第1光罩圖案列之相片。
附件3以及附件4顯示使用SEM分別以自正面及斜上方拍攝於實施例進行(G)步驟S21後之第4光罩圖案列之相片。
圖1係用以說明依第1實施形態之光罩圖案形成方法及半導體裝置之製造方法各工序之程序之流程圖。
圖2A(a)~(c)係用以說明依第1實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其1)。
圖2B(d)~(f)係用以說明依第1實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其2)。
圖2C(g)~(i)係用以說明依第1實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其3)。
圖2D(j)~(k)係用以說明依第1實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其4)。
圖3係用以說明作為比較例1之光罩圖案形成方法及半導體裝置之製造方法各工序之程序之流程圖。
圖4(a)~(d)係用以說明作為比較例1之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖。
圖5係用以說明作為比較例2之光罩圖案形成方法及半導體裝置之製造方法各工序之程序之流程圖。
圖6(a)~(b)係用以說明作為比較例2之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖。
圖7(a)~(b)分別係示意說明附件1以及附件2之相片所顯示之第1光罩圖案列之剖面之圖。
圖8(a)~(b)分別係示意說明附件3以及附件4之相片所顯示之第4光罩圖案列之剖面之圖。
圖9係用以說明依第2實施形態之光罩圖案形成方法及半導體裝置之製造方法各工序之程序之流程圖。
圖10A(a-1)~(k-1)係用以說明依第2實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其1)。
圖10B(l-1)、(l-11)、(a-2)、(a-21)、(a-22)係用以說明依第2實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其2)。
圖10C(b-21)~(j-21)係用以說明依第2實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其3)。
圖10D(b-22)~(j-22)係用以說明依第2實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其4)。
圖10E(k-11)、(k-21)~(k-24)係用以說明依第2實施形態之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其5)。
圖11係用以說明依第2實施形態變形例之光罩圖案形成方法及半導體裝置之製造方法各工序之程序之流程圖。
圖12A(l-11)、(l-21)~(l-24)係用以說明依第2實施形態變形例之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其1)。
圖12B(l-23)、(m-11)、(m-21)、(m-22)、(m-24)係用以說明依第2實施形態變形例之光罩圖案形成方法及半導體裝置之製造方法圖，係示意顯示各工序中基板表面構造之剖面圖(其2)。
S11~S21．．．步驟

Claims (23)

  1. 一種光罩圖案之形成方法，包含：第1步驟，將矽氧化物膜以等向性方式被覆在形成於抗反射膜上且經細窄化處理而具有既定線寬之光阻圖案列表面，直到相鄰之光阻圖案列之間隔為既定尺寸；第2步驟，以碳膜嵌入由該矽氧化物膜被覆之該光阻圖案列相鄰列之間，並以該碳膜被覆由該矽氧化物膜所被覆之該光阻圖案列上部；第3步驟，從由該矽氧化物膜所被覆之該光阻圖案列上部去除該碳膜，並對該碳膜進行回蝕處理，俾令該碳膜殘存於由該矽氧化物膜所被覆之該光阻圖案列相鄰列之間；第4步驟，去除殘存之該碳膜，並進行回蝕處理，俾被覆於該光阻圖案列上部之該矽氧化物膜成為既定之膜厚尺寸；及第1光罩圖案列形成步驟，對已去除該矽氧化物膜之該光阻圖案列進行灰化處理，在該抗反射膜上形成矽氧化物膜所構成之第1光罩圖案列；該第1光罩圖案列包含：中央部，以大致與經修整之該光阻圖案列之該既定線寬相等之間隔寬排列，且具有既定之寬度尺寸；及膜側壁部，自兩側夾住該中央部，具有該既定之膜厚尺寸。
  2. 如申請專利範圍第1項之光罩圖案之形成方法，其中，在對該碳膜進行回蝕處理之處理裝置內連續進行該第2步驟與該第3步驟。
  3. 如申請專利範圍第2項之光罩圖案之形成方法，其中，該碳膜包含非晶碳。
  4. 如申請專利範圍第3項之光罩圖案之形成方法，其中，於該第2步驟中供給包含CF類氣體、CHF類氣體或CH類氣體其中任一者之第1處理氣體，以該碳膜被覆之。
  5. 如申請專利範圍第4項之光罩圖案之形成方法，其中，該第1處理氣體包含CH3 F或CF4 。
  6. 如申請專利範圍第1至5項中任一項之光罩圖案之形成方法，其中，包含第5步驟，將形成於該抗反射膜上的由光阻膜所構成之圖案形狀加以修整，而形成該光阻圖案列，且在使該矽氧化物膜成膜之成膜裝置內連續進行該第5步驟與該第1步驟。
  7. 如申請專利範圍第1至5項中任一項之光罩圖案之形成方法，其中，於該第1步驟中，交互供給包含矽之原料氣體與包含氧之氣體，以矽氧化物膜被覆該光阻圖案列表面。
  8. 如申請專利範圍第1至5項中任一項之光罩圖案之形成方法，其中，於該第3步驟中，供給包含CF類氣體、CHF類氣體、CH類氣體或氧氣之第2處理氣體，對該碳膜進行回蝕處理。
  9. 如申請專利範圍第8項之光罩圖案之形成方法，其中，該第2處理氣體包含CF4 或氧氣。
  10. 如申請專利範圍第1至5項中任一項之光罩圖案之形成方法，其中，於該第4步驟中，供給包含CF類氣體、CHF類氣體、CH類氣體或氧氣之第3處理氣體，以進行回蝕處理。
  11. 如申請專利範圍第10項之光罩圖案之形成方法，其中，該第3處理氣體包含C4 F8 或氧氣。
  12. 如申請專利範圍第1至5項中任一項之光罩圖案之形成方法，其中包含第6步驟，以對該矽氧化物膜進行回蝕處理，俾自該第1光罩圖案列去除該中央部，並使該中央部兩側之該膜側壁部殘存，在該抗反射膜上形成由殘存之該膜側壁部所構成之第2光罩圖案列。
  13. 如申請專利範圍第12項之光罩圖案之形成方法，其中，於該第6步驟中，供給包含CF類氣體、CHF類氣體或CH類氣體其中任一者之第4處理氣體，對該矽氧化物膜進行回蝕處理。
  14. 如申請專利範圍第13項之光罩圖案之形成方法，其中，該第4處理氣體包含C4 F8 或CF4 。
  15. 如申請專利範圍第12項之光罩圖案之形成方法，其中包含如下步驟：使用該第2光罩圖案列對該抗反射膜進行蝕刻，形成至少由該抗反射膜所構成並朝一方向延伸之第3光罩圖案列。
  16. 一種半導體裝置之製造方法，包含：在基板上堆疊被蝕刻膜、抗反射膜及光阻膜的步驟；使用光微影技術形成由該光阻膜所構成之圖案的步驟；進行如申請專利範圍第15項之光罩圖案之形成方法，形成該第3光罩圖案列的步驟；及第7步驟，使用該第3光罩圖案列對該被蝕刻膜進行加工，以形成第4光罩圖案列。
  17. 如申請專利範圍第16項之半導體裝置之製造方法，其中，該被蝕刻膜包含氮化矽、矽氧化物、氮氧化矽、非晶矽或多晶矽。
  18. 如申請專利範圍第16項之半導體裝置之製造方法，其中，於該第7步驟中，供給包含CF類氣體、CHF類氣體、CH類氣體或氧氣之第5處理氣體，以對該被蝕刻膜進行加工。
  19. 如申請專利範圍第18項之半導體裝置之製造方法，其中，該第5處理氣體包含CHF3 、CF4 或氧氣。
  20. 一種半導體裝置之製造方法，包含下列步驟：在基板上堆疊第1被蝕刻膜、第2被蝕刻膜及第1抗反射膜；進行該抗反射膜係該第1抗反射膜之如申請專利範圍第15項之光罩圖案之形成方法，以形成係為該第3光罩圖案列之沿第1方向延伸之第4光罩圖案列；使用該第4光罩圖案列對該第2被蝕刻膜進行加工，以形成第5光罩圖案列；堆疊第2抗反射膜，俾填滿該第5光罩圖案列；進行該抗反射膜係為該第2抗反射膜之如申請專利範圍第15項之光罩圖案之形成方法，以形成係為該第3光罩圖案列之沿著與該第1方向交叉之第2方向延伸之第6光罩圖案列；及使用該第5光罩圖案列及該第6光罩圖案列對該第1被蝕刻膜進行加工，以形成具有沿該第1方向及該第2方向排列之孔之第7光罩圖案列。
  21. 如申請專利範圍第20項之半導體裝置之製造方法，其中，該第1方向與該第2方向所夾之角度為90°。
  22. 一種半導體裝置之製造方法，包含下列步驟：在基板上堆疊第1被蝕刻膜、第2被蝕刻膜及第1抗反射膜；進行該抗反射膜係為該第1抗反射膜之如申請專利範圍第15項之光罩圖案之形成方法，形成係為該第3光罩圖案列之沿第1方向延伸之第4光罩圖案列；使用該第4光罩圖案列對該第2被蝕刻膜進行加工，形成第5光罩圖案列；堆疊第2抗反射膜，俾填滿該第5光罩圖案列；進行該抗反射膜係為該第2抗反射膜之如申請專利範圍第15項之光罩圖案之形成方法，形成係為該第3光罩圖案列之沿與該第1方向交叉之第2方向延伸之第6光罩圖案列；使用該第6光罩圖案列對該第5光罩圖案列進行加工，形成具有沿該第1方向與該第2方向排列之點之第7光罩圖案列；及使用該第7光罩圖案列對該第1被蝕刻膜進行加工，以形成第8光罩圖案列。
  23. 如申請專利範圍第22項之半導體裝置之製造方法，其中，該第1方向與該第2方向所夾之角度為90°。
TW099131073A 2009-09-14 2010-09-14 光罩圖案之形成方法及半導體裝置之製造方法 TWI450329B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009211819A JP4815519B2 (ja) 2009-09-14 2009-09-14 マスクパターンの形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201118945A TW201118945A (en) 2011-06-01
TWI450329B true TWI450329B (zh) 2014-08-21

Family

ID=43730920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131073A TWI450329B (zh) 2009-09-14 2010-09-14 光罩圖案之形成方法及半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US8815495B2 (zh)
JP (1) JP4815519B2 (zh)
KR (1) KR101164897B1 (zh)
TW (1) TWI450329B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965011B1 (ko) * 2007-09-03 2010-06-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP5738786B2 (ja) 2012-02-22 2015-06-24 株式会社東芝 半導体装置および半導体装置の製造方法
JP6465540B2 (ja) * 2013-07-09 2019-02-06 キヤノン株式会社 形成方法及び製造方法
CN104701145B (zh) * 2013-12-10 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9425049B2 (en) * 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
JP6169521B2 (ja) * 2014-04-09 2017-07-26 東京エレクトロン株式会社 プラズマエッチング方法
US9576816B2 (en) * 2015-02-13 2017-02-21 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch using hydrogen
US9530667B2 (en) * 2015-02-13 2016-12-27 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch using carbon
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
CN108878286B (zh) * 2017-05-10 2021-06-08 北京北方华创微电子装备有限公司 一种刻蚀工艺
JP6512254B2 (ja) * 2017-09-20 2019-05-15 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP2019204815A (ja) * 2018-05-21 2019-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7292014B2 (ja) * 2018-06-21 2023-06-16 東京エレクトロン株式会社 マイクロレンズの製造方法およびプラズマ処理装置
EP3953073A1 (en) * 2019-04-11 2022-02-16 Corning Incorporated Anti-reflective transparent oleophobic surfaces and methods of manufacturing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158982A1 (en) * 2004-01-19 2005-07-21 Sony Corporation Semiconductor device manufacturing method
TW200929358A (en) * 2007-09-28 2009-07-01 Tokyo Electron Ltd Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, control program, and program storage medium
US20090170330A1 (en) * 2007-12-27 2009-07-02 Hynix Semiconductor Inc. Method of forming a micro pattern of a semiconductor device
US20090170031A1 (en) * 2007-12-28 2009-07-02 Hynix Semiconductor Inc. Method of forming a pattern of a semiconductor device
JP2009158740A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308076A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
US20090087990A1 (en) 2007-09-28 2009-04-02 Tokyo Electron Limited Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050158982A1 (en) * 2004-01-19 2005-07-21 Sony Corporation Semiconductor device manufacturing method
TW200929358A (en) * 2007-09-28 2009-07-01 Tokyo Electron Ltd Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, control program, and program storage medium
US20090170330A1 (en) * 2007-12-27 2009-07-02 Hynix Semiconductor Inc. Method of forming a micro pattern of a semiconductor device
JP2009158740A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US20090170031A1 (en) * 2007-12-28 2009-07-02 Hynix Semiconductor Inc. Method of forming a pattern of a semiconductor device

Also Published As

Publication number Publication date
US20110065049A1 (en) 2011-03-17
JP4815519B2 (ja) 2011-11-16
KR101164897B1 (ko) 2012-07-19
US20130122429A1 (en) 2013-05-16
JP2011059579A (ja) 2011-03-24
US8815495B2 (en) 2014-08-26
TW201118945A (en) 2011-06-01
KR20110029064A (ko) 2011-03-22

Similar Documents

Publication Publication Date Title
TWI450329B (zh) 光罩圖案之形成方法及半導體裝置之製造方法
US7494934B2 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
US7390749B2 (en) Self-aligned pitch reduction
TWI479565B (zh) The formation of fine graphics
JP5638413B2 (ja) マスクパターンの形成方法
CN101124661A (zh) 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
JP2008103718A (ja) 半導体素子の微細パターンの形成方法
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
US9564342B2 (en) Method for controlling etching in pitch doubling
KR20110030295A (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
JP2005045053A (ja) 半導体装置の製造方法
US20020045353A1 (en) Method for manufacturing semiconductor device using octafluorobutene etching gas and semiconductor device manufactured thereby
US20110244398A1 (en) Patterning method
US8227176B2 (en) Method for forming fine pattern in semiconductor device
US20120211873A1 (en) Method for forming a pattern and semiconductor device
US7338906B2 (en) Method for fabricating semiconductor device
JP2010199519A (ja) パターン形成方法
US20050009342A1 (en) Method for etching an organic anti-reflective coating (OARC)
US7199034B1 (en) Flash memory device and method for fabricating the same
JP7186855B2 (ja) 半導体装置の製造方法
US12100616B2 (en) Method of manufacturing semiconductor device
JP2009065093A (ja) 半導体装置の製造方法
KR20090067607A (ko) 반도체 소자의 미세패턴 형성방법
JP2001110776A (ja) プラズマエッチング方法