TWI446595B - 半導體封裝結構 - Google Patents

半導體封裝結構 Download PDF

Info

Publication number
TWI446595B
TWI446595B TW100122355A TW100122355A TWI446595B TW I446595 B TWI446595 B TW I446595B TW 100122355 A TW100122355 A TW 100122355A TW 100122355 A TW100122355 A TW 100122355A TW I446595 B TWI446595 B TW I446595B
Authority
TW
Taiwan
Prior art keywords
electrode
encapsulation layer
layer
forming
package structure
Prior art date
Application number
TW100122355A
Other languages
English (en)
Other versions
TW201246625A (en
Inventor
Hsin Chiang Lin
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Publication of TW201246625A publication Critical patent/TW201246625A/zh
Application granted granted Critical
Publication of TWI446595B publication Critical patent/TWI446595B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體封裝結構
本發明涉及一種半導體封裝結構，尤其涉及一種具有較佳密合性的半導體封裝結構。
半導體封裝的LED產業是近幾年最受矚目的產業之一，其發展至今，LED產品已具有節能、省電、高效率、反應時間快、壽命週期時間長、且不含汞、具有環保效益等優點。然而由於LED的半導體封裝結構為了增加發光效率，具有一反射層設置。該反射層主要環繞著該半導體晶粒(即LED晶片)，以對該半導體晶粒發出的光線進行反射，產生集中光線增加發光亮度的效果。但是，該反射層設置的位置會與該半導體晶粒電性連接的電極接觸，該電極是為金屬材質，而該反射層是為塑膠材質，這兩種材質之間的附著性不佳，因此在兩者之間的介面常會有水氣滲入，從而導致該半導體晶粒的功能喪失。所以如何避免水氣滲入，提高該半導體封裝結構的密合度，是目前半導體封裝產業努力的課題。
有鑒於此，有必要提供一種密合度良好的半導體封裝結構。
一種半導體封裝結構製造方法，其包括以下的步驟，提供一第一電極以及一第二電極，在該第一電極上設置至少一半導體晶粒，使該半導體晶粒與該兩個電極電性連接； 形成一封裝層，在該兩個電極的頂面以及底面，並包覆該半導體晶粒及其電性連接處，同時在該封裝層的周圍側邊上形成一環狀凸出；形成一反射層，在該兩個電極的頂面以及該封裝層的環狀凸出頂面上；形成一螢光層，在該反射層內部並覆蓋該封裝層；及彎折該兩個電極，使該兩個電極的端部位於該封裝層的底部。
上述的半導體封裝結構及製造方法中，由於該封裝層完整地包覆該半導體晶粒以及該半導體晶粒與該兩個電極的電性連接處，可以有效避免水氣滲入該半導體晶粒與該兩個電極的電性連接處，尤其是該封裝層的環狀凸出更具有阻擋水氣的作用，從而有效提高該半導體封裝結構的密合度。
10‧‧‧封裝結構
11‧‧‧第一電極
112、122、1422‧‧‧頂面
114、124‧‧‧底面
116、126‧‧‧端部
12‧‧‧第二電極
13‧‧‧半導體晶粒
132‧‧‧導電線
14‧‧‧封裝層
142‧‧‧環狀凸出
140‧‧‧凹槽
15‧‧‧反射層
16‧‧‧螢光層
圖1是本發明半導體封裝結構實施例的剖視圖。
圖2是本發明半導體封裝結構製造方法的步驟流程圖。
圖3是對應圖2形成一封裝層步驟的剖視圖。
圖4是對應圖2形成一反射層步驟的剖視圖。
圖5是對應圖2形成一螢光層步驟的剖視圖。
下面將結合附圖對本發明作一具體介紹。
請參閱圖1，所示為本發明半導體封裝結構實施例的剖視圖，該封裝結構10，包括一第一電極11、一第二電極12、至少一半導體 晶粒13、一封裝層14、一反射層15以及一螢光層16。該第一電極11與該第二電極12左右對稱設置，並分別具有一頂面112、122以及一底面114、124。該第一電極11的頂面112設置該半導體晶粒13，該半導體晶粒13通過導電線132分別與該第一電極11及該第二電極12電性連接。該半導體晶粒13為發光二極體(Light Emitting Diode,LED)。該封裝層14包覆該第一電極11以及第二電極12的該頂面112、122以及底面114、124，並同時使該半導體晶粒13以及其與該第一電極11以及第二電極12的電性連接處也包覆在該封裝層14內。該封裝層14的周圍側邊上具有一環狀凸出142，該環狀凸出142也包覆該第一電極11以及第二電極12的該頂面112、122以及底面114、124。該封裝層14為透明材料，如環氧樹脂(epoxy)、矽利康(silicon)或其相關混合物。該封裝層14在該半導體晶粒13以及其與該第一電極11以及第二電極12的電性連接處的完整包覆，形成密合度極高的該封裝結構10，從而可以防止水氣滲入該半導體晶粒13的電性連接處，維護其良好的使用效能。該封裝層14環狀凸出142的頂面1422以及其周圍該第一電極11以及第二電極12的頂面112、122具有一反射層15設置，有助於提升該封裝結構10的發光效能，該反射層15的材料為反射材料或是高分子的材料，例如，PPA(Polyphthalamide)塑膠。該反射層15內部設置該螢光層16並覆蓋該封裝層14的上部。該螢光層16可以包含至少一種螢光粉，該螢光層16的材料為環氧樹脂(epoxy)或矽利康(silicon)。該螢光層16的折射率小於該封裝層14的折射率。該第一電極11以及第二電極12的兩側端部116、126彎折位於該封裝層14的底部，使該封裝結構10形成一表面貼裝器件(Surface Mount Device,SMD)，方便該封裝結構10的組 裝使用。
請再參閱圖2，所示為本發明半導體封裝結構製造方法的步驟流程圖，其包括以下的步驟：S11提供一第一電極以及一第二電極，在該第一電極上設置至少一半導體晶粒，使該半導體晶粒與該兩個電極電性連接；S12形成一封裝層，在該兩個電極的頂面以及底面，並包覆該半導體晶粒及其電性連接處，同時在該封裝層的周圍側邊上形成一環狀凸出；S13形成一反射層，在該兩個電極的頂面以及該封裝層的環狀凸出頂面上；S14形成一螢光層，在該反射層內部並覆蓋該封裝層；及S15彎折該兩個電極，使該兩個電極的端部位於該封裝層的底部。
該步驟S11提供一第一電極11以及一第二電極12，在該第一電極11上設置至少一半導體晶粒13，使該半導體晶粒13與該兩個電極11、12電性連接，如圖3所示，該半導體晶粒13設置在該第一電極11的頂面112上，該半導體晶粒13通過導電線132分別與該第一電極11及該第二電極12電性連接。
然後進行該步驟S12形成一封裝層14，在該兩個電極11、12的頂面112、122以及底面114、124，並包覆該半導體晶粒13及其電性連接處，同時在該封裝層14的周圍側邊上形成一環狀凸出142，該封裝層14是以模造成型(Molding)方式成型，在該第一電極11 以及第二電極12的頂面112、122上為該封裝層14的上部，在該第一電極11以及第二電極12的底面114、124為該封裝層14的底部。該封裝層14的上部包覆該半導體晶粒13及其電性連接處，配合該環狀凸出142形成密合度極高的結構，可以有效防止水氣滲入該半導體晶粒13及其電性連接處。
接著進行該步驟S13形成一反射層15，在該兩個電極11、12的頂面112、122以及該封裝層14的環狀凸出142頂面上(如圖4所示)，該反射層15以模造成型(Molding)方式成型，環繞該封裝層14上部的外周圍。該反射層15的內部與該封裝層14的上部之間會形成一個凹槽140，所述凹槽140為一容置空間。
再進行該步驟S14形成一螢光層16，在該反射層15內部並覆蓋該封裝層14(如圖5所示)，該螢光層16以射出成型(Injection Molding)方式成型，在該反射層15的內部與該封裝層14的上部之間的該凹槽140容置空間內。
最後，該步驟S15彎折該兩個電極11、12，使該兩個電極11、12的端部116、126位於該封裝層14的底部(如圖1所示)。
綜上，本發明半導體封裝結構，在該第一電極11以及第二電極12的該頂面112、122及底面114、124，包括該半導體晶粒13及其電性連接處，具有該封裝層14的完整包覆，可以有效地防止水氣滲入，增加該封裝結構10的密合度。本發明半導體封裝結構製造方法，利用模造成型以及射出成型方式，完成該封裝結構10的製造，對於高密合度封裝結構10的製作極為方便並可以大量生產。
應該指出，上述實施例僅為本發明的較佳實施方式，本領域技術 人員還可在本發明精神內做其他變化。這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍之內。
10‧‧‧封裝結構
11‧‧‧第一電極
112、122、1422‧‧‧頂面
114、124‧‧‧底面
116、126‧‧‧端部
12‧‧‧第二電極
13‧‧‧半導體晶粒
132‧‧‧導電線
14‧‧‧封裝層
142‧‧‧環狀凸出
140‧‧‧凹槽
15‧‧‧反射層
16‧‧‧螢光層

Claims (4)

  1. 一種半導體封裝結構製造方法，其包括以下的步驟：提供一第一電極以及一第二電極，在該第一電極上設置至少一半導體晶粒，使該半導體晶粒與該兩個電極電性連接；形成一封裝層，在該兩個電極的頂面以及底面，並包覆該半導體晶粒及其電性連接處，同時在該封裝層的周圍側邊上形成一環狀凸出；形成一反射層，在該兩個電極的頂面以及該封裝層的環狀凸出頂面上；形成一螢光層，在該反射層內部並覆蓋該封裝層；及彎折該兩個電極，使該兩個電極的端部位於該封裝層的底部。
  2. 如申請專利範圍第1項所述的半導體封裝結構製造方法，其中，該形成一封裝層步驟，是以模造成型方式成型，在該第一電極以及第二電極的該頂面上為該封裝層的上部，在該第一電極以及第二電極的該底面為該封裝層的底部。
  3. 如申請專利範圍第1項所述的半導體封裝結構製造方法，其中，形成一反射層步驟，是以模造成型方式成型，環繞該封裝層上部的外周圍，該反射層的內部與該封裝層的上部之間形成一凹槽。
  4. 如申請專利範圍第1項所述的半導體封裝結構製造方法，其中，形成一螢光層步驟，是以射出成型方式成型。
TW100122355A 2011-05-06 2011-06-27 半導體封裝結構 TWI446595B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110116716.4A CN102769089B (zh) 2011-05-06 2011-05-06 半导体封装结构

Publications (2)

Publication Number Publication Date
TW201246625A TW201246625A (en) 2012-11-16
TWI446595B true TWI446595B (zh) 2014-07-21

Family

ID=47089660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122355A TWI446595B (zh) 2011-05-06 2011-06-27 半導體封裝結構

Country Status (3)

Country Link
US (1) US20120280262A1 (zh)
CN (1) CN102769089B (zh)
TW (1) TWI446595B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10862014B2 (en) 2015-11-12 2020-12-08 Advanced Semiconductor Engineering, Inc. Optical device package and method of manufacturing the same
DE102016101719A1 (de) * 2016-02-01 2017-08-03 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
EP3598510B1 (en) 2018-07-18 2022-02-23 Lumileds LLC Light emitting diode device and producing methods thereof
DE102021130173A1 (de) * 2021-11-18 2023-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614776B2 (ja) * 2000-12-19 2005-01-26 シャープ株式会社 チップ部品型ｌｅｄとその製造方法
US6791116B2 (en) * 2002-04-30 2004-09-14 Toyoda Gosei Co., Ltd. Light emitting diode
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
TWI245437B (en) * 2004-11-16 2005-12-11 Lighthouse Technology Co Ltd Package structure of a surface mount device light emitting diode
US8981401B2 (en) * 2008-09-30 2015-03-17 Panasonic Intellectual Property Management Co., Ltd. Package for optical semiconductor device, optical semiconductor device using the package, and methods for producing same

Also Published As

Publication number Publication date
US20120280262A1 (en) 2012-11-08
TW201246625A (en) 2012-11-16
CN102769089B (zh) 2015-01-07
CN102769089A (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
KR101007131B1 (ko) 발광 소자 패키지
US9059386B2 (en) Light emitting diode package
US20150129914A1 (en) Light-emitting diode package
TWI469403B (zh) Led封裝結構
US20100084683A1 (en) Light emitting diode package and fabricating method thereof
TW201324827A (zh) 具有覆晶式安裝固態輻射傳感器之固態輻射傳感器裝置及其關聯的系統及方法
TWI446595B (zh) 半導體封裝結構
KR102408302B1 (ko) 리드 프레임 및 절연 재료를 포함하는 발광 디바이스
JP2014049764A (ja) 側面型発光ダイオードパッケージ及びその製造方法
TW201427087A (zh) 發光二極體及其封裝結構
TWI479699B (zh) 發光二極體封裝結構之製造方法
TWI511267B (zh) 發光二極體封裝結構及其製造方法
TWI509834B (zh) 發光二極體封裝結構及其製造方法
CN102810617B (zh) 发光二极管封装结构及其制造方法
TWI425676B (zh) 半導體封裝結構
TWI524501B (zh) 發光二極體封裝結構及其製造方法
TW201442286A (zh) 發光二極體
KR101039496B1 (ko) 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법
TW201314976A (zh) Led封裝結構
KR100877550B1 (ko) 엘이디리드패널을 이용한 발광다이오드 패키지
US20120139002A1 (en) Led package structure and method for manufacturing the same
TWI467809B (zh) 半導體封裝製造方法及其封裝結構
TWI425683B (zh) 發光二極體的製造方法
TWI536619B (zh) 發光二極體
KR101243638B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees