TWI444116B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI444116B
TWI444116B TW101110698A TW101110698A TWI444116B TW I444116 B TWI444116 B TW I444116B TW 101110698 A TW101110698 A TW 101110698A TW 101110698 A TW101110698 A TW 101110698A TW I444116 B TWI444116 B TW I444116B
Authority
TW
Taiwan
Prior art keywords
air guiding
copper foil
foil layer
cover film
area
Prior art date
Application number
TW101110698A
Other languages
English (en)
Other versions
TW201340804A (zh
Inventor
Shu-Ping Yang
Quan-Wei Kong
Hai-Gang Huang
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201340804A publication Critical patent/TW201340804A/zh
Application granted granted Critical
Publication of TWI444116B publication Critical patent/TWI444116B/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

電路板及其製作方法
本發明涉及電路板技術,尤其涉及一種具有較好產品品質的電路板及其製作方法。
隨著科學技術的進步,電路板在電子產品得到的廣泛的應用。關於電路板的應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880,IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。
電路板表面的線路一般通過覆蓋膜進行保護,而覆蓋膜一般通過壓合的方法貼合在線路表面。然而,在貼合過程中,非常容易在覆蓋膜與線路之間產生氣泡,如此則使得覆蓋膜的貼合效果不良,不但使得線路無法得到有效保護易於氧化,還會增加在後序工序中爆板的危險,另外亦影響電路板產品的外觀。亦即,覆蓋膜的貼合效果不良將導致電路板產品品質降低。
有鑑於此,提供一種具有較好產品品質的電路板及其製作方法實屬必要。
以下將以實施例說明一種電路板及其製作方法。
一種電路板的製作方法,包括步驟:提供電路基板,所述電路基板包括依次堆疊的基底、絕緣層及第一銅箔層,所述電路基板具有產品區及與產品區連接的廢料區;蝕刻電路基板,以將所述產品區的第一銅箔層形成導電線路,並在所述廢料區形成貫穿第一銅箔層的複數第一導氣槽,所述複數第一導氣槽彼此相鄰且相互平行,複數第一導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸;以及將具有至少一個第一導氣通孔的第一覆蓋膜貼合于電路基板的第一銅箔層,以使第一覆蓋膜貼合在產品區的導電線路的表面,並遮蔽廢料區的複數第一導氣槽,每個第一導氣槽均與一個第一導氣通孔相連通。
優選的,每個第一導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第一導氣槽的間距為0.1毫米至0.3毫米。
優選的,所述電路基板還包括設置在絕緣層及第一銅箔層之間的第一黏膠層,所述複數第一導氣槽貫穿第一銅箔層與第一黏膠層。
優選的,在提供電路基板之後,還包括在電路基板上開設複數第一對位元孔的步驟;在將第一覆蓋膜貼合于電路基板的第一銅箔層之前,在第一覆蓋膜中開設複數第一開口、複數第二對位孔及所述至少一個第一導氣通孔,所述複數第一開口對應於第一銅箔層的導電線路的邊接頭及焊盤,所述複數第二對位孔與複數第一對位孔相對應;在第一覆蓋膜中開設複數第二對位孔之後在將第一覆蓋膜貼合于電路基板的第一銅箔層之前,通過複數第一對位孔與複數第二對位孔的配合將第一覆蓋膜與電路基板對齊。
優選的,所述電路基板的基底包括第二銅箔層;在蝕刻電路基板的第一銅箔層時,還蝕刻所述第二銅箔層,以將所述產品區的第二銅箔層形成導電線路,並在所述廢料區形成貫穿第二銅箔層的複數第二導氣槽,所述複數第二導氣槽彼此相鄰且相互平行,複數第二導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸;在將第一覆蓋膜貼合于電路基板的第一銅箔層之後,提供具有至少一個第二導氣通孔的第二覆蓋膜,並將第二覆蓋膜貼合于電路基板的第二銅箔層表面,以使第二覆蓋膜遮蔽廢料區的複數第二導氣槽,每個第二導氣槽均與一個第二導氣通孔相連通。
優選的,每個第二導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第二導氣槽的間距為0.1毫米至0.3毫米。
一種電路板,其包括依次堆疊的基底、絕緣層、第一銅箔層及第一覆蓋膜,所述電路板具有產品區及與產品區連接的廢料區,所述產品區的第一銅箔層形成有導電線路,所述廢料區形成有貫穿第一銅箔層且被第一覆蓋膜遮蔽的複數第一導氣槽,所述複數第一導氣槽彼此相鄰且相互平行,複數第一導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸,所述第一覆蓋膜的廢料區形成有至少一個第一導氣通孔,每個第一導氣槽均與一個第一導氣通孔相連通。
優選的,每個第一導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第一導氣槽的間距為0.1毫米至0.3毫米。
優選的,所述基底包括第二銅箔層,所述電路板還包括設置在第二銅箔層遠離絕緣層一側的第二覆蓋膜,所述產品區的第二銅箔層亦形成有導電線路,所述廢料區還形成有貫穿第二銅箔層且被 第二覆蓋膜遮蔽的複數第二導氣槽,所述複數第二導氣槽彼此相鄰且相互平行,複數第二導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸,所述第二覆蓋膜的廢料區形成有至少一個第二導氣通孔,每個第二導氣槽均與一個第二導氣通孔相連通。
優選的,每個第二導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第二導氣槽的間距為0.1毫米至0.3毫米。
本技術方案電路板的製作方法具有如下優點:本技術方案中,在電路基板的產品區蝕刻製作導電線路時同時在廢料區蝕刻形成複數第一導氣槽,而在電路基板的導電線路表面壓合第一覆蓋膜之前,已在第一覆蓋膜中開設至少一個第一導氣通孔,如此,在導電線路表面壓合第一覆蓋膜時,電路基板與第一覆蓋膜之間的氣體可以通過複數第一導氣槽導出,並最終從與第一導氣槽連通的第一導氣通孔逸出。並且,複數第一導氣槽密切相鄰,第一覆蓋膜不會塌陷在任何一個第一導氣槽之內,如此則充分保證了第一導氣槽的導氣性能。因此,本技術方案避免了在壓合過程中在第一覆蓋膜與電路基板之間產生氣泡,使得第一覆蓋膜與電路基板緊密接觸,提高了壓合效果與最終的電路板成品性能。本技術方案的電路板具有良好的產品品質與平整的外觀。
10‧‧‧電路基板
11‧‧‧第一銅箔層
12‧‧‧第一黏膠層
13‧‧‧絕緣層
14‧‧‧第二黏膠層
15‧‧‧第二銅箔層
100‧‧‧基底
101‧‧‧產品區
102‧‧‧廢料區
103‧‧‧第一對位孔
104‧‧‧第一導氣槽
105‧‧‧第二導氣槽
111‧‧‧邊接頭
112‧‧‧第一焊盤
113‧‧‧第一線路
151‧‧‧第二焊盤
152‧‧‧第二線路
16‧‧‧第一覆蓋膜
161‧‧‧第一開口
162‧‧‧第一導氣通孔
163‧‧‧第二對位孔
17‧‧‧第二覆蓋膜
171‧‧‧第二開口
172‧‧‧第二導氣通孔
173‧‧‧第三對位孔
108‧‧‧電路板
圖1為本技術方案實施方式提供的電路板的製作方法的流程示意圖。
圖2為本技術方案實施方式提供的電路基板的正視圖。
圖3為本技術方案實施方式提供的電路基板的俯視圖。
圖4為本技術方案實施方式提供的蝕刻電路基板後的第一銅箔層的俯視示意圖。
圖5為圖4沿V-V線的剖視圖。
圖6為本技術方案實施方式提供的蝕刻電路基板後的第二銅箔層的仰視示意圖。
圖7為本技術方案實施方式提供的第一覆蓋膜的俯視示意圖。
圖8為本技術方案實施方式提供的第一覆蓋膜貼合在電路基板的第一銅箔層表面後在第一導氣槽位置處的剖視示意圖。
圖9為本技術方案實施方式提供的第一覆蓋膜貼合在電路基板的第一銅箔層表面後在第一導氣槽位置處的正視示意圖。
圖10為本技術方案實施方式提供的第二覆蓋膜的仰視示意圖。
圖11為本技術方案實施方式獲得的電路板的正視示意圖。
下面將結合附圖及實施例,對本技術方案提供的電路板的製作方法及製出的電路板作進一步的詳細說明。
請參閱圖1,本技術方案提供的電路板的製作方法,包括步驟:
第一步,請參閱圖2及圖3,提供電路基板10。在本實施例中,所述電路基板10為雙面有膠軟性覆銅板,其包括從上到下依次設置的第一銅箔層11、第一黏膠層12、絕緣層13、第二黏膠層14及第二銅箔層15。所述絕緣層13起到支撐作用,其最常用材料為聚醯亞胺(Polyimide,PI),但亦可以為聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephtalate,PET)或為聚萘二甲酸乙二酯 (poly(ethylene naphthalate),PEN)。所述第二黏膠層14與第二銅箔層15構成基底100。
當然,本領域技術人員可以理解,電路基板10可以為其他結構。例如,電路基板10可以為雙面無膠軟性覆銅板,即為僅包括第一銅箔層11、絕緣層13及第二銅箔層15的結構,而不包括第一黏膠層12與第二黏膠層14。再例如,電路基板10可以為多層基板,即,基底100為包括多層交替排列的銅箔層與絕緣層的結構。
所述電路基板10具有產品區101及與產品區101連接的廢料區102。產品區101用於構成電路板成品,廢料區102不構成電路板成品,用於在電路板成品的製作過程中起到支撐輔助產品區101的作用,將在製成電路板成品前被去除。在本實施例中,產品區101為長方形,廢料區102位於產品區101四周,且環繞連接產品區101。產品區101與廢料區102均具有相同的堆疊結構,即,均包括第一銅箔層11、第一黏膠層12、絕緣層13、第二黏膠層14及第二銅箔層15的一部分。
在進行下一步之前,還可以對電路基板10進行開孔、鍍銅等步驟,以在電路基板10的產品區101形成導通第一銅箔層11與第二銅箔層15的導通孔,並在廢料區102開出用於後續對位的複數第一對位孔103。
第二步,請一併參閱圖4至圖6,蝕刻電路基板10,以將所述產品區101的第一銅箔層11與第二銅箔層15均形成導電線路,並在所述廢料區102形成複數第一導氣槽104與複數第二導氣槽105。
需要說明的是,導電線路的具體設計需根據具體產品的需求而定 ,在圖4中,僅是示意性繪出導電線路在本實施例中的結構。本實施例中,第一銅箔層11的導電線路包括複數邊接頭111、複數第一焊盤112及複數條第一線路113,當然第一銅箔層11的導電線路還可以包括其他線路元件。第二銅箔層15的導電線路包括複數第二焊盤151與複數條第二線路152,當然還可以包括其他線路元件。另外,用於蝕刻電路基板10的化學蝕刻液具有較強的蝕刻性能,一般而言,在蝕刻去除部分銅箔層11、15從而形成導電線路的同時還能蝕刻去除部分黏膠層12、14。亦即,一般而言,導電線路之間是暴露出的絕緣層13,導氣槽104、105亦暴露出絕緣層13。
每個第一導氣槽104均貫穿第一銅箔層11與第一黏膠層12,且暴露出絕緣層13。所述複數第一導氣槽104彼此相鄰且相互平行。每個第二導氣槽105均貫穿第二銅箔層15與第二黏膠層14,且暴露出絕緣層13。複數第二導氣槽105亦彼此相鄰且相互平行。複數第一導氣槽104與複數第二導氣槽105均自產品區101與廢料區102的交界向遠離產品區101的方向延伸。具體地,複數第一導氣槽104從產品區101的一個邊角向廢料區102延伸,複數第二導氣槽105從產品區101的一條邊向廢料區102延伸。第一導氣槽104與第二導氣槽105的數量不限,在本實施例中,第一導氣槽104與第二導氣槽105的數量均為5個,每個導氣槽104、105的寬度約為0.11mm,相鄰兩個第一導氣槽104的寬度為0.1mm,相鄰兩個第二導氣槽105的寬度為0.1mm。在實際應用中,每個導氣槽104、105的寬度為0.1mm至0.3mm。相鄰兩個第一導氣槽104的寬度為0.1mm至0.3mm,相鄰兩個第二導氣槽105的寬度為0.1mm至0.3mm。
每個第一導氣槽104的深度為第一銅箔層11的厚度與第一黏膠層12的厚度的加和,在本實施例中,約為30μm。通常在實際應用中,第一銅箔層11的厚度範圍約為12μm-30μm,第一黏膠層12的厚度約為10μm-25μm,因此,第一導氣槽104的深度範圍為22μm-55μm。第二導氣槽105的深度為第二銅箔層15的厚度與第二黏膠層14的厚度的加和,第二導氣槽105深度範圍為22μm-55μm。
本領域技術人員可以理解,當電路基板10為不包括黏膠層12、14的雙面無膠軟性覆銅板時,第一導氣槽104僅貫穿第一銅箔層11並暴露出絕緣層13,其厚度範圍相當於第一銅箔層11的厚度範圍;第二導氣槽105僅貫穿第二銅箔層15並暴露出絕緣層13,其厚度範圍相當於第二銅箔層15的厚度範圍。
第三步,請參閱圖7至圖9,提供第一覆蓋膜16,並將第一覆蓋膜16貼合在電路基板10的第一銅箔層11的表面。
第一覆蓋膜16的尺寸形狀與電路基板10相對應。在貼合之前,需通過沖型或鑽孔等方式先在第一覆蓋膜16中開孔,以在第一覆蓋膜16中對應於產品區101的區域開設複數第一開口161,並在第一覆蓋膜16中對應於廢料區102的區域開設至少一個第一導氣通孔162與複數第二對位孔163。複數第一開口161用於暴露出產品區101中需要在後序進行表面處理的區域,例如金手指區域、焊盤等。所述至少一個第一導氣通孔162與複數第一導氣槽104對應,所述複數第二對位孔163與複數第一對位孔103相對應,用於在貼合第一覆蓋膜16時使得第一覆蓋膜16與電路基板10配合對位。
通過複數第二對位孔163與複數第一對位孔103配合對位,可以使 得第一覆蓋膜16與電路基板10對齊,如此,即可使得第一覆蓋膜16可以通過壓合的方法貼合在第一銅箔層11的表面。具體地,在產品區101,第一覆蓋膜16貼合在第一銅箔層11的導電線路的表面,複數第一開口161暴露出第一銅箔層11的導電線路中需要在後序進行表面處理的區域,例如邊接頭111、第一焊盤112等;在廢料區102,第一覆蓋膜16遮蔽廢料區102的複數第一導氣槽104,同時還使得每個第一導氣槽104均與一個第一導氣通孔162相連通,如圖9所示。在本實施例中,所述至少一個第一導氣通孔162為一個第一導氣通孔162,五個第一導氣槽104均與該第一導氣通孔162連通。該第一導氣通孔162的直徑範圍為1mm至4mm。需要說明的是,第一導氣通孔162的數量不限,與一個第一導氣通孔162連通的第一導氣槽104的數量亦不限,僅需使得每個第一導氣槽104均與一個第一導氣通孔162相連通即可。例如,可以在第一覆蓋膜16開設兩個第一導氣通孔162,使得兩個第一導氣槽104分別與一個第一導氣通孔162對應連通,另三個第一導氣槽104與另一個第一導氣通孔162對應連通。再例如,在其他實施例中,可以在第一覆蓋膜16開設五個第一導氣通孔162,使得每個第一導氣槽104分別與一個第一導氣通孔162對應連通。再例如,各個第一導氣槽104的長度可以不一致,如此,五個第一導氣通孔162的分佈位置可以依各第一導氣槽104的長度而定。
本領域技術人員可以理解,第一覆蓋膜16貼合在第一銅箔層11的表面的過程中,非常容易在第一覆蓋膜16與第一銅箔層11的表面之間產生微小氣泡,尤其是在第一覆蓋膜16對應於產品區101的區域中遠離第一開口161的位置。在本實施例中,第一開口161集中於產品區101的上側及右側,因而,在產品區101的左下側易於 在壓合過程中產生氣泡。然而,在本技術方案中,由於產品區101的左下側具有自廢料區102延伸的複數第一導氣槽104的存在,可以使得壓合過程中在產品區101的左下側易於產生氣泡的氣體通過複數第一導氣槽104導出,並最終從第一導氣通孔162逸出。並且,由於每個第一導氣槽104的寬度較小,複數第一導氣槽104密切相鄰,第一覆蓋膜16並不會塌陷在任何一個第一導氣槽104之內,如圖8所示,如此則充分保證了第一導氣槽104的導氣性能。因此,本技術方案避免了在壓合過程中在第一覆蓋膜16與第一銅箔層11之間產生氣泡,使得第一覆蓋膜16與第一銅箔層11緊密接觸,提高了壓合效果與最終的電路板成品性能。
根據上述說明,本領域技術人員可以理解,第一導氣槽104的開設位置與開設數量不限,優選開設於遠離第一銅箔層11的導電線路中需要在後序進行表面處理的區域。事實上,在本實施例中,除了在第一銅箔層11的產品區101的左下側開設複數第一導氣槽104外,還可以在第一銅箔層11的產品區101的左側與下側均開設複數第一導氣槽104,如此即可更好起到導氣的效果。
另外,需要指出,第一導氣通孔162可以為各種孔,例如可以為工具孔,在起到工具孔的作用的同時還起到導氣的作用。
第四步,將貼合了第一覆蓋膜16的電路基板10翻面,並在電路基板10的第二銅箔層15表面貼合如圖10所示的第二覆蓋膜17。
第二覆蓋膜17的尺寸形狀亦與電路基板10相對應。在貼合之前,需通過沖型或鑽孔等方式先在第二覆蓋膜17中開孔,以在第二覆蓋膜17中對應於產品區101的區域開設複數第二開口171,並在第二覆蓋膜17中對應於廢料區102的區域開設至少一個第二導氣通 孔172與複數第三對位孔173。複數第二開口171用於暴露出產品區101的第二銅箔層15的導電線路中需要在後序進行表面處理的區域,例如第二焊盤151等。所述至少一個第二導氣通孔172與複數第二導氣槽105對應,所述複數第三對位孔173與複數第一對位孔103相對應,用於在貼合第二覆蓋膜17時使得第二覆蓋膜17與電路基板10配合對位。
第二覆蓋膜17的貼合工藝與第一覆蓋膜16的貼合工藝相近,可以通過壓合的方法貼合在第二銅箔層15的表面。具體地,在產品區101,第二覆蓋膜17貼合在第二銅箔層15的導電線路的表面,複數第二開口171暴露出需要在後序進行表面處理的區域;在廢料區102,第二覆蓋膜16遮蔽廢料區102的複數第二導氣槽105,同時還使得每個第二導氣槽105均與一個第二導氣通孔172相連通。
本領域技術人員可以理解,在貼合第二覆蓋膜17過程中,非常容易在第二覆蓋膜17與第二銅箔層15的表面之間產生微小氣泡,尤其是在第二覆蓋膜17對應於產品區101的區域中遠離第二開口171的位置。在本實施例中,第二開口171集中於產品區101的左上側及左下側,因而,在產品區101的左側易於在壓合過程中產生氣泡。然而,在本技術方案中,由於產品區101的左側具有自廢料區102延伸的複數第二導氣槽105的存在,可以使得壓合過程中在產品區101的右側易於產生氣泡的氣體通過複數第二導氣槽105導出,並最終從第二導氣通孔172逸出。如此,則避免了在壓合過程中在第二覆蓋膜17與第二銅箔層15之間產生氣泡。
另外,需要指出的是,當基底100為已包含有覆蓋膜的單層、雙層或多層結構時,本技術方案可以不包括第四步的步驟。
在貼合第二覆蓋膜17之後,即可將電路基板10製成電路板108。需要說明的是,貼合第二覆蓋膜17的步驟亦可以與貼合第一覆蓋膜16的步驟同時完成。本領域技術人員熟知,在貼合第二覆蓋膜17之後,還可以對電路板108進行鍍金、沖型等處理工藝,最終獲得電路板成品。
請一併參閱圖1至圖11,通過上述工藝製成的電路板108包括自下而上依次堆疊的第二覆蓋膜17、基底100、絕緣層13、第一黏膠層12、第一銅箔層11及第一覆蓋膜16。所述電路板108具有產品區101及與產品區101連接的廢料區102,所述產品區101的第一銅箔層11形成有導電線路,所述廢料區102形成有貫穿第一銅箔層11且被第一覆蓋膜16遮蔽的複數第一導氣槽104,所述複數第一導氣槽104彼此相鄰且相互平行,複數第一導氣槽104均自產品區101與廢料區102的交界向遠離產品區101的方向延伸。所述廢料區102的第一覆蓋膜16形成有至少一個第一導氣通孔162,每個第一導氣槽104均與一個第一導氣通孔162相連通。
在本實施例中,基底100為包括一層銅箔層的單層結構,在其他實施例中,基底100可以為包括不包括銅箔層的絕緣基底,亦可以為包括兩層以上銅箔層的多層結構。在本實施例中,基底100不包括覆蓋膜,在其他實施例中,基底100可以為包括絕緣膜的多層結構,例如,基底100可以為包括第二黏膠層14、第二銅箔層15及第二覆蓋膜17的結構,或者可以為包括交替排列的多層銅箔層與多層絕緣層及一層覆蓋膜的結構。如此,電路板108中的第二覆蓋膜17並非為必要技術特徵。
本領域技術人員可以理解,本技術方案中,在電路基板10的產品 區101蝕刻製作導電線路時同時在廢料區102蝕刻形成複數第一導氣槽104與複數第二導氣槽105,而在電路基板10兩側的導電線路表面壓合第一覆蓋膜16與第二覆蓋膜17之前,事先在第一覆蓋膜16與第二覆蓋膜17中分別開設至少一個第一導氣通孔162與第二導氣通孔172,如此,在電路基板10兩側壓合第一覆蓋膜16與第二覆蓋膜17時,電路基板10與第一覆蓋膜16之間的氣體可以通過複數第一導氣槽104導出,並最終從與第一導氣槽104連通的第一導氣通孔162逸出,電路基板10與第二覆蓋膜17之間的氣體可以通過複數第二導氣槽105導出,並最終從與第二導氣槽105連通的第二導氣通孔172逸出。並且,由於每個第一導氣槽104與第二導氣槽105的寬度較小,複數第一導氣槽104密切相鄰,複數第二導氣槽105亦密切相鄰,第一覆蓋膜16並不會塌陷在任何一個第一導氣槽104之內,第二覆蓋膜17亦不塌陷在任何一個第二導氣槽105之內,如此則充分保證了第一導氣槽104與第二導氣槽105的導氣性能。因此,本技術方案避免了在壓合過程中在覆蓋膜16、17與電路基板10之間產生氣泡,使得覆蓋膜16、17與電路基板緊密接觸,提高了壓合效果與最終的電路板成品性能。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。

Claims (8)

  1. 一種電路板之製作方法,包括步驟:提供電路基板,所述電路基板包括依次堆疊的基底、絕緣層及第一銅箔層,所述電路基板具有產品區及與產品區連接的廢料區;蝕刻電路基板,以將所述產品區的第一銅箔層形成導電線路,並在所述廢料區形成貫穿第一銅箔層的複數第一導氣槽,所述複數第一導氣槽彼此相鄰且相互平行,複數第一導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸,其中,每個第一導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第一導氣槽的間距為0.1毫米至0.3毫米;以及將具有至少一個第一導氣通孔的第一覆蓋膜貼合于電路基板的第一銅箔層,以使第一覆蓋膜貼合在產品區的導電線路的表面,並遮蔽廢料區的複數第一導氣槽,每個第一導氣槽均與一個第一導氣通孔相連通。
  2. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述電路基板還包括設置在絕緣層及第一銅箔層之間的第一黏膠層,所述複數第一導氣槽貫穿第一銅箔層與第一黏膠層。
  3. 如申請專利範圍第1項所述之電路板之製作方法,其中,在提供電路基板之後,還包括在電路基板上開設複數第一對位元孔的步驟;在將第一覆蓋膜貼合于電路基板的第一銅箔層之前,在第一覆蓋膜中開設複數第一開口、複數第二對位孔及所述至少一個第一導氣通孔,所述複數第一開口對應於第一銅箔層的導電線路中的邊接頭及焊盤,所述複數第二對位孔與複數第一對位孔相對應;在第一覆蓋膜中開設複數第二對位孔之後且在將第一覆蓋膜貼合于電路基板的第一銅箔層之前,通過複數第一對位孔與複數第二對位孔的配合將第一覆蓋膜與電路基板對齊。
  4. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述電路基板的基底包括第二銅箔層;在蝕刻電路基板的第一銅箔層時,還蝕刻所述第二銅箔層,以將所述產品區的第二銅箔層形成導電線路,並在所述廢料區形成貫穿第二銅箔層的複數第二導氣槽,所述複數第二導氣槽彼此相鄰且相互平行,複數第二導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸;在將第一覆蓋膜貼合于電路基板的第一銅箔層之後,提供具有至少一個第二導氣通孔的第二覆蓋膜,並將第二覆蓋膜貼合于電路基板的第二銅箔層表面,以使第二覆蓋膜遮蔽廢料區的複數第二導氣槽,每個第二導氣槽均與一個第二導氣通孔相連通。
  5. 如申請專利範圍第4項所述之電路板之製作方法,其中,每個第二導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第二導氣槽的間距為0.1毫米至0.3毫米。
  6. 一種電路板,其包括依次堆疊的基底、絕緣層、第一銅箔層及第一覆蓋膜,所述電路板具有產品區及與產品區連接的廢料區,所述產品區的第一銅箔層形成有導電線路,所述廢料區形成有貫穿第一銅箔層且被第一覆蓋膜遮蔽的複數第一導氣槽,所述複數第一導氣槽彼此相鄰且相互平行,複數第一導氣槽均自產品區與廢料區的交界向遠離產品區的方向延伸,其中,每個第一導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第一導氣槽的間距為0.1毫米至0.3毫米,所述第一覆蓋膜的廢料區形成有至少一個第一導氣通孔,每個第一導氣槽均與一個第一導氣通孔相連通。
  7. 如申請專利範圍第6項所述之電路板,其中,所述基底包括第二銅箔層,所述電路板還包括設置在第二銅箔層遠離絕緣層一側的第二覆蓋膜,所述產品區的第二銅箔層亦形成有導電線路,所述廢料區還形成有貫穿第二銅箔層且被第二覆蓋膜遮蔽的複數第二導氣槽,所述複數第二導氣槽彼此相鄰且相互平行,複數第二導氣槽均自產品區與廢料區的交界向遠 離產品區的方向延伸,所述第二覆蓋膜的廢料區形成有至少一個第二導氣通孔,每個第二導氣槽均與一個第二導氣通孔相連通。
  8. 如申請專利範圍第7項所述之電路板,其中,每個第二導氣槽的寬度為0.1毫米至0.3毫米,相鄰兩個第二導氣槽的間距為0.1毫米至0.3毫米。
TW101110698A 2012-03-20 2012-03-28 電路板及其製作方法 TWI444116B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210073659.0A CN103327748B (zh) 2012-03-20 2012-03-20 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201340804A TW201340804A (zh) 2013-10-01
TWI444116B true TWI444116B (zh) 2014-07-01

Family

ID=49196187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110698A TWI444116B (zh) 2012-03-20 2012-03-28 電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN103327748B (zh)
TW (1) TWI444116B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470257B (zh) * 2014-12-12 2017-10-13 东莞市康庄电路有限公司 一种提高pcb板金手指插拔位置精度的加工方法
CN111385962A (zh) * 2018-12-29 2020-07-07 广东生益科技股份有限公司 一种pcb板及其制备方法
CN110099507B (zh) * 2019-05-29 2022-04-05 广东依顿电子科技股份有限公司 厚铜线路板及其制造方法
CN112739075B (zh) * 2020-12-08 2022-05-24 深圳市祺利电子有限公司 一种防止电路板喷锡爆板的制作方法
CN113329556B (zh) * 2021-05-19 2022-06-07 景旺电子科技(龙川)有限公司 柔性电路板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994597B2 (ja) * 1999-10-08 2007-10-24 株式会社村田製作所 セラミック多層基板の製造方法および製造装置
TWI341159B (en) * 2007-09-07 2011-04-21 Foxconn Advanced Tech Inc Method for cutting pritned circuit board
CN101494957B (zh) * 2008-01-23 2011-03-30 富葵精密组件(深圳)有限公司 多层电路板制作方法及用于制作多层电路板的基板
TWI405520B (zh) * 2010-01-11 2013-08-11 Zhen Ding Technology Co Ltd 電路板製作方法

Also Published As

Publication number Publication date
CN103327748A (zh) 2013-09-25
CN103327748B (zh) 2016-12-14
TW201340804A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
TWI386140B (zh) Flexible multilayer circuit board
TWI507099B (zh) 剛撓結合板及其製作方法、電路板模組
TWI448223B (zh) 多層電路板及其製作方法
TWI444116B (zh) 電路板及其製作方法
TW201410097A (zh) 柔性多層電路板及其製作方法
TW201618609A (zh) 剛撓結合板及其製作方法
TW201913835A (zh) 軟硬結合板及其製作方法
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
TWI606769B (zh) 剛撓結合板之製作方法
TWI536888B (zh) 軟硬結合電路板的製作方法
JP6259813B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
TW201417638A (zh) 軟硬結合電路板及其製作方法
JP2008258357A (ja) リジッドフレキ基板とその製造方法
TW201633871A (zh) 軟硬結合電路板及其製作方法
TWI472273B (zh) 電路板及其製作方法
TW201703604A (zh) 剛撓結合板及其製作方法
TWI472276B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
WO2021056427A1 (zh) 中介板、中介板的制作方法及电路板组件
TWI461135B (zh) 製作電路板之方法
JP2008258358A (ja) リジッドフレキ基板とその製造方法
TWI386135B (zh) 多層電路板製作方法及用於製作多層電路板之基板
TWI643538B (zh) 具有段差結構的多層電路板及其製作方法
JP6387226B2 (ja) 複合基板
TWI469705B (zh) 軟硬結合電路板及其製作方法
TWI404472B (zh) 電路板之製作方法