TWI428915B - 包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構 - Google Patents

包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構 Download PDF

Info

Publication number
TWI428915B
TWI428915B TW098132150A TW98132150A TWI428915B TW I428915 B TWI428915 B TW I428915B TW 098132150 A TW098132150 A TW 098132150A TW 98132150 A TW98132150 A TW 98132150A TW I428915 B TWI428915 B TW I428915B
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
piezoelectric
free
memory unit
Prior art date
Application number
TW098132150A
Other languages
English (en)
Other versions
TW201017665A (en
Inventor
Jun Liu
Steve Kramer
Gurtej Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201017665A publication Critical patent/TW201017665A/zh
Application granted granted Critical
Publication of TWI428915B publication Critical patent/TWI428915B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構
本發明大體而言係關於磁性隨機存取記憶體，且更特定言之，係關於自旋力矩轉移磁性隨機存取記憶體(STT-MRAM)。
此部分意欲向讀者介紹在下文描述及/或主張的可與本發明之各種態樣相關之技術的各種態樣。咸信此論述在向讀者提供背景資訊以促進對本發明之各種態樣的更佳理解方面有幫助。因此，應理解，應以此角度閱讀此等闡述，且不承認其為先前技術。
磁性隨機存取記憶體(MRAM)為基於磁電阻之非揮發性電腦記憶體技術。MRAM在若干方面不同於揮發性隨機存取記憶體(RAM)。因為MRAM為非揮發性的，所以MRAM可在記憶體裝置不被供電時維持記憶體內容。雖然非揮發性RAM通常比揮發性RAM慢，但MRAM具有可與揮發性RAM之讀取及寫入回應時間相當之讀取及寫入回應時間。與將資料儲存為電荷之典型RAM技術不同，MRAM資料係由磁電阻元件儲存。通常，磁電阻元件係由兩個磁性層形成，其中磁性層中的每一者保持一磁化。一層(「針扎層」)之磁化在其磁性定向上為固定的，且另一層(「自由層」)之磁化可藉由一由程式化電流產生之外部磁場來改變。因此，該程式化電流之磁場可使兩個磁性層之磁性定向為平行的(提供跨越該等層之一較低電阻(「0」狀態))或反平行的(提供跨越該等層之一較高電阻(「1」狀態))。自由層之磁性定向的切換及跨越該等磁性層之所得高電阻狀態或低電阻狀態提供了典型MRAM單元之寫入操作及讀取操作。
雖然MRAM技術提供非揮發性及較快之回應時間，但MRAM單元在延展性方面受限且易受寫入干擾影響。用以在跨越MRAM磁性層之高電阻狀態與低電阻狀態之間切換的程式化電流通常為高的。因此，當在一MRAM陣列中排列多個單元時，導引至一記憶體單元之程式化電流可在鄰近單元之自由層中誘發場變化。可使用自旋力矩轉移技術來解決寫入干擾之此潛在可能(亦稱為「半選問題」)。
習知自旋力矩轉移MRAM(STT-MRAM)單元包括一磁性穿隧接面(MTJ)，該磁性穿隧接面(MTJ)為一磁電阻資料儲存元件，其包括兩個磁性層(一針扎層及一自由層)及一處於該兩個磁性層之間的絕緣層、一位元線、一字線、一源極線及一存取電晶體。程式化電流通常流過該存取電晶體及該MTJ。該針扎層使程式化電流之電子自旋極化，且當經自旋極化之電流通過MTJ時產生力矩。經自旋極化之電子流藉由對自由層施加一力矩而與自由層相互作用。當通過MTJ之經自旋極化之電子流的力矩大於臨界切換電流密度(Jc )時，由經自旋極化之電子流施加的力矩足以切換自由層之磁化。因此，可使自由層之磁化對準而平行於針扎層或反平行於針扎層，且改變跨越MTJ之電阻狀態。
STT-MRAM具有優於MRAM之有利特性，因為經自旋極化之電子流消除了對於用以切換磁電阻元件中之自由層之外部磁場的需要。另外，因為程式化電流隨單元大小減小而減小，所以延展性得以改良，且寫入干擾及半選問題得以解決。另外，STT-MRAM技術允許較高之穿隧磁阻比，意謂在高電阻狀態與低電阻狀態之間存在一較大比率，從而改良磁疇中之讀取操作。
然而，穿過STT-MRAM單元之高程式化電流密度仍造成問題，因為穿過磁性層之高電流密度增加了單元中之能量消耗及層中之熱分布，從而影響單元之完整性及可靠性。穿過磁性層之高電流密度亦可導致每一單元之較大矽面積(real estate)消耗。
在以下詳細描述中及參看諸圖來描述特定實施例。
如先前所論述，自旋力矩轉移磁性隨機存取記憶體(STT-MRAM)單元係藉由切換在單元之磁性穿隧接面(MTJ)中之自由層的磁化來程式化。切換在穿過記憶體單元之電流密度大於臨界切換電流密度時發生。因此，為了將單元程式化，程式化電流密度僅需要略微高於臨界切換電流密度。因為傳遞一較大切換電流會增加MTJ中之能量消耗及熱分布(其影響單元之完整性及可靠性)，所以需要在不影響單元之熱穩定性的情況下降低臨界切換電流。降低臨界切換電流將允許在將單元程式化時用一較小電流切換自由層。以下論述描述根據本發明之技術之實施例的系統及裝置，及該等系統及裝置之操作。
圖1描繪一基於處理器之系統，其大體上由參考數字10指定。如以下所解釋，系統10可包括根據本發明之技術之實施例而製造之各種電子裝置。系統10可為諸如電腦、傳呼機、蜂巢式電話、個人行事曆、控制電路等之多種類型中之任一者。在典型基於處理器之系統中，諸如微處理器之一或多個處理器12控制系統10中之系統功能及請求的處理。如以下所解釋，處理器12及系統10之其他子組件可包括根據本發明之技術之實施例而製造的電阻性記憶體裝置。
系統10通常包括一電源供應器14。舉例而言，若系統10為攜帶型系統，則電源供應器14可有利地包括一燃料電池、一電力收集(power scavenging)裝置、永久電池、可替換電池及/或可再充電電池。舉例而言，電源供應器14亦可包括一AC配接器，使得系統10可插入至壁式插座中。舉例而言，電源供應器14亦可包括一DC配接器，使得系統10可插入至車輛點煙器(vehicle cigarette lighter)中。
視系統10執行之功能而定，各種其他裝置可耦接至處理器12。舉例而言，使用者介面16可耦接至處理器12。舉例而言，使用者介面16可包括按鈕、開關、鍵盤、光筆、滑鼠、數位轉換器及尖筆，及/或語音辨識系統。顯示器18亦可耦接至處理器12。舉例而言，顯示器18可包括LCD、SED顯示器、CRT顯示器、DLP顯示器、電漿顯示器、OLED顯示器、LED，及/或音訊顯示器。此外，RF子系統/基頻處理器20亦可耦接至處理器12。RF子系統/基頻處理器20可包括耦接至RF接收器及耦接至RF發射器(未圖示)之天線。一或多個通信埠22亦可耦接至處理器12。舉例而言，通信埠22可經調適以耦接至一或多個周邊裝置24(諸如，數據機、印表機、電腦)或耦接至網路(諸如，區域網路、遠端區域網路(remote area network)、企業內部網路或網際網路)。
處理器12通常藉由實施儲存於記憶體中之軟體程式來控制系統10。舉例而言，該等軟體程式可包括作業系統、資料庫軟體、製圖軟體、文書處理軟體，及/或視訊、照片或聲音編輯軟體。記憶體以可操作方式耦接至處理器12以儲存各種程式及促進各種程式之執行。舉例而言，處理器12可耦接至系統記憶體26，該系統記憶體26可包括自旋力矩轉移磁性隨機存取記憶體(STT-MRAM)、磁性隨機存取記憶體(MRAM)、動態隨機存取記憶體(DRAM)及/或靜態隨機存取記憶體(SRAM)。系統記憶體26可包括揮發性記憶體、非揮發性記憶體或其一組合。系統記憶體26通常為大的，以便其可儲存動態載入之應用程式及資料。在一些實施例中，系統記憶體26可包括STT-MRAM裝置，諸如以下進一步論述之裝置。
處理器12亦可耦接至非揮發性記憶體28，此並不暗示系統記憶體26必定為揮發性的。非揮發性記憶體28可包括STT-MRAM、MRAM、唯讀記憶體(ROM)(諸如EPROM、電阻性唯讀記憶體(RROM))，及/或結合系統記憶體26使用之快閃記憶體。ROM之大小通常經選擇而恰好足夠大以便儲存任何必要之作業系統、應用程式及固定資料。另外，例如，非揮發性記憶體28可包括高容量記憶體，諸如磁帶或磁碟機記憶體，諸如包括電阻性記憶體的混合驅動器，或其他類型之非揮發性固態記憶體。如以下更詳細解釋，非揮發性記憶體28可包括根據本發明之技術之實施例而製造的STT-MRAM裝置。
圖2說明STT-MRAM單元50，視系統要求及製造技術而定，其可經製造以形成呈包括諸多列及行之柵格圖案或呈各種其他配置的記憶體單元之一陣列。記憶體單元之配置可實施於圖1中所描繪之系統記憶體26或揮發性記憶體28中。
STT-MRAM單元50包括一堆疊52、一存取電晶體54、一位元線56、一字線58、一源極線60、讀取/寫入電路62、一位元線參考64及一感測放大器66。堆疊52可包括一磁性穿隧接面(MTJ)，該磁性穿隧接面(MTJ)包括一自由層及一針扎層。如以下將特定參看圖3A、圖3B、圖4A、圖4B及圖5至圖7而進一步描述，堆疊52可進一步包括一壓電材料及根據本發明之技術之實施例的非磁性層。在以下所描述之各種實施例中，堆疊52中之壓電材料可為安置於堆疊52之MTJ上或下之壓電層(圖3A、圖3B、圖4A及圖4B)，或該壓電材料可鄰近於堆疊52之MTJ而形成，作為一間隔物(圖5)或鄰近單元之間的一隔離材料(圖6)。
如本文中所使用，STT-MRAM單元50大體上包括一「磁性單元結構」。如以上所論述，若堆疊52之自由層與針扎層之間的非磁性層為絕緣的，則該磁性單元結構可為一MTJ。或者，若自由層與針扎層之間的非磁性層為導電的，則該磁性單元結構可為一自旋閥(spin valve)。如本說明書中所使用，術語「堆疊」可指代記憶體單元堆疊、磁性單元堆疊、STT-MRAM單元堆疊，或根據本發明之技術的實施例之可包括層及材料之記憶體單元的任何組件。另外，當壓電材料形成於MTJ之上或以下、平行於MTJ之層時，該材料被稱作「層」。當壓電材料與MTJ之一部分形成於同一平面中時，該壓電材料被稱作「鄰近於」MTJ。當壓電材料在MTJ之任一側上形成一間隔物時(在橫截面方向觀察時)，或當將壓電材料用作鄰近單元之間的隔離材料時，壓電材料可鄰近於MTJ。熟習此項技術者將瞭解壓電材料經形成為一層或鄰近於MTJ而形成之間的區別，且應記住此區別而閱讀本申請案之申請專利範圍。
亦如本文中所使用，應理解，當將一層稱作「形成於另一層上」或「安置於另一層上」時，可能存在形成於或安置於彼等層之間的介入層。類似地，若將材料稱作「鄰近於其他材料」，則可能存在位於該等材料之間的介入材料。相反，若將一層或材料稱作「直接形成於…上」、「直接安置於…上」或經形成/安置而「直接鄰近於…」或「直接接觸…」，則材料或層之間不包括介入材料或層。
當STT-MRAM單元50經選擇以被程式化時，將一程式化電流施加至該單元，且該電流係由針扎層自旋極化且將一力矩施加於自由層上，該力矩切換自由層之磁化以「寫入至」該單元或將該單元「程式化」。在STT-MRAM單元50之讀取操作中，使用電流來偵測記憶體單元堆疊52之電阻狀態。如將進一步論述，將一壓電層併入堆疊52中可降低切換自由層之磁化所需之臨界切換電流，因此允許使用一較小程式化電流寫入STT-MRAM單元50。
如先前所論述，針對STT-MRAM單元50之寫入操作而施加一程式化電流。為了開始程式化電流，讀取/寫入電路62可產生一至位元線56及源極線60之寫入電流。位元線56與源極線60之間的電壓之極性確定堆疊52中之自由層之磁化的切換。一旦自由層根據程式化電流之自旋極性而磁化，就將程式化狀態寫入至STT-MRAM單元50。
為了讀取STT-MRAM單元50，讀取/寫入電路62產生一經由堆疊52及電晶體54至位元線56及源極線60之讀取電流。STT-MRAM單元50之程式化狀態視跨越堆疊52之電阻而定，該電阻可藉由位元線56與源極線60之間的電壓差確定。在一些實施例中，可將該電壓差與參考64相比較且由感測放大器66放大。
在圖3A中說明本發明之一實施例：將壓電材料併入STT-MRAM單元中，其中壓電層102包括於STT-MRAM單元之記憶體單元堆疊100中以降低臨界切換電流。以下在諸圖中說明及描述之堆疊中的每一者可併入圖2中所描述之STT-MRAM單元50中。在圖3A之所說明實施例中，壓電層102係安置於自由層104之頂部。自由層104及針扎層106係由非磁性層108分離，藉此視非磁性層108導電還是不導電而定形成MTJ或自旋閥。
可藉由切換記憶體單元堆疊100中之自由層104的磁化來將記憶體單元程式化，且可藉由確定跨越自由層104及針扎層106之電阻來讀取該單元。舉例而言，層104及106可包含鐵磁性材料(諸如Co、Fe、Ni或其合金，NiFe、CoFe、CoNiFe，或經摻雜合金CoX、CoFeX、CoNiFeX(X=B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C))或其他半金屬鐵磁性材料(諸如Fe3 O4 、CrO2 、NiMnSb及PtMnSb，及BiFeO)。如此命名針扎層106係因為其具有一有固定或針扎之較佳定向之固定磁化，且此係藉由說明於針扎層106中之單向箭頭表示。可將反鐵磁性材料之額外層沈積於針扎層106之下以經由交換耦合(exchange coupling)而達成針扎。說明於自由層104中之雙向箭頭表示自由層104可在平行於針扎層106之方向上被磁化(其提供一低電阻)或在反平行於針扎層106之方向上被磁化(其提供一高電阻)。堆疊100亦可包括一處於自由層104與針扎層106之間以充當該兩個層104及106之間的絕緣體之非磁性層108。非磁性層108可包含Alx Oy 、MgO、AlN、SiN、CaOx 、NiOx 、Hfx Oy 、Tax Oy 、Zrx Oy 、NiMnOx 、Mgx Fy 、SiC、SiO2 、SiOx Ny ，或以上材料之任何組合。
當穿過記憶體單元之電流密度大於臨界切換電流密度時，發生自由層104之切換。在一實施例中，在堆疊100中，壓電層102直接併入於自由層104的頂部上。壓電層102藉由產生一影響自由層104中之有效磁場的瞬時應力而影響自由層之磁性反轉，因此減小臨界切換電流密度且允許使用一較小電流切換自由層及將單元程式化。更具體言之，若一記憶體單元經選擇以被程式化，則可將電壓施加於記憶體單元堆疊100上。當將電壓施加於堆疊100上時，壓電層102可在自由層104中產生一瞬時應力以促進切換。該瞬時應力經由磁彈性效應而影響磁性各向異性場Hk 以降低磁性反轉之能量障壁。
以下等式表示臨界切換電流密度Jc ，其中α表示阻尼常數，Ms 表示磁化，tF 表示自由層之厚度，且Hk 表示自由層之磁性各向異性場：
臨界切換電流密度視自由層之厚度tF 及磁性各向異性場Hk 而定。當將壓電層102併入堆疊100中時，在自由層104中產生瞬時誘發應力，其藉由引入等效磁場分量Hσ 而影響自由層104之磁性各向異性場且減小臨界切換電流，其中σ為瞬時誘發應力。以下等式表示瞬時誘發應力σ與磁場分量Hσ 之間的關係：
由壓電層102產生之瞬時誘發應力可降低磁性各向異性場Hk ，使得臨界切換電流密度Jc 被降低且因此能量障壁被降低。另外，該瞬時應力亦可改變自由層104中之特定鐵磁性材料中之自旋向上次能帶及自旋向下次能帶的對準以調整其磁化Ms 且進一步減小臨界切換電流。
除了降低能量障壁且需要用以切換記憶體單元之自由層104之較小電流密度以外，該瞬時應力效應可保持資料保存所需要之熱穩定性。由壓電層102產生之應力為瞬時的，因為將僅在記憶體單元正被程式化時施加電壓及誘發應力。當記憶體單元並非正被程式化時，將不誘發應力。因為所施加之應力為瞬時的，所以在切換之後單元可更穩定。
在一些實施例中，壓電層102可由導電壓電材料構成，諸如(TaSe4 )2 I、多層Alx Ga1-x As/GaAs、BaTiO3 /VGCF/CPE複合物，或其他壓電/導電材料複合物。在其他實施例中，壓電層102可為絕緣材料(諸如磷鋁礦(AlPO4 )、石英、正磷酸鎵(GaPO4 )或蘭克賽(langasite )(La3 Ga5 SiO14 ))、具有鈣鈦礦或鎢青銅結構之陶瓷(諸如鈦酸鋇(BaTiO3 )、SrTiO3 、亞鐵酸鉍(BiFeO3 )、鋯鈦酸鉛(Pb[Zrx Ti1-x ]O3 0<x<1)、Pb2 KNb5 O15 、鈦酸鉛(PbTiO3 )、鉭酸鋰(LiTaO3 )、鎢酸鈉(Nax WO3 )、鈮酸鉀(KNbO3 )、鈮酸鋰(LiNbO3 )或Ba2 NaNb5 O5 )，及其他材料(諸如ZnO、AlN、聚偏二氟乙烯(PVDF)、矽酸鎵鑭、酒石酸鈉鉀或鈮酸鉀鈉(KNN))。壓電材料102之厚度可為薄的(例如，在約5A至約20A之範圍中)以允許電流穿隧經過該層。另外，非磁性層108可導電或不導電。導電之非磁性層108可包含Cu、Au、Ta、Ag、CuPt、CuMn或其他非磁性過渡金屬，或以上非磁性導電材料之任何組合。不導電之非磁性層可包含Alx Oy 、MgO、AlN、SiN、CaOx 、NiOx 、Hfx Oy 、Tax Oy 、Zrx Oy 、NiMnOx 、Mgx Fy 、SiC、SiO2 、SiOx Ny 或以上非磁性不導電材料之任何組合。
圖3B說明另一實施例，其中STT-MRAM單元中之堆疊150包括一壓電層102、一自由層104、一針扎層106、一非磁性層108及一處於壓電層102與自由層104之間的額外非磁性層110，該額外非磁性層110可充當緩衝層且允許應力自壓電層102轉移至自由層104而無直接實體接觸。非磁性層110可消除介面效應，且亦可解決在用於壓電材料102之材料與用於自由層104中之材料不相容(此將抑制壓電層102之效應)時記憶體單元製造中的困難。非磁性層110可為導電層或不導電層。導電之非磁性層110可包含Cu、Au、Ta、Ag、CuPt、CuMn或其他非磁性過渡金屬，或以上非磁性導電材料之任何組合。不導電之非磁性層110可包含Alx Oy 、MgO、AlN、SiN、CaOx 、NiOx 、Hfx Oy 、Tax Oy 、Zrx Oy 、NiMnOx 、Mgx Fy 、SiC、SiO2 、SiOx Ny ，或以上非磁性不導電材料之任何組合。
在圖4A中說明包含壓電層之堆疊的另一實施例。在此實施例中，STT-MRAM單元包含一具有一壓電層210及一額外MTJ組件222之記憶體單元堆疊200，該額外MTJ組件222具有一靜磁耦合的自由感測層202。可藉由切換記憶體單元之堆疊200中之程式化自由層214的磁化來將記憶體單元程式化。針扎層218具有固定磁化，且此由說明於針扎層218中之單向箭頭來表示。說明於程式化自由層214中之雙向箭頭表示程式化自由層214可在平行於針扎層218之方向上被磁化(其提供一低電阻)或在反平行於針扎層218之方向上被磁化(其提供一高電阻)。堆疊200亦可包含一處於程式化自由層214與針扎層218之間以充當該兩個層214及218之間的絕緣體之非磁性層216。將壓電層210併入堆疊200中，且在一些實施例中，非磁性層212可將壓電層210與程式化自由層214分離，如先前所描述。非磁性層212可消除介面效應且亦可解決在用於壓電材料210之材料與用於程式化自由層214中之材料不相容(此將抑制壓電層210之效應)時記憶體單元製造中的困難。
如先前所解釋，壓電層210可產生一瞬時應力以降低能量障壁，因此允許使用較小電流密度切換記憶體單元之程式化自由層214且保持資料保存所需要之熱穩定性。可將反鐵磁性層220添加至堆疊200以幫助針扎該針扎層218及維持針扎層218之磁化以及保持單元穩定性。
另外，在本實施例中，堆疊200可包含一包括一感測自由層202及一針扎層206之額外MTJ組件222。此額外組件靜磁地耦合至原始堆疊組件224(先前參看圖3A及圖3B而描述)，使得改變程式化自由層214之磁化將改變感測自由層202之磁化。額外MTJ組件222之感測自由層202靜磁地耦合至程式化自由層214以便在磁化上反平行，因此改良感測容限及兩個程式化狀態之間的電阻比。感測自由層202與針扎層206之間的非磁性障壁層204亦可改良電阻比。另外，非磁性層208可將額外MTJ組件222與原始堆疊組件224分離。
圖4B說明另一實施例，其中記憶體單元之堆疊250包含一壓電層260及一額外MTJ組件256，該額外MTJ組件256具有一靜磁地耦合至原始堆疊組件258中之程式化自由層254之感測自由層252。在此實施例中，感測自由層252經置放而較接近於程式化自由層254，且自由層252及254均受由壓電層260產生之瞬時應力效應的影響。
現轉向圖5，說明本發明之另一實施例，其中STT-MRAM單元包括一堆疊，該堆疊具有一經安置而鄰近於記憶體單元堆疊中之層的壓電材料。具體言之，壓電間隔物310可位於鄰近自由層302處。可藉由切換記憶體單元之堆疊300中之自由層302的磁化而將該記憶體單元程式化。針扎層306具有固定磁化，且此係藉由說明於針扎層306中之單向箭頭來表示。說明於自由層302中之雙向箭頭表示自由層302可在平行於或反平行於針扎層306之方向上被磁化。堆疊300亦可包含一處於自由層302與針扎層306之間的非磁性層304。另外，可將反鐵磁性層308添加至堆疊300以幫助針扎該針扎層306及維持針扎層306之磁化以及加強單元中之穩定性。
當一單元經選擇以被程式化時，可將電壓施加至該單元。電壓跨越該選定單元及一鄰近未選定單元發生電壓降，而自施加至選定單元之電壓產生一寄生電場。此情形使得可啟動選定單元上之壓電間隔物310且在自由層302上誘發一瞬時應力以促進其切換。如先前所論述，該瞬時應力減小臨界切換電流密度，降低切換自由層302及程式化記憶體單元之能量障壁。當不施加電壓時，壓電間隔物310不施加應力，且記憶體單元保持其熱穩定性。另外，因為電流不必穿過壓電層來誘發熱應力效應(如在以上所描述之實施例中)，所以如在圖6中將進一步描述，在其他實施例中壓電間隔物310可含有絕緣材料。可藉由絕緣間隔物312使壓電間隔物310與堆疊300隔離，使得壓電間隔物310不直接接觸該堆疊。
在圖6中說明本發明之又一實施例，其中描繪兩個鄰近STT-MRAM單元之記憶體單元堆疊，且鄰近於磁性單元堆疊且在磁性單元堆疊之間形成一壓電材料。為了解釋將一選定單元程式化之過程，描繪選定單元堆疊400及鄰近未選定單元堆疊450。在此實施例中，絕緣壓電材料410可替代壓電間隔物用作兩個鄰近單元400及450之間的隔離材料。在STT-MRAM之製造中絕緣壓電材料410有時可為有利的，因為不需要形成間隔物。如先前所論述，當一單元經選擇以被程式化時，可將電壓施加至選定單元400。電壓接著跨越選定單元400及一鄰近未選定單元450發生電壓降，以自施加至選定單元400之電壓產生一寄生電場。此情形使得可啟動絕緣壓電材料410且在選定單元400之自由層402上誘發一瞬時應力以促進其切換。由絕緣壓電材料410產生之瞬時應力減小臨界切換電流密度，降低切換自由層402及程式化記憶體單元之能量障壁。當不施加電壓時，絕緣壓電材料410不施加應力，且記憶體單元保持其熱穩定性。另外，可將反鐵磁性層408添加至單元堆疊400及450中之每一者以幫助針扎該針扎層406及維持針扎層406之磁化以及加強單元中之穩定性。在一些實施例中，可藉由絕緣間隔物412使絕緣壓電材料410與兩個鄰近單元400及450隔離，使得絕緣壓電材料410不直接接觸該等堆疊。另外，介電材料414可與兩個鄰近單元400及450之間的絕緣壓電材料410耦接，使得僅自由層402受壓電材料410之效應的影響，且單元之剩餘部分絕緣。
在所有經描述之實施例中，及在替代實施例中，併入於STT-MRAM單元中之壓電組件可為連續的(壓電材料遍及該層、間隔物或隔離材料)，或該壓電組件可包括壓電材料及非磁性材料之某一組合。可包括非磁性材料以提供增強之導電性或提供改良之電子穿隧。在圖7中描繪STT-MRAM單元中之壓電組件之不同實施的實例。舉例而言，壓電材料可為圓形或橢圓形，且可包含大體上壓電材料、一圍繞非磁性材料之核心之壓電材料環，或一圍繞壓電材料之核心之非磁性材料環，或壓電材料及非磁性材料之任何其他組合。在圓形或橢圓形橫截面500中描繪所描述組合之實例，其中陰影部分表示壓電材料，且非陰影部分表示非磁性材料。另外，壓電材料可經構造而呈各種其他形狀，包括正方形或長方形層，且可包含大體上壓電材料、壓電材料及非磁性材料之交替帶、由非磁性材料圍繞之壓電材料、由壓電材料圍繞之非磁性材料，或壓電材料及非磁性材料之任何其他組合。在正方形或長方形橫截面502中描繪所描述組合之實例，其中陰影部分表示壓電材料，且非陰影部分表示非磁性材料。
雖然本發明易具有各種修改及替代形式，但在諸圖中已借助於實例而展示且本文中已詳細地描述特定實施例。然而，應理解，本發明並不意欲限於所揭示之特定形式。更確切而言，本發明將涵蓋屬於如由以下附加之申請專利範圍界定之本發明之精神及範疇的所有修改、等效物及替代物。
10．．．系統
12．．．處理器
14．．．電源供應器
16．．．使用者介面
18．．．顯示器
20．．．RF子系統/基頻處理器
22．．．通信埠
24．．．周邊裝置
26．．．系統記憶體
28．．．非揮發性記憶體
50．．．STT-MRAM單元
52．．．堆疊
54．．．存取電晶體
56．．．位元線
58．．．字線
60．．．源極線
62．．．讀取/寫入電路
64．．．位元線參考
66．．．感測放大器
100．．．記憶體單元堆疊
102．．．壓電層
104．．．自由層
106．．．針扎層
108．．．非磁性層
110．．．額外非磁性層
150．．．堆疊
200．．．記憶體單元堆疊
202．．．靜磁耦合的自由感測層/感測自由層
204．．．非磁性障壁層
206．．．針扎層
208．．．非磁性層
210．．．壓電層
212．．．非磁性層
214．．．程式化自由層
216．．．非磁性層
218．．．針扎層
220．．．反鐵磁性層
222．．．額外MTJ組件
224．．．原始堆疊組件
250．．．堆疊
252．．．感測自由層
254．．．程式化自由層
256．．．額外MTJ組件
258．．．原始堆疊組件
260．．．壓電層
300．．．堆疊
302．．．自由層
304．．．非磁性層
306．．．針扎層
308．．．反鐵磁性層
310．．．壓電間隔物
312．．．絕緣間隔物
400．．．選定單元堆疊
402．．．自由層
406．．．針扎層
408．．．反鐵磁性層
410．．．絕緣壓電材料
412．．．絕緣間隔物
414．．．介電材料
450．．．鄰近之未選定單元堆疊
500．．．圓形或橢圓形橫截面
502．．．正方形或長方形橫截面
圖1描繪根據本發明之技術之實施例的基於處理器之系統的方塊圖；
圖2描繪具有根據本發明之實施例而製造的記憶體單元之記憶體陣列之一部分的示意圖；
圖3A及圖3B，以及圖4A及圖4B描繪根據本發明之實施例的具有內建式壓電層之STT-MRAM單元堆疊；及
圖5描繪根據本發明之實施例的包含一壓電間隔物之STT-MRAM單元堆疊；
圖6描繪根據本發明之實施例的包含一絕緣壓電材料之兩個STT-MRAM單元堆疊；及
圖7描繪根據本發明之實施例的在STT-MRAM單元中之壓電材料的可能實施。
100．．．記憶體單元堆疊
102．．．壓電層
104．．．自由層
106．．．針扎層
108．．．非磁性層

Claims (28)

  1. 一種記憶體單元，其包含：一磁性單元結構；一非磁性材料，其安置於該磁性單元結構之上；及一壓電材料，其安置為直接鄰近於該非磁性材料。
  2. 如請求項1之記憶體單元，其中該磁性單元結構包含：一自由層；一針扎層；及一安置於該自由層與該針扎層之間的非磁性層。
  3. 如請求項1之記憶體單元，其中該壓電材料包含一直接安置位於該非磁性材料上之壓電層，其中該壓電層實質上平行於該非磁性材料，及其中該非磁性材料實質上平行於該磁性單元結構中之多個層。
  4. 如請求項1之記憶體單元，其中該記憶體單元包含一存取電晶體，該存取電晶體電耦接至該磁性單元結構且經組態以提供對該磁性單元結構之電存取。
  5. 如請求項4之記憶體單元，其中：該存取電晶體之一閘極耦接至一記憶體陣列之一字線；且該記憶體單元電耦接於一位元線與一源極線之間以促進自該磁性穿隧接面讀取及寫入至該磁性穿隧接面。
  6. 如請求項1之記憶體單元，其中該壓電材料包含非磁性材料。
  7. 如請求項1之記憶體單元，其中該壓電材料包含 (TaSe4 )2 I、多層Alx Ga1-x As/GaAs、BaTiO3 /VGCF/CPE複合物、其他壓電及導電材料複合物，或其任何組合。
  8. 如請求項1之記憶體單元，其中該壓電材料包含磷鋁礦(AlPO4 )、石英、正磷酸鎵(GaPO4 )、蘭克賽(langasite)(La3 Ga5 SiO14 )、具有鈣鈦礦之陶瓷、鎢青銅結構、鈦酸鋇(BaTiO3 )、SrTiO3 、亞鐵酸鉍(BiFeO3 )、鋯鈦酸鉛(Pb[Zrx Ti1-x ]O3 0<x<1)、Pb2 KNb5 O15 、鈦酸鉛(PbTiO3 )、鉭酸鋰(LiTaO3 )、鎢酸鈉(Nax WO3 )、鈮酸鉀(KNbO3 )、鈮酸鋰(LiNbO3 )、Ba2 NaNb5 O5 、ZnO、AlN、聚偏二氟乙烯(PVDF)、矽酸鎵鑭、酒石酸鈉鉀、鈮酸鉀鈉(KNN)、其他壓電及絕緣材料複合物，或其任何組合。
  9. 如請求項1之記憶體單元，其中該壓電材料包含安置於該非磁性材料上之一圓形或橢圓形層。
  10. 如請求項1之記憶體單元，其中該壓電材料包含圍繞非磁性材料之一核心之壓電材料之一圍繞結構。
  11. 如請求項1之記憶體單元，其中該非磁性材料包含圍繞壓電材料之一核心之非磁性材料之一圍繞結構。
  12. 如請求項1之記憶體單元，其中該壓電材料及該非磁性材料實質上在一層中互相為平面，其中壓電材料及非磁性材料之該層實質上平行於該磁性單元結構之多個層。
  13. 一種記憶體單元，其包含：一針扎鐵磁性層；一形成於該針扎鐵磁性層上之非磁性層； 一形成於該非磁性層上之自由鐵磁性層；及一直接形成於該自由鐵磁性層上之壓電層。
  14. 如請求項13之記憶體單元，其包含一形成於該自由鐵磁性層與該壓電層之間的第二非磁性層。
  15. 如請求項14之記憶體單元，其中該非磁性層及該第二非磁性層中之一或兩者包含一導電材料。
  16. 如請求項13之記憶體單元，其中該非磁性層及該第二非磁性層中之一或兩者包含一不導電之層。
  17. 如請求項13之記憶體單元，其包含一耦接至該針扎鐵磁性層之反鐵磁性層。
  18. 一種記憶體單元，其包含：一針扎鐵磁性層；一形成於該針扎鐵磁性層上之非磁性層；一形成於該非磁性層上之自由鐵磁性層；及一直接形成於該自由鐵磁性層上之壓電層，其中該針扎鐵磁性層、該非磁性層及該自由鐵磁性層形成一第一磁性單元堆疊組件，且其中該記憶體單元進一步包含一形成於該第一磁性單元堆疊組件上之第二磁性穿隧接面堆疊組件。
  19. 如請求項18之記憶體單元，其中該壓電層係形成於該第一磁性單元堆疊組件與該第二磁性穿隧接面堆疊組件之間。
  20. 如請求項19之記憶體單元，其中該第一磁性單元堆疊組件之該自由鐵磁性層包含一程式化自由層，且其中該第 二磁性穿隧接面堆疊組件包含一感測自由層。
  21. 如請求項20之記憶體單元，其中該程式化自由層靜磁地耦合至該感測自由層，使得改變該程式化自由層之一磁化將改變該感測自由層之一磁化。
  22. 如請求項20之記憶體單元，其中該第二磁性穿隧接面堆疊組件包含一感測自由層，該感測自由層靜磁地耦合至該程式化自由層以在磁化上相對於該程式化自由層為反平行的。
  23. 如請求項20之記憶體單元，其包含一安置於該壓電層與該第二磁性穿隧接面堆疊組件之間的第二非磁性層。
  24. 如請求項23之記憶體單元，其中該感測自由層直接耦接至該第二非磁性層，且其中該第二非磁性層直接耦接至該壓電層。
  25. 一種記憶體單元，其包含：一針扎鐵磁性層；一形成於該針扎鐵磁性層上之非磁性層；一形成於該非磁性層上之自由鐵磁性層；一鄰近於該自由鐵磁性層而形成之壓電材料；及一安置於該自由鐵磁性層與該壓電材料之間的絕緣間隔物。
  26. 如請求項25之記憶體單元，其中該非磁性層包含Cu、Au、Ta、Ag、CuPt、CuMn或其他非磁性過渡金屬，或其任何組合。
  27. 如請求項25之記憶體單元，其中該非磁性層包含Alx Oy 、 MgO、AlN、SiN、CaOx 、NiOx 、Hfx Oy 、Tax Oy 、Zrx Oy 、NiMnOx 、Mgx Fy 、SiC、SiO2 、SiOx Ny 或其任何組合。
  28. 如請求項25之記憶體單元，其中該壓電材料包含一壓電隔離材料，該壓電隔離材料鄰近於該自由鐵磁性層而形成且經組態以隔離該記憶體單元與一鄰近記憶體單元。
TW098132150A 2008-09-30 2009-09-23 包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構 TWI428915B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/242,247 US8310861B2 (en) 2008-09-30 2008-09-30 STT-MRAM cell structure incorporating piezoelectric stress material

Publications (2)

Publication Number Publication Date
TW201017665A TW201017665A (en) 2010-05-01
TWI428915B true TWI428915B (zh) 2014-03-01

Family

ID=41258614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132150A TWI428915B (zh) 2008-09-30 2009-09-23 包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構

Country Status (5)

Country Link
US (3) US8310861B2 (zh)
KR (1) KR101737130B1 (zh)
CN (1) CN102171766B (zh)
TW (1) TWI428915B (zh)
WO (1) WO2010039422A1 (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119265B2 (en) * 2005-04-01 2012-02-21 Seagate Technology Llc Magneto-elastic anisotropy assisted thin film structure
US8189370B2 (en) * 2008-09-22 2012-05-29 Hitachi, Ltd. Magnetic recording element, magnetic memory cell, and magnetic random access memory
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8469832B2 (en) * 2009-11-03 2013-06-25 Wonderland Nurserygoods Company Limited Swing apparatus with detachable infant holding device
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US10360143B2 (en) * 2010-07-01 2019-07-23 Qualcomm Incorporated Parallel use of integrated non-volatile memory and main volatile memory within a mobile device
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) * 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358149B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8921962B2 (en) * 2011-04-19 2014-12-30 Virginia Commonwealth University Planar multiferroic/magnetostrictive nanostructures as memory elements, two-stage logic gates and four-state logic elements for information processing
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
CN102487124B (zh) * 2011-09-19 2014-07-23 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
KR101881933B1 (ko) 2012-01-06 2018-07-26 삼성전자주식회사 자성구조체와 그 형성방법 및 자성구조체를 포함하는 메모리소자
KR20130093394A (ko) 2012-02-14 2013-08-22 삼성전자주식회사 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9076953B2 (en) 2012-05-09 2015-07-07 Qualcomm Incorporated Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods
US8923038B2 (en) * 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9627061B2 (en) 2013-03-04 2017-04-18 SK Hynix Inc. Electronic device having resistance element
KR102008412B1 (ko) 2013-03-04 2019-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR20140112628A (ko) * 2013-03-12 2014-09-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
KR102098244B1 (ko) 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
KR102134132B1 (ko) * 2014-02-11 2020-07-21 삼성전자주식회사 자기 기억 소자
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9799825B2 (en) 2014-03-14 2017-10-24 Massachusetts Institute Of Technology Voltage regulation of device functional properties
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
WO2016048317A1 (en) * 2014-09-25 2016-03-31 Intel Corporation Strain assisted spin torque switching spin transfer torque memory
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9779865B2 (en) * 2014-10-17 2017-10-03 The Arizona Board Of Regents On Behalf Of The University Of Arizona Voltage-controlled magnetic devices
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9236560B1 (en) 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US10103317B2 (en) * 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
EP3045927B1 (en) 2015-01-16 2017-12-20 Crocus Technology Mlu based magnetic sensor having improved programmability and sensitivity
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US10304508B2 (en) 2015-06-03 2019-05-28 Japan Science And Technology Agency Magnetoresistive element and memory circuit including a free layer
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
DE102016004816A1 (de) 2016-04-21 2017-10-26 Universität Kassel Magnetoelektrischer Speicher zur Speicherung digitaler Daten
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
CN109219849B (zh) * 2016-06-28 2023-05-30 英特尔公司 具有压电选择器的交叉点磁性随机存取存储器
US10102893B2 (en) 2016-06-28 2018-10-16 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
WO2018063286A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Magnetostrictive stack and corresponding bit-cell
US9633706B1 (en) * 2016-10-10 2017-04-25 Qualcomm Incorporated Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation
JP6258452B1 (ja) * 2016-12-02 2018-01-10 株式会社東芝 磁気メモリ
CN108336309B (zh) * 2017-01-20 2020-07-14 中国科学院上海硅酸盐研究所 一种钙钛矿型开框架铁基氟化物正极材料及其制备方法和应用
CN108461101B (zh) * 2017-02-17 2021-08-27 中电海康集团有限公司 存储单元与存储器
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
US10460786B2 (en) 2017-06-27 2019-10-29 Inston, Inc. Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
US10186551B1 (en) * 2018-01-08 2019-01-22 Spin Transfer Technologies, Inc. Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)
KR102169622B1 (ko) 2018-01-17 2020-10-26 한양대학교 산학협력단 메모리 소자
US10763431B2 (en) 2018-11-16 2020-09-01 International Business Machines Corporation Film stress control for memory device stack
KR102316542B1 (ko) 2018-11-22 2021-10-22 한양대학교 산학협력단 메모리 소자
CN111370571B (zh) * 2018-12-26 2022-09-20 中电海康集团有限公司 磁存储单元及sot-mram存储器
US10727404B1 (en) * 2019-01-23 2020-07-28 International Business Machines Corporation Tunable resistive element
CN110134276B (zh) * 2019-04-30 2020-12-15 西安交通大学 二维p4x2型材料用作压电材料的用途
KR102306829B1 (ko) * 2019-12-30 2021-09-30 한국과학기술원 수직 형태 자기 이방성을 이용한 자기 소자 및 이를 포함하는 메모리 장치
CN112002361B (zh) * 2020-08-03 2022-06-24 中国计量大学 一种基于多铁异质结构的磁畴壁写入单元及方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP2002520874A (ja) 1998-07-15 2002-07-09 インフィネオン テクノロジース アクチエンゲゼルシャフト メモリ素子の電気抵抗が情報でありかつ磁場により影響を与えることができるメモリセル装置及びその製造方法
JP3312174B2 (ja) 1999-09-24 2002-08-05 東北大学長 高密度磁気固定メモリの書き込み方法及び高密度磁気固定メモリ
WO2001097227A1 (en) 2000-06-15 2001-12-20 Pageant Technologies, Inc. Non-volatile ferromagnetic memory having sensor circuitry shared with its state change circuitry
DE10034868C2 (de) 2000-07-18 2002-06-27 Infineon Technologies Ag MRAM-Speicherzelle
US6490217B1 (en) 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US6896975B2 (en) 2002-01-04 2005-05-24 International Business Machines Corporation Spin-valve sensor with pinning layers comprising multiple antiferromagnetic films
DE60300157T2 (de) 2002-03-29 2005-11-10 Kabushiki Kaisha Toshiba Magnetische Speichereinheit und magnetische Speichermatrix
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US6980469B2 (en) 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US7310265B2 (en) 2003-10-14 2007-12-18 Agency For Science, Technology And Research Magnetic memory device
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
JP4309772B2 (ja) 2004-01-15 2009-08-05 アルプス電気株式会社 磁気検出素子
US6982916B2 (en) 2004-02-12 2006-01-03 Applied Spintronics Technology, Inc. Method and system for providing temperature dependent programming for magnetic memories
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7211874B2 (en) 2004-04-06 2007-05-01 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7045368B2 (en) 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7230844B2 (en) 2004-10-12 2007-06-12 Nve Corporation Thermomagnetically assisted spin-momentum-transfer switching memory
WO2006054588A1 (ja) 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
US7126202B2 (en) 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
KR100754930B1 (ko) 2004-12-22 2007-09-03 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
JP4877575B2 (ja) 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP4883982B2 (ja) * 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7532505B1 (en) 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7502253B2 (en) 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP4435189B2 (ja) 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7876603B2 (en) 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling

Also Published As

Publication number Publication date
WO2010039422A1 (en) 2010-04-08
US9218863B2 (en) 2015-12-22
US20100080048A1 (en) 2010-04-01
US9552858B2 (en) 2017-01-24
KR101737130B1 (ko) 2017-05-17
TW201017665A (en) 2010-05-01
US20160078912A1 (en) 2016-03-17
CN102171766B (zh) 2014-08-20
KR20110079827A (ko) 2011-07-08
US20130064011A1 (en) 2013-03-14
CN102171766A (zh) 2011-08-31
US8310861B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
TWI428915B (zh) 包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構
US9940989B2 (en) STT-MRAM cell structures
US11563169B2 (en) Magnetic tunnel junction element and magnetic memory
US8670271B2 (en) Magnetic stack having assist layers
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
TWI437565B (zh) 單向旋轉力矩轉移磁性記憶體單元結構
US9437809B2 (en) Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
US8039913B2 (en) Magnetic stack with laminated layer
US20150255134A1 (en) Storage cell, storage device, and magnetic head
WO2019244662A1 (ja) 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
JPWO2020026637A1 (ja) 磁気抵抗効果素子及び磁気メモリ