JPWO2020026637A1 - 磁気抵抗効果素子及び磁気メモリ - Google Patents

磁気抵抗効果素子及び磁気メモリ Download PDF

Info

Publication number
JPWO2020026637A1
JPWO2020026637A1 JP2020534102A JP2020534102A JPWO2020026637A1 JP WO2020026637 A1 JPWO2020026637 A1 JP WO2020026637A1 JP 2020534102 A JP2020534102 A JP 2020534102A JP 2020534102 A JP2020534102 A JP 2020534102A JP WO2020026637 A1 JPWO2020026637 A1 JP WO2020026637A1
Authority
JP
Japan
Prior art keywords
layer
magnetic
bonding layer
bonding
provided adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020534102A
Other languages
English (en)
Other versions
JP7255898B2 (ja
Inventor
三浦 貞彦
貞彦 三浦
本庄 弘明
弘明 本庄
佐藤 英夫
英夫 佐藤
正二 池田
正二 池田
哲郎 遠藤
哲郎 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2020026637A1 publication Critical patent/JPWO2020026637A1/ja
Application granted granted Critical
Publication of JP7255898B2 publication Critical patent/JP7255898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

素子サイズが小さい磁気抵抗効果素子において、熱安定性指数Δを大きくすることと、書き込み電流IC0を小さくすることを両立させ、熱安定性指数Δを書き込み電流IC0で除した性能指数Δ/IC0(μA-1)を向上させた磁気抵抗効果素子を提供する。磁気抵抗効果素子は、第1の参照層(B1)、第1の接合層(11)、第1の磁性層(21)、第1の非磁性結合層(31)、第2の磁性層(22)及び第2の接合層(12)を備え、第1の非磁性結合層(31)の膜厚は0.1nm以上0.3nm以下である構成を有する。

Description

本発明は、磁気抵抗効果素子、及び、該磁気抵抗効果素子を備えた磁気メモリに関する。
MRAM(Magnetic Random Access Memory;磁気メモリ)は、MTJ(Magnetic Tunnel Junction;磁気トンネル接合)を利用した不揮発性メモリである。
待機時に電力を消費せず、高速動作性及び高書き込み耐性を有し、また、メモリサイズを微細化可能であるMRAMは、次世代のワーキングメモリとして注目されている。
MRAMに使用される磁気抵抗効果素子は、強磁性層の記録層と参照層の間にトンネル障壁層となる非磁性層が挟まれた構造を基本とする。磁気抵抗効果素子の抵抗値は、記録層と参照層の磁化が平行配置の場合に小さく、反平行配置の場合に大きくなり、2つの抵抗状態がビット情報「0」、「1」に割り当てられる。ビット情報の書き込みには、磁気抵抗効果素子に直接電流を流し、電子が有する角運動量の移行を利用したスピントランスファートルク(STT)により行われる。一方、情報の読み出しについては、トンネル障壁層を通りTMR(Tunnel Magnetoresistance;トンネル磁気抵抗)効果が用いられる。
ここで、MRAMに使用される磁気抵抗効果素子は、複数集積した上で特定の素子に対して情報の読み出し及び書き込みを行う必要がある。このため、磁気抵抗効果素子、選択トランジスタ、ワード線及びビット線からなるメモリセルをアレイ状に配置してメモリアレイを構成し、各メモリアレイのワード線及びビット線に電圧を印加するのが一般的である。
ところで、MRAMに用いられる磁気抵抗効果素子で応用上重要となる特性は、(i)熱安定性指数Δが大きいこと、(ii)書き込み電流IC0が小さいこと、(iii)磁気抵抗効果素子の磁気抵抗(MR)比が大きいこと、(iv)素子サイズが小さいことである。(i)は磁気メモリの不揮発性のため、(ii)はセルトランジスタのサイズを小さくしてセルサイズを小さくし、また消費電力を下げるため、(iii)は高速での読み出しに対応するため、(iv)はセル面積を小さくして大容量化するために要求される特性である。
(ii)の書き込み電流IC0は書込み電圧が一定の場合、素子面積に比例する。そのため、素子間の比較、あるいは文献値との対応において、素子寸法を考慮する必要があり、指標として扱いづらい面がある。一方、(i)熱安定性指数Δが大きいことと(ii)書き込み電流IC0が小さいことの意味を併せ持つ、性能指数Δ/IC0(μA-1)は、後述する数2よりダンピング定数αなる物性値と対応づけられることもあり、素子の性能指数として業界内で広く用いられている(非特許文献1、非特許文献2参照)。なお、性能指数Δ/IC0は、安定性指数Δを書き込み電流IC0で除した値である。そして、この(v)性能指数Δ/IC0を大きくすることが、素子の高集積化が進む近年、強く求められてきている。
上記特性のうち(i)熱安定性指数Δを大きくするため、記録層に接する界面を増やした、いわゆる二重界面を備える磁気抵抗効果素子が開発された(図11参照)。図11に示すように、二重界面を備える磁気抵抗効果素子の記録層(A1)は、トンネル障壁層となる第1の接合層(11)と、第2の接合層(12)に挟まれた構成を有する。本構成は、熱安定性指数Δが下記数1の式で表されることから、記録層に接する界面を増やすことにより界面磁気異方性エネルギー密度Kiを高めようとする技術思想に基づくものである。
Figure 2020026637
数1の式において、Eはエネルギー障壁、kBはボルツマン係数、Tは絶対温度、Keffは単位体積あたりの実効磁気異方性エネルギー密度、tは膜厚、Kefftは単位面積あたりの実効磁気異方性エネルギー密度、Sは記録層の面積、Kiは界面磁気異方性エネルギー密度、Kbはバルク(結晶)磁気異方性エネルギー密度、Msは飽和磁化、μ0は真空の透磁率である。また、素子全体の実効磁気異方性エネルギー密度はKeff*で表される。
その他にも、いわゆる二重界面に挟まれた記録層中に非磁性結合層を挿入して、熱安定性指数Δをさらに向上させることが開示されている(特許文献1、2等参照)。
国際公開WO2013/153942 特開2012−64625
L. Tomas, G. Jan, J. Zhu, H. Liu, Y-J. Lee, R-Y Tong, K. Pi, Y-J. Wang, D. Shen, R. He, J. Haq, J. Teng, V. Lam, K. Huang, T. Zhong, T. Torng amd P-K. Wang, Journal of Applied Physics 115, 172615 (2014) G. Hu, M. G. Gotwald, Q. He, J. H. Park, G. Lauer, J. J. Nowak, S. L. Brown, B. Doris, D. Edelstein, E. R. Evarts, P. Hashemi, B. Khan, Y. H. Kim, C. Kothandaraman, N. Marchack, E. J. O’Suillivian, M. Reuter, R. P. Roertazzi, J. Z. Sun, T. Suwannasiri, P. L. Trouilloud, Y. Zhu and D. C. Worledge, International Electron Device Meeting (IEDM) 2017, p. 844
上記先行技術文献の前提となっている素子サイズは、今般要求される(iv)微細化された素子サイズよりも大きい。一方で、素子を微細化すると、素子の面積Sが減少し、数1の式から熱安定性指数Δは低下してしまう。このため、微細化により大容量化した場合、熱安定性指数Δをさらに高めることが要求されるようになった。
しかしながら、上述したような特性を有する素子を検討するにあたり、素子サイズが概ね40〜60nmの範囲以下の場合は、素子サイズがその範囲を超える従来の素子とは支配的となる磁気の結合の種類や磁化反転のメカニズムが異なってくるため、従来技術の知見のみでは熱安定性指数Δをさらに高めるには十分ではないという課題があった。
また、いわゆる二重界面の接合層や、記録層中の非磁性結合層は、熱安定性指数Δ等の向上のために設けられた。一方、前述したとおり書き込み電流IC0も重要な指標である。つまり、熱安定性指数Δと性能指数Δ/IC0の両方を高めることが磁気トンネル接合の特性という観点では重要である。
しかしながら、従来の技術では、特に微細な領域で高い熱安定性指数Δと高い性能指数Δ/IC0を両立することが困難であった。
本発明は、上記実情に鑑み、より微細な磁気抵抗効果素子が要求される次世代に向けて、素子サイズが小さい領域において、(v)性能指数Δ/IC0(μA-1)を向上させた磁気抵抗効果素子の構成を見出し、完成させるに至ったものである。
上記課題を解決するために、本発明の磁気抵抗効果素子は、第1の参照層(B1)と、前記第1の参照層(B1)に隣接して設けられた第1の接合層(11)と、前記第1の接合層(11)の前記第1の参照層(B1)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第1の磁性層(21)と、前記第1の磁性層(21)の前記第1の接合層(11)とは反対側に隣接して設けられる第1の非磁性結合層(31)と、前記第1の非磁性結合層(31)の前記第1の磁性層(21)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第2の磁性層(22)と、前記第2の磁性層(22)の前記第1の非磁性結合層(31)とは反対側に隣接して設けられる第2の接合層(12)と、を備え、前記第1の磁性層(21)、前記第1の非磁性結合層(31)及び前記第2の磁性層(22)は、第1の記録層(A1)を構成し、前記第1の接合層(11)及び前記第2の接合層(12)はO(酸素)を含み、前記第1の接合層(11)はトンネル障壁層であり、前記第1の非磁性結合層(31)はW又はMoを含み、前記第1の非磁性結合層(31)の膜厚は0.1nm以上0.3nm以下であり、素子サイズが60nm以下であることを特徴とする。
また、本発明の磁気抵抗効果素子は、第1の参照層(B1)と、前記第1の参照層(B1)に隣接して設けられた第1の接合層(11)と、前記第1の接合層(11)の前記第1の参照層(B1)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第1の磁性層(21)と、前記第1の磁性層(21)の前記第1の接合層(11)とは反対側に隣接して設けられる第1の非磁性結合層(31)と、前記第1の非磁性結合層(31)の前記第1の磁性層(21)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第2の磁性層(22)と、前記第2の磁性層(22)の前記第1の非磁性結合層(31)とは反対側に隣接して設けられる第2の接合層(12)と、を備え、前記第1の磁性層(21)、前記第1の非磁性結合層(31)及び前記第2の磁性層(22)は、第1の記録層(A1)を構成し、前記第1の接合層(11)及び前記第2の接合層(12)はO(酸素)を含み、前記第1の接合層(11)はトンネル障壁層であり、前記第1の非磁性結合層(31)の膜厚は0.1nm以上0.3nm以下であり、素子サイズが40nm以下であることを特徴とする。
前記第2の磁性層(22)及び前記第2の接合層(12)の間に、前記第2の磁性層(22)に隣接して設けられる第2の非磁性結合層(32)と、前記第2の非磁性結合層(32)の前記第2の磁性層(22)とは反対側に隣接し、かつ、前記第2の接合層(12)と隣接して設けられ、磁化方向が膜面垂直方向である第3の磁性層(23)と、をさらに備えてもよい。
前記第2の磁性層(22)及び前記第2の接合層(12)の間に、前記第2の磁性層(22)に隣接して設けられる非磁性挿入層(41)と、前記非磁性挿入層(41)の前記第2の磁性層(22)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第4の磁性層(24)と、前記第4の磁性層(24)の前記非磁性挿入層(41)とは反対側に隣接して設けられる第3の非磁性結合層(33)と、前記第3の非磁性結合層(33)の前記第4の磁性層(24)とは反対側に隣接し、かつ、前記第2の接合層(12)と隣接して設けられ、磁化方向が膜面垂直方向である第5の磁性層(25)と、をさらに備えてもよい。
また、本発明の磁気メモリは、上述の磁気抵抗効果素子を備える。
本発明によれば、素子サイズが60nm以下の磁気抵抗効果素子において、熱安定性指数Δを大きくすることと、書き込み電流IC0を小さくすることを両立させ、性能指数Δ/IC0(μA-1)を向上させた磁気抵抗効果素子を提供することができる。
なお、本明細書における磁気抵抗効果素子の「素子サイズ」とは、参照層/トンネル障壁層/記録層の接合面の形状の短辺、長辺から求めた面積を正円としたときの正円の直径の値である。素子形状が楕円であれば、長径と短径から求める。素子形状が円形であれば、素子サイズはその直径である。
本発明の磁気抵抗効果素子の構成の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成の他の一例の縦断面図を示す。 本発明の磁気抵抗効果素子の構成を備えるメモリセルの一例を示す。 本発明の磁気抵抗効果素子を複数個配置した磁気メモリのブロック図の一例である。 従来の磁気抵抗効果素子の構成の縦断面図を示す。 性能指数Δ/IC0評価用の素子の構成の縦断面図を示す。 素子サイズ及び非磁性結合層の膜厚と、熱安定性指数Δの関係を示す、グラフである。 素子サイズ及び非磁性結合層の膜厚と、書き込み電流IC0の関係を示す、グラフである。 素子サイズ及び非磁性結合層の膜厚と、性能指数Δ/IC0の関係を示す、グラフである。
以下、図面を参照しながら、本発明の磁気抵抗効果素子及び磁気メモリについて詳細を説明する。
なお、図は一例に過ぎず、また、符号を付して説明するが、本発明を何ら限定するものではない。
(実施の形態1)
― 素子の構成 ―
図1に、本発明の実施の形態1の基本構成を示す。該磁気抵抗効果素子の基本構成は、第1の参照層(B1)/第1の接合層(11)/第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/第2の接合層(12)が順に隣接して配置されたものである。第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)は第1の記録層(A1)を構成し、第1の参照層(B1)及び第1の磁性層(21)は第1の接合層(11)により磁気トンネル接合する。
該磁気抵抗効果素子が磁気メモリセルに接続されるときは、第1の参照層(B1)の第1の接合層(11)とは反対側に設けられる下部電極、及び、第2の接合層(12)の第2の磁性層(22)とは反対側に設けられる上部電極を有する。
第1の参照層(B1)は、磁化方向が膜面垂直方向で固定された強磁性層である。
第1の参照層(B1)は少なくとも3d強磁性遷移金属元素のいずれかを含む強磁性体であり、Co、Fe、Niの少なくとも1つを含むことがより好ましい。具体的にはCo、Fe、Ni、CoFe、FeNi、CoNi、CoB、FeB、NiB、CoFeB、FePt、TbTeCo、MnAl、MnGa等の元素の組み合わせが例示される。第1の参照層(B1)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素をさらに含んだ合金であってもよい。以上のように組み合わせられた元素のうち、一部の元素の含有量はごく微量であってもよく、材料の特性改善に用いられる他の磁性材料や非磁性材料をさらに含んでいてもよい。
また、第1の参照層(B1)の強磁性体の間に薄い非磁性結合層を挿入してもよい。該非磁性結合層の材料としては、Ta、W、Hf、Zr、Nb、Mo,Ti、Mg、MgO、Cr、V等が例示される。
第1の参照層(B1)は単層からなっていても、積層あるいは多層となっていてもよいし、Co/Pt他、Pt、Ru、Ir、Rh、W、Ni、Pd等との積層や薄層フェリ構造等でもよい。参照層中の強磁性層が多層から構成される場合、層の材料や膜厚により磁化の向きが平行に固定されてもよく、反平行に固定されていてもよい。
さらに、第1の参照層(B1)の第1の接合層(11)とは反対側に固定層等が隣接されていてもよい。
第1の接合層(11)は、O(酸素)を含む材料が用いられる、本磁気抵抗効果素子の磁気抵抗に支配的なトンネル障壁層である。第1の参照層(B1)と第1の磁性層(21)に挟まれた第1の接合層(11)の材料の組み合わせで磁気抵抗変化率が大きく発現するよう、少なくともO及びMgを含むことが好ましい。また、Mn、Fe、Co、Ni、V、Ti、Ga、Nb、Mo、Ru、Ir、Ce、Pb、Zn、In等を含む導電性酸化物、もしくは、Mg-O、Al-O、Mg-Al-O、Si-O、Ti-O、Hf-O、Ta−O、W−O等の酸化が完全ではない弱酸化の導電性酸化物を用いてもよく、これらの導電性酸化物に他の元素が微量に含まれていてもよい。以上のように組み合わせられた元素のうち、一部の元素の含有量はごく微量であってもよく、材料の特性改善に用いられる他の磁性材料や非磁性材料をさらに含んでいてもよい。
また、第1の接合層(11)は第1の磁性層(21)との界面において界面磁気異方性を生じるように酸素を含む材料を選択することがより望ましく、この点においてもMgOがさらに望ましい。
第1の接合層(11)の膜厚は、磁気抵抗MR比を大きくするために0.5nm以上であることが好ましく、0.8nm以上であることがより好ましい。また、小さな抵抗面積積RAとなるように1.2nm以下であることが好ましく、1.1nm以下、さらには1.0nm以下であることがより好ましい。よって、好ましくは0.5〜1.2nmの範囲、より好ましくは0.8〜1.1nmの範囲に調整される。
第1の磁性層(21)及び第2の磁性層(22)は磁化方向が膜面垂直方向に反転可能な強磁性層である。
第1の磁性層(21)及び第2の磁性層(22)は、3d強磁性遷移金属元素のいずれかを含む強磁性体であり、Co、Fe、Niの少なくとも1つを含むことがより好ましい。具体例として、Co、Fe、Ni、CoFe、FeNi、CoNi、CoB、FeB、NiB、CoFeB、FePt、TbTeCo、MnAl、MnGa等が挙げられ、なかでもFe、Co、FeB、CoB、CoFeBがより望ましい。
また、第1の磁性層(21)は第1の接合層(11)との界面、第2の磁性層(22)は第2の接合層(12)との界面で、膜面垂直方向に界面磁気異方性を有する材料がより望ましく、Fe、Co、FeB、CoB、CoFeBがさらに望ましい。すなわち、第1の磁性層(21)と第1の接合層(11)の界面、及び、第2の磁性層(22)と第2の接合層(12)の界面での界面垂直磁気異方性により、第1の磁性層(21)及び第2の磁性層(22)の磁化は、膜面に対し垂直であることが望ましい。
また、第1の磁性層(21)及び第2の磁性層(22)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素をさらに含んでもよい。なかでも、B、Vは、取り扱いやすさの面からも好ましい。
第1の磁性層(21)及び第2の磁性層(22)の膜厚の合計は1.6nm〜3.2nmの範囲にあることが好ましく、2.0nm〜2.6nmの範囲にあることがより好ましい。膜厚がより薄い場合も、膜厚がより厚い場合もともに、MgO等を第1の接合層(11)及び第2の接合層(12)に用いた場合は垂直磁気異方性が弱まってしまうからである。
第1の非磁性結合層(31)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素を含む。非磁性結合層は隣接した磁性層中のB等を吸収して膜面方向に垂直磁気異方性を備えることも可能であるため、bcc(体心立方格子)で、原子半径が大きく、格子間隔が比較的大きな元素が好ましい。W、Ta、Hf、Zr、Nb、Mo、Ti、V等がより好ましく、W、Moがさらに好ましい。
第1の非磁性結合層(31)の膜厚は、性能指数Δ/IC0を高める理由から、0.3nm以下であることが好ましい。詳細は図12〜15を用いて後述する。
なお、第1の非磁性結合層(31)の膜厚が約0.2nm以下あるいはゼロ近くに小さくなった場合、スパッタ時間を調整して原子サイズ程度あるいはそれより薄い膜厚を作製することになるため、層が連続しているものも、層が連続していないものも含まれる。層が連続していない場合であっても、格子に磁性層のB等を吸収する間隙があれば、垂直磁気異方性を有し得る。
第2の接合層(12)は、O(酸素)を含む材料が用いられ、少なくともMg及びOを含むことが好ましい。また、Mn、Fe、Co、Ni、V、Ti、Ga、Nb、Mo、Ru、Ir、Ce、Pb、Zn、In等を含む導電性酸化物、もしくは、Mg-O、Al-O、Mg-Al-O、Si-O、Ti-O、Hf-O、Ta−O、W−O等の酸化が完全ではない弱酸化の導電性酸化物を用いてもよく、これらの導電性酸化物に他の元素が微量に含まれていてもよい。以上のように組み合わせられた元素のうち、一部の元素の含有量はごく微量であってもよく、材料の特性改善に用いられる他の磁性材料や非磁性材料をさらに含んでいてもよい。
第2の接合層(12)の膜厚は、0.2〜2.0nmの範囲が好ましく、0.5〜1.2nmの範囲がより好ましく、0.8〜1.1nmに調整されることがさらに好ましい。
実施の形態1の磁気抵抗効果素子の素子サイズは、性能指数Δ/IC0を高める観点から、60nm以下が好ましく、40nm以下あるいは40nm未満がより好ましい。詳細は図12〜15を用いて後述する。
なお、上述したように、本明細書における磁気抵抗効果素子の「素子サイズ」とは、参照層/トンネル障壁層/記録層の接合面の形状の、短辺、長辺から求めた面積を正円としたときの正円の直径の値である。素子形状が楕円であれば、長径と短径から求める。素子形状が円形であれば、素子サイズはその直径である。
以下、実施の形態1の構成に関する検討内容を説明する。
― 性能指数Δ/IC0の評価について ―
上述したように、性能指数Δ/IC0は、熱安定性指数Δを書き込み電流IC0で除したものである。
図12に、性能指数Δ/IC0の評価用素子の構成の概略を示す。素子サイズを20〜80nmの範囲に、Wからなる非磁性結合層の膜厚を0.2、0.3、0.4nmとした。
評価用素子の試料に1μsから5msのパルス幅の電流を流して、各試料の抵抗値を測定し、書き込み電流による反転確率を求めた。次に、測定された反転確率と、電流値及びパルス幅との関係から、各試料の熱安定性指数Δと、1nsでの書き込み電流に対応するIC0を求めた。
また、各試料のばらつきを考慮するため、同一構成、同一素子サイズの試料を、各10個程度評価し、熱安定性指数Δと書き込み電流IC0のメジアン値を解析に用いた。
図13及び表1に、素子サイズD(nm)毎の熱安定性指数Δを示す。
図13は、横軸に素子サイズD(nm)、縦軸に熱安定性指数Δをとり、非磁性結合層の膜厚を変えて熱安定性指数Δの各値をプロットしたものであり、その具体的な数値を表1にまとめた。
Figure 2020026637
図13及び表1より、評価を行った素子サイズ20〜80nmの素子すべてにおいて、熱安定性指数Δは60以上であることが分かった。
次に、図14及び表2に、素子サイズ毎の書き込み電流IC0の関係を示す。
図14は、横軸に素子サイズD(nm)、縦軸に素子サイズを60nm、非磁性結合層の膜厚を0.4nmの試料の書き込み電流IC0を1としたときの、書き込み電流IC0の相対値をとり、非磁性結合層の膜厚を変えて書き込み電流IC0の各相対値をプロットしたものであり、その具体的な数値を表2にまとめた。
Figure 2020026637
図14及び表2より、非磁性結合層の膜厚が0.4nmの場合、素子サイズDが20nmから60nmの範囲において、書き込み電流IC0の相対値は0.36〜1.00と高い値を推移した。これに対し、非磁性結合層の膜厚が0.2nm、0.3nmの場合、書き込み電流IC0の相対値は0.15〜0.53と小さい値になり、書き込み電流IC0を小さくする特性が向上していることが分かった。
図15及び表3に、素子サイズ毎の性能指数Δ/IC0の関係を示す。
図15は、横軸に素子サイズD(nm)、縦軸に素子サイズを60nm、非磁性結合層の膜厚を0.4nmの試料の性能指数Δ/IC0を1としたときの、性能指数Δ/IC0の相対値をとり、非磁性結合層の膜厚を変えて性能指数Δ/IC0の各相対値をプロットしたものであり、その具体的な数値を表3にまとめた。
Figure 2020026637
なお、図15において、非磁性結合層の膜厚が0.2nmのときの近似曲線はy = -0.0613x + 5.2224、0.3nmのときの近似曲線はy = -0.0469x + 4.2804、0.4nmのときの近似曲線はy = -0.0213x + 2.3749で表される。以下の比較では近似曲線の式で算出した値を用いた。
図15に示した性能指数Δ/IC0の相対値は、上述したように、その値が大きいほど素子としての性能が優れていることを示す。図15に示されるように、素子サイズDが60nmから小さくなるにつれ性能指数Δ/IC0は概ね単調に増大することが分かった。さらに、素子サイズDが60nm以下の領域において、非磁性結合層の膜厚が0.4nmの場合の性能指数Δ/IC0と0.3nmの場合の性能指数Δ/IC0を比較すると、どの素子サイズDであっても0.3nmの場合の性能指数Δ/IC0の方が大きい。この差は、素子サイズDが60nm以下ではっきり見られ、40nm以下では差がより顕著となることが分かった。さらに、非磁性結合層の膜厚が0.2nmの場合の性能指数Δ/IC0は、0.3nmの場合の性能指数Δ/IC0より大きくなることが分かった。
表3や図15の近似曲線で求めた値で詳細を確認すると、素子サイズDが60nmの場合、非磁性結合層の膜厚が0.4nmのときの性能指数Δ/IC0の相対値は1.10であるのに対し、0.3nmのときの性能指数Δ/IC0の相対値は1.47で約1.3倍、0.2nmのときの性能指数Δ/IC0の相対値は1.54で約1.4倍と改善されることが分かった。
素子サイズDが40nmの場合、非磁性結合層の膜厚が0.4nmのときの性能指数Δ/IC0の相対値は1.52であるのに対し、0.3nmのときの性能指数Δ/IC0の相対値は2.40で約1.6倍、0.2nmのときの性能指数Δ/IC0の相対値は2.77で約1.8倍と改善されることが分かった。
素子サイズが20nmの場合、非磁性結合層の膜厚が0.4nmのときの性能指数Δ/IC0の相対値は1.95であるのに対し、0.3nmのときの性能指数Δ/IC0の相対値は3.34で約1.7倍、0.2nmのときの性能指数Δ/IC0の相対値は4.00で約2.1倍と改善されることが分かった。
以上の評価結果から、素子サイズが60nm以下において、非磁性結合層の膜厚を0.3nm以下に薄くすることにより、熱安定性指数Δを60以上に維持しつつ性能指数Δ/IC0を改善することができた。特に、素子サイズDが60nm以下、あるいは40nm以下であるとその効果が顕著であることが分かった。
性能指数Δ/IC0が、素子サイズの小さい領域、かつ、非磁性結合層の膜厚が薄い領域で改善される理由は複合的である。素子サイズの小さい領域において記録層中の複数の磁性層の磁化反転が一体的となって起こりやすいため、記録層中の磁化の歳差運動でのダンピング定数αが小さいほど書き込み電流IC0の絶対値は小さくなり、性能指数Δ/IC0が向上することが理由のひとつである。なお、ダンピング定数αとは、スピントランスファートルク等により、磁化容易軸の周りを歳差運動する磁化を減衰する効果をいう。
磁化反転が一体的となって一斉に回転する場合、書き込み電流IC0は以下の数2の式で表される(Phys. Review. B, vol. 88, pp.104426(2013)参照)。
Figure 2020026637
数2において、h(bar)はプランク定数、eは電気素量、αはダンピング定数、ηはトンネル磁気抵抗比に関連したスピン分極因子、Eはエネルギー障壁、TMRはトンネル磁気抵抗比である。
数2の式に各定数及びTMR=150%を代入すると、性能指数Δ/IC0は数3の式で表される。
Figure 2020026637
数3より、性能指数Δ/IC0はダンピング定数αの逆数となることから、性能指数Δ/IC0はダンピング定数αが小さいほど、すなわち、減衰効果が小さいほど改善されることが分かる。そして、非磁性結合層の膜厚が薄いほど、磁化の減衰効果は小さい。
この関係は、図12の評価用素子のダンピング定数αを強磁性共鳴法で測定した値とも整合する。結果を表4に示す。
Figure 2020026637
さらに、図12の非磁性結合層のWをMoに置き換えた場合のダンピング定数を、表5に示す。
Figure 2020026637
表4より、Wの非磁性結合層の膜厚が0.3nm以下ではダンピング定数αが0.0085以下と小さい値であるのに対し、0.4nmでは0.0135と約1.59倍高くなっていることが分かった。
また、表5より、Moの非磁性結合層を有する評価用素子のダンピング定数αは、同じ膜厚のWの非磁性結合層を有する評価用素子のダンピング定数αと比較して、さらに小さくなることが分かった。表3と表4に示した結果との対応関係から、Moを用いた場合には、更に大きな性能指数Δ/IC0が得られることが分かった。
一方で、素子サイズが70nmを超えるような大きい領域において、性能指数Δ/IC0が低い値となる理由も複合的であるが、記録層中の複数の磁性層の磁化反転において、磁壁移動モードが支配的になるためと考えられる。磁壁移動モードである場合、エネルギー障壁Ebは以下の数4の式で表される。
Figure 2020026637
数4において、σWは磁壁のエネルギー密度、DWは素子の直径、tは記録層の膜厚である。
数4に示されるとおり、磁壁移動モードが支配的となる場合は、素子の直径(素子サイズ)及び記録層の膜厚が大きいほどエネルギー障壁Ebは大きくなり、数4及び数1から少なくとも熱安定性指数Δを向上させることが可能であることが示唆される。
(実施の形態2)
図2に、本発明の実施の形態2の基本構成を示す。該磁気抵抗効果素子の基本構成は、第1の参照層(B1)/第1の接合層(11)/第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/第2の非磁性結合層(32)/第3の磁性層(23)/第2の接合層(12)が順に隣接して配置されたものである。第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/第2の非磁性結合層(32)/第3の磁性層(23)は第1の記録層(A1)を構成し、第1の参照層(B1)及び第1の磁性層(21)は第1の接合層(11)により磁気トンネル接合する。
該磁気抵抗効果素子が磁気メモリセルに接続されるときは、第1の参照層(B1)の第1の接合層(11)とは反対側に設けられる下部電極、及び、第2の接合層(12)の第3の磁性層(23)とは反対側に設けられる上部電極を有する。
実施の形態2は、以下の特徴を有する他、実施の形態1と同様である。
第2の非磁性結合層(32)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素を含む。非磁性結合層は隣接した磁性層中のB等を吸収して膜面方向に垂直磁気異方性を備えることも可能であるため、bcc(体心立方格子)で、原子半径が大きく、格子間隔が比較的大きな元素が好ましい。W、Ta、Hf、Zr、Nb、Mo、Ti、V等がより好ましく、W、Moがさらに好ましい。
第2の非磁性結合層(32)の膜厚は、性能指数Δ/IC0を高める理由から、0.3nm以下であることが好ましい。
なお、第2の非磁性結合層(32)の膜厚が約0.2nm以下あるいはゼロ近くに小さくなった場合、スパッタ時間を調整して原子サイズ程度あるいはそれより薄い膜厚を作製することになるため、層が連続しているものも、層が連続していないものも含まれる。層が連続していない場合であっても、格子に磁性層のB等を吸収する間隙があれば、垂直磁気異方性を有し得る。
第3の磁性層(23)は磁化方向が膜面垂直方向に反転可能な強磁性層である。
第3の磁性層(23)は、3d強磁性遷移金属元素のいずれかを含む強磁性体であり、Co、Fe、Niの少なくとも1つを含むことがより好ましい。具体例として、Co、Fe、Ni、CoFe、FeNi、CoNi、CoB、FeB、NiB、CoFeB、FePt、TbTeCo、MnAl、MnGa等が挙げられ、なかでもFe、Co、FeB、CoB、CoFeBがより望ましい。
また、第3の磁性層(23)は第2の接合層(12)との界面で、膜面垂直方向に界面磁気異方性を有する材料がより望ましく、Fe、Co、FeB、CoB、CoFeBがさらに望ましい。すなわち、第3の磁性層(23)と第2の接合層(12)の界面での界面垂直磁気異方性により、第3の磁性層(23)の磁化は、膜面に対し垂直であることが望ましい。
また、第3の磁性層(23)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素をさらに含んでもよい。なかでも、B、Vは、取り扱いやすさの面からも好ましい。
第1の磁性層(21)、第2の磁性層(22)及び第3の磁性層(23)の膜厚の合計は2.4nm〜4.8nmの範囲にあることが好ましく、2.8nm〜3.4nmの範囲にあることがより好ましい。膜厚がより薄い場合も、膜厚がより厚い場合もともに、MgO等を第1の接合層(11)及び第2の接合層(12)に用いた場合は垂直磁気異方性が弱まってしまうからである。
(実施の形態3)
図3に、本発明の実施の形態3の基本構成を示す。該磁気抵抗効果素子の基本構成は、第1の参照層(B1)/第1の接合層(11)/第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/非磁性挿入層(41)/第4の磁性層(24)/第3の非磁性結合層(33)/第5の磁性層(25)/第2の接合層(12)が順に隣接して配置されたものである。第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/非磁性挿入層(41)/第4の磁性層(24)/第3の非磁性結合層(33)/第5の磁性層(25)は第1の記録層(A1)を構成し、第1の参照層(B1)及び第1の磁性層(21)は第1の接合層(11)により磁気トンネル接合する。
該磁気抵抗効果素子が磁気メモリセルに接続されるときは、第1の参照層(B1)の第1の接合層(11)とは反対側に設けられる下部電極、及び、第2の接合層(12)の第5の磁性層(25)とは反対側に設けられる上部電極を有する。
実施の形態3は、以下の特徴を有する他、実施の形態1と同様である。
非磁性挿入層(41)は、O(酸素)を含む材料が用いられ、少なくともMg及びOを含むことが好ましい。また、Mn、Fe、Co、Ni、V、Ti、Ga、Nb、Mo、Ru、Ir、Ce、Pb、Zn、In等を含む導電性酸化物、もしくは、Mg-O、Al-O、Mg-Al-O、Si-O、Ti-O、Hf-O、Ta−O、W−O等の酸化が完全ではない弱酸化の導電性酸化物を用いてもよく、これらの導電性酸化物に他の元素が微量に含まれていてもよい。以上のように組み合わせられた元素のうち、一部の元素の含有量はごく微量であってもよく、材料の特性改善に用いられる他の磁性材料や非磁性材料をさらに含んでいてもよい。
非磁性挿入層(41)は、第2の磁性層(22)と第4の磁性層(24)を磁気的に結合するとともに、垂直磁気異方性を付与する働きを有する。
非磁性挿入層(41)の膜厚は、抵抗面積積RAを小さくする観点や磁気的結合を高める観点から、1.2nm以下が好ましく、1.0nm以下がより好ましく、0.8nm以下であることがさらに好ましい。
第4の磁性層(24)及び第5の磁性層(25)は磁化方向が膜面垂直方向に反転可能な強磁性層である。
第4の磁性層(24)及び第5の磁性層(25)は、3d強磁性遷移金属元素のいずれかを含む強磁性体であり、Co、Fe、Niの少なくとも1つを含むことがより好ましい。具体例として、Co、Fe、Ni、CoFe、FeNi、CoNi、CoB、FeB、NiB、CoFeB、FePt、TbTeCo、MnAl、MnGa等が挙げられ、なかでもFe、Co、FeB、CoB、CoFeBがより望ましい。
また、第4の磁性層(24)は非磁性挿入層(41)との界面、第5の磁性層(25)は第2の接合層(12)との界面で、膜面垂直方向に界面磁気異方性を有する材料がより望ましく、Fe、Co、FeB、CoB、CoFeBがさらに望ましい。すなわち、第4の磁性層(24)と非磁性挿入層(41)の界面、及び、第5の磁性層(25)と第2の接合層(12)の界面での界面垂直磁気異方性により、第4の磁性層(24)及び第5の磁性層(25)の磁化は、膜面に対し垂直であることが望ましい。
また、第4の磁性層(24)及び第5の磁性層(25)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素をさらに含んでもよい。なかでも、B、Vは、取り扱いやすさの面からも好ましい。
第1の磁性層(21)、第2の磁性層(22)、第4の磁性層(24)及び第5の磁性層(25)の膜厚の合計は1.6nm〜3.2nmの範囲にあることが好ましく、2.0nm〜2.6nmの範囲にあることがより好ましい。膜厚がより薄い場合も、膜厚がより厚い場合もともに、MgO等を第1の接合層(11)、非磁性挿入層(41)、第2の接合層(12)に用いた場合は垂直磁気異方性が弱まってしまうからである。
第3の非磁性結合層(33)は、W、Ta、Hf、Zr、Nb、Mo、Ti、V、Cr、Si、Al、B、Pd、Pt等の非磁性元素を含む。非磁性結合層は隣接した磁性層中のB等を吸収して膜面方向に垂直磁気異方性を備えることも可能であるため、bcc(体心立方格子)で、原子半径が大きく、格子間隔が比較的大きな元素が好ましい。W、Ta、Hf、Zr、Nb、Mo、Ti、V等がより好ましく、W、Moがさらに好ましい。
第3の非磁性結合層(33)の膜厚は、性能指数Δ/IC0を高める理由から、0.3nm以下であることが好ましい。
なお、第3の非磁性結合層(33)の膜厚が約0.2nm以下あるいはゼロ近くに小さくなった場合、スパッタ時間を調整して原子サイズ程度あるいはそれより薄い膜厚を作製することになるため、層が連続しているものも、層が連続していないものも含まれる。層が連続していない場合であっても、格子に磁性層のB等を吸収する間隙があれば、垂直磁気異方性を有し得る。
(実施の形態4)
図4に、本発明の実施の形態4の基本構成を示す。該磁気抵抗効果素子の基本構成は、下部電極(E1)/第1の参照層(B1)/第1の接合層(11)/第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/第2の接合層(12)/第1の保護層(C1)/上部電極(E2)が順に隣接して配置されたものである。第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)は第1の記録層(A1)を構成し、第1の参照層(B1)及び第1の磁性層(21)は第1の接合層(11)により磁気トンネル接合する。
実施の形態4は、以下を特徴とする他、実施の形態1と同様である。
下部電極(E1)は、第1の参照層(B1)の第1の接合層(11)とは反対側の端面に接続されている。
下部電極(E1)の積層構造はTa(5nm)/Ru(5nm)/Ta(10nm)/Pt(5nm)、Ta(5nm)/TaN(20nm)等が例示される。
第1の保護層(C1)は、第2の接合層(12)の第2の磁性層(22)とは反対側に設けられる。
第1の保護層(C1)は、記録層を保護する材料で構成されていることが好ましく、Ta、Ru、Pt、CoFeB等が例示される。
上部電極(E2)は、第1の保護層(C1)の第1の記録層(A1)とは反対側の端面に接続されている。
上部電極(E2)の積層構造は、Ta(50nm)/Ru(50nm)、Ru(1〜50nm)、Pt(1〜50nm)/Ta(50nm)等が例示される。
(実施の形態5)
図5に、本発明の実施の形態5の基本構成を示す。該磁気抵抗効果素子の基本構成は、下部電極(E1)/第1の参照層(B1)/第1の接合層(11)/第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/第2の非磁性結合層(32)/第3の磁性層(23)/第2の接合層(12)/第1の保護層(C1)/上部電極(E2)が順に隣接して配置されたものである。第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/第2の非磁性結合層(32)/第3の磁性層(23)は第1の記録層(A1)を構成し、第1の参照層(B1)及び第1の磁性層(21)は第1の接合層(11)により磁気トンネル接合する。
実施の形態5の詳細は、実施の形態2及び4と同様である。
(実施の形態6)
図6に、本発明の実施の形態6の基本構成を示す。該磁気抵抗効果素子の基本構成は、下部電極(E1)/第1の参照層(B1)/第1の接合層(11)/第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/非磁性挿入層(41)/第4の磁性層(24)/第3の非磁性結合層(33)/第5の磁性層(25)/第2の接合層(12)/第1の保護層(C1)/上部電極(E2)が順に隣接して配置されたものである。第1の磁性層(21)/第1の非磁性結合層(31)/第2の磁性層(22)/非磁性挿入層(41)/第4の磁性層(24)/第3の非磁性結合層(33)/第5の磁性層(25)は第1の記録層(A1)を構成し、第1の参照層(B1)及び第1の磁性層(21)は第1の接合層(11)により磁気トンネル接合する。
実施の形態6の詳細は、実施の形態3及び4と同様である。
(実施の形態7)
図7に、本発明の実施の形態7の構成を示す。該磁気抵抗効果素子の構成は、下部電極(E1)/第1の参照層(B1)/第1の接合層(11)/第1の記録層(A1)/第2の接合層(12)/第2の参照層(B2)/上部電極(E2)が順に隣接して配置されたものである。
実施の形態7の詳細は、以下の特徴を有する他、実施の形態1〜4と同様である。
第1の記録層(A1)には、実施の形態1〜3に開示された記録層の構成が配置され得る。
第2の参照層(B2)は、第1の参照層(B1)の構成と同様である。性能指数Δ/IC0の向上のため、図7において、第1の参照層(B1)及び第2の参照層(B2)の磁化方向は逆向きとなっていることが好ましい。
実施の形態7においては、第1の接合層(11)及び第2の接合層(12)は、両方ともトンネル障壁層となる。
(実施の形態8)
図8に、本発明の実施の形態8の構成を示す。該磁気抵抗効果素子の構成は、下部電極/参照層/MgO(1.1nm)/CoFeB(1.4nm)/W(0.25nm)/CoFeB(1.0nm)/MgO(1.0nm)/保護層が順に隣接して配置されたものである。
MgO以外の各層はDCマグネトロンスパッタ法で、MgO層はRFマグネトロンスパッタ法で成膜し、その後、磁場中熱処理炉にて加熱処理(400℃、1時間)を行った。
次に、電子ビーム描画装置により記録素子のパターンのマスクを形成し、積層膜に対してArイオンにより選択エッチングを行い、本磁気抵抗効果素子を形成した。
(実施の形態9)
図9に、本発明の実施の形態9の構成を示す。本発明の磁気抵抗効果素子を配置したメモリセルである。
実施の形態9のメモリセル(50)は、磁気抵抗効果素子(10)と選択トランジスタ(60)とが電気的に直列接続される。磁気抵抗効果素子(10)の下部電極(E1)に接続された選択トランジスタ(60)のソース電極はソース線(SL1)に、ドレイン電極は磁気抵抗効果素子(10)の上部電極(E2)からビット線(BL1)に、ゲート電極はワード線(WL1)に、それぞれ電気的に接続される。
磁気抵抗効果素子(10)には実施の形態4の構成を例示したが、実施の形態1〜8のいずれの構成であってもよい。
また、磁気抵抗効果素子(10)は図9とは上下逆向きに接続されてもよい。すなわち、ソース電極は磁気抵抗効果素子(10)の上部電極(E2)に接続された選択トランジスタ(60)のソース電極はソース線(SL1)に、ドレイン電極は磁気抵抗効果素子(10)の下部電極(E1)からビット線(BL1)に、ゲート電極はワード線(WL1)に、それぞれ電気的に接続されてもよい。
(実施の形態10)
図10に、実施の形態10として、実施の形態1〜9の構成を有するメモリセル(50)を複数個備える磁気メモリの一例を示す。
磁気メモリは、メモリセルアレイ、Xドライバ、Yドライバ、コントローラを備える。メモリセルアレイは、アレイ状に配置された磁気メモリセルを有する。Xドライバは複数のワード線(WL)に接続され、Yドライバは複数のビット線(BL)に接続され、読み出し手段及び書き出し手段として機能する。
本発明の各実施の形態において示した層構成は順に隣接して配置していればよく、積層方法、積層順序、上下左右の向き等は限定されない。
10 磁気抵抗効果素子
11 第1の接合層
12 第2の接合層
13 第3の接合層
21 第1の磁性層
22 第2の磁性層
23 第3の磁性層
24 第4の磁性層
25 第5の磁性層
31 第1の非磁性結合層
32 第2の非磁性結合層
33 第3の非磁性結合層
41 非磁性挿入層
50 メモリセル
60 選択トランジスタ
A1 第1の記録層
A2 第2の記録層
B1 第1の参照層
B2 第2の参照層
B3 第3の参照層
C1 保護層
E1 下部電極
E2 上部電極
BL1 第1のビット線
BL2 第2のビット線
GND グラウンド線
SL1 ソース線
WL1 ワード線
第1の非磁性結合層(31)の膜厚は、性能指数Δ/IC0を高める理由から、0.3nm以下であることが好ましい。詳細は図12〜15を用いて後述する
第2の非磁性結合層(32)の膜厚は、性能指数Δ/IC0を高める理由から、0.3nm以下であることが好ましい
第3の非磁性結合層(33)の膜厚は、性能指数Δ/IC0を高める理由から、0.3nm以下であることが好ましい

Claims (8)

  1. 第1の参照層(B1)と、
    前記第1の参照層(B1)に隣接して設けられた第1の接合層(11)と、
    前記第1の接合層(11)の前記第1の参照層(B1)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第1の磁性層(21)と、
    前記第1の磁性層(21)の前記第1の接合層(11)とは反対側に隣接して設けられる第1の非磁性結合層(31)と、
    前記第1の非磁性結合層(31)の前記第1の磁性層(21)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第2の磁性層(22)と、
    前記第2の磁性層(22)の前記第1の非磁性結合層(31)とは反対側に隣接して設けられる第2の接合層(12)と、
    を備え、
    前記第1の磁性層(21)、前記第1の非磁性結合層(31)及び前記第2の磁性層(22)は、第1の記録層(A1)を構成し、
    前記第1の接合層(11)及び前記第2の接合層(12)はO(酸素)を含み、前記第1の接合層(11)はトンネル障壁層であり、
    前記第1の非磁性結合層(31)はW又はMoを含み、前記第1の非磁性結合層(31)の膜厚は0.1nm以上0.3nm以下であり、
    素子サイズが60nm以下である、磁気抵抗効果素子。
  2. 第1の参照層(B1)と、
    前記第1の参照層(B1)に隣接して設けられた第1の接合層(11)と、
    前記第1の接合層(11)の前記第1の参照層(B1)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第1の磁性層(21)と、
    前記第1の磁性層(21)の前記第1の接合層(11)とは反対側に隣接して設けられる第1の非磁性結合層(31)と、
    前記第1の非磁性結合層(31)の前記第1の磁性層(21)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第2の磁性層(22)と、
    前記第2の磁性層(22)の前記第1の非磁性結合層(31)とは反対側に隣接して設けられる第2の接合層(12)と、
    を備え、
    前記第1の磁性層(21)、前記第1の非磁性結合層(31)及び前記第2の磁性層(22)は、第1の記録層(A1)を構成し、
    前記第1の接合層(11)及び前記第2の接合層(12)はO(酸素)を含み、前記第1の接合層(11)はトンネル障壁層であり、
    前記第1の非磁性結合層(31)の膜厚は0.1nm以上0.3nm以下であり、
    素子サイズが40nm以下である、磁気抵抗効果素子。
  3. 前記第1の非磁性結合層の膜厚はW、Ta、Hf、Zr、Nb、Mo、Ti、Vのいずれかからなる、請求項2に記載の磁気抵抗効果素子。
  4. 前記第2の磁性層(22)及び前記第2の接合層(12)の間に、
    前記第2の磁性層(22)に隣接して設けられる第2の非磁性結合層(32)と、
    前記第2の非磁性結合層(32)の前記第2の磁性層(22)とは反対側に隣接し、かつ、前記第2の接合層(12)と隣接して設けられ、磁化方向が膜面垂直方向である第3の磁性層(23)と、
    をさらに備え、
    前記第2の非磁性結合層(32)及び前記第3の磁性層(23)は前記第1の記録層(A1)の一部を構成し、
    前記第2の非磁性結合層(32)はW又はMoを含み、前記第2の非磁性結合層(32)の膜厚は0.1nm以上0.3nm以下である、請求項1に記載の磁気抵抗効果素子。
  5. 前記第2の磁性層(22)及び前記第2の接合層(12)の間に、
    前記第2の磁性層(22)に隣接して設けられる第2の非磁性結合層(32)と、
    前記第2の非磁性結合層(32)の前記第2の磁性層(22)とは反対側に隣接し、かつ、前記第2の接合層(12)と隣接して設けられ、磁化方向が膜面垂直方向である第3の磁性層(23)と、
    をさらに備え、
    前記第2の非磁性結合層(32)及び前記第3の磁性層(23)は前記第1の記録層(A1)の一部を構成し、
    前記第2の非磁性結合層(32)の膜厚は0.1nm以上0.3nm以下である、請求項2に記載の磁気抵抗効果素子。
  6. 前記第2の磁性層(22)及び前記第2の接合層(12)の間に、
    前記第2の磁性層(22)に隣接して設けられる非磁性挿入層(41)と、
    前記非磁性挿入層(41)の前記第2の磁性層(22)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第4の磁性層(24)と、
    前記第4の磁性層(24)の前記非磁性挿入層(41)とは反対側に隣接して設けられる第3の非磁性結合層(33)と、
    前記第3の非磁性結合層(33)の前記第4の磁性層(24)とは反対側に隣接し、かつ、前記第2の接合層(12)と隣接して設けられ、磁化方向が膜面垂直方向である第5の磁性層(25)と、
    をさらに備え、
    前記非磁性挿入層(41)、前記第4の磁性層(24)、前記第3の非磁性結合層(33)及び前記第5の磁性層(25)は前記第1の記録層(A1)の一部を構成し、
    前記非磁性挿入層(41)はO(酸素)を含み、
    前記第3の非磁性結合層(33)はW又はMoを含み、前記第3の非磁性結合層(33)の膜厚は0.1nm以上0.3nm以下である、請求項1に記載の磁気抵抗効果素子。
  7. 前記第2の磁性層(22)及び前記第2の接合層(12)の間に、
    前記第2の磁性層(22)に隣接して設けられる非磁性挿入層(41)と、
    前記非磁性挿入層(41)の前記第2の磁性層(22)とは反対側に隣接して設けられ、磁化方向が膜面垂直方向である第4の磁性層(24)と、
    前記第4の磁性層(24)の前記非磁性挿入層(41)とは反対側に隣接して設けられる第3の非磁性結合層(33)と、
    前記第3の非磁性結合層(33)の前記第4の磁性層(24)とは反対側に隣接し、かつ、前記第2の接合層(12)と隣接して設けられ、磁化方向が膜面垂直方向である第5の磁性層(25)と、
    をさらに備え、
    前記非磁性挿入層(41)、前記第4の磁性層(24)、前記第3の非磁性結合層(33)及び前記第5の磁性層(25)は前記第1の記録層(A1)の一部を構成し、
    前記非磁性挿入層(41)はO(酸素)を含み、
    前記第3の非磁性結合層(33)の膜厚は0.1nm以上0.3nm以下である、請求項2に記載の磁気抵抗効果素子。
  8. 請求項1〜7のいずれか一項に記載の磁気抵抗効果素子を備える、磁気メモリ。
JP2020534102A 2018-08-02 2019-06-21 磁気抵抗効果素子及び磁気メモリ Active JP7255898B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018145615 2018-08-02
JP2018145615 2018-08-02
PCT/JP2019/024673 WO2020026637A1 (ja) 2018-08-02 2019-06-21 磁気抵抗効果素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JPWO2020026637A1 true JPWO2020026637A1 (ja) 2021-08-05
JP7255898B2 JP7255898B2 (ja) 2023-04-11

Family

ID=69230634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020534102A Active JP7255898B2 (ja) 2018-08-02 2019-06-21 磁気抵抗効果素子及び磁気メモリ

Country Status (3)

Country Link
US (1) US11765981B1 (ja)
JP (1) JP7255898B2 (ja)
WO (1) WO2020026637A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166143B1 (en) * 2014-06-13 2015-10-20 Avalanche Technology, Inc. Magnetic random access memory with multiple free layers
JP2016178301A (ja) * 2015-03-20 2016-10-06 エイチジーエスティーネザーランドビーブイ 垂直磁気異方性の強化のための二重MgO界面およびCoFeB層を有する垂直スピントランスファートルク(STT)メモリセル
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
WO2017212895A1 (ja) * 2016-06-08 2017-12-14 国立大学法人東北大学 磁気トンネル接合素子および磁気メモリ
WO2018020730A1 (ja) * 2016-07-29 2018-02-01 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
JP5740878B2 (ja) 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP5686626B2 (ja) * 2011-02-22 2015-03-18 ルネサスエレクトロニクス株式会社 磁気メモリ及びその製造方法
US9202545B2 (en) 2012-04-09 2015-12-01 Tohoku University Magnetoresistance effect element and magnetic memory
US10644234B2 (en) * 2016-08-31 2020-05-05 Tohoku University Method for producing magnetic memory comprising magnetic tunnel junction element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166143B1 (en) * 2014-06-13 2015-10-20 Avalanche Technology, Inc. Magnetic random access memory with multiple free layers
JP2016178301A (ja) * 2015-03-20 2016-10-06 エイチジーエスティーネザーランドビーブイ 垂直磁気異方性の強化のための二重MgO界面およびCoFeB層を有する垂直スピントランスファートルク(STT)メモリセル
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
WO2017212895A1 (ja) * 2016-06-08 2017-12-14 国立大学法人東北大学 磁気トンネル接合素子および磁気メモリ
WO2018020730A1 (ja) * 2016-07-29 2018-02-01 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法

Also Published As

Publication number Publication date
US11765981B1 (en) 2023-09-19
JP7255898B2 (ja) 2023-04-11
WO2020026637A1 (ja) 2020-02-06
US20230292623A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US10217501B2 (en) Memory element and memory apparatus
JP5867030B2 (ja) 記憶素子、記憶装置
CN102800803B (zh) 存储元件和存储设备
USRE49364E1 (en) Memory element, memory apparatus
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US9337416B2 (en) Memory element and memory apparatus with a plurality of magnetic layers and an oxide layer
JP2009021352A (ja) 磁気記録素子及び磁気記録装置
JP2008147522A (ja) 記憶素子、メモリ
CN104662654B (zh) 存储单元、存储装置和磁头
KR101983077B1 (ko) 기억 소자의 제조 방법
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
US9053800B2 (en) Memory element and memory apparatus
US20130163315A1 (en) Memory element and memory apparatus
JP7255898B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230323

R150 Certificate of patent or registration of utility model

Ref document number: 7255898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150