TWI437565B - 單向旋轉力矩轉移磁性記憶體單元結構 - Google Patents
單向旋轉力矩轉移磁性記憶體單元結構 Download PDFInfo
- Publication number
- TWI437565B TWI437565B TW098132149A TW98132149A TWI437565B TW I437565 B TWI437565 B TW I437565B TW 098132149 A TW098132149 A TW 098132149A TW 98132149 A TW98132149 A TW 98132149A TW I437565 B TWI437565 B TW I437565B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- pinned
- free
- memory unit
- magnetic
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 97
- 238000012546 transfer Methods 0.000 title claims description 11
- 230000005415 magnetization Effects 0.000 claims description 87
- 230000005294 ferromagnetic effect Effects 0.000 claims description 55
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 19
- 230000005641 tunneling Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 7
- 229910052742 iron Inorganic materials 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 230000010287 polarization Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- -1 TiAlN Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910016551 CuPt Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 241000699670 Mus sp. Species 0.000 description 1
- 229910005811 NiMnSb Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 235000019504 cigarettes Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1695—Protection circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
本發明大體上係關於磁性隨機存取記憶體，且更特定言之，係關於旋轉力矩轉移磁性隨機存取記憶體(STT-MRAM)。
此章節意欲向讀者介紹可與下文描述及/或主張的本發明之各種態樣相關之技術的各種態樣。咸信此論述有助於向讀者提供用以促進更好理解本發明之各種態樣的背景資訊。因此，應理解，應以此角度閱讀此等陳述，且不承認其為先前技術。
磁性隨機存取記憶體(MRAM)為基於磁電阻之非揮發性電腦記憶體技術。MRAM在若干方面不同於揮發性隨機存取記憶體(RAM)。因為MRAM為非揮發性，所以當未對記憶體裝置供電時，MRAM仍可維持記憶體內容。儘管非揮發性RAM通常比揮發性RAM慢，但MRAM具有與揮發性RAM之讀取及寫入回應時間相當的讀取及寫入回應時間。不同於將資料儲存為電荷之典型RAM技術，MRAM資料由磁電阻元件儲存。大體而言，磁電阻元件由兩個磁性層製成，該等磁性層中之每一者保持一磁化。一層(「針紮層」)之磁化在其磁性定向上固定，且另一層(「自由層」)之磁化可由外部磁場改變，該外部磁場由程式化電流產生。因此，程式化電流之磁場可使該兩個磁性層之磁性定向平行，從而提供跨越各層之較低電阻(「1」狀態)，或反平行，從而提供跨越各層之較高電阻(「0」狀態)。自由層之磁性定向的切換及所得之跨越磁性層之高或低電阻狀態提供了典型MRAM單元之寫入及讀取操作。
儘管MRAM技術提供非揮發性及較快回應時間，但MRAM單元在延展性(scalability)上受限且易受寫入干擾影響。用以在跨越MRAM磁性層之高電阻狀態與低電阻狀態之間切換的程式化電流通常為高的。因此，當多個單元配置於一MRAM陣列中時，導引至一記憶體單元之程式化電流可誘發一鄰近單元之自由層中的場改變。可使用旋轉力矩轉移技術解決寫入干擾之此潛在可能性(亦稱為「半選問題(half-select problem)」)。
一習知旋轉力矩轉移MRAM(STT-MRAM)單元包括一磁性穿隧接面(MTJ)(其為一包括兩個磁性層(一針紮層及一自由層)及該兩者之間的一絕緣層的磁電阻資料儲存元件)、一位元線、一字線、一源極線，及一存取電晶體。程式化電流通常流動穿過存取電晶體及MTJ。針紮層使程式化電流之電子旋轉極化，且隨著旋轉極化之電流通過MTJ而產生力矩。旋轉極化之電子流藉由對自由層施加力矩而與自由層相互作用。當通過MTJ之旋轉極化之電子流的力矩比臨界切換電流密度(Jc
)大時，由旋轉極化之電子流施加的力矩足以切換自由層之磁化。因此，自由層之磁化可經對準以與針紮層平行或反平行，且跨越MTJ之電阻狀態改變。
STT-MRAM具有優於MRAM之有利特性，因為旋轉極化之電子流消除了對外部磁場切換磁電阻元件中之自由層的需要。另外，延展性得以改良，因為程式化電流隨著單元大小減小而減小，且解決了寫入干擾及半選問題。另外，STT-MRAM技術允許較高穿隧磁阻比率(tunnel magnetic resistance ratio)，意謂在高電阻狀態與低電阻狀態之間存在較大比率，從而改良磁疇中之讀取操作。
然而，STT-MRAM單元結構利用具有雙向極性之程式化電流以將磁性單元程式化至高電阻狀態及低電阻狀態中。較之單向程式化邏輯，雙向程式化邏輯需要更多矽空間(silicon space)以形成記憶體單元，且大體上較複雜及效率較低。
在以下詳細描述中及參考諸圖式來描述特定實施例。
一旋轉力矩轉移磁性隨機存取記憶體(STT-MRAM)單元係藉由切換該單元之磁性穿隧接面(MTJ)中之自由層的磁化而程式化。具有雙向極性之程式化電流通常用以切換自由層之磁化且程式化該單元。然而，較之習知雙向STT-MRAM單元，能夠以單向電流程式化至高電阻狀態及低電阻狀態的STT-MRAM單元將更高效，且需要較少矽空間。根據本發明之實施例，STT-MRAM單元結構可經設計以產生兩個相反的旋轉力矩轉移效應之間的不平衡，從而允許實現單向電流程式化。以下論述描述根據本技術之實施例的系統及裝置，及該等系統及裝置的操作。
圖1描繪一基於處理器之系統，其大體上由參考數字10指定。如下文解釋，系統10可包括根據本技術之實施例所製造的各種電子裝置。系統10可為多種類型中之任一者，諸如，電腦、尋呼機、蜂巢式電話、個人行事曆、控制電路等。在一典型基於處理器之系統中，一或多個處理器12(諸如，微處理器)控制系統10中之系統功能及請求的處理。如下文解釋，處理器12及系統10之其他次組件可包括根據本技術之實施例所製造的電阻性記憶體裝置。
系統10通常包括一電源供應器14。舉例而言，若系統10為攜帶型系統，則電源供應器14可有利地包括燃料電池、電能收集(power scavenging)裝置、永久電池(permanent battery)、可替換電池，及/或可再充電電池。電源供應器14亦可包括一AC配接器，使得可將系統10插入至(例如)壁式插座中。電源供應器14亦可包括一DC配接器，使得可將系統10插入至(例如)一車輛點煙器中。
視系統10執行之功能而定，各種其他裝置可耦接至處理器12。舉例而言，一使用者介面16可耦接至處理器12。使用者介面16可包括(例如)按鈕、開關、鍵盤、光筆、滑鼠、數位轉換器及尖筆(stylus)，及/或語音辨識系統。顯示器18亦可耦接至處理器12。顯示器18可包括(例如)LCD、SED顯示器、CRT顯示器、DLP顯示器、電漿顯示器、OLED顯示器、LED，及/或音訊顯示器。此外，RF子系統/基頻處理器20亦可耦接至處理器12。RF子系統/基頻處理器20可包括一天線，其耦接至一RF接收器及一RF傳輸器(未圖示)。一或多個通信埠22亦可耦接至處理器12。通信埠22可經調適以(例如)耦接至一或多個周邊裝置24(諸如，數據機、印表機、電腦)，或耦接至網路，諸如，本端區域網路(local area network)、遠端區域網路(remote area network)、企業內部網路或網際網路。
處理器12大體上藉由實施儲存於記憶體中之軟體程式而控制系統10。該等軟體程式可包括(例如)作業系統、資料庫軟體、繪圖軟體、文書處理軟體，及/或視訊、相片或聲音編輯軟體。記憶體操作性地耦接至處理器12以儲存各種程式及促進各種程式的執行。舉例而言，處理器12可耦接至系統記憶體26，該系統記憶體26可包括旋轉力矩轉移磁性隨機存取記憶體(STT-MRAM)、磁性隨機存取記憶體(MRAM)、動態隨機存取記憶體(DRAM)，及/或靜態隨機存取記憶體(SRAM)。系統記憶體26可包括揮發性記憶體、非揮發性記憶體，或其組合。系統記憶體26通常為大的，使得其可儲存經動態載入的應用程式及資料。在一些實施例中，系統記憶體26可包括STT-MRAM裝置，諸如下文進一步所論述之STT-MRAM裝置。
處理器12亦可耦接至非揮發性記憶體28，其並不暗示系統記憶體26必定為揮發性。非揮發性記憶體28可包括STT-MRAM、MRAM、唯讀記憶體(ROM)(諸如EPROM、電阻性唯讀記憶體(RROM))，及/或與系統記憶體26結合使用之快閃記憶體。通常選擇ROM之大小為恰好大到足以儲存任何必要的作業系統、應用程式及固定資料。另外，非揮發性記憶體28可包括(例如)一高容量記憶體，諸如，磁帶或磁碟機記憶體，諸如，包括電阻性記憶體的混合型驅動器(hybrid-drive)或其他類型之非揮發性固態記憶體。如下文更詳細地解釋，非揮發性記憶體28可包括根據本技術之實施例所製造的STT-MRAM裝置。
圖2說明STT-MRAM單元50，視系統要求及製造技術而定，其可經製造以形成呈包括多個列及行之柵格圖案或呈各種其他配置的記憶體單元之陣列。記憶體單元之配置可實施於圖1中所描繪之系統記憶體26或非揮發性記憶體28中。
STT-MRAM單元50包括一堆疊52、一存取電晶體54、一位元線56、一字線58、一源極線60、讀取/寫入電路62、一位元線參考64，及一感測放大器66。堆疊52可包括一磁性穿隧接面(MTJ)，該MTJ包括一自由層及一針紮層。如將在下文中特定參看圖3及圖5至圖11進一步描述，根據本技術之實施例，「堆疊」52可指代多個自由層及針紮層、一發熱層、一壓電材料、多個非磁性層，及多個額外MTJ組件。
在下文所描述之各種實施例中，當發熱層之材料形成於MTJ或堆疊中之一針紮層上方或下方，或與MTJ或堆疊之各層平行地形成時，將發熱層稱作「層」。亦如本文中所使用，應理解，當形容一層「形成於」或「安置於」另一層上時，可存在形成或安置於彼等層之間的介入層。相似地，若形容材料與其他材料「鄰近」，則該等材料之間可存在介入材料。相反地，若形容一層或材料「直接形成於...上」、「直接安置於...上」，或「直接鄰近...」或「直接
接觸...」地形成/安置，則材料或層之間不包括介入材料或層。
當選擇STT-MRAM單元50以進行程式化時，將程式化電流施加至該單元，且該電流由針紮層中之一者旋轉極化，且對自由層施加力矩，其切換自由層之磁化以「寫入至」或「程式化」該單元。在STT-MRAM單元50之讀取操作中，將電流用以偵測記憶體單元堆疊52之電阻狀態。另外，在堆疊52中併入一壓電層可減小切換自由層之磁化所需之臨界切換電流，因此允許使用較小程式化電流來寫入STT-MRAM單元50。
如先前所論述，施加程式化電流(或「寫入電流」)以用於STT-MRAM單元50之寫入操作。為了開始寫入操作，讀取/寫入電路62可產生至位元線56之寫入電流。如將進一步描述，寫入電流之電流密度判定堆疊52中之自由層的磁化的切換。一旦自由層根據程式化電流之電流密度經磁化，程式化狀態就被寫入至STT-MRAM單元50。因此，STT-MRAM單元50可由單向電流程式化，從而允許實現STT-MRAM單元50上之較簡單的單向程式化邏輯。習知STT-MRAM單元藉由在相反方向上驅動寫入電流而於低電阻狀態與高電阻狀態之間改變，從而需要雙向程式化邏輯。舉例而言，將把寫入電流自電晶體源極驅動至電晶體汲極，且接著穿過MTJ，以將記憶體單元程式化至高電阻狀態。為了將記憶體單元程式化至低電阻狀態，將把寫入電流自MTJ驅動至電晶體汲極、至電晶體源極。在根據本技術之實施例中，該雙向程式化邏輯可並非為必要的，由於單向電流可程式化STT-MRAM單元50。如將於圖12中解釋，在一些實施例中，STT-MRAM單元50可以交叉點架構(cross point architecture)來實施以減小STT-MRAM陣列之大小。
為了讀取STT-MRAM單元50，讀取/寫入電路62產生經由堆疊52及電晶體54至位元線56及源極線60的讀取電流。STT-MRAM單元50之程式化狀態視跨越堆疊52之電阻而定，該電阻可由位元線56與源極線60之間的電壓差判定。在一些實施例中，該電壓差可與參考64比較且由感測放大器66放大。
圖3中描繪本發明之一實施例：能夠藉由單向電流程式化之STT-MRAM單元。下文所說明及描述之堆疊中的每一者可併入於圖2中所描述之STT-MRAM單元50中。STT-MRAM單元堆疊100包括：一頂部針紮層102；一頂部非磁性層104，頂部非磁性層104使頂部針紮層102與一自由層106分離；及一底部針紮層110；一底部非磁性層108，底部非磁性層108使底部針紮層110與自由層106分離。如下文進一步所論述，針紮層102與110及自由層106通常為鐵磁性材料。頂部非磁性層104及底部非磁性層108可用作介於自由層106與頂部針紮層102之間及介於自由層106與底部針紮層110之間的絕緣體。記憶體單元堆疊100亦可包括一發熱層112。
可藉由切換記憶體單元堆疊100中之自由層106的磁化而程式化記憶體單元，且可藉由判定跨越頂部針紮層102、自由層106及底部針紮層110之電阻而讀取該單元。頂部針紮層102及底部針紮層110中之每一者中所說明的單向箭頭表示針紮層102及110具有固定磁化。此外，頂部針紮層102及底部針紮層110之磁化在同一方向上定向。自由層106中所說明之雙向箭頭表示自由層106可經切換以具有在與底部針紮層110平行的方向上的磁化(其提供低電阻)，或具有在與底部針紮層110反平行的方向上的磁化(其提供高電阻)。
單元堆疊100之結構及頂部針紮層102與底部針紮層110之平行磁化可實現以單向電流程式化使記憶體單元。更特定言之，當選擇記憶體單元以程式化至低電阻狀態時，將程式化電流114施加至該單元。用以將堆疊100程式化至低電阻狀態的程式化電流114可處於約20微安至約1毫安的範圍中。隨著程式化電流114行進穿過堆疊100，程式化電流114之電子旋轉首先由底部針紮層110進行極化。當經旋轉極化之程式化電流114接著到達自由層106時，其使自由層106對準以具有與底部針紮層110之磁化相同的磁化。若該電流持續到達頂部針紮層102，則由於程式化電流114由底部針紮層110在同一方向上進行極化，因此頂部針紮層102之磁化將不改變。自由層106之磁化相同於底部針紮層110之磁化，且將記憶體單元程式化至低電阻狀態。
若選擇記憶體單元以程式化至高電阻狀態，則較大的程式化電流114行進穿過堆疊100。用以將堆疊100程式化至高電阻狀態的程式化電流114可處於約50微安至約1.5毫安的範圍中。較大電流可在發熱層112中產生較多熱，以局部加熱底部針紮層110，從而減少其磁化及旋轉極化效率。儘管發熱層112在此實施例中被展示為一種調節底部針紮層110之旋轉力矩效應的手段，但本技術之此實施例及其他實施例亦可實施其他方法或不同方法的組合，以用於調節相反的旋轉力矩之間的不平衡。舉例而言，一些實施例可使用電壓誘發之應力，其包括(但不限於)在STT-MRAM單元內使用壓電材料。
由於底部針紮層110回應於較大程式化電流114而具有減小的磁化及旋轉極化效率，因此程式化電流將通過未經極化或未經高度極化的底部針紮層110。程式化電流114將接著行進穿過自由層106且行進至頂部針紮層102。頂部針紮層102將反射程式化電流114之已旋轉極化至頂部針紮層102之磁化的相反方向的電子。具有與頂部針紮層102相反之旋轉極化的經反射電子將接著切換自由層106之磁化，使得自由層106之磁化與頂部針紮層102及底部針紮層110兩者之磁化反平行，且將記憶體單元程式化至高電阻狀態。
因此，單向電流可將記憶體單元程式化至低電阻狀態或高電阻狀態。來自由底部針紮層110所極化之電流的對自由層106的旋轉力矩效應相反於來自由頂部針紮層102所反射之電流的對自由層106的旋轉力矩效應。此實施例中之堆疊100的結構及兩個針紮層102及110之平行磁化使底部
針紮層110之旋轉力矩效應能夠在低電流密度下佔優勢(dominate)，且使頂部針紮層102之旋轉力矩效應能夠在高電流密度下佔優勢。因此，程式化電流114僅需在電流密度上變化，且不需在方向上變化。
頂部針紮層102、自由層106及底部針紮層110可包含鐵磁性材料，其包括(但不限於)：諸如Co、Fe、Ni或其合金，NiFe、CoFe、CoNiFe，或經摻雜之合金CoX、CoFeX、CoNiFeX(X=B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C)之材料；或其他半金屬鐵磁性材料，諸如Fe3
O4
、CrO2
、NiMnSb及PtMnSb，及BiFeO。發熱層112可包含耐火金屬，其包括(例如)：氮化物、碳化物及硼化物，TiN、ZrN、HfN、VN、NbN、TaN、TiC、ZrC、HfC、VC、NbC、TaC、TiB2
、ZrB2
、HfB2
、VB2
、NbB2
、TaB2
、Cr3
C2
、Mo2
C、WC、CrB2
、Mo2
B5
、W2
B5
；或化合物，諸如，TiAlN、TiSiN、TiW、TaSiN、TiCN、SiC、B4
C、WSix、MoSi2
；或元素材料，諸如，經摻雜之矽、碳、Pt、鈮、鎢、鉬；或金屬合金，諸如，NiCr。頂部非磁性層104及底部非磁性層108可為導電的或非導電的。在一些實施例中，導電非磁性層可包含Cu、Au、Ta、Ag、CuPt、CuMn，或其他非磁性過渡金屬，或以上非磁性導電材料之任何組合。非導電非磁性層可包含Alx
Oy
、MgO、AlN、SiN、CaOx
、NiOx
、HfO2
、Ta2
O5
、ZrO2
、NiMnOx
、MgF2
、SiC、SiO2
、SiOx
Ny
，或以上非磁性非導電材料之任何組合。
圖4中所說明之圖表表示根據本發明之一實施例之經施加的程式化電流與自由層及針紮層之間的淨旋轉極化(net spin polarization)之間的關係。淨旋轉極化軸線中之正值表示自由層與底部針紮層平行。此情況當程式化電流較小時出現，且來自底部針紮層之旋轉力矩佔優勢及切換自由層以與底部針紮層平行。淨旋轉極化軸線中之負值表示自由層與底部針紮層反平行。此情況當程式化電流較大時出現，且局部加熱減小來自底部層之旋轉力矩，使得來自頂部針紮層之旋轉力矩佔優勢，且反射經極化的電子流，此電子流切換自由層以與底部針紮層反平行。
如先前所論述，STT-MRAM單元堆疊中之使自由層與針紮層分離的非磁性層可為導電的或非導電的。此外，一記憶體單元堆疊可包含導電非磁性層或非導電非磁性層的組合。若該等非磁性層中之任一者或兩者為非導電的，則該記憶體單元堆疊可提供良好的感測邊限，意謂低電阻率及高電阻率之兩個可程式化狀態之間的分離較大。舉例而言，一些實施例中之理想電阻比率可在100%至300%的範圍內。然而，在所有非磁性層皆導電之情況下建構一記憶體單元有時可為有利的。在該等實施例中，電阻改變可不如具有非導電非磁性層之一記憶體單元一樣大。添加一磁性穿隧接面(MTJ)可改良感測邊限，或增大記憶體單元之電阻改變。
圖5說明本發明之一實施例，其包括一用以改良記憶體單元之感測邊限的額外MTJ。記憶體單元堆疊200包括一底部單向程式化堆疊204，該底部單向程式化堆疊204具有一堆疊於一頂部針紮層216與一底部針紮層224之間的程式化自由層220。底部單向程式化堆疊204可進一步包括一在程式化自由層220與頂部針紮層216之間的頂部非磁性層218，及一在程式化自由層220與底部針紮層224之間的底部非磁性層222。非磁性層218及222可為導電或非導電的，且可隔絕周圍層之磁化。當低程式化電流自堆疊200之底部通過時，底部針紮層可旋轉極化該電流，且經旋轉極化之程式化電流切換程式化自由層220之磁化。當高程式化電流自堆疊200之底部通過時，來自較大電流之較大熱及由發熱層226所產生的熱減小底部針紮層224之磁化，使得仍未經極化或未經高度極化之程式化電流行進至頂部針紮層216，在該頂部針紮層216處，該程式化電流經旋轉極化且反射回至程式化自由層220以切換程式化自由層220，從而與底部針紮層224反平行。原始部分204可進一步包含一在頂部針紮層216上之反鐵磁性層214，以有助於針紮頂部針紮層216及維持其磁化及穩定性。
記憶體單元堆疊200亦可包含一額外MTJ 202，該額外MTJ 202具有一針紮層206及一由一非磁性障壁層208與針紮層206分離的感測自由層210。額外MTJ 202可改良感測邊限且增大記憶體單元之電阻比率。額外MTJ 202經靜磁性地耦合以與底部單向程式化堆疊204中之程式化自由層220反平行，使得改變程式化自由層220之磁化將改變感測自由層210之磁化。另外，一旋轉隨機化分離層212可將額外MTJ 202與底部單向程式化堆疊204分離。旋轉隨機化分離層212使程式化電流之旋轉隨機化，且可消除或減少感測自由層210與反鐵磁性層214之間的任何耦合效應。
感測自由層210至程式化自由層220之反平行靜磁性耦合可改良兩個程式化狀態之間的感測邊限及電阻比率。該兩個程式化狀態包括一低電阻狀態230及一高電阻狀態260。在低電阻狀態230中，程式化電流由底部針紮層234旋轉極化，且切換程式化自由層232之磁化以與底部針紮層234之磁化平行。在高電阻狀態260中，程式化電流行進穿過底部針紮層268，且由頂部針紮層262旋轉極化，且經反射以在與底部針紮層266反平行之磁化上切換程式化自由層264。
圖6說明一實施例，其中將一反鐵磁性層314添加至記憶體單元堆疊300以有助於針紮底部針紮層310及維持記憶體單元之穩定性。如先前所論述，當施加熱時，底部針紮層310可具有減小的磁化及旋轉極化效率，使得電流可在較小極化之情況下通過底部針紮層310以由頂部針紮層302旋轉極化且經反射以切換自由層306。來自較大程式化電流之熱可減少磁化，且發熱層312可進一步減小底部針紮層310之磁化及旋轉極化效率。發熱層312亦可提供反鐵磁性層314與底部針紮層310之間的反鐵磁性耦合。
在另一實施例中，如圖7中所描繪，在一記憶體單元堆疊350中一「合成自由層」352替換一自由層。如本文中所使用，「合成層」指代具有一夾於兩個鐵磁性層(其可具有相反磁化)之間的非磁性層的結構，如下文所描述。再次參看圖7，合成自由層352可包括一頂部自由層358及一底部自由層362，其中一非磁性層360處於該兩者之間以促進兩個自由層358與362之間的反鐵磁性耦合，使得兩個自由層358與362之磁化始終為相反的。頂部自由層358耦接至頂部非磁性層356，且底部自由層362耦接至底部非磁性層364。因此，為了程式化記憶體單元，程式化電流切換自由層358及362兩者。因此，在此實施例中，頂部針紮層354之磁化可相反於底部針紮層366之磁化。
為了將一單元程式化至低電阻狀態，進入堆疊350之底部的程式化電流將由底部針紮層366旋轉極化，且將翻轉(flip)底部自由層362且接著翻轉頂部自由層358。底部自由層362之磁化將相同於底部針紮層366之磁化。為了將一單元程式化至高電阻狀態，將施加大程式化電流，且來自大程式化電流之增大的熱，及由發熱層368所產生之熱將減小底部針紮層366之磁化及旋轉極化效率。因此，大程式化電流將在低極化之情況下通過底部針紮層366以由頂部針紮層354旋轉極化，該頂部針紮層354之磁化相反於底部針紮層366之磁化。自頂部針紮層366所反射之經旋轉極化的程式化電流將切換頂部自由層358，且接著切換底部自由層362。底部自由層362之磁化將相反於底部針紮層366之磁化。另外，亦可將一反鐵磁性層370添加至記憶體單元堆疊350以有助於針紮底部針紮層366且維持記憶體單元之穩定性。
圖8中所說明之本發明的另一實施例包括一STT-MRAM單元堆疊400，其中一「合成頂部針紮層」402替換先前所描述之實施例中的一頂部針紮層。合成頂部針紮層402可包括一第一針紮層404及一第二針紮層408，該兩者由一非磁性層406分離。非磁性層406促進周圍針紮層404與408之間的反鐵磁性耦合，且可包含導電非磁性材料，諸如，Ru、Ir及Re。因為合成頂部針紮層402之兩個針紮層404及408經由非磁性層406耦合，所以該兩個針紮層404及408可較少受傳入之程式化電流影響，且將甚至當溫度升高時或當旋轉極化出現時仍保持磁化。針紮層404及408因此較不易受旋轉極化效應影響，且維持其固定磁化，因此改良記憶體單元完整性。亦可將一反鐵磁性層420添加至記憶體單元堆疊400以有助於針紮底部針紮層416且維持記憶體單元之穩定性。另外，發熱層亦提供底部針紮層416與反鐵磁性層420之間的反鐵磁性耦合。
圖9描繪在一記憶體單元堆疊450中具有一額外MTJ 452的本發明之又一實施例。額外MTJ 452包括一感測自由層456及一針紮層460，該兩者由一非磁性障壁層458分離以隔絕感測自由層456及針紮層460之磁化。感測自由層456靜磁性地耦合至自由層468以反平行，因此改良感測邊限。一非磁性層462可將額外MTJ 452與底部單向程式化單元堆疊454分離，該非磁性層462促進周圍針紮層460與464之間的反鐵磁性耦合。如應瞭解，針紮層460、非磁性層462及針紮層464構成一合成頂部針紮層465。合成頂部針紮層465為MTJ 452及單向程式化單元堆疊454兩者之一部分。
如由熟習此項技術者已知，磁化與層平面垂直的鐵磁性層可利用較低程式化電流以切換磁化。因此，本發明之另一實施例可包括具有與層平面垂直之磁化的鐵磁性層，如圖10中所描繪。如本文中所使用，「層平面」指代安置相關聯之層的水平平面。STT-MRAM單元堆疊500包括：一頂部針紮層502，其由一頂部非磁性層504與一自由層506分離；及一底部針紮層510，其由一底部非磁性層508與自由層506分離。該堆疊可進一步包含一發熱層512。頂部針紮層502及底部針紮層510中所說明之單向箭頭表示其固定磁化，且與層平面垂直地定向。自由層506中所說明之雙向箭頭表示，自由層506之磁化可視記憶體單元是否經選擇以程式化至低或高電阻狀態而切換。如先前所描述，堆疊500之結構使單向程式化電流能夠在與底部針紮層510平行或反平行的方向上切換自由層506的磁化。另外，歸因於該等層之相對於其層平面之垂直磁化，較小程式化電流可允許實現該等電阻改變。
在其他實施例中，來自圖10之自由層506的磁化並非必定要與該層的平面垂直，如圖11中所說明。在另一實施例中，一記憶體單元堆疊550包含：一頂部針紮層566及一底部針紮層574，其具有與層平面垂直的磁化；及一程式化自由層570，其具有與該層平面平行的磁化。此結構可由於程式化電流之電子旋轉與程式化自由層570之磁化之間的相互作用而有助於增大記憶體單元的程式化速度。程式化自由層570的磁化切換需要較少時間。具有一感測自由層560之一額外MTJ 552可靜磁性地耦合至程式化自由層570以反平行，因此改良兩個程式化狀態之間的感測邊限。另外，即使自由層570之磁化與針紮層566及574之磁化之間不存在電阻改變，但由於磁化之方向為垂直的，因此可自額外MTJ 552讀取電阻改變。
如圖12中所描繪，根據本發明之一實施例，STT-MRAM單元可配置於實施交叉點架構的陣列中。
在架構600中，將一整流裝置(rectifying device)602應用於STT-MRAM單元604。整流裝置602可允許實現至一選定單元606之電流路徑，且藉由阻斷該電流路徑而隔離未選定單元。在此實施例中，將二極體用作整流裝置602，但任何合適整流裝置或任何合適偏壓機制可用以實現至一選定單元606之電流路徑，且阻斷至未選定單元之電流路徑。
為了將STT-MRAM單元程式化至低電阻狀態，將電壓V1施加至連接至選定單元606之一字線608，且將較低電壓V0施加至剩餘字線。將較低電壓V0(低於V1的電壓)施加至連接至選定單元606之一位元線610，以加正向偏壓於選定單元606之整流裝置612，且產生流動穿過選定單元606之程式化電流I1。以V1(或比V0高的電壓)加偏壓剩餘位元線，以加反向偏壓於其他整流裝置且阻斷至非選定單元之電流。根據本技術，此情形使得能夠以單向電流將選定STT-MRAM單元606程式化至低電阻狀態。
為了將STT-MRAM單元程式化至高電阻狀態，將電壓V2施加至連接至選定單元606之字線608。當將選定單元606程式化至高電阻狀態時，跨越整流裝置612及選定單元606所施加之電壓V2比V1大。如先前所論述，此情形可誘發穿過選定單元606的較大程式化電流12以將選定單元606程式化至高電阻狀態。再次以V0(比V2低的電壓)加偏壓於非選定字線，且以V2(比V0高的電壓)加偏壓於非選定位元線以加反向偏壓於其他整流裝置，使得非選定單元將不受寫入操作干擾。因此，可以單向電流將選定STT-MRAM單元606程式化至高電阻狀態。
雖然本發明可易受各種修改及替代形式影響，但特定實施例已藉由圖式中之實例而展示且在本文中已詳細地描述。然而，應理解，本發明不意欲限於所揭示之特定形式。實情為，本發明將涵蓋屬於如由以下附加之申請專利範圍所界定之本發明之精神及範疇的所有修改、等效物及替代物。
10．．．基於處理器之系統
12．．．處理器
14．．．電源供應器
16．．．使用者介面
18．．．顯示器
20．．．RF子系統/基頻處理器
22．．．通信埠
24．．．周邊裝置
26．．．系統記憶體
28．．．非揮發性記憶體
50．．．STT-MRAM單元
52．．．記憶體單元堆疊
54．．．存取電晶體
56．．．位元線
58．．．字線
60．．．源極線
62．．．讀取/寫入電路
64．．．位元線參考
66．．．感測放大器
100．．．旋轉力矩轉移磁性隨機存取記憶體(STT-MRAM)單元堆疊
102．．．頂部針紮層
104．．．頂部非磁性層
106．．．自由層
108．．．底部非磁性層
110．．．底部針紮層
112．．．發熱層
114．．．程式化電流
200．．．記憶體單元堆疊
202．．．額外磁性穿隧接面(MTJ)
204．．．底部單向程式化堆疊/原始部分
206．．．針紮層
208．．．非磁性障壁層
210．．．感測自由層
212．．．旋轉隨機化分離層
214．．．反鐵磁性層
216．．．頂部針紮層
218．．．頂部非磁性層
220．．．程式化自由層
222．．．底部非磁性層
224．．．底部針紮層
226．．．發熱層
230．．．低電阻狀態
232．．．程式化自由層
234．．．底部針紮層
260．．．高電阻狀態
262．．．頂部針紮層
264．．．程式化自由層
266．．．底部針紮層
300．．．記憶體單元堆疊
310．．．底部針紮層
312．．．發熱層
314．．．反鐵磁性層
350．．．記憶體單元堆疊
352．．．合成自由層
354．．．頂部針紮層
356．．．頂部非磁性層
358．．．頂部自由層
360．．．非磁性層
362．．．底部自由層
364．．．底部非磁性層
366．．．底部針紮層
368．．．發熱層
370．．．反鐵磁性層
400．．．STT-MRAM單元堆疊
402．．．合成頂部針紮層
404．．．第一針紮層/周圍針紮層
406．．．非磁性層
408．．．第二針紮層/周圍針紮層
410．．．非磁性層
412．．．自由層
414．．．非磁性層
416．．．底部針紮層
418．．．發熱層
420．．．反鐵磁性層
450．．．記憶體單元堆疊
452．．．額外MTJ
454．．．底部單向程式化單元堆疊
456．．．感測自由層
458．．．非磁性障壁層
460．．．周圍針紮層
462．．．非磁性層
464．．．周圍針紮層
465．．．合成頂部針紮層
466．．．非磁性層
468．．．自由層
470．．．非磁性層
472．．．針紮層
474．．．發熱層
500．．．STT-MRAM單元堆疊
502．．．頂部針紮層
504．．．頂部非磁性層
506．．．自由層
508．．．底部非磁性層
510．．．底部針紮層
512．．．發熱層
550．．．記憶體單元堆疊
552．．．額外MTJ
556．．．針紮層
558．．．非磁性障壁層
560．．．感測自由層
562．．．旋轉隨機化分離層
564．．．反鐵磁性層
566．．．頂部針紮層
568．．．非磁性層
570．．．程式化自由層
572．．．非磁性層
574．．．底部針紮層
576．．．發熱層
600．．．架構
602．．．整流裝置
604．．．STT-MRAM單元
606．．．選定STT-MRAM單元
608．．．字線
610．．．位元線
612．．．整流裝置
圖1描繪根據本技術(present technique)之實施例之基於處理器之系統的方塊圖；
圖2描繪具有根據本發明之實施例製造之記憶體單元之記憶體陣列之一部分的示意圖；
圖3描繪根據本發明之實施例之STT-MRAM單元的一部分；
圖4描繪使根據本發明之實施例之記憶體單元之程式化電流與淨旋轉極化相關的圖表；
圖5描繪根據本發明之實施例之具有額外磁性穿隧接面之STT-MRAM單元的一部分，以及處於低電阻狀態及高電阻狀態中的STT-MRAM單元的部分；
圖6至圖11描繪根據本發明之各種實施例之STT-MRAM單元的部分；及
圖12描繪根據本發明之實施例之實施交叉點架構的記憶體陣列的一部分。
100．．．旋轉力矩轉移磁性隨機存取記憶體(STT-MRAM)單元堆疊
102．．．頂部針紮層
104．．．頂部非磁性層
106．．．自由層
108．．．底部非磁性層
110．．．底部針紮層
112．．．發熱層
114．．．程式化電流
Claims (31)
- 一種記憶體單元，其包含：一頂部針紮層；一底部針紮層；一自由層，其配置於該頂部針紮層與該底部針紮層之間；及直接耦接至該底部針紮層之一發熱層，其中該發熱層經組態以當其啟動時調整該底部針紮層之一磁化。
- 如請求項1之記憶體單元，其中該頂部針紮層、該底部針紮層及該自由層中之每一者為鐵磁性。
- 如請求項1之記憶體單元，其中該頂部針紮層及該底部針紮層在同一方向上經磁化。
- 如請求項1之記憶體單元，其進一步包含：一頂部非磁性層，其形成於該頂部針紮層與該自由層之間；及一底部非磁性層，其形成於該自由層與該底部針紮層之間。
- 如請求項1之記憶體單元，其進一步包含直接耦接至該發熱層之一反鐵磁性層。
- 如請求項1之記憶體單元，其進一步包含形成於該頂部針紮層上之一磁性穿隧接面。
- 如請求項6之記憶體單元，其包含配置於該磁性穿隧接面與該頂部針紮層之間的一反鐵磁性層。
- 如請求項6之記憶體單元，其包含配置於該磁性穿隧接 面與該頂部針紮層之間的一旋轉隨機化分離層。
- 如請求項6之記憶體單元，其中該磁性穿隧接面靜磁性地耦合至該自由層。
- 如請求項6之記憶體單元，其中該磁性穿隧接面包含：一感測自由層；一感測針紮層；及一非磁性障壁層，其安置於該感測自由層與該感測針紮層之間。
- 如請求項10之記憶體單元，其中該磁性穿隧接面靜磁性地耦合至該自由層，使得改變該自由層之磁化將改變該感測自由層之磁化。
- 如請求項1之記憶體單元，其中該自由層包含一合成自由層。
- 如請求項1之記憶體單元，其中該頂部針紮層包含一合成針紮層。
- 如請求項1之記憶體單元，其中該頂部針紮層、該自由層及該底部針紮層中之每一者為鐵磁性，且其中該頂部針紮層、該自由層及該底部針紮層中之至少一者的一磁化係處於與一層平面垂直的一方向上。
- 如請求項14之記憶體單元，其中該頂部針紮層、該自由層及該底部針紮層中之每一者的一磁化係處於與一層平面垂直的一方向上。
- 一種包含一感測結構之記憶體單元，其包含：一發熱層； 形成於該發熱層上之一底部針紮鐵磁性層，其中該發熱層經組態以當其啟動時調整該底部針紮鐵磁性層之一磁化；一底部非磁性層，其形成於該底部針紮鐵磁性層上；一自由鐵磁性層，其形成於該底部非磁性層上；一頂部非磁性層，其形成於該自由鐵磁性層上；及一頂部針紮鐵磁性層，其形成於該頂部非磁性層上。
- 如請求項16之記憶體單元，其中該頂部針紮鐵磁性層及該底部針紮鐵磁性層在同一方向上經磁化。
- 如請求項16之記憶體單元，其進一步包含形成於該頂部針紮鐵磁性層上之一磁性穿隧接面，其中該磁性穿隧接面包含：一感測自由層；一非磁性障壁層，其形成於該感測自由層上；及一感測針紮層，其形成於該非磁性障壁層上，且其中該感測自由層配置於該感測針紮層與該頂部針紮鐵磁性層之間。
- 如請求項18之記憶體單元，其進一步包含形成於該頂部針紮鐵磁性層與該感測針紮層之間的一非磁性分隔層，其中該頂部針紮鐵磁性層、該非磁性分隔層及該感測針紮層形成一合成針紮鐵磁性層。
- 如請求項19之記憶體單元，其中該頂部針紮鐵磁性層及該感測針紮層在相反方向上經磁化。
- 如請求項16之記憶體單元，其中該自由鐵磁性層為一合 成層，該合成層包含：一頂部自由鐵磁性層；一底部自由鐵磁性層；及一非磁性耦合層，其形成於該頂部自由鐵磁性層與該底部自由鐵磁性層之間。
- 如請求項16之記憶體單元，其中該頂部針紮鐵磁性層為一合成層，該合成層包含：一上部頂部自由鐵磁性層；一下部頂部自由鐵磁性層；及一非磁性耦合層，其形成於該上部頂部自由鐵磁性層與該下部頂部自由鐵磁性層之間。
- 如請求項16之記憶體單元，其中該頂部針紮鐵磁性層、該自由鐵磁性層及該底部針紮鐵磁性層中之至少一者的一磁化係處於與一層平面垂直的一方向上。
- 一種記憶體單元，其包含：一頂部針紮鐵磁性層；一底部針紮鐵磁性層；一自由鐵磁性層，其配置於該頂部針紮鐵磁性層與該底部針紮鐵磁性層之間，其中該記憶體單元經組態使得來自該底部針紮鐵磁性層之電子對該自由鐵磁性層的一旋轉力矩效應相反於來自該頂部針紮鐵磁性層之電子對該自由鐵磁性層的一旋轉力矩效應；及直接耦接至該底部針紮鐵磁性層之一發熱層，其中該發熱層經組態以當其啟動時調整該底部針紮鐵磁性層之 一磁化。
- 如請求項24之記憶體單元，其中該頂部針紮鐵磁性層之磁化的一方向相同於該底部針紮鐵磁性層之磁化的一方向。
- 如請求項24之記憶體單元，其中該記憶體單元經組態使得當一低電流施加至該底部針紮鐵磁性層時，該底部針紮鐵磁性層之磁化的一方向將經誘發至該自由鐵磁性層上，使得該自由鐵磁性層之磁化的方向相同於該底部針紮鐵磁性層之磁化的一方向。
- 如請求項24之記憶體單元，其中該記憶體單元經組態使得當一高電流施加至該底部針紮鐵磁性層時，來自該頂部針紮鐵磁性層之一反射電流將使該自由鐵磁性層之磁化的該方向相反於該頂部針紮鐵磁性層之磁化的一方向。
- 如請求項24之記憶體單元，其中該記憶體單元經組態以當一低電流施加至該底部針紮鐵磁性層時經程式化至一低電阻狀態中，且經組態以當一高電流施加至該底部針紮鐵磁性層時經程式化至一高電阻狀態中。
- 如請求項24之記憶體單元，其中該記憶體單元經組態以當在一第一方向上施加一第一電流穿過該記憶體單元時經程式化至一低電阻狀態中，且經組態以當在該第一方向上施加一第二電流時經程式化至一高電阻狀態中。
- 一種操作一記憶體單元之方法，其包含：在一第一方向上傳輸一第一電流穿過一旋轉力矩轉移 磁性隨機存取記憶體單元，該旋轉力矩轉移磁性隨機存取記憶體單元具有一頂部針紮層、一底部針紮層、配置於該頂部針紮層與該底部針紮層之間的一自由層及直接耦接至該底部針紮層之一發熱層，其中該發熱層經組態以當其啟動時調整該底部針紮層之一磁化，其中傳輸該第一電流使該自由層之磁化的一方向平行於該頂部針紮層及該底部針紮層中之每一者之磁化的一方向；及在該第一方向上傳輸一第二電流穿過該旋轉力矩轉移磁性隨機存取記憶體單元，其中傳輸該第二電流使該自由層之磁化的一方向反平行於該頂部針紮層及該底部針紮層中之每一者之磁化的一方向。
- 如請求項30之方法，其中傳輸該第一電流包含傳輸一低電流，且其中傳輸該第二電流包含傳輸一高電流。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/242,261 US8102700B2 (en) | 2008-09-30 | 2008-09-30 | Unidirectional spin torque transfer magnetic memory cell structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201017662A TW201017662A (en) | 2010-05-01 |
| TWI437565B true TWI437565B (zh) | 2014-05-11 |
Family
ID=41258265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098132149A TWI437565B (zh) | 2008-09-30 | 2009-09-23 | 單向旋轉力矩轉移磁性記憶體單元結構 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US8102700B2 (zh) |
| KR (1) | KR101656113B1 (zh) |
| CN (1) | CN102171765B (zh) |
| TW (1) | TWI437565B (zh) |
| WO (1) | WO2010039424A1 (zh) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310861B2 (en) | 2008-09-30 | 2012-11-13 | Micron Technology, Inc. | STT-MRAM cell structure incorporating piezoelectric stress material |
| US8102700B2 (en) * | 2008-09-30 | 2012-01-24 | Micron Technology, Inc. | Unidirectional spin torque transfer magnetic memory cell structure |
| US7852660B2 (en) * | 2008-10-08 | 2010-12-14 | Seagate Technology Llc | Enhancing read and write sense margins in a resistive sense element |
| US7944738B2 (en) | 2008-11-05 | 2011-05-17 | Micron Technology, Inc. | Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling |
| US8238151B2 (en) * | 2009-12-18 | 2012-08-07 | Micron Technology, Inc. | Transient heat assisted STTRAM cell for lower programming current |
| JP5644198B2 (ja) * | 2010-06-15 | 2014-12-24 | ソニー株式会社 | 記憶装置 |
| US8446757B2 (en) | 2010-08-18 | 2013-05-21 | International Business Machines Corporation | Spin-torque transfer magneto-resistive memory architecture |
| US9019758B2 (en) * | 2010-09-14 | 2015-04-28 | Avalanche Technology, Inc. | Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers |
| US8565010B2 (en) * | 2011-02-16 | 2013-10-22 | Avalanche Technology, Inc. | Magnetic random access memory with field compensating layer and multi-level cell |
| US8310868B2 (en) | 2010-09-17 | 2012-11-13 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
| US8300454B2 (en) | 2010-09-17 | 2012-10-30 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
| US8358534B2 (en) | 2010-09-17 | 2013-01-22 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
| US9666639B2 (en) | 2010-09-17 | 2017-05-30 | Micron Technology, Inc. | Spin torque transfer memory cell structures and methods |
| US8730719B1 (en) * | 2010-12-03 | 2014-05-20 | Iii Holdings 1, Llc | MRAM with metal gate write conductors |
| US8704319B2 (en) * | 2010-12-31 | 2014-04-22 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
| JP2012238631A (ja) * | 2011-05-10 | 2012-12-06 | Sony Corp | 記憶素子、記憶装置 |
| JP5768494B2 (ja) * | 2011-05-19 | 2015-08-26 | ソニー株式会社 | 記憶素子、記憶装置 |
| KR102043362B1 (ko) * | 2011-12-20 | 2019-11-12 | 삼성전자주식회사 | 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템 |
| KR20130093394A (ko) | 2012-02-14 | 2013-08-22 | 삼성전자주식회사 | 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 |
| US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
| US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| KR101958420B1 (ko) * | 2012-06-21 | 2019-03-14 | 삼성전자 주식회사 | 자기 메모리소자 및 그 동작방법 |
| US9384810B2 (en) * | 2012-08-10 | 2016-07-05 | Qulacomm Incorporated | Monolithic multi-channel adaptable STT-MRAM |
| US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
| US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
| US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
| US9240547B2 (en) | 2013-09-10 | 2016-01-19 | Micron Technology, Inc. | Magnetic tunnel junctions and methods of forming magnetic tunnel junctions |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9019754B1 (en) | 2013-12-17 | 2015-04-28 | Micron Technology, Inc. | State determination in resistance variable memory |
| US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US9373779B1 (en) | 2014-12-08 | 2016-06-21 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
| US10672420B2 (en) * | 2015-03-05 | 2020-06-02 | Sony Corporation | Storage device, storage apparatus, magnetic head, and electronic apparatus |
| US9583187B2 (en) * | 2015-03-28 | 2017-02-28 | Intel Corporation | Multistage set procedure for phase change memory |
| US9502642B2 (en) | 2015-04-10 | 2016-11-22 | Micron Technology, Inc. | Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions |
| US9520553B2 (en) | 2015-04-15 | 2016-12-13 | Micron Technology, Inc. | Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction |
| US9530959B2 (en) | 2015-04-15 | 2016-12-27 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9257136B1 (en) | 2015-05-05 | 2016-02-09 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9960346B2 (en) | 2015-05-07 | 2018-05-01 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9680089B1 (en) | 2016-05-13 | 2017-06-13 | Micron Technology, Inc. | Magnetic tunnel junctions |
| GB2557923B (en) | 2016-12-16 | 2020-10-14 | Ip2Ipo Innovations Ltd | Non-volatile memory |
| JP2018152432A (ja) * | 2017-03-10 | 2018-09-27 | 東芝メモリ株式会社 | 磁気記憶装置 |
| US10121959B1 (en) * | 2017-06-16 | 2018-11-06 | Globalfoundries Singapore Pte. Ltd. | FDSOI STT-MRAM design |
| CN108111438B (zh) * | 2018-01-23 | 2019-02-01 | 中国人民解放军国防科技大学 | 一种高阶路由器行缓冲优化结构 |
| CN108390831B (zh) * | 2018-01-23 | 2021-06-15 | 中国人民解放军国防科技大学 | 一种高阶路由器输入端口缓冲优化结构 |
| KR101977866B1 (ko) | 2018-04-16 | 2019-05-13 | 단국대학교 산학협력단 | 병렬 ｔｌｃ ｓｔｔ ｍｒａｍ 기반 대용량 ｌｌｃ 및 이의 동작 제어 방법 |
| CN110176534A (zh) * | 2019-06-03 | 2019-08-27 | 西安交通大学 | 测量范围可调的隧道结磁电阻传感器及其制备方法 |
| KR20210020482A (ko) * | 2019-08-14 | 2021-02-24 | 삼성전자주식회사 | 자기 메모리 장치 |
| US11031058B2 (en) | 2019-09-03 | 2021-06-08 | Western Digital Technologies, Inc. | Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same |
| US11839162B2 (en) | 2019-11-22 | 2023-12-05 | Western Digital Technologies, Inc. | Magnetoresistive memory device including a plurality of reference layers |
| US11557354B2 (en) * | 2021-02-03 | 2023-01-17 | Macronix International Co., Ltd. | Flash memory and flash memory cell thereof |
| TWI758084B (zh) * | 2021-02-03 | 2022-03-11 | 旺宏電子股份有限公司 | 快閃記憶體、快閃記憶胞及其操作方法 |
| US11869561B2 (en) | 2021-09-23 | 2024-01-09 | International Business Machines Corporation | Spin orbit-torque magnetic random-access memory (SOT-MRAM) with cross-point spin hall effect (SHE) write lines and remote sensing read magnetic tunnel-junction (MTJ) |
Family Cites Families (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6741494B2 (en) | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| EP1097457B1 (de) | 1998-07-15 | 2003-04-09 | Infineon Technologies AG | Speicherzellenanordnung, bei der ein elektrischer widerstand eines speicherelements eine information darstellt und durch ein magnetfeld beeinflussbar ist, und verfahren zu deren herstellung |
| AU2001269828A1 (en) | 2000-06-15 | 2001-12-24 | Estancia Limited | Non-volatile ferromagnetic memory having sensor circuitry shared with its state change circuitry |
| DE10034868C2 (de) | 2000-07-18 | 2002-06-27 | Infineon Technologies Ag | MRAM-Speicherzelle |
| US6724674B2 (en) | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
| US6385109B1 (en) * | 2001-01-30 | 2002-05-07 | Motorola, Inc. | Reference voltage generator for MRAM and method |
| US6490217B1 (en) | 2001-05-23 | 2002-12-03 | International Business Machines Corporation | Select line architecture for magnetic random access memories |
| JP2003007980A (ja) * | 2001-06-20 | 2003-01-10 | Sony Corp | 磁気特性の変調方法および磁気機能装置 |
| JP4262912B2 (ja) * | 2001-10-16 | 2009-05-13 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置 |
| US6896975B2 (en) | 2002-01-04 | 2005-05-24 | International Business Machines Corporation | Spin-valve sensor with pinning layers comprising multiple antiferromagnetic films |
| DE60300157T2 (de) * | 2002-03-29 | 2005-11-10 | Kabushiki Kaisha Toshiba | Magnetische Speichereinheit und magnetische Speichermatrix |
| US6771534B2 (en) * | 2002-11-15 | 2004-08-03 | International Business Machines Corporation | Thermally-assisted magnetic writing using an oxide layer and current-induced heating |
| US6847547B2 (en) * | 2003-02-28 | 2005-01-25 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6980469B2 (en) | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| KR100568512B1 (ko) * | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들 |
| US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| US7310265B2 (en) | 2003-10-14 | 2007-12-18 | Agency For Science, Technology And Research | Magnetic memory device |
| US7282755B2 (en) | 2003-11-14 | 2007-10-16 | Grandis, Inc. | Stress assisted current driven switching for magnetic memory applications |
| US7009877B1 (en) | 2003-11-14 | 2006-03-07 | Grandis, Inc. | Three-terminal magnetostatically coupled spin transfer-based MRAM cell |
| US6946697B2 (en) * | 2003-12-18 | 2005-09-20 | Freescale Semiconductor, Inc. | Synthetic antiferromagnet structures for use in MTJs in MRAM technology |
| US20050136600A1 (en) | 2003-12-22 | 2005-06-23 | Yiming Huai | Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements |
| JP4309772B2 (ja) | 2004-01-15 | 2009-08-05 | アルプス電気株式会社 | 磁気検出素子 |
| US6956271B2 (en) * | 2004-02-11 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Switching of soft reference layers of magnetic memory devices |
| US6982916B2 (en) | 2004-02-12 | 2006-01-03 | Applied Spintronics Technology, Inc. | Method and system for providing temperature dependent programming for magnetic memories |
| US6967863B2 (en) * | 2004-02-25 | 2005-11-22 | Grandis, Inc. | Perpendicular magnetization magnetic element utilizing spin transfer |
| US6992359B2 (en) | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
| US7211874B2 (en) | 2004-04-06 | 2007-05-01 | Headway Technologies, Inc. | Magnetic random access memory array with free layer locking mechanism |
| US7057921B2 (en) * | 2004-05-11 | 2006-06-06 | Grandis, Inc. | Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same |
| US7088609B2 (en) | 2004-05-11 | 2006-08-08 | Grandis, Inc. | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same |
| US7045368B2 (en) | 2004-05-19 | 2006-05-16 | Headway Technologies, Inc. | MRAM cell structure and method of fabrication |
| US7369427B2 (en) | 2004-09-09 | 2008-05-06 | Grandis, Inc. | Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements |
| US7230844B2 (en) | 2004-10-12 | 2007-06-12 | Nve Corporation | Thermomagnetically assisted spin-momentum-transfer switching memory |
| US7126202B2 (en) | 2004-11-16 | 2006-10-24 | Grandis, Inc. | Spin scattering and heat assisted switching of a magnetic element |
| JP4575136B2 (ja) * | 2004-12-20 | 2010-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| KR100754930B1 (ko) * | 2004-12-22 | 2007-09-03 | 한국과학기술원 | 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법 |
| JP4877575B2 (ja) | 2005-05-19 | 2012-02-15 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| US7224601B2 (en) | 2005-08-25 | 2007-05-29 | Grandis Inc. | Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element |
| US7430135B2 (en) | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
| US8018011B2 (en) | 2007-02-12 | 2011-09-13 | Avalanche Technology, Inc. | Low cost multi-state magnetic memory |
| US7732881B2 (en) | 2006-11-01 | 2010-06-08 | Avalanche Technology, Inc. | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) |
| US7643332B2 (en) * | 2006-06-23 | 2010-01-05 | Infineon Technologies Ag | MRAM cell using multiple axes magnetization and method of operation |
| US7532505B1 (en) | 2006-07-17 | 2009-05-12 | Grandis, Inc. | Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements |
| US7502253B2 (en) | 2006-08-28 | 2009-03-10 | Everspin Technologies, Inc. | Spin-transfer based MRAM with reduced critical current density |
| US7851840B2 (en) | 2006-09-13 | 2010-12-14 | Grandis Inc. | Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier |
| TWI449040B (zh) * | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
| JP4435189B2 (ja) | 2007-02-15 | 2010-03-17 | 株式会社東芝 | 磁気記憶素子及び磁気記憶装置 |
| US20080265234A1 (en) | 2007-04-30 | 2008-10-30 | Breitwisch Matthew J | Method of Forming Phase Change Memory Cell With Reduced Switchable Volume |
| US7486552B2 (en) * | 2007-05-21 | 2009-02-03 | Grandis, Inc. | Method and system for providing a spin transfer device with improved switching characteristics |
| US7742328B2 (en) * | 2007-06-15 | 2010-06-22 | Grandis, Inc. | Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors |
| US7688616B2 (en) * | 2007-06-18 | 2010-03-30 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Device and method of programming a magnetic memory element |
| US7760542B2 (en) * | 2008-04-21 | 2010-07-20 | Seagate Technology Llc | Spin-torque memory with unidirectional write scheme |
| US7876603B2 (en) | 2008-09-30 | 2011-01-25 | Micron Technology, Inc. | Spin current generator for STT-MRAM or other spintronics applications |
| US8310861B2 (en) | 2008-09-30 | 2012-11-13 | Micron Technology, Inc. | STT-MRAM cell structure incorporating piezoelectric stress material |
| US8102700B2 (en) * | 2008-09-30 | 2012-01-24 | Micron Technology, Inc. | Unidirectional spin torque transfer magnetic memory cell structure |
-
2008
- 2008-09-30 US US12/242,261 patent/US8102700B2/en not_active Expired - Fee Related
-
2009
- 2009-09-15 KR KR1020117009900A patent/KR101656113B1/ko active IP Right Grant
- 2009-09-15 WO PCT/US2009/057008 patent/WO2010039424A1/en active Application Filing
- 2009-09-15 CN CN200980138786.0A patent/CN102171765B/zh active Active
- 2009-09-23 TW TW098132149A patent/TWI437565B/zh not_active IP Right Cessation
-
2012
- 2012-01-24 US US13/357,527 patent/US8358531B2/en active Active
-
2013
- 2013-01-21 US US13/746,206 patent/US8917542B2/en active Active
-
2014
- 2014-11-25 US US14/553,758 patent/US9589618B2/en active Active
-
2017
- 2017-01-23 US US15/413,037 patent/US10127962B2/en active Active
-
2018
- 2018-10-18 US US16/164,606 patent/US10573366B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US10127962B2 (en) | 2018-11-13 |
| US20170133075A1 (en) | 2017-05-11 |
| US20100080036A1 (en) | 2010-04-01 |
| US8917542B2 (en) | 2014-12-23 |
| US20190051340A1 (en) | 2019-02-14 |
| KR20110079826A (ko) | 2011-07-08 |
| CN102171765A (zh) | 2011-08-31 |
| US8102700B2 (en) | 2012-01-24 |
| WO2010039424A1 (en) | 2010-04-08 |
| CN102171765B (zh) | 2014-11-05 |
| US8358531B2 (en) | 2013-01-22 |
| US20120120721A1 (en) | 2012-05-17 |
| US20150078073A1 (en) | 2015-03-19 |
| KR101656113B1 (ko) | 2016-09-08 |
| US9589618B2 (en) | 2017-03-07 |
| US10573366B2 (en) | 2020-02-25 |
| US20130126997A1 (en) | 2013-05-23 |
| TW201017662A (en) | 2010-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI437565B (zh) | 單向旋轉力矩轉移磁性記憶體單元結構 | |
| TWI397992B (zh) | 利用電場感應反鐵磁性或鐵磁性耦合之自旋轉矩傳送單元結構 | |
| TWI428915B (zh) | 包含壓電應力材料之自旋力矩轉移磁性隨機存取記憶體單元結構 | |
| US8039913B2 (en) | Magnetic stack with laminated layer | |
| US7957182B2 (en) | Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same | |
| US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
| JP4991155B2 (ja) | 半導体記憶装置 | |
| US8228715B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
| TWI743287B (zh) | 磁性接面、提供磁性接面的方法及磁性記憶體 | |
| TWI451411B (zh) | 用於自旋力矩轉移磁性隨機存取記憶體或其他自旋電子應用之自旋電流產生器 | |
| JP2006134363A (ja) | 磁気ランダムアクセスメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |