KR20110079826A

KR20110079826A - 단방향 스핀 토크 전달 자기 메모리 셀 구조

Info

Publication number: KR20110079826A
Application number: KR1020117009900A
Authority: KR
Inventors: 준 리우; 거테즈 샌드후
Original assignee: 마이크론 테크놀로지, 인크.
Priority date: 2008-09-30
Filing date: 2009-09-15
Publication date: 2011-07-08
Also published as: US20150078073A1; KR101656113B1; US20100080036A1; CN102171765B; US8358531B2; US10127962B2; TWI437565B; US20170133075A1; US8102700B2; WO2010039424A1; US10573366B2; US8917542B2; TW201017662A; US9589618B2; US20120120721A1; US20130126997A1; US20190051340A1; CN102171765A

Abstract

단방향으로 프로그래밍되도록 구성된 스핀 토크 전달 자기 랜덤 액세스 메모리 장치와 이 장치를 프로그래밍하는 방법이 제공된다. 이 장치는 2개의 고정층(102, 110, 216, 224, 310, 354, 366, 408, 416, 464, 472, 502, 510, 566, 574)과 이 고정층들 사이에 있는 자유층(106, 220, 358, 362, 412, 468, 506, 570)을 가진 메모리 셀(50)을 포함한다. 2개의 고정층(102, 110, 216, 224, 310, 354, 366, 408, 416, 464, 472, 502, 510, 566, 574)을 이용함으로써 이 2개의 고정층(102, 110, 216, 224, 310, 354, 366, 408, 416, 464, 472, 502, 510, 566, 574) 각각으로부터 자유층(106, 220, 358, 362, 412, 468, 506, 570)에 미치는 스핀 토크 효과에 따라서 메모리 셀(50)이 단방향 전류를 이용하여 프로그래밍될 수 있다.

Description

단방향 스핀 토크 전달 자기 메모리 셀 구조{UNIDIRECTIONAL SPIN TORQUE TRANSFER MAGNETIC MEMORY CELL STRUCTURE}

본 발명은 일반적으로 자기 랜덤 액세스 메모리에 관한 것으로, 특히 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM)에 관한 것이다.

본 절은 다음에서 설명되고 그리고/또는 권리주장되는 본 발명의 여러 가지 양상에 관련될 수 있는 여러 가지 기술 양상을 소개하기 위한 것이다. 본 절에서의 설명은 본 발명의 여러 가지 양상을 더 잘 이해할 수 있도록 하는 배경 정보를 제공하는데 도움을 줄 것으로 생각한다. 따라서 이 설명은 이러한 관점에서 이해하여야 하며 종래 기술을 인정하는 것으로 이해해서는 않된다.

자기 랜덤 액세스 메모리(MRAM)는 자기저항(magnetoresistance)에 기초한 불휘발성 컴퓨터 메모리 기술이다. MRAM은 몇 가지 면에서 휘발성 랜덤 액세스 메모리(RAM)와 다르다. MRAM은 불휘발성이기 때문에 전력이 공급되지 않아도 그 메모리 내용을 유지할 수 있다. 불휘발성 RAM은 통상적으로 휘발성 RAM보다 속도가 느리지만 MRAM은 휘발성 RAM과 비슷한 정도의 읽기 및 쓰기 응답 시간을 갖고 있다. 데이터를 전기 전하로서 저장하는 통상의 RAM 기술과는 달리 MRAM 데이터는 자기저항 소자에 의해 저장된다. 일반적으로 자기저항 소자는 각각이 자화를 유지하고 있는 2개의 자성층으로 구성되어 있다. 한 쪽 층("고정층(pinned layer)")의 자화는 그 자기 배향이 고정되어 있고, 다른 쪽 층("자유층(free layer)")의 자화는 프로그래밍 전류에 의해 발생된 외부 자기장에 따라 변화될 수 있다. 따라서 프로그래밍 전류의 자기장에 의해 이 2개 자성층의 자기 배향이 평행하게 되어 이 층들의 전기 저항이 더 작아질 수 있고("0" 상태), 또는 역평행(antiparallel)하게 되어 이 층들의 전기 저항이 더 커질 수 있다("1" 상태). 자유층의 자기 배향의 전환과 그 결과 생기는 자성층들의 고저항 또는 저저항 상태에 따라서 통상의 MRAM 셀은 쓰기 및 읽기 동작을 수행하게 된다.

MRAM 기술은 불휘발성과 빠른 응답 시간을 제공하지만 MRAM 셀은 확장성(scalability)이 제한되어 있으며 쓰기 교란(write disturbance)에 민감하다. MRAM 자성층들의 고저항 상태와 저저항 상태 간의 전환에 이용되는 프로그래밍 전류는 통상적으로 높다. 따라서 MRAM 어레이에 복수의 셀이 배열되어 있는 경우에, 한 메모리 셀로 향하는 프로그래밍 전류는 인접 셀의 자유층에서 자기장 변화를 유도할 수가 있다. 이러한 쓰기 교란 가능성은 "하프 실렉트(half-select) 문제"라고도 하는데 스핀 토크 전달(spin torque transfer) 기법을 이용하여 해결될 수 있다.

종래의 스핀 토크 전달 MRAM(STT-MRAM) 셀은, 2개의 자성층(고정층과 자유층)과 이 자성층들 사이에 개재된 절연층을 포함하는 자기저항 데이터 저장 소자인 자기 터널 접합부(MTJ), 비트 라인, 워드 라인, 소스 라인 및 액세스 트랜지스터를 포함한다. 프로그래밍 전류는 통상적으로 액세스 트랜지스터와 MTJ를 통해 흐른다. 고정층은 프로그래밍 전류의 전자 스핀을 편극시키며, 스핀 편극 전류가 MTJ를 통과함에 따라 토크가 발생한다. 이 스핀 편극 전자 전류는 자유층에 토크를 가함으로써 자유층과 상호작용한다. MTJ를 통과하는 스핀 편극 전자 전류의 토크가 임계 스위칭 전류 밀도(J_c)보다 크면, 스핀 편극 전자 전류에 의해 생기는 토크는 자유층의 자화를 전환시키기에 충분하다. 따라서 자유층의 자화가 고정층에 평행하게 또는 역평행하게 정렬될 수 있고, MTJ의 저항 상태가 변한다.

STT-MRAM은 스핀 편극 전자 전류로 인해 외부 자기장이 자기저항 소자에서 자유층을 전환할 필요가 없기 때문에 MRAM에 비해 유리한 특성을 갖고 있다. 더욱이, 셀 크기를 감소시키면 프로그래밍 전류도 감소하기 때문에 확장성이 개선되며, 쓰기 교란과 하프 실렉트 문제도 해결된다. 그 외에도 STT-MRAM 기술에 의하면 터널 자기저항비가 높아질 수 있는데, 이는 고저항 상태와 저저항 상태 간의 비율이 높아져 자기 영역에서의 읽기 동작이 개선됨을 의미한다.

그러나 STT-MRAM 셀 구조는 양방향 극성의 프로그래밍 전류를 이용하여 자기 셀을 고저항 상태와 저저항 상태로 프로그래밍한다. 양방향 프로그래밍 로직은 메모리 셀을 구성하는데 더 많은 실리콘 공간을 필요로 하며, 일반적으로 단방향 프로그래밍 로직에 비해 복잡하고 효율성이 떨어진다.

하기의 상세한 설명에서는 첨부도면을 참조로 특정 실시예들에 대해서 설명한다.
도 1은 본 발명의 실시예에 따른 프로세서 기반 시스템의 블록도.
도 2는 본 발명의 실시예에 따라 제조된 메모리 셀을 가진 메모리 어레이의 일부의 개략도.
도 3은 본 발명의 실시예에 따른 STT-MRAM 셀의 일부를 도시한 도.
도 4는 본 발명의 실시예에 따른, 프로그래밍 전류와 메모리 셀의 총 스핀 편극 간의 관계를 보여주는 차트.
도 5는 본 발명의 실시예에 따른, 부가 자기 터널 접합부를 가진 STT-MRAM 셀의 일부와 저저항 및 고저항 상태에 있는 STT-MRAM 셀의 일부를 도시한 도.
도 6 내지 11은 본 발명의 실시예에 따른 STT-MRAM 셀의 일부를 도시한 도.
도 12는 본 발명의 실시예에 따른 교차점 구조를 구현하는 메모리 어레이의 일부를 도시한 도.

스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀은 셀의 자기 터널 접합부(MTJ)의 자유층의 자화를 전환함으로써 프로그래밍된다. 양방향 극성의 프로그래밍 전류는 일반적으로 자유층의 자화를 전환하고 셀을 프로그램하는데 이용된다. 그러나, 단방향 전류를 이용하여 고저항 상태 및 저저항 상태로 프로그램될 수 있는 STT-MRAM 셀이 보다 효율적일 것이고, 종래의 양방향 STT-MRAM 셀보다 실리콘 공간을 덜 요구할 것이다. 본 발명의 실시예들에 따르면, 단방향 전류 프로그래밍을 가능하게 하기 위해 2개의 대향하는 스핀 토크 전달 효과 사이에서의 불균형을 생성하도록 STT-MRAM 셀 구조가 설계될 수 있다. 하기의 설명은 본 발명의 실시예들에 따른 시스템 및 장치와 그러한 시스템 및 장치의 동작에 관한 것이다.

도 1은 도면부호 10으로 총괄 지시된 프로세서 기반 시스템을 도시한 것이다. 후술하겠지만, 시스템(10)은 본 발명의 실시예들에 따라 제조된 여러 가지 전자 장치를 포함할 수 있다. 시스템(10)은 컴퓨터, 페이저, 셀룰러폰, 전자 수첩(personal organizer), 제어 회로 등과 같이 다양한 형태를 가질 수 있다. 통상의 프로세서 기반 시스템에서 마이크로프로세서와 같은 하나 이상의 프로세서(12)는 시스템(10)에서의 시스템 기능과 요구의 처리를 제어한다. 후술하겠지만, 시스템(10)의 프로세서(12)와 기타 다른 하위 소자들은 본 발명의 실시예에 따라 제조된 저항성 메모리 장치를 포함할 수 있다.

시스템(10)은 통상적으로 전원 장치(14)를 포함한다. 예컨대 시스템(10)이 휴대형 시스템이면 전원 장치(14)는 바람직하게는 연료 전지, 전력 소기(power scavenging) 장치, 영구(permanent) 배터리, 교체식(replaceable) 배터리 및/또는 충전식 배터리를 포함할 수 있다. 전원 장치(14)는 AC 어댑터도 포함할 수 있으며, 따라서 시스템(10)은 예컨대 콘센트에 꽂을 수 있다. 전원 장치(14)는 DC 어댑터도 포함할 수 있으며, 따라서 시스템(10)은 예컨대 차량 담배 라이터에 꽂을 수 있다.

시스템(10)이 수행하는 기능에 따라서는 다른 여러 가지 장치들이 프로세서(12)에 연결될 수 있다. 예컨대 사용자 인터페이스(16)가 프로세서(12)에 연결될 수 있다. 사용자 인터페이스(16)는 예컨대 버튼, 스위치, 키보드, 라이트 펜, 마우스, 디지타이저 및 스타일러스(digitizer and stylus) 및/또는 음성 인식 시스템을 포함할 수 있다. 프로세서(12)에는 디스플레이(18)도 연결될 수 있다. 디스플레이(18)는 예컨대 LCD, SED 디스플레이, CRT 디스플레이, DLP 디스플레이, 플라즈마 디스플레이, OLED 디스플레이, LED 및/또는 오디오 디스플레이를 포함할 수 있다. 더욱이 프로세서(12)에는 RF 서브시스템/베이스밴드 프로세서(20)도 연결될 수 있다. RF 서브시스템/베이스밴드 프로세서(20)는 RF 수신기와 RF 송신기(미도시)에 연결된 안테나를 포함할 수 있다. 프로세서(12)에는 하나 이상의 통신 포트(22)도 연결될 수 있다. 통신 포트(22)는 예컨대 모뎀, 프린터, 컴퓨터와 같은 하나 이상의 주변 장치들(24), 또는 근거리 통신망(local area network), 원거리 통신망(remote area network), 인트라넷 또는 인터넷과 같은 네트워크에 연결되도록 구성될 수 있다.

프로세서(12)는 일반적으로 메모리에 저장된 소프트웨어 프로그램을 실행함으로써 시스템(10)을 제어한다. 이 소프트웨어 프로그램은 예컨대 운영 체제, 데이터베이스 소프트웨어, 제도(drafting) 소프트웨어, 워드 프로세싱 소프트웨어 및/또는 비디오, 사진 또는 음향 편집 소프트웨어를 포함할 수 있다. 메모리는 프로세서(12)에 작용적으로 연결되어 각종 프로그램을 저장하고 그 실행을 가능하게 한다. 예컨대 프로세서(12)는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM), 자기 랜덤 액세스 메모리(MRAM), 다이나믹 랜덤 액세스 메모리(DRAM) 및/또는 스태틱 랜덤 액세스 메모리(SRAM)를 포함할 수 있는 시스템 메모리(26)에 연결될 수 있다. 시스템 메모리(26)는 휘발성 메모리, 불휘발성 메모리 또는 그 조합을 포함할 수 있다. 시스템 메모리(26)는 통상적으로 동적으로 로드된 애플리케이션과 데이터를 저장할 수 있을 정도로 크다. 일부 실시예에서 시스템 메모리(26)는 후에 더 자세히 설명하는 것과 같은 STT-MRAM 장치를 포함할 수 있다.

프로세서(12)는 불휘발성 메모리(28)에도 연결될 수 있는데, 이는 시스템 메모리(26)가 반드시 휘발성이지 않아도 된다는 것을 뜻한다. 불휘발성 메모리(28)는 시스템 메모리(26)와 함께 사용될 STT-MRAM, MRAM, ROM(read-only memory)(예컨대 EPROM이나 저항성 ROM(RROM)) 및/또는 플래시 메모리를 포함할 수 있다. ROM의 크기는 통상적으로 필요한 운영 체제, 애플리케이션 프로그램 및 고정 데이터를 저장하기 충분히 크게 선택된다. 그 외에도 불휘발성 메모리(28)는 예컨대 테이프나 디스크 드라이브 메모리, 저항성 메모리를 포함하는 하이브리드 드라이브와 같은 고용량 메모리, 기타 다른 형태의 불휘발성 고체 메모리를 포함할 수 있다. 뒤에 더 자세히 설명하겠지만, 불휘발성 메모리(28)는 본 발명의 실시예에 따라 제조된 STT-MRAM 장치를 포함할 수 있다.

도 2는 시스템 요구 사항과 제조 기술에 따라서 많은 행과 열을 포함하는 격자 패턴이나 기타 다른 구성의 메모리 셀 어레이를 구성하도록 제조될 수 있는 STT-MRAM 셀(50)을 보여준다. 메모리 셀의 구성은 도 1에 도시된 시스템 메모리(26) 또는 휘발성 메모리(28)에서 구현될 수 있다.

STT-MRAM 셀(50)은 스택(52), 액세스 트랜지스터(54), 버스 라인(56), 워드 라인(58), 소스 라인(60), 읽기/쓰기 회로(62), 비트 라인 기준(64) 및 센스 증폭기(66)를 포함한다. 스택(52)은 자유층 및 고정층을 포함하는 자기 터널 접합부(MTJ)를 포함할 수 있다. 뒤에 도 3 및 5 내지 11을 참조로 더 자세히 설명하겠지만, "스택"(52)은 본 발명의 실시예에 따라서 복수의 자유층 및 고정층, 발열층, 압전 재료, 비자성층 및 부가 MTJ 소자를 말할 수 있다.

이하에 기술된 다양한 실시예들에서, 발열층은, 스택의 고정층 또는 MTJ의 위 또는 아래에, 또는 스택 또는 MTJ의 층들에 평행하게 재료가 형성되는 경우에 "층"으로서 지칭된다. 또한, 여기서 사용된 바와 같이, 어떤 층이 다른 층 상에 "형성" 또는 "배치"되어 있다고 하는 경우에는 이들 층 간에 중간층이 형성 또는 배치되어 있을 수 있다는 것을 알아야 한다. 마찬가지로, 재료가 다른 재료에 "인접"하다고 하는 경우에는 이들 사이에 중간 재료가 있을 수 있다. 반대로, 층 또는 재료가 다른 층 또는 재료 상에 "바로 형성", "바로 배치" 또는 형성/배치되고, 또는 다른 층 또는 재료에 "바로 인접" 또는 "바로 접촉"한다고 하는 경우에는 이들 재료 또는 층들 사이에 중간 재료 또는 층이 없다는 것이다.

STT-MRAM 셀(50)이 프로그래밍되도록 선택되면 프로그래밍 전류가 그 셀에 인가되고, 이 전류는 고정층에 의해 스핀 편극되고 자유층에 토크를 발생시켜 자유층의 자화를 셀에 "쓰거나" 셀을 "프로그램하도록" 전환시킨다. STT-MRAM 셀(50)의 읽기 동작 시에는 전류를 이용하여 메모리 셀 스택(52)의 저항 상태를 검출한다. 뒤에 더 자세히 설명하겠지만, 스택(52)의 압전층은 자유층의 자화를 전환시키는데 필요한 임계 스위칭 전류를 감소시킬 수 있으며, 따라서 STT-MRAM 셀(50)을 쓰는 프로그래밍 전류가 더 작아질 수가 있다.

전술한 바와 같이, 프로그래밍 전류(또는 "쓰기 전류")는 STT-MRAM 셀(50)의 쓰기 동작에 적용된다. 쓰기 동작을 개시하기 위해서 읽기/쓰기 회로(62)는 비트 라인(56)에 쓰기 전류를 발생할 수 있다. 뒤에 더 자세히 설명하겠지만, 쓰기 전류의 전류 밀도는 스택(52)의 자유층의 자화 시의 스위치를 결정한다. 프로그래밍 전류의 전류 밀도에 따라서 자유층이 자화되면 프로그래밍된 상태가 STT-MRAM 셀(50)에 쓰여진다. 따라서 STT-MRAM 셀(50)은 단방향 전류에 의해 프로그래밍될 수 있어 STT-MRAM 셀(50) 상의 단방향 프로그래밍 로직이 더 간단하게 될 수 있다. 종래의 STT-MRAM 셀은 쓰기 전류를 반대 방향들에서 구동하여 저저항 상태와 고저항 상태 간에 전환되는데, 이는 양방향 프로그래밍 로직을 필요로 하는 것이다. 예컨대 쓰기 전류는 트랜지스터 소스로부터 트랜지스터 드레인으로 구동되고, 그런 다음에 MTJ를 통해 메모리 셀을 고저항 상태로 프로그래밍한다. 메모리 셀을 저저항 상태로 프로그래밍하기 위해서는 쓰기 전류는 MTJ로부터 트랜지지스터 드레인이나 트랜지스터 소스로 구동된다. 본 발명에 따른 실시예에서는 단방향 전류가 STT-MRAM 셀(50)을 프로그래밍할 수 있기 때문에 그와 같은 양방향 프로그래밍 로직은 필요치 않을 수 있다. 도 12에서 설명하겠지만, 일부 실시예에서 STT-MRAM 셀(50)은 STT-MRAM 어레이의 크기를 감소시키는 교차점 구조로 구현될 수 있다.

STT-MRAM 셀(50)을 읽기 위해서 읽기/쓰기 회로(62)는 스택(52)과 트랜지스터(54)를 통해 비트 라인(56)과 소스 라인(60)에 읽기 전류를 발생한다. STT-MRAM 셀(50)의 프로그래밍된 상태는 비트 라인(56)과 소스 라인(60) 간의 전압차에 의해 정해질 수 있는 스택(52)의 저항에 따라 다르다. 일부 실시예에서 이 전압차는 기준(64)과 비교되고 센스 증폭기(66)에 의해 증폭될 수 있다.

도 3은 STT-MRAM 셀이 단방향 전류에 의해 프로그래밍될 수 있는 본 발명의 일 실시예를 도시한 것이다. 뒤에 설명할 스택들 각각은 도 2에 도시된 STT-MRAM 셀(50)에 포함될 수 있다. STT-MRAM 셀 스택(100)은 상부 비자성층(104)에 의해 자유층(106)으로부터 분리된 상부 고정층(102)과, 하부 비자성층(108)에 의해 자유층(106)으로부터 분리된 하부 고정층(110)을 포함한다. 뒤에 더 자세히 설명하겠지만, 고정층들(102, 110)과 자유층(106)은 통상적으로 강자성 재료이다. 상부 및 하부 비자성층(104, 108)은 자유층(106)과 상부 및 하부 고정층(102, 110) 사이의 절연체로서 작용할 수 있다. 메모리 셀 스택(100)은 발열층(112)도 포함할 수 있다.

메모리 셀은 메모리 셀 스택(100)의 자유층(106)의 자화를 전환함으로써 프로그래밍될 수 있고, 이 셀은 상부 고정층(102), 자유층(106) 및 하부 고정층(110)의 저항을 결정함으로써 읽어질 수 있다. 상부 고정층(102)과 하부 고정층(110) 각각에 나타낸 단방향 화살표는 고정층들(102, 110)이 고정 자화를 갖고 있다는 것을 나타낸다. 더욱이 상부 고정층(102)과 하부 고정층(110)의 자화는 동일 방향으로 배향되어 있다. 자유층(106)에 나타낸 양방향 화살표는 자유층(106)이 하부 고정층(110)에 평행한 방향으로 자화되거나(이는 저항을 낮춤) 하부 고정층(110)에 역평행한 방향으로 자화될 수 있도록(이는 저항을 높임) 전환될 수 있다는 것을 나타낸다.

셀 스택(100)의 구조와 상부 고정층(102) 및 하부 고정층(110)의 평행 자화에 의해서 메모리 셀은 단방향 전류를 이용하여 프로그래밍될 수 있다. 특히, 메모리 셀이 저저항 상태로 프로그래밍되도록 선택되면, 그 셀에 프로그래밍 전류(114)가 인가된다. 스택(100)을 저저항 상태로 프로그래밍하는데 이용된 프로그래밍 전류(114)는 약 20 마이크로암페어 내지 약 1 밀리암페어의 범위에 있을 수 있다. 프로그래밍 전류(114)가 스택(100)을 통해 흐름에 따라서 프로그래밍 전류(114)의 전자 스핀은 먼저 하부 고정층(110)에 의해 편극된다. 그러면 스핀 편극된 프로그래밍 전류(114)가 자유층(106)에 도달하면, 이 전류는 자유층(106)을 하부 고정층(110)과 동일한 자화를 갖도록 정렬시킨다. 이 전류가 계속해서 상부 고정층(102)으로 이어지면, 프로그래밍 전류(114)가 하부 고정층(110)에 의해 동일 방향으로 편극되었기 때문에 상부 고정층(102)의 자화는 변하지 않을 것이다. 자유층(106)의 자화는 하부 고정층(110)의 자화와 같고, 메모리 셀은 저저항 상태로 프로그래밍된다.

메모리 셀이 고저항 상태로 프로그래밍되도록 선택되면, 더 큰 프로그래밍 전류(114)가 스택(100)을 통해 흐른다. 스택(100)을 고저항 상태로 프로그래밍하는데 이용된 프로그래밍 전류(114)는 약 50 마이크로암페어 내지 약 1.5 밀리암페어의 범위에 있을 수 있다. 이렇게 더 큰 전류는 발열층(112)에 더 큰 열을 발생시켜 하부 고정층(110)를 국부적으로 가열시켜 그 자화와 스핀 편극 효율을 감소시킬 수 있다. 이 실시예에서는 발열층(112)이 하부 고정층(110)의 스핀 토크 효과를 조절하는 수단으로 나타나 있지만, 본 발명의 이 실시예 및 다른 실시예는 반대되는 스핀 토크들 간의 불균형을 조절하는 다른 방식 또는 이들의 조합을 구현할 수도 있다. 예컨대 일부 실시예는 STT-MRAM 셀 내의 압전 재료를 이용하는 것을 포함하여(이에 한정되는 것은 아님) 전압 유기 응력을 이용할 수 있다.

하부 고정층(110)은 더 큰 프로그래밍 전류(114)에 응답하여 자화와 스핀 편극 효율을 감소시켰기 때문에, 이 프로그래밍 전류는 미편극 상태로 또는 고편극 상태로 하부 고정층(110)을 통과할 것이다. 그러면 프로그래밍 전류(114)는 자유층(106)을 통해 상부 고정층(102)으로 흐를 것이다. 상부 고정층(102)은 상부 고정층(102)의 자화와 반대 방향으로 편극된 스핀을 가진 프로그래밍 전류(114)의 전자를 반사시킬 것이다. 그러면 상부 고정층(102)과 반대인 스핀 자화를 가진 반사된 전자는 자유층(106)의 자화가 상부 및 하부 고정층(102, 110)의 자화와 역평행하도록 자유층(106)의 자화를 전환시킬 것이며, 메모리 셀은 고저항 상태로 프로그래밍된다.

이렇게, 단방향 전류는 메모리 셀을 저저항 상태나 고저항 상태로 프로그래밍할 수 있다. 하부 고정층(110)에 의해 편극된 전류로부터 자유층(106)에 미치는 스핀 토크 효과는 상부 고정층(102)에 의해 편극된 전류로부터 자유층(106)에 미치는 스핀 토크 효과와 반대이다. 이 실시예에서 스택(100)의 구조와 2개의 고정층(102, 110)의 평행 자화에 의해서 하부 고정층(110)의 스핀 토크 효과는 저전류 밀도에서 우세할 수 있고 상부 고정층(102)의 스핀 토크 효과는 고전류 밀도에서 우세할 수 있다. 그러므로 프로그래밍 전류(114)는 그 방향이 아니라 전류 밀도만 변할 수 있으면 된다.

상부 고정층(102), 자유층(106) 및 하부 고정층(110)은 Co, Fe, Ni 또는 이들의 합금인 NiFe, CoFe, CoNiFe, 또는 도핑된 합금인 CoX, CoNiFeX, CoFeX(X=B, Cu, Re, Ru, Rh, Hf, Pd, Pt, C)를 포함하는(이에 한정되지 않음) 강자성 재료, 또는 Fe₃O₄, CrO₂, NiMnSb, PtMnSb 및 BiFeO와 같은 반금속성(half-metallic) 강자성 재료를 포함할 수 있다. 발열층(112)은 예컨대 질화물, 탄화물, 붕소화물, TiN, ZrN, HfN, VN, NbN, TaN, TiC, ZrC, HfC, VC, NbC, TaC, TiB2, ZrB2, HfB2, VB2, NbB2, TaB2, Cr3C2, Mo2C, WC, CrB2, Mo2B5, W2B5, 또는 TiAlN, TiSiN, TiW, TaSiN, TiCN, SiC, B4C, WSix, MoSi2와 같은 화합물, 또는 도핑된 실리콘, 탄소, Pt, 니오븀, 텅스텐, 몰리브덴과 같은 원소 재료, 또는 예컨대 NiCr과 같은 금속 합금을 포함하는 내화 금속을 포함할 수 있다. 상부 비자성층(104)과 하부 비자성층(108)은 도전성이거나 비도전성일 수 있다. 일부 실시예에서 도전성 비자성층은 Cu, Au, Ta, Ag, CuPt, CuMn 이나 기타 다른 비자성 전이 금속, 또는 상기 비자성 도전성 재료의 조합을 포함할 수 있다. 비도전성 자성층은 Al_xO_y, MgO, AlN, SiN, CaO_x, NiO_x, HfO₂, Ta₂O₅, ZrO₂, NiMnO_x, MgF₂, SiC, SiO₂, SiO_xN_y 또는 상기 비자성 비도전성 재료의 조합을 포함할 수 있다.

도 4의 차트는 본 발명의 일 실시예에 따른, 자유층과 고정층들 간의 인가 프로그래밍 전류와 총 스핀 편극 간의 관계를 나타낸 것이다. 총 스핀 편극축에서 양수값은 자유층이 하부 고정층에 평행하다는 것을 나타낸다. 이 상황은 프로그래밍 전류가 더 작을 때에 생기며, 하부 고정층으로부터의 스핀 토크가 우세하여 자유층을 하부 고정층에 평행하게 되도록 전환시킨다. 총 스핀 편극축에서 음수값은 자유층이 하부 고정층에 역평행하다는 것을 나타낸다. 이 상황은 프로그래밍 전류가 더 클 때에 생기며, 국부 가열이 하부 층으로부터의 스핀 토크를 감소시켜, 상부 고정층으로부터의 스핀 토크가 우세하여 자유층을 하부 고정층에 역평행하게 되도록 전환시키는 편극된 전자 전류를 반사시킨다.

전술한 바와 같이, STT-MRAM 셀 스택에서 자유층을 고정층과 분리시키는 비자성층은 도전성이거나 비도전성일 수 있다. 더욱이, 메모리 셀 스택은 도전성 또는 비도전성 비자성 층들의 조합을 포함할 수 있다. 비자성층들 각각 또는 모두가 비도전성이라면 메모리 셀 스택은 감지 여유가 충분할 수 있는데, 이는 저저항과 고저항의 양 프로그래밍 상태 간의 간격이 더 크다는 것을 의미한다. 예컨대 일부 실시예에서 원하는 저항비는 100 내지 300% 범위일 수 있다. 그러나 때로는 모든 비자성층이 도전성인 메모리 셀을 구성하는 것이 유리할 수가 있다. 그와 같은 실시예에서 저항 변화는 비도전성 비자성층을 가진 메모리 셀에 비해 크지 않을 수 있다. 자기 터널 접합부(MTJ)를 부가하면 메모리 셀의 감지 여유가 향상되거나 저항 변화가 증가될 수 있다.

도 5는 메모리 셀의 감지 여유를 향상시키는 부가 MTJ를 포함하는 본 발명의 일 실시예를 도시한 것이다. 메모리 셀 스택(200)은 상부 고정층(216)과 하부 고정층(224) 사이에 적층된 프로그래밍 자유층(220)을 가진 하부 단방향 프로그래밍 스택(204)을 포함한다. 하부 단방향 프로그래밍 스택(204)은 프로그래밍 자유층(220)과 상부 고정층(216) 사이의 상부 비자성층(218)과, 프로그래밍 자유층(220)과 하부 고정층(224) 사이의 하부 비자성층(222)을 더 포함할 수 있다. 비자성층들(218, 222)은 도전성이거나 비도전성일 수 있으며, 주위 층의 자화를 차단할 수 있다. 작은 프로그래밍 전류가 스택(200)의 하부로부터 통과할 때에, 하부 고정층은 그 전류를 스핀 편극시키고, 이 스핀 편극된 프로그래밍 전류는 프로그래밍 자유층(220)의 자화를 전환시킨다. 큰 프로그래밍 전류가 스택(200)의 하부로부터 통과할 때에는, 이 더 큰 전류로부터의 더 큰 열과 발열층(226)에 의해 발생된 열은 하부 고정층(224)의 자화를 감소시키고, 이에 따라서, 여전히 비편극 또는 고편극 상태인 프로그래밍 전류는 상부 고정층(216)으로 흐르고 여기서 스핀 편극되어 프로그래밍 자유층(220)으로 다시 반사되어 프로그래밍 자유층(220)을 하부 고정층(224)과 역평행되도록 전환시킨다. 원래 부분(204)은 상부 고정층(216) 고정에 도움을 주고 그 자화와 안정성을 유지하는데 도움을 주는 상부 고정층(216) 상에 반강자성층(214)을 더 포함할 수 있다.

메모리 셀 스택(200)은 고정층(206)과 비자성 장벽층(208)에 의해 이 고정층(206)으로부터 분리된 감지 자유층(210)을 가진 부가 MTJ(202)도 포함할 수 있다. 이 부가 MTJ(202)는 메모리 셀의 감지 여유를 향상시키고 저항비를 증가시킬 수 있다. 부가 MTJ(202)는 하부 단방향 프로그래밍 스택(204) 중의 프로그래밍 자유층(220)에 역평행하도록 정자기적으로 결합되고, 이에 따라서 프로그래밍 자유층(220)의 자화 변화 시에 감지 자유층(210)의 자화가 변화될 것이다. 더욱이, 부가 MTJ(202)는 스핀 무작위화(randomizing) 분리층(212)에 의해 하부 단방향 프로그래밍 스택(204)과 분리될 수 있다. 스핀 무작위화 분리층(212)은 프로그래밍 전류의 스핀을 무작위화하여 감지 자유층(210)과 반강자성층(214) 간의 커플링 효과를 없애거나 감소시킬 수 있다.

감지 자유층(210)의 프로그래밍 자유층(220)에의 역평행 정자기 커플링에 의해 감지 여유와 2가지 프로그래밍된 상태 간의 저항비가 향상될 수 있다. 이 2가지 프로그래밍된 상태는 저저항 상태(230)와 고저항 상태(260)를 포함한다. 저저항 상태(230)에서는 프로그래밍 전류는 하부 고정층(234)에 의해 스핀 편극되어 프로그래밍 자유층(232)의 자화를 하부 고정층(234)의 자화와 역평행하도록 전환시킨다. 고저항 상태(260)에서는 프로그래밍 전류는 하부 고정층(268)을 통해 흐르고 상부 고정층(262)에 의해 스핀 편극되고 프로그래밍 자유층(264)을 하부 고정층(266)에 역평행한 자화로 전환시킨다.

도 6은 반강자성층(314)이 메모리 셀 스택(300)에 추가되어 하부 고정층(310)의 고정을 돕고 메모리 셀의 안정성을 유지시키는 일 실시예를 도시한 것이다. 전술한 바와 같이, 하부 고정층(310)은 열이 가해지면 자화와 스핀 편극 효율을 감소시킬 수 있으며, 이에 따라서 전류가 보다 적게 편극된 상태로 하부 고정층(310)을 통과하여 상부 고정층(302)에 의해 스핀 편극되고 자유층(306)을 전환시키도록 반사될 수 있다. 더 큰 프로그래밍 전류로부터의 열은 자화를 감소시킬 수 있으며, 발열층(312)은 하부 고정층(310)의 자화와 스핀 편극 효율을 더 감소시킬 수 있다. 발열층(312)은 반강자성층(314)과 하부 고정층(310) 간의 반강자성 커플링을 제공할 수도 있다.

다른 실시예에서, 도 7에 도시된 바와 같이, "합성 자유층"(352)은 메모리 셀 스택(350)에서 자유층을 대체한다. 여기서 사용된 "합성층"은 전술한 바와 같이 반대되는 자화를 가질 수 있는 2개의 강자성층 사이에 개재된 비자성층을 가진 구조를 말한다. 다시 도 7을 참조로 설명하면, 합성 자유층(352)은 상부 자유층(358)과 하부 자유층(362)을 포함할 수 있으며, 이들 자유층들(358, 362) 사이에 이들 자유층(358, 362)이 항상 자화에 있어 반대가 되도록 이들 2개의 자유층(358, 362) 간의 반강자성 커플링을 증진시키는 비자성층(360)이 개재되어 있다. 상부 자유층(358)은 상부 비자성층(356)에 결합되며 하부 자유층(362)은 하부 비자성층(364)에 결합되어 있다. 따라서, 메모리 셀을 프로그래밍하기 위해 프로그래밍 전류는 이 양 자유층(358, 362)을 전환시킨다. 그러므로 이 실시예에서 상부 고정층(354)은 하부 고정층(366)과는 자화가 반대가 될 수 있다.

셀을 저저항 상태로 프로그래밍하기 위해 스택(350)의 하부로 들어오는 프로그래밍 전류는 하부 고정층(366)에 의해 스핀 편극되고 하부 자유층(362)과 이어서 상부 자유층(358)을 플립(flip)할 것이다. 하부 자유층(362)은 하부 고정층(366)과 동일한 자화를 가질 것이다. 셀을 고저항 상태로 프로그래밍하기 위해서는 큰 프로그래밍 전류가 인가되며, 이 큰 프로그래밍 전류로부터의 증가된 열과 발열층(368)에 의해 발생된 열은 하부 고정층(366)의 자화와 스핀 편극 효율을 감소시킬 것이다. 따라서 이 큰 프로그래밍 전류는 적게 편극된 상태로 하부 고정층(366)을 통과하여 하부 고정층(366)과 반대의 자화를 가진 상부 고정층(354)에 의해 스핀 편극될 것이다. 상부 고정층(366)으로부터 반사된 스핀 편극된 프로그래밍 전류는 상부 자유층(358)과 이어서 하부 자유층(362)을 전환시킬 것이다. 하부 자유층(362)은 하부 고정층(366)과 반대의 자화를 가질 것이다. 더욱이, 반강자성층(370)도 메모리 셀 스택(350)에 추가되어 하부 고정층(366)의 고정을 돕고 메모리 셀의 안정성을 유지시킬 수 있다.

도 8에 도시된 본 발명의 다른 실시예는 전술한 실시예에서의 상부 고정층을 대체하는 "합성 상부 고정층"(402)을 가진 STT-MRAM 셀 스택(400)을 포함한다. 합성 상부 고정층(402)은 제1 고정층(404)과 제2 고정층(408)을 포함할 수 있으며, 이들 층은 비자성층(406)에 의해 분리되어 있다. 비자성층(406)은 주위의 고정층(404, 408) 간의 반강자성 커플링을 증진시키며 Ru, Ir 및 Re와 같은 도전성 비자성 재료를 포함할 수 있다. 합성 상부 고정층(402)의 이 2개 고정층(404, 408)은 비자성층(406)을 통해 결합되므로 이 2개의 고정층(404, 408)은 입력되는 프로그래밍 전류에 의해 영향을 덜 받을 수 있으며 온도가 상승하거나 스핀 편극이 일어나더라도 자화를 유지할 것이다. 따라서 고정층(404, 408)은 스핀 편극 효과에 영향을 덜 받으며 그 고정 자화를 유지하여 메모리 셀 무결성을 향상시킨다. 반강자성층(420)도 메모리 셀 스택(400)에 추가되어 하부 고정층(416)의 고정을 돕고 메모리 셀의 안정성을 유지시킬 수 있다. 더욱이 발열층도 하부 고정층(416)과 반강자성층(420) 간의 반강자성 커플링을 제공한다.

도 9는 메모리 셀 스택(450)에 부가 MTJ(452)를 가진 본 발명의 또 다른 실시예를 도시한 것이다. 부가 MTJ(452)는 감지 자유층(456)과 고정층(460)을 포함하며, 이들 층은 감지 자유층(456)과 고정층(460) 간의 자화를 차단하기 위한 비자성 장벽층(458)에 의해 분리되어 있다. 감지 자유층(456)은 자유층(468)과 역평행하도록 정자기적으로 결합되어 감지 여유를 향상시킨다. 부가 MTJ(452)는 비자성층(462)에 의해 하부 단방향 프로그래밍 셀 스택(454)과 분리되어 주위 고정층(460, 464) 간의 반강자성 커플링을 증진시킬 수 있다. 잘 알겠지만 고정층(460), 비자성층(462) 및 고정층(464)은 합성 상부 고정층(465)을 구성한다. 합성 상부 고정층(465)은 MTJ(452)와 단방향 프로그래밍 셀 스택(454)의 일부이다.

당업자라면 잘 알겠지만 자화가 층 평면에 수직한 강자성층은 더 작은 프로그래밍 전류를 이용하여 자화를 전환시킬 수 있다. 따라서, 본 발명의 다른 실시예는 도 10에 도시된 바와 같이 자화가 층 평면에 수직한 강자성체를 포함할 수 있다. 여기서 사용된 "층 평면"은 관련 층이 배치된 수평면을 말한다. STT-MRAM 셀 스택(500)은 상부 비자성층(504)에 의해 자유층(506)과 분리된 상부 고정층(502)과, 하부 비자성층(508)에 의해 자유층(506)과 분리된 하부 고정층(510)을 포함한다. 이 스택은 발열층(512)을 더 포함할 수 있다. 상부 및 하부 고정층(502, 510)에 예시된 단방향 화살표는 그 고정 자화를 나타내며 층 평면에 대해 수직 방향이다. 자유층(506)에 예시된 양방향 화살표는 자유층(506)의 자화가 메모리 셀이 저저항 상태로 또는 고저항 상태로 프로그래밍되도록 선택되는지에 따라서 전환될 수 있음을 나타낸다. 전술한 바와 같이 스택(500)의 구조에 의해서 단방향 프로그래밍 전류는 자유층(506)의 자화를 하부 고정층(510)에 평행하거나 역평행한 방향으로 전환시킬 수 있다. 더욱이 프로그래밍 전류가 더 작아도 그 층 평면에 대해 수직인 그 층들의 자화로 인해 그와 같은 저항 변화가 가능할 수 있다.

도 10에서의 자유층(506)의 자화는 도 11에 도시된 바와 같이 다른 실시예에서는 반드시 층 평면에 수직일 필요는 없다. 다른 실시예에서 메모리 셀(550)은 층 평면에 수직인 자화를 가진 상부 고정층(566) 및 하부 고정층(574)과, 층 평면과 평행한 자화를 가진 프로그래밍 자유층(570)을 포함한다. 이 구조는 프로그래밍 전류의 전자 스핀과 프로그래밍 자유층(570)의 자화 간의 상호 작용 때문에 메모리 셀의 프로그래밍 속도를 증가시키는데 도움이 될 수 있다. 프로그래밍 자유층(570)이 자화 전환하는데 시간이 덜 걸린다. 감지 자유층(560)을 가진 부가 MTJ(552)는 프로그래밍 자유층(570)과 역평행하도록 정자기적으로 결합될 수 있어 2개의 프로그래밍 상태 간의 감지 여유를 향상시킬 수 있다. 더욱이, 자화 방향이 수직이어서 자유층(570)의 자화와 고정층(566, 574)의 자화 간에 저항 변화가 없더라도 저항 변화는 부가 MTJ(552)로부터 읽어질 수 있다.

도 12에 도시된 바와 같이 STT-MRAM 셀은 본 발명의 실시예에 따른 교차점 구조를 구현하는 어레이로 배열될 수 있다.

이 구조(600)에서 STT-MRAM 셀(604)에 정류 소자(602)가 부가된다. 이 정류 소자(602)에 의해 선택된 셀(606)로의 전류 경로를 동작시키고 선택되지 않은 셀은 전류 경로를 차단함으로써 차단시킬 수 있다. 이 실시예에서 정류 소자(602)로서 다이오드가 사용되지만, 임의의 적당한 정류 소자 또는 임의의 적당한 바이어싱 방식을 이용하여 선택된 셀(606)로의 전류 경로를 동작시키고 선택되지 않은 셀로의 전류 경로는 차단할 수 있다.

STT-MRAM 셀을 저저항 상태로 프로그래밍하기 위해, 선택된 셀(606)에 연결된 워드 라인(608)에 전압(V1)이 인가되고 나머지 워드 라인에는 저전압(V0)이 인가된다. 선택된 셀(606)에 연결된 비트 라인(610)에는 저전압(V0)(V1보다 작은 전압)이 인가되어, 선택된 셀(606)의 정류 소자(612)를 순방향 바이어스시키고 선택된 셀(606)을 통해 흐르는 프로그래밍 전류(I1)를 생성한다. 나머지 비트 라인은 V1(즉 V0보다 큰 전압) 쪽으로 바이어스되어 다른 정류 소자를 역방향 바이어스시켜 선택되지 않은 셀로의 전류를 차단한다. 이에 의해서 선택된 STT-MRAM 셀(606)은 본 발명에 따라서 단방향 전류를 이용하여 저저항 상태로 프로그래밍될 수 있다.

STT-MRAM 셀을 고저항 상태로 프로그래밍하기 위해, 선택된 셀(606)에 연결된 워드 라인(608)에 전압(V2)이 인가된다. 선택된 셀(606)을 고저항 상태로 프로그래밍할 때에 정류 소자(612)와 선택된 셀(606)에 걸리는 전압(V2)은 V1보다 크다. 전술한 바와 같이, 이에 의해서 선택된 셀(606)을 통해 더 큰 프로그래밍 전류(I2)를 유기하여 선택된 셀(606)을 고저항 상태로 프로그래밍할 수 있다. 선택되지 않은 워드 라인은 다시 V0(V2보다 작은 전압) 쪽으로 바이어스되고, 선택되지 않은 비트 라인은 V2(V0보다 큰 전압) 쪽으로 바이어스되어, 선택되지 않은 셀이 쓰기 동작에 의해 방해를 받지 않도록 다른 정류 소자를 역방향 바이어스시킨다. 따라서 선택된 STT-MRAM 셀(606)은 단방향 전류를 이용하여 고저항 상태로 프로그래밍될 수 있다.

본 발명은 여러 가지 형태로 변형 또는 대체될 수 있지만 특정 실시예들이 도면에서 예시적으로 도시되었고 여기서 자세히 설명하였다. 그러나 본 발명은 개시된 특정 형태에 한정되는 것은 아님은 물론이다. 본 발명은 다음의 첨부된 청구범위에서 정해지는 본 발명의 본질과 범위 내에 있는 모든 변형, 등가물 및 대체를 포함하는 것이다.

Claims

메모리 셀로서,
상부 고정층(pinned layer);
하부 고정층; 및
상기 상부 고정층과 상기 하부 고정층 사이에 배치된 자유층(free layer)
을 포함하는 메모리 셀.
제1항에 있어서,
상기 상부 고정층, 상기 하부 고정층 및 상기 자유층 각각은 강자성인 메모리 셀.
제1항에 있어서,
상기 상부 고정층과 상기 하부 고정층은 동일 방향으로 자화되는 메모리 셀.
제1항에 있어서,
상기 상부 고정층과 상기 자유층 사이에 형성된 상부 비자성층; 및
상기 자유층과 상기 하부 고정층 사이에 형성된 하부 비자성층
을 더 포함하는 메모리 셀.
제1항에 있어서,
상기 하부 고정층에 직접적으로 결합된 발열층을 더 포함하는 메모리 셀.
제5항에 있어서,
상기 발열층에 직접적으로 결합된 반강자성층을 더 포함하는 메모리 셀.
제1항에 있어서,
상기 상부 고정층 상에 형성된 자기 터널 접합부를 더 포함하는 메모리 셀.
제7항에 있어서,
상기 자기 터널 접합부와 상기 상부 고정층 사이에 배치된 반강자성층을 포함하는 메모리 셀.
제7항에 있어서,
상기 자기 터널 접합부와 상기 상부 고정층 사이에 배치된 스핀 무작위화(randomization) 분리층을 포함하는 메모리 셀.
제7항에 있어서,
상기 자기 터널 접합부는 상기 자유층에 정자기적으로(magnetostatically) 결합된 메모리 셀.
제7항에 있어서,
상기 자기 터널 접합부는,
감지 자유층;
감지 고정층; 및
상기 감지 자유층과 상기 감지 고정층 사이에 배치된 비자성 장벽층
을 포함하는 메모리 셀.
제11항에 있어서,
상기 자유층의 자화 변화 시에 상기 감지 자유층의 자화가 변화되도록 상기 자기 터널 접합부가 상기 자유층에 정자기적으로 결합되는 메모리 셀.
제1항에 있어서,
상기 자유층은 합성(synthetic) 자유층을 포함하는 메모리 셀.
제1항에 있어서,
상기 상부 고정층은 합성 고정층을 포함하는 메모리 셀.
제1항에 있어서,
상기 상부 고정층, 상기 자유층 및 상기 하부 고정층 각각은 강자성이고, 상기 상부 고정층, 상기 자유층 및 상기 하부 고정층 중 적어도 하나의 자화는 층 평면에 수직인 방향에 있는 메모리 셀.
제15항에 있어서,
상기 상부 고정층, 상기 자유층 및 상기 하부 고정층 각각의 자화는 층 평면에 수직인 방향에 있는 메모리 셀.
감지 구조를 포함하는 메모리 셀로서,
하부 고정 강자성층;
상기 하부 고정 강자성층 상에 형성된 하부 비자성층;
상기 하부 비자성층 상에 형성된 자유 강자성층;
상기 자유 강자성층 상에 형성된 상부 비자성층; 및
상기 상부 비자성층 상에 형성된 상부 고정 강자성층
을 포함하는 메모리 셀.
제17항에 있어서,
상기 하부 고정 강자성층 상에 직접적으로 또는 그 아래에 형성된 발열층을 포함하는 메모리 셀.
제17항에 있어서,
상기 상부 고정 강자성층과 상기 하부 고정 강자성층은 동일한 방향으로 자화된 메모리 셀.
제17항에 있어서,
상기 상부 고정 강자성층 상에 형성된 자기 터널 접합부를 더 포함하고, 상기 자기 터널 접합부는,
감지 자유층;
상기 감지 자유층 상에 또는 그 아래에 형성된 비자성 장벽층; 및
상기 비자성 장벽층 상에 형성된 감지 고정층
을 포함하고,
상기 감지 자유층은 상기 감지 고정층과 상기 상부 고정 강자성층 사이에 배치된 메모리 셀.
제20항에 있어서,
상기 상부 고정 강자성층과 상기 감지 고정층 사이에 형성된 비자성 스페이서층을 더 포함하고,
상기 상부 고정 강자성층, 상기 비자성 스페이서층 및 상기 감지 고정층은 합성 고정 강자성층을 형성하는 메모리 셀.
제21항에 있어서,
상기 상부 고정 강자성층과 상기 감지 고정층은 반대 방향으로 자화되는 메모리 셀.
제17항에 있어서,
상기 자유 강자성층은,
상부 자유 강자성층;
하부 자유 강자성층; 및
상기 상부 자유 강자성층과 상기 하부 자유 강자성층 사이에 형성된 비자성 커플링층
을 포함하는 합성층인 메모리 셀.
제17항에 있어서,
상기 상부 고정 강자성층은,
상위 상부 자유 강자성층;
하위 상부 자유 강자성층; 및
상기 상위 상부 자유 강자성층과 상기 하위 상부 자유 강자성층 사이에 형성된 비자성 커플링층
을 포함하는 합성층인 메모리 셀.
제17항에 있어서,
상기 상부 고정 강자성층, 상기 자유 강자성층 및 상기 하부 고정 강자성층 중 적어도 하나의 자화는 층 평면에 수직인 방향에 있는 메모리 셀.
메모리 셀로서,
상부 고정 강자성층;
하부 고정 강자성층; 및
상기 상부 고정 강자성층과 상기 하부 고정 강자성층 사이에 배치된 자유 강자성층
을 포함하고,
상기 메모리 셀은,
상기 하부 고정 강자성층으로부터의 전자들로부터 상기 자유 강자성층에 미치는 스핀 토크 효과가 상기 상부 고정 강자성층으로부터의 전자들로부터 상기 자유 강자성층에 미치는 스핀 토크 효과와 반대가 되도록 구성되는 메모리 셀.
제26항에 있어서,
상기 상부 고정 강자성층의 자화 방향이 상기 하부 고정 강자성층의 자화 방향과 동일한 메모리 셀.
제26항에 있어서,
상기 메모리 셀은, 상기 하부 고정 강자성층에 저전류가 인가될 때에 상기 자유 강자성층의 자화 방향이 상기 하부 고정 강자성층의 자화 방향과 동일하도록 상기 하부 고정 강자성층의 자화 방향이 상기 자유 강자성층 내로 유도되도록 구성된 메모리 셀.
제26항에 있어서,
상기 메모리 셀은, 상기 하부 고정 강자성층에 고전류가 인가될 때에 상기 상부 고정 강자성층으로부터의 반사된 전류가 상기 자유 강자성층의 자화 방향을 상기 상부 고정 강자성층의 자화 방향과 반대가 되게 하도록 구성되는 메모리 셀.
제26항에 있어서,
상기 메모리 셀은, 상기 하부 고정 강자성층에 저전류가 인가될 때에는 저저항 상태로 프로그래밍되도록 구성되고 상기 하부 고정 강자성층에 고전류가 인가될 때에는 고저항 상태로 프로그래밍되도록 구성되는 메모리 셀.
제26항에 있어서,
상기 메모리 셀은, 제1 전류가 상기 메모리 셀을 통해 제1 방향으로 인가될 때에는 저저항 상태로 프로그래밍되도록 구성되고 제2 전류가 상기 제1 방향으로 인가될 때에는 고저항 상태로 프로그래밍되도록 구성되는 메모리 셀.
메모리 셀을 동작시키는 방법으로서,
상기 메모리 셀을 제1 값을 가지고 프로그래밍하기 위해 제1 전류를 스핀 토크 전달 자기 랜덤 액세스 메모리 셀을 통해 제1 방향으로 전송하는 단계; 및
상기 메모리 셀을 상기 제1 값과 다른 제2 값을 가지고 프로그래밍하기 위해 제2 전류를 상기 스핀 토크 전달 자기 랜덤 액세스 메모리 셀을 통해 상기 제1 방향으로 전송하는 단계
를 포함하는 메모리 셀 동작 방법.
제32항에 있어서,
상기 제1 전류 전송 단계는 저전류를 전송하는 단계를 포함하고, 상기 제2 전류 전송 단계는 고전류를 전송하는 단계를 포함하는 메모리 셀 동작 방법.
제33항에 있어서,
상기 저전류 전송 단계는 상기 전류를 약 20 마이크로암페어 내지 1 밀리암페어의 범위로 전송하는 단계를 포함하는 메모리 셀 동작 방법.
제33항에 있어서,
상기 고전류 전송 단계는 상기 전류를 약 50 마이크로암페어 내지 1 밀리암페어의 범위로 전송하는 단계를 포함하는 메모리 셀 동작 방법.
메모리 셀을 동작시키는 방법으로서,
상부 고정층, 하부 고정층, 및 상기 상부 고정층과 상기 하부 고정층 사이에 배치된 자유층을 가진 스핀 토크 전달 자기 랜덤 액세스 메모리 셀을 통해 제1 전류를 제1 방향으로 전송하여, 상기 자유층의 자화 방향을 상기 상부 고정층과 상기 하부 고정층 각각의 자화 방향과 평행하게 만드는 단계; 및
상기 스핀 토크 전달 자기 랜덤 액세스 메모리 셀을 통해 제2 전류를 상기 제1 방향으로 전송하여 상기 자유층의 자화 방향을 상기 상부 고정층과 상기 하부 고정층 각각의 자화 방향과 역평행하게 만드는 단계
를 포함하는 메모리 셀 동작 방법.
제36항에 있어서,
상기 제1 전류 전송 단계는 저전류를 전송하는 단계를 포함하고, 상기 제2 전류 전송 단계는 고전류를 전송하는 단계를 포함하는 메모리 셀 동작 방법.
메모리 셀을 동작시키는 방법으로서,
스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀 어레이 내의 선택된 STT-MRAM 셀의 워드 라인과 상기 선택된 STT-MRAM 셀에 결합된 선택된 정류 소자를 통해 제1 전류를 제1 방향으로 전송하고 상기 STT-MRAM 셀 어레이 내의 선택되지 않은 STT-MRAM 셀의 워드 라인과 상기 선택되지 않은 STT-MRAM 셀에 결합된 선택되지 않은 정류 소자를 통해 상기 제1 전류보다 작은 전류를 전송하는 단계;
상기 선택된 STT-MRAM 셀의 비트 라인과 상기 선택된 정류 소자를 통해 상기 제1 전류보다 작은 전류를 제1 방향으로 전송하고 상기 선택되지 않은 STT-MRAM 셀의 비트 라인과 상기 선택되지 않은 정류 소자를 통해 상기 제1 전류보다 작은 상기 전류보다 큰 전류를 전송하고, 상기 선택되지 않은 정류 소자는 상기 제1 전류를 차단하도록 역방향으로 바이어스되고, 상기 선택된 정류 소자는 상기 제1 전류가 상기 선택된 STT-MRAM 셀을 저저항 상태로 프로그래밍할 수 있도록 하기 위해 순방향으로 바이어스되는 단계;
상기 선택된 STT-MRAM 셀의 상기 워드 라인과 상기 선택된 정류 소자를 통해 제2 전류를 상기 제1 방향으로 전송하고 상기 선택되지 않은 STT-MRAM 셀의 상기 워드 라인과 상기 선택되지 않은 정류 소자를 통해 상기 제2 전류보다 작은 전류를 전송하는 단계; 및
상기 선택된 STT-MRAM 셀의 상기 비트 라인을 통해 상기 제2 전류보다 작은 전류를 전송하고 상기 선택되지 않은 STT-MRAM 셀의 상기 비트 라인과 상기 선택되지 않은 정류 소자를 통해 상기 제2 전류보다 작은 상기 전류보다 큰 전류를 전송하고, 상기 선택되지 않은 정류 소자가 상기 제2 전류를 차단하도록 역방향으로 바이어스되고, 상기 선택된 정류 소자는 상기 제2 전류가 상기 선택된 STT-MRAM 셀을 고저항 상태로 프로그래밍할 수 있도록 하기 위해 순방향으로 바이어스되는 단계
를 포함하는 메모리 셀 동작 방법.