TWI420814B - 半電源緩衝放大器 - Google Patents

半電源緩衝放大器 Download PDF

Info

Publication number
TWI420814B
TWI420814B TW099102842A TW99102842A TWI420814B TW I420814 B TWI420814 B TW I420814B TW 099102842 A TW099102842 A TW 099102842A TW 99102842 A TW99102842 A TW 99102842A TW I420814 B TWI420814 B TW I420814B
Authority
TW
Taiwan
Prior art keywords
amplifier
buffer stage
rail
buffer
power
Prior art date
Application number
TW099102842A
Other languages
English (en)
Other versions
TW201119229A (en
Inventor
Chen Yu Wang
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Publication of TW201119229A publication Critical patent/TW201119229A/zh
Application granted granted Critical
Publication of TWI420814B publication Critical patent/TWI420814B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Description

半電源緩衝放大器
本發明係關於緩衝放大器，特別是關於液晶顯示器之半電源(half-power)緩衝放大器。
液晶顯示器(liquid crystal display，LCD)通常含有排列成矩陣形式的像素。每個像素包含薄膜電晶體(thin film transistor，TFT)與像素電極，共同形成於一基板(或面板)上。同一列的薄膜電晶體之閘極透過一閘極線連接在一起，並受控於閘極驅動器(或掃描驅動器)。同一行的薄膜電晶體之源極透過一源極線連接在一起，並受控於源極驅動器(或資料驅動器)。共電極(common electrode)則形成於另一基板(或面板)上。液晶層密封於像素電極基板與共電極基板之間，且由像素電極與共電極間的電壓差以決定像素的顯示。
當液晶顯示器的解析度提高後，將會有數以千計的輸出緩衝放大器或緩衝電路設置於源極驅動器內。此將使得液晶顯示器(特別是大尺寸或高解析度的液晶顯示器)需要消耗大量的電源。然而，對於具液晶顯示器的可攜式電子裝置而言，電力是很寶貴的，因為液晶顯示器之電源消耗的快慢，將決定可攜式電子裝置可操作時間的長短。因此，液 晶顯示器使用低電源緩衝放大器將是必須的，且已有一些方案被提出以解決前述問題，例如半電源緩衝放大器。
第一A與第一B圖顯示傳統半電源緩衝放大器10與12。當顯示第一圖框時，如第一A圖所示，第一通道CH1的放大器10產生第一半電源(例如VDD至VDD/2)，其經由開關S1提供作為輸出信號OUT1(如圖式中實線箭號所示)。同時，第二通道CH2的放大器12產生第二半電源(例如VDD/2至接地)，且經由開關S4提供作為輸出信號OUT2(如圖式中實線箭號所示)。
接著，當顯示第二圖框時，第二通道CH2的放大器12產生第二半電源(例如VDD/2至接地)，其經由開關S3提供作為輸出信號OUT1(如圖式中虛箭號所示)。同時，第一通道CH1的放大器10產生第一半電源(例如VDD至VDD/2)，其經由開關S2提供作為輸出信號OUT2(如圖式中虛箭號所示)。
如第二圖所示，當顯示第一圖框時，以輸出信號OUT1驅動液晶顯示器的第一列，並以輸出信號OUT2驅動液晶顯示器的第二列。接著，當顯示第二圖框時，以輸出信號OUT2驅動液晶顯示器的第一列，並以輸出信號OUT1驅動液晶顯示器的第二列。換句話說，對應於不同圖框的相同像素(如第二圖虛線所圈出的像素)係由不同的放大器10/12所驅動。因此，不同放大器所造成的偏移信號(offset)將無法完全被消除，進而降低顯示品質。
鑑於傳統半電源放大器於降低電源消耗時，無法有效消除偏移信號，因此，需要提出一種新穎的電路以改善偏移信號的消除。
鑑於上述，本發明實施例的目的之一在於提出一種半電源放大器，其在降低電源消耗的同時，能夠有效地消除偏移信號。
根據本發明實施例，半電源緩衝放大器包含軌對軌差動放大器、緩衝級與開關網路。緩衝級包含第一半緩衝級與第二半緩衝級，其中第一半緩衝級之輸出可控地回授至軌對軌差動放大器，且第二半緩衝級之輸出可控地回授至軌對軌差動放大器。開關網路控制緩衝級之輸出與半電源緩衝級之輸出端間的連接，使得顯示面板之不同圖框的同一像素可受到相同軌對軌差動放大器的驅動。根據一實施例，一緩衝級相應於相同通道的軌對軌差動放大器。根據另一實施例，一緩衝級相應於(或分享於)相鄰通道之二個軌對軌差動放大器。
10、12‧‧‧半電源緩衝放大器
3A、3B‧‧‧緩衝放大器
30A、30B‧‧‧軌對軌差動放大器
32、32A、32B‧‧‧緩衝級
320A/B、322A/B、320、322‧‧‧半緩衝級
P320A/B、P322A/B‧‧‧P型電晶體
P1-P4‧‧‧P型電晶體
N320A/B、N322A/B‧‧‧N型電晶體
N1-N4‧‧‧N型電晶體
34A、34B‧‧‧開關網路
340A、342A、340B、342B‧‧‧開關
S1-S4‧‧‧開關
3020A、3022A‧‧‧浮動電流源
300A‧‧‧互補差動放大器
302A‧‧‧放大級
CH1、CH2‧‧‧通道
IN1、IN2‧‧‧輸入信號
OUT1、OUT2‧‧‧輸出信號
OUTA/B/C/D‧‧‧輸出信號
△V‧‧‧預設電源
第一A與第一B圖顯示傳統的半電源緩衝放大器。
第二圖例示受到第一A與第一B圖之緩衝放大器驅動的像素。
第三圖顯示本發明實施例之半電源緩衝放大器。
第四圖例示受到第三圖之緩衝放大器驅動的像素。
第五圖顯示用以實施第一開關與第二開關的傳輸閘(TG)。
第六圖顯示本發明實施例之半電源緩衝放大器的詳細電路圖。
第七A與第七B圖顯示本發明另一實施例之半電源緩衝放大器。
第三圖顯示本發明實施例之半電源緩衝放大器。雖然本實施例係應用於液晶顯示器的源極驅動器，然而，熟悉此技藝之人士應可明瞭，本實施例(及其他實施例)亦可應用於其他的顯示面板。
在本實施例中，使用至少一個半電源緩衝放大器(以下簡稱緩衝放大器)於液晶顯示器的源極驅動器。如第三圖所示，第一緩衝放大器3A與第二緩衝放大器3B分別對應於通道CH1與通道CH2。如第四圖所示，第一緩衝放大器3A的輸出信號OUT1係作為源極驅動器的輸出級，以驅動液晶顯示器的第一列，而第二緩衝放大器3B的輸出信號OUT2則作為源極驅動器的另一輸出級，以驅動液晶顯示器的第二列。
在本實施例中，第一緩衝放大器3A包含軌對軌差動放大器(以下簡稱差動放大器)30A、緩衝級32A與開關網路34A。更明確的說，差動放大器30A含有軌對軌運算放大器(operational amplifier，OP-Amp)。於本說明書中，軌(rail)一詞代表電源供應的最高位準(如VDD)或最低位準(如接地)。因此，軌對軌差動放大器30A的電源為全範圍(full-range)(例如VDD至接地)，且其輸入電壓位準介於所供應電源之全範圍內。於另一實施例，所供應的電源之全範圍可為VDD至VSS。
緩衝級32A包含第一半緩衝級320A與第二半緩衝級322A。對於第一半緩衝級320A，其一端耦接至電源(例如VDD)，其另一端耦接至半電源加上預設(非零)電壓△V(例如VDD/2+△V)。第一半緩衝級320A產生輸出信號OUTA，其可控地耦接至差動放大器30A的反相輸入端，而其非反相輸入端則接收輸入信號IN1。在本實施例中， 第一半緩衝級320A包含串接的P型電晶體P320A與N型電晶體N320A。其中，P型電晶體P320A的第一源/汲極耦接至電源，P型電晶體P320A的第二源/汲極耦接N型電晶體N320的第一源/汲極，且N型電晶體N320的第二源/汲極耦接至半電源加上△V。差動放大器30A可控制P型電晶體P320A與N型電晶體N320A的閘極。
類似的情形，對於第二半緩衝級322A，其一端耦接至半電源減去預設電壓△V(例如VDD/2-△V)，其另一端耦接至接地。第二半緩衝級322A產生輸出信號OUTB，其可控地耦接至差動放大器30A的反相輸入端。在本實施例中，第二半緩衝級322A包含串接的P型電晶體P322A與N型電晶體N322A。其中，P型電晶體P322A的第一源/汲極耦接至半電源減去預設電壓△V，P型電晶體P322A的第二源/汲極耦接至N型電晶體N322A的第一源/汲極，且N型電晶體N322的第二源/汲極耦接至接地。差動放大器30A可控制P型電晶體P322A與N型電晶體N322A的閘極。
開關網路34A包含第一開關340A與第二開關342A。第一開關340A控制第一半緩衝級320A的輸出信號OUTA與第一緩衝放大器3A的輸出信號OUT1間的連接；第二開關342A控制第二半緩衝級322A的輸出信號OUTB與第一緩衝放大器3A的輸出信號OUT1間的連接。第一開關340A或第二開關342A可，但不限定，以傳輸閘(如第五圖所示)實施。
類似的情形，第二通道CH2之第二緩衝放大器3B與第一通道CH1之第一緩衝放大器3A具有相同的組成元件與配置，因此使用類似 的符號，但是符號IN1由IN2取代、OUTA/B由OUTC/D取代、OUT1由OUT2取代，所有A由B取代。關於上述組成元件與配置之描述，於此將不再贅述。
第六圖顯示本發明實施例之第一緩衝放大器3A的詳細電路圖。在本實施例中，軌對軌差動放大器30A包含一對互補差動放大器300A與放大級302A。其中，互補差動放大器300A於非反相輸入端(+)接收輸入信號IN1，並於反相輸入端(-)接收第一/第二半緩衝級320A/322A之輸出信號OUTA/OUTB。放大級302A將輸入信號(例如IN1與OUTA/OUTB)之電壓差放大，用以控制第一與第二半緩衝級320A/322A。根據本發明的特徵之一，放大級302A包含一對浮動電流源(或位準移位器)，亦即第一浮動電流源3020A與第二浮動電流源3022A，用以分別控制第一半緩衝級320A與第二半緩衝級322A。在本實施例中，第一浮動電流源3020A包含並接的N型電晶體N1與P型電晶體P1，其相應源極/汲極分別耦接至節點M1與N1。節點M1耦接至第一半緩衝級320A之P型電晶體320A的閘極，節點N1則耦接至第一半緩衝級320A之N型電晶體N320A的閘極。一般而言，第一浮動電流源3020A為AB類(AB class)操作之電路。當正電流產生時(亦即，於圖式中往下的電流)，AB類操作電路之P型電晶體關閉而N型電晶體開啟；相反的，當負電流產生時(亦即，於圖式中往上的電流)，其P型電晶體開啟而N型電晶體關閉。
類似的情形，第二浮動電流源3022A包含並接的N型電晶體N2與P型電晶體P2，相應源極/汲極分別耦接至節點M2與N2。節點M2耦接至第二半緩衝級322A之P型電晶體P322A的閘極，節 點N2則耦接至第二半緩衝級322A之N型電晶體N322A的閘極。類似的情形，第二通道CH2之第二緩衝放大器3B與第一通道CH1之第一緩衝放大器3A具有相同的組成元件與配置。因此，關於上述組成元件與配置之描述，於此將不再贅述。
當操作第一/第二緩衝放大器3A與3B以顯示第一圖框時，請參閱第三圖中第一通道CH1之第一緩衝放大器3A，閉合第一開關340A且切斷第二開關342A，藉此，沿第二開關342A的路徑被阻塞，因此第一緩衝放大器3A之輸出信號OUT1將透過第一開關340A以驅動液晶顯示器(如第四圖所示)的第一列(如實線箭號所示)。更明確的說，參閱第六圖，互補差動放大器300A之反相輸入端(-)接收第一半緩衝級320A之輸出信號OUTA，(放大級302A之)P型電晶體P3與N型電晶體N3受到適當偏壓，而(放大級302A之)P型電晶體P4的閘極因連接至電源而關閉，N型電晶體N4之閘極因連接至接地而關閉。換句話說，當相應開關340A/342A為切斷時，第一/二浮動電流源3020A/3022A關閉，因而藉以關閉相應的緩衝級320A/322A。
於此同時，請參考第三圖中第二通道CH2之第二緩衝放大器3B，切斷第一開關340B且閉合第二開關342B，藉此，沿第一開關340A的路徑被阻塞，因此第二緩衝放大器3B之輸出信號OUT2將透過第二開關342B以驅動液晶顯示器(如第四圖所示)的第二列(如實線箭號所示)。
接著，當顯示第二圖框時，請參閱第三圖中第一通道CH1之第一緩衝放大器3A，切斷第一開關340A且閉合第二開關342A，藉 此，沿第一開關340A的路徑被阻塞，因此第一緩衝放大器3A之輸出信號OUT1將透過第二開關342A以驅動液晶顯示器(如第四圖所示)的第一列(如虛線箭號所示)。更明確的說，參閱第六圖，互補差動放大器300A之反相輸入端(-)接收第二半緩衝級322A之輸出信號OUTB，(放大級302A之)P型電晶體P4與N型電晶體N4受到適當偏壓，而(放大級302A之)P型電晶體P3的閘極因連接至電源而關閉，N型電晶體N3之閘極因連接至接地而關閉。
與此同時，請參考第三圖中第二通道CH2之第二緩衝放大器3B，閉合第一開關340B且切斷第二開關342B，藉此，沿第二開關342B的路徑被阻塞，因此第二緩衝放大器3B之輸出信號OUT2將透過第一開關340B以驅動液晶顯示器(如第四圖所示)的第二列(如虛線箭號所示)。
根據前述的實施例，第一半緩衝級320A/320B提供一半範圍的電源(如由電源至半電源+△V)，而第二半緩衝級322A/322B則提供另一半範圍之電源(如由半電源-△V至接地)，藉此，可減少大量的電源消耗並降低電路溫度。再者，以相同的差動放大器30A/30B驅動不同圖框的相同像素(例如第四圖所圈出的像素)，因而可消除偏移信號。
第七A與第七B圖顯示本發明另一實施例之半電源緩衝放大器。本實施例類似於前一實施例，相異之處在於本實施例的單一緩衝級32可共享於相鄰通道之間。更明確的說，請參考第七A圖，當顯示第一圖框時，第一通道CH1之差動放大器30A控制第一半緩衝級320，並透過開關網路34A之第一開關340A以提供電源並產生輸出信號OUT1(如實線箭號所示)。於此同時，第二通道CH2之差動放大器30B控制第二半 緩衝級322，並透過開關網路34B的第二開關342B以提供電源並產生輸出信號OUT2(如實線箭號所示)。
請參考第七B圖，當顯示第二圖框時，第二通道CH2之差動放大器30B控制第一半緩衝級320，並透過開關網路34B之第二開關342A以提供電源並產生輸出信號OUT1(如虛線箭號所示)。在此同時，第一通道CH1之差動放大器30A控制第二半緩衝級322，並透過開關網路34B之第一開關340B以提供電源並產生輸出信號OUT2(如虛線箭號所示)。
如第七A與第七B圖所示之第一緩衝放大器30A或第二緩衝放大器30B可使用第六圖所示之互補差動放大器300A與放大級302A來實施。其中，每個放大級(例如302A)可包含第一浮動電流源(例如3020A)與第二浮動電流源(例如3022A)。於操作時，第一緩衝放大器30A之第一浮動電流源開啟，以控制第一半緩衝級320(如第七A圖所示)，而第二浮動電流源則關閉。與此同時，第二緩衝放大器30B之第二浮動電流源開啟，以控制第二半緩衝級322(如第七A圖所示)，而第一浮動電流源則關閉。
接著，第一緩衝放大器30A之第二浮動電流源開啟，以控制第二半緩衝級322(如第七B圖所示)，而第一浮動電流源則關閉。與此同時，第二緩衝放大器30B之第一浮動電流源開啟，以控制第一半緩衝級320(如第七B圖所示)，而第二浮動電流源則關閉。
根據本實施例，不但可維持前一實施例之優點(例如減少電源消耗、降低溫度與消除偏移信號)，而且由於相鄰通道間緩衝級的分 享，更可減少晶片的尺寸。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
3A、3B‧‧‧緩衝放大器
30A、30B‧‧‧軌對軌差動放大器
32A、32B‧‧‧緩衝級
320A/B、322A/B‧‧‧半緩衝級
P320A/B、P322A/B‧‧‧P型電晶體
N320A/B、N322A/B‧‧‧N型電晶體
34A、34B‧‧‧開關網路
340A/B、342A/B‧‧‧開關
CH1、CH2‧‧‧通道
IN1、IN2‧‧‧輸入信號
OUT1、OUT2‧‧‧輸出信號
OUTA/B/C/D‧‧‧輸出信號
△V‧‧‧預設電源

Claims (18)

  1. 一種半電源緩衝放大器，包含：一軌對軌差動放大器；一緩衝級，包含一第一半緩衝級與一第二半緩衝級，其中該第一半緩衝級之輸出可控地回授至該軌對軌差動放大器，且該第二半緩衝級之輸出可控地回授至該軌對軌差動放大器；及一開關網路，用以控制該緩衝級之輸出與該半電源緩衝級之輸出端間的連接，使得顯示面板之不同圖框的同一像素可受到相同該軌對軌差動放大器的驅動；其中該第一半緩衝級之一端耦接至一電源，其另一端耦接至半電源加上一預設電壓(△V)；且該第二半緩衝級之一端耦接至半電源減去該預設電壓(△V)，其另一端耦接至接地。
  2. 如申請專利範圍第1項所述之半電源緩衝放大器，其中該軌對軌差動放大器包含一運算放大器。
  3. 如申請專利範圍第2項所述之半電源緩衝放大器，其中該運算放大器接收全範圍電源的供應，且該運算放大器的輸入電壓位準位於該全範圍電源內。
  4. 如申請專利範圍第2項所述之半電源緩衝放大器，其中該第一半緩衝級之輸出或該第二半緩衝級之輸出可控地耦接至該運算放大器之一反相輸入端。
  5. 如申請專利範圍第1項所述之半電源緩衝放大器，其中該第一半緩衝級包含串接的P型電晶體與N型電晶體，其中該P型電晶之第 一源極/汲極耦接至電源，該P型電晶體之第二源極/汲極耦接至該N型電晶體之第一源極/汲極，該N型電晶體之第二源極/汲極耦接至半電源加上該預設電壓(△V)，該N型電晶體之閘極與該P型電晶體之閘極受控於該軌對軌差動放大器。
  6. 如申請專利範圍第5項所述之半電源緩衝放大器，其中該第二半緩衝級包含串接的P型電晶體與N型電晶體，其中該P型電晶體的第一源極/汲極耦接至半電源減去該預設電壓(△V)，該P型電晶體之第二源極/汲極耦接至該N型電晶體之第一源/汲極，該N型電晶體之第二源極/汲極耦接至接地，該N型電晶體之閘極與該P型電晶體之閘極受控於該軌對軌差動放大器。
  7. 如申請專利範圍第6項所述之半電源緩衝放大器，其中該軌對軌放大器包含：一對互補差動放大器，具有一非反相輸入端以接收一輸入，且具有一反相輸入端以接收該第一半緩衝級之輸出或該第二半緩衝級之輸出；及一放大級，用以放大該非反相輸入端與該反相輸入端間的電壓差。
  8. 如申請專利範圍第7項所述之半電源緩衝放大器，其中該放大級包含：一第一浮動電流源，相應於該第一半緩衝級，用以控制該第一半緩衝級之P型電晶體、N型電晶體的閘極；及一第二浮動電流源，相應於該第二半緩衝級，用以控制該第二半緩衝級之P型電晶體、N型電晶體的閘極。
  9. 如申請專利範圍第8項所述之半電源緩衝放大器，其中該第一浮動電流源與該第二浮動電流源個別包含有並接的N型電晶體與P型 電晶體，其相應之源極與汲極分別連接至一第一節點與一第二節點，其中該第一節點與該第二節點分別耦接至相應該第一或第二半緩衝級之P型電晶體與N型電晶體的閘極。
  10. 一種半電源緩衝放大器，包含：一軌對軌差動放大器，其相應於每個通道；一緩衝級，相應於相同通道的該軌對軌差動放大器，該緩衝級包含一第一半緩衝級與一第二半緩衝級，其中該第一半緩衝級之輸出可控地回授至相同通道之該軌對軌差動放大器，且該第二半緩衝級之輸出可控地回授至相同通道之該軌對軌差動放大器；及一開關網路，相應於相同通道的該軌對軌差動放大器，該開關網路包含：一第一開關，耦接於該第一半緩衝級的輸出與該相同通道的輸出之間；及一第二開關，耦接於該第二半緩衝級的輸出與該相同通道的輸出之間；藉由控制該開關網路，使得顯示面板之不同圖框的同一像素可受到該相同通道之軌對軌差動放大器的驅動；其中該第一半緩衝級之一端耦接至一電源，其另一端耦接至半電源加上一預設電壓(△V)；且該第二半緩衝級之一端耦接至半電源減去該預設電壓(△V)，其另一端耦接至接地。
  11. 如申請專利範圍第10項所述之半電源緩衝放大器，其中該軌對軌差動放大器包含一運算放大器。
  12. 如申請專利範圍第11項所述之半電源緩衝放大器，其中該運算放大器接收全範圍電源的供應，且該運算放大器的輸入電壓位準位於該全範圍電源內。
  13. 如申請專利範圍第11項所述之半電源緩衝放大器，其中該第一半緩衝級之輸出或該第二半緩衝級之輸出可控地耦接至該運算放大器之一反相輸入端。
  14. 一種半電源緩衝放大器，包含：一軌對軌差動放大器，其相應於每個通道；一緩衝級，相應於相鄰通道之二個該軌對軌差動放大器，該緩衝級包含一第一半緩衝級與一第二半緩衝級，其中該第一半緩衝級之輸出可控地回授至通道之一的該軌對軌差動放大器，且該第二半緩衝級之輸出可控地回授至通道之一的該軌對軌差動放大器；及一開關網路，相應於相鄰通道之二個該軌對軌差動放大器，該開關網路包含：一第一開關，耦接於該第一半緩衝級的輸出與該通道之一的輸出之間；一第二開關，耦接於該第一半緩衝級的輸出與該通道之二的輸出之間；一第三開關，耦接於該第二半緩衝級的輸出與該通道之一的輸出之間；及一第四開關，耦接於該第二半緩衝級的輸出與該通道之二的輸出之間；藉由控制該開關網路，使得顯示面板之不同圖框的同一像素可受到 該相同通道之軌對軌差動放大器的驅動。
  15. 如申請專利範圍第14項所述之半電源緩衝放大器，其中該軌對軌差動放大器包含一運算放大器。
  16. 如申請專利範圍第15項所述之半電源緩衝放大器，其中該運算放大器接收全範圍電源的供應，且該運算放大器的輸入電壓位準位於該全範圍電源內。
  17. 如申請專利範圍第15項所述之半電源緩衝放大器，其中該第一半緩衝級之輸出或該第二半緩衝級之輸出可控地耦接至該運算放大器之一反相輸入端。
  18. 如申請專利範圍第14項所述之半電源緩衝放大器，其中該第一半緩衝級之一端耦接至一電源，其另一端耦接至半電源加上一預設電壓(△V)；且該第二半緩衝級之一端耦接至半電源減去該預設電壓(△V)，其另一端耦接至接地。
TW099102842A 2009-11-30 2010-02-01 半電源緩衝放大器 TWI420814B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/628,212 US8049536B2 (en) 2009-11-30 2009-11-30 Half-power buffer amplifier

Publications (2)

Publication Number Publication Date
TW201119229A TW201119229A (en) 2011-06-01
TWI420814B true TWI420814B (zh) 2013-12-21

Family

ID=44068400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102842A TWI420814B (zh) 2009-11-30 2010-02-01 半電源緩衝放大器

Country Status (2)

Country Link
US (1) US8049536B2 (zh)
TW (1) TWI420814B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126500A (en) * 2010-01-28 2011-08-01 Novatek Microelectronics Corp Two-channel operational amplifier circuit
US8947129B2 (en) * 2013-02-28 2015-02-03 Jeng-Jye Shau High voltage switching circuits
TWI575500B (zh) * 2015-02-12 2017-03-21 瑞鼎科技股份有限公司 應用於液晶顯示裝置之源極驅動器的放大器電路
KR102441180B1 (ko) * 2017-12-06 2022-09-06 주식회사 디비하이텍 버퍼 증폭기
KR102483436B1 (ko) * 2018-02-08 2022-12-29 주식회사 디비하이텍 버퍼 증폭기
KR102575248B1 (ko) * 2018-08-01 2023-09-07 주식회사 디비하이텍 반전력 버퍼 증폭기, 데이터 드라이버, 및 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169847A1 (en) * 2007-01-11 2008-07-17 Kyoichi Takenaka Driver and driver/receiver system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169847A1 (en) * 2007-01-11 2008-07-17 Kyoichi Takenaka Driver and driver/receiver system

Also Published As

Publication number Publication date
US20110128047A1 (en) 2011-06-02
TW201119229A (en) 2011-06-01
US8049536B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
US7495512B2 (en) Differential amplifier, data driver and display device
TWI420814B (zh) 半電源緩衝放大器
JP4328306B2 (ja) ソースドライバおよびソース駆動方法
US7907136B2 (en) Voltage generation circuit
JP5442558B2 (ja) 出力回路及びデータドライバ及び表示装置
US7573333B2 (en) Amplifier and driving circuit using the same
JP2008122567A (ja) データドライバ及び表示装置
KR101663157B1 (ko) 반전력 버퍼 증폭기
JP2009218958A (ja) 差動増幅器及びそれを用いた表示装置の駆動回路
US20100033463A1 (en) Operational amplifier circuit and display panel driving apparatus
US8723849B2 (en) Liquid crystal display device
JP2011166555A (ja) ソースドライバ及び液晶表示装置
US8350797B2 (en) Buffer amplifier with minimized power consumption and display driver including the same
US7116171B2 (en) Operational amplifier and driver circuit using the same
US8310280B2 (en) Half-power buffer amplifier
JP4672655B2 (ja) 一定のオフセットを有する演算増幅器およびそのような演算増幅器を備える装置
TWI427922B (zh) 半電源緩衝放大器
US7639227B2 (en) Integrated circuit capable of synchronizing multiple outputs of buffers
KR100922926B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
TWI469515B (zh) 驅動電路及輸出緩衝器
JP2010171490A (ja) 演算増幅器、半導体装置、及び表示装置
JP4846819B2 (ja) データドライバ及び表示装置
TWI409790B (zh) 源極驅動器及相關的驅動方法
KR102441180B1 (ko) 버퍼 증폭기
JP6966887B2 (ja) 出力回路及び表示ドライバ