TWI469515B - 驅動電路及輸出緩衝器 - Google Patents
驅動電路及輸出緩衝器 Download PDFInfo
- Publication number
- TWI469515B TWI469515B TW98140419A TW98140419A TWI469515B TW I469515 B TWI469515 B TW I469515B TW 98140419 A TW98140419 A TW 98140419A TW 98140419 A TW98140419 A TW 98140419A TW I469515 B TWI469515 B TW I469515B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- input
- stage
- switching circuit
- coupled
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims description 55
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 229920000371 poly(diallyldimethylammonium chloride) polymer Polymers 0.000 description 22
- 102100034583 Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit 1 Human genes 0.000 description 18
- 102100039104 Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit DAD1 Human genes 0.000 description 18
- 101000848781 Homo sapiens Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit 1 Proteins 0.000 description 18
- 101000884921 Homo sapiens Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit DAD1 Proteins 0.000 description 18
- 101001050487 Homo sapiens IST1 homolog Proteins 0.000 description 16
- 102100023423 IST1 homolog Human genes 0.000 description 16
- 101100180314 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IST2 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
本發明是有關於一種驅動電路，且特別是有關於一種應用於電子顯示裝置中之驅動電路。
液晶顯示器具有低幅射、低耗量等優點，已逐漸成為顯示器的主流。液晶顯示器通常包括多個源極驅動電路(Source Driver)。源極驅動電路用以提供類比驅動電壓來驅動LCD面板。在過去，源極驅動器中使用兩組輸出緩衝器，來提供正極性輸出電壓及負極性輸出電壓。如此，對應至各個輸出通道(Output Channel)，源極驅動器可在不同的圖框週期(Frame Period)中對LCD面板提供極性反轉之類比驅動電壓。然而，正極性及負極性輸出緩衝器可能因為製程因素導致其臨界電壓(Threshold Voltage)彼此不匹配。這樣一來，將使得傳統源極驅動器輸出的正極性類比驅動電壓與負極性類比驅動電壓彼此不匹配，造成不正常的顯示。
本發明係有關於一種輸出緩衝器(Output Buffer)，用以驅動第一及第二輸出通道，其中輸出緩衝器包括第一輸入級及第二輸入級。本發明相關之輸出緩衝器應用切換電路來切換第一及第二輸入級之輸入訊號與輸出訊號之傳輸路徑，使第一及第二輸入級放大產生之訊號分別被固定地做為第一及第二輸出通道上之輸出訊號。換言之，本發明相關之輸出緩衝器可應用固定之輸入級來對固定之輸出通道進行驅動。據此，相較於傳統輸出緩衝器，本發明相關之輸出緩衝器可有效地避免傳統源極驅動器因為其中之緩衝器間之臨界電壓(Threshold Voltage)彼此不匹配，所導致之輸出正極性及輸出負極性類比驅動電壓彼此不匹配及對應之不正常顯示之缺點，而有效地具有輸出正極性及輸出負極性類比驅動電壓彼此相互匹配及顯示效果較佳之優點。
根據本發明之一方面，提出一種輸出緩衝器，應用於驅動電路中，輸出緩衝器包括第一交換電路及緩衝電路。第一交換電路用以接收第一輸入訊號及第二輸入訊號。緩衝電路包括第一及第二輸入級、第一及第二輸出級與第二交換電路。第一及第二輸入級耦接至第一交換電路。第一及第二輸出級耦接至第二交換電路。第二交換電路耦接至第一及第二輸入級，並耦接至第一及第二輸出級，並用以選擇性耦接第一及第二輸入級其中之一至第一輸出級，並選擇性耦接第一及第二輸入級其中之另一至第二輸出級。第一交換電路更用以選擇性提供第一及第二輸入訊號其中之一至第一輸入級，並選擇性提供第一及第二輸入訊號其中之另一至第二輸入級。
根據本發明之另一方面，提出一種驅動電路，應用於電子顯示裝置中。驅動電路包括第一及第二轉換電路與輸出緩衝器。第一及第二轉換電路分別用以提供第一及第二輸入訊號。輸出緩衝器包括第一交換電路及緩衝電路。第一交換電路用以接收第一輸入訊號及第二輸入訊號。緩衝電路包括第一及第二輸入級、第一及第二輸出級與第二交換電路。第一及第二輸入級耦接至第一交換電路。第一及第二輸出級耦接至第二交換電路。第二交換電路耦接至第一及第二輸入級，並耦接至第一及第二輸出級，並用以選擇性耦接第一及第二輸入級其中之一至第一輸出級，並選擇性耦接第一及第二輸入級其中之另一至第二輸出級。第一交換電路更用以選擇性提供第一及第二輸入訊號其中之一至第一輸入級，並選擇性提供第一及第二輸入訊號其中之另一至第二輸入級。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
本發明實施例之驅動電路係利用切換電路，來切換緩衝器中第一輸入級及第二輸入級之輸入訊號與輸出訊號之傳輸路徑，使第一及第二輸入級放大產生之訊號被用以固定地做為第一輸出通道及第二輸出通道上之輸出訊號。
請參照第1圖，其繪示依照本發明實施例之驅動電路的方塊圖。驅動電路1被應用在電子顯示裝置中，舉例來說，電子顯示裝置例如為液晶顯示器。在一個操作實例中，驅動電路1為源極驅動器(Source Driver)，具有多個輸出通道，用以對液晶顯示器中之多個畫素行(Column)進行驅動，於第1圖中係僅繪示源極驅動電路中之部份結構。
驅動電路1包括輸出緩衝器10、第一轉換電路及第二轉換電路。第一及第二轉換電路例如為數位類比轉換器(Digital to Analog Converter，DAC)，分別用以回應於輸入數位訊號D1及D2，提供類比輸入訊號In1及In2。舉例來說，第一轉換電路為以P型電晶體來實現之正極性DAC(PDAC)12，其用以提供正極性之類比電壓，其相較於電子顯示裝置之共同電極電壓(Common Voltage)具有正極性；第二轉換電路為以N型電晶體來實現之負極性DAC(NDAC)14，其用以提供負極性之類比電壓，其相較於電子顯示裝置之共同電極電壓具有負極性。
應用本發明實施例之驅動電路1之電子顯示裝置中更包括時序控制器(Timing Controller)(未繪示)，其用以提供極性反轉(Inversion)控制訊號POL至驅動電路1。驅動電路1例如包括邏輯電路16，用以對極性反轉控制訊號POL進行邏輯運算，以產生控制訊號POL_PDAC、POL_NDAC、POLN_PDAC及POLN_NDAC。控制訊號POL_PDAC、POL_NDAC、POLN_PDAC及POLN_NDAC用以控制輸出緩衝器10選擇性地輸出正極性及負極性之類比電壓，以對電子顯示裝置進行極性反轉之驅動操作。
輸出緩衝器10包括交換電路SW1、SW3、緩衝電路BF及輸出通道CH1及CH2。緩衝電路BF中包括輸入級IST1、IST2、輸出級OST1、OST2及交換電路SW2。交換電路SW1耦接至PDAC 12及NDAC 14，並耦接至輸入級IST1及IST2；交換電路SW2耦接至輸入級IST1及IST2，並耦接至輸出級OST1及OST2。交換電路SW3耦接至輸出級OST1及OST2，並耦接至輸出通道CH1及CH2。
交換電路SW1用以接收類比輸入訊號In1及In2，並用以受控於控制訊號POL_PDAC、POL_NDAC、POLN_PDAC及POLN_NDAC，耦接PDAC 12及NDAC 14其中之一至輸入級IST1，並耦接PDAC 12及NDAC 14其中之另一至輸入級IST2，藉此將類比輸入訊號In1及In2其中之一做為切換訊號S_In1提供至輸入級IST1，並將類比輸入訊號In1及In2其中之另一做為切換訊號S_In2提供至輸入級IST2。
請參照第2圖，其繪示乃第1圖之交換電路SW1的詳細電路圖。舉例來說，交換電路SW1包括電晶體T1-T4，其中電晶體T1及T3為P型金氧半(PMOS)電晶體，其分別受控於控制訊號POL_PDAC及POLN_PDAC之高訊號位準為截止。電晶體T1及T3更分別受控於控制訊號POL_PDAC及控制訊號POLN_PDAC之低訊號位準為導通，以分別將類比輸入訊號In1做為切換訊號S_In1提供至輸入級IST1及將類比輸入訊號In1做為切換訊號S_In2提供至輸入級IST2。
電晶體T2及T4為N型金氧半(NMOS)電晶體，其分別受控於控制訊號POL_NDAC及POLN_NDAC之低訊號位準為截止。電晶體T2及T4更分別受控於控制訊號POL_NDAC及控制訊號POLN_NDAC之高訊號位準為導通，以分別將類比輸入訊號In2做為切換訊號S_In1提供至輸入級IST1及將類比輸入訊號In2做為切換訊號S_In2提供至輸入級IST2。
輸入級IST1及IST2例如以運算放大器之輸入級電路來實現，其用以對切換訊號S_In1及S_In2進行主要之增益(Gain)放大，以產生放大訊號A_In1及A_In2。
請參照第3圖，其繪示乃第1圖之交換電路SW2的詳細電路圖。交換電路SW2接收放大訊號A_In1及A_In2，並受控於控制訊號POL_PDAC、POL_NDAC、POLN_PDAC及POLN_NDAC，耦接輸入級IST1及IST2其中之一至輸出級OST1，並耦接輸入級IST1及IST2其中之另一至輸出級OST2；藉此將放大訊號A_In1及A_In2其中之一做為切換訊號S’_In1提供至輸出級OST1，並將放大訊號A_In1及A_In2其中之另一做為切換訊號S’_In2提供至輸出級OST2。舉例來說，交換電路SW2與交換電路SW1具有實質上相同之電路結構及電路操作。交換電路SW2包括電晶體T1’-T4’，分別用以執行相近於電晶體T1-T4之操作，於此並不再對其之操作進行贅述。
輸出級OST1及OST2例如以運算放大器之輸出級電路來實現，其用以對切換訊號S’_In1及S’_In2進行功率放大，以產生放大訊號A’_In1及A’_In2。
請參照第4圖，其繪示乃第1圖之交換電路SW3的詳細電路圖。交換電路SW3接收放大訊號A’_In1及A’_In2，並受控於控制訊號POL_PDAC、POL_NDAC、POLN_PDAC及POLN_NDAC，耦接輸出級OST1及OST2其中之一至輸出通道CH1，並耦接輸出級OST1及OST2其中之另一至輸出通道CH2；藉此將放大訊號A’_In1及A’_In2其中之一做為輸出訊號Out1提供至輸出通道CH1，並將放大訊號A’_In1及A’_In2其中之另一做為輸出訊號Out2提供至輸出通道CH2。
舉例來說，交換電路SW3與交換電路SW1及SW2具有實質上相同之電路結構及電路操作。交換電路SW3包括電晶體T1”-T4”，分別用以執行相近於電晶體T1-T4及T1’-T4’之操作，於此並不再對其之操作進行贅述。
輸出通道CH1及CH2分別接收輸出訊號Out1及Out2，並分別據以驅動對應之畫素行(Column)。舉例來說，輸出通道CH1及CH2例如對應至電子式顯示裝置之顯示面板中之第2i+1行(Column)畫素及第2i+2行畫素，i為大於或等於0之整數。假定i等於0，則輸出通道CH1及CH2分別對應至此顯示面板之第1及第2行畫素，並用以提供類比電壓訊號來分別驅動此第1及第2行畫素。
請參照第5圖，其繪示乃第1圖之驅動電路1的相關訊號時序圖。輸出緩衝器10受控於極性反轉控制訊號POL，在操作期間TI1中處於第一極性操作狀態，並在操作期間TI2中處於第二極性操作狀態。舉例來說，在第一極性操作狀態中，輸出通道CH1及CH2上之訊號分別對應至正極性及負極性；在第二極性操作中，輸出通道CH1及CH2上之訊號分別對應至負極性及正極性。
更進一步的說，在操作期間TI1中，極性反轉控制訊號POL、控制訊號POL_NDAC及POL_PDAC具有低訊號位準，控制訊號POLN_PDAC及POLN_NDAC具有高訊號位準。據此，電晶體T2、T2’、T2”、T3、T3’及T3”為截止，而電晶體T1、T1’、T1”、T4、T4’及T4”為導通，使得輸出緩衝器10具有如第6A圖所示之等效方塊圖，以根據具有正極性之輸入類比訊號In1，於輸出通道CH1上提供具有正極性之輸出訊號Out1，並根據具有負極性之輸入類比訊號In2，於輸出通道CH2上提供具有負極性之輸出訊號Out2。
在操作期間TI2中，極性反轉控制訊號POL、控制訊號POL_NDAC及POL_PDAC具有高訊號位準，控制訊號POLN_PDAC及POLN_NDAC具有低訊號位準。據此，電晶體T1、T1’、T1”、T4、T4’及T4”為截止，而電晶體T2、T2’、T2”、T3、T3’及T3”為導通，使得輸出緩衝器10具有如第6B圖所示之等效方塊圖，以根據具有正極性之輸入類比訊號In1於輸出通道CH2上對應提供具有正極性之輸出訊號Out2，並根據具有負極性之輸入類比訊號In2，於輸出通道CH1上對應提供具有負極性之輸出訊號Out1。
在一個例子中，於操作期間TI1及TI2之間更具有切換期間TO1及TO2。在切換期間TO1及TO2中，控制訊號POL_PDAC及POLN_PDAC具有高訊號位準，控制訊號POL_NDAC及POLN_NDAC具有低訊號位準。據此，電晶體T1-T4、T1’-T4’及T1”-T4”均截止，使輸入級IST1及IST2與輸出級OST1及OST2之輸入及輸出節點為浮接(Floating)，以避免交換電路SW1-SW3回應於位準變動時間(Transition)過長之控制訊號POL_PDAC、POL_NDAC、POLN_PDAC及POLN_NDAC產生誤動作(Malfunction)。
在一個例子中，邏輯電路16更提供偏壓訊號PH及PL至輸出級OST1及OST2。偏壓訊號PH及PL致能於切換期間TO1及TO2中，用以在輸出級OST1及OST2之輸入節點及輸出節點為浮接時，對輸出級OST1及OST2分別提供具有高訊號位準VDD及低訊號位準VSS之參考偏壓，以確保輸出級OST1及OST2操作在理想之操作偏壓。
在一個實施例中，輸入級IST1及IST2需對具有正極性之切換訊號S_In1及具有負極性之切換訊號S_In2進行放大操作，據此，輸入級IST1及IST2需由軌對軌(Rail To Rail)電源訊號來驅動，即是輸入級IST1及IST2之供電訊號之高電壓訊號及低電壓訊號需分別等於輸出訊號Out1及Out2之最高電壓訊號VDD及最低電壓訊號VSS。
在一個實施例中，輸出級OST1僅用以對具有正極性之切換訊號S'_In1進行放大操作，而輸出級OST2僅用以對具有負極性之切換訊號S'_In2進行放大操作。據此，輸出級OST1及OST2可由半壓電源訊號(Half Supply)來驅動，即是輸出級OST1之供電訊號之高電壓訊號及低電壓訊號可僅分別等於輸出訊號Out1及Out2之最高電壓訊號VDD及半電壓訊號VDD/2；而輸出級OST2之供電訊號之高電壓訊號及低電壓訊號可僅分別等於輸出訊號Out1及Out2之半電壓訊號VDD/2及最低電壓訊號VSS。
本實施例之輸出緩衝器包括第一及第二輸入級，其負責主要之增益放大操作。本發明相關之輸出緩衝器應用切換電路來切換第一及第二輸入級之輸入訊號與輸出訊號之傳輸路徑，使第一及第二輸入級放大產生之訊號分別被固定地做為第一及第二輸出通道上之輸出訊號。換言之，本發明相關之輸出緩衝器可應用固定之輸入級來對固定之輸出通道進行驅動。如此相較於傳統輸出緩衝器，本發明相關之輸出緩衝器可有效地避免傳統源極驅動器因為其中之緩衝器間之臨界電壓(Threshold Voltage)彼此不匹配，所導致之輸出正極性及輸出負極性類比驅動電壓彼此不匹配及對應之不正常顯示之缺點，而有效地具有輸出正極性及輸出負極性類比驅動電壓彼此相互匹配及顯示效果較佳之優點。
另外，本發明實施例之輸出緩衝器更包括第一及第二輸出級，且例如應用半壓電源訊號來對第一及第二輸出級進行驅動。據此，本發明實施例之輸出緩衝器更具有耗損功率較低之優點。
此外，在本發明實施例之輸出緩衝器中更應用四個控制訊號來對輸出緩衝器之極性反轉操作進行時序控制，以在輸出緩衝器主要之第一及第二操作期間(分別用以提供第一極性狀態之輸出訊號及第二極性狀態之輸出訊號)之間配置切換期間，以確保主要之第一及第二操作期間彼此不重疊(Non-overlapped)，以避免因為輸出緩衝器中之第一至第三交換電路產生誤動作(Malfunction)。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．驅動電路
12．．．正極性數位類比轉換器
14．．．負極性數位類比轉換器
16．．．邏輯電路
10．．．輸出緩衝器
SW1、SW2、SW3．．．交換電路
BF．．．緩衝電路
IST1、IST2．．．輸入級
OST1、OST2．．．輸出級
T1-T4、T1’-T4’、T1”-T4”．．．電晶體
第1圖繪示依照本發明實施例之驅動電路的方塊圖。
第2圖繪示乃第1圖之交換電路SW1的詳細電路圖。
第3圖繪示乃第1圖之交換電路SW2的詳細電路圖。
第4圖繪示乃第1圖之交換電路SW3的詳細電路圖。
第5圖繪示乃第1圖之驅動電路1的相關訊號時序圖。
第6A繪示第1圖之輸出緩衝器10處於第一極性操作狀態時的等效方塊圖。
第6B繪示第1圖之輸出緩衝器10處於第二極性操作狀態時的等效方塊圖
1．．．驅動電路
12．．．正極性數位類比轉換器
14．．．負極性數位類比轉換器
16．．．邏輯電路
10．．．輸出緩衝器
SW1、SW2、SW3．．．交換電路
BF．．．緩衝電路
IST1、IST2．．．輸入級
OST1、OST2．．．輸出級
Claims (4)
- 一種輸出緩衝器(Output Buffer)，應用於一驅動電路中，該輸出緩衝器包括：一第一交換電路，用以接收一第一輸入訊號及一第二輸入訊號；以及一緩衝電路，包括：一第一輸入級與一第二輸入級，耦接至該第一交換電路；一第一輸出級與一第二輸出級，耦接至該第二交換電路；一第二交換電路，耦接至該第一及該第二輸入級，並耦接至該第一及該第二輸出級，該第二交換電路用以選擇性耦接該第一及該第二輸入級其中之一至該第一輸出級，並選擇性耦接該第一及該第二輸入級其中之另一至該第二輸出級，該第二交換電路更用以在一切換期間使該第一輸入級之輸出節點及該第二輸入級之輸出節點及該第一輸出級之輸入節點及該第二輸出級之輸入節點浮接(Floating)；一第一輸出通道及一第二輸出通道；及一第三交換電路，耦接至該第一及該第二輸出級，並耦接至該第一及該第二輸出通道，該第三交換電路用以選擇性地耦接該第一及該第二輸出級其中之一至該第一輸出通道，並選擇性地耦接該第一及該第二輸出級其中之另一至該第二輸出通道；其中，該第一交換電路更用以選擇性提供該第一及該 第二輸入訊號其中之一至該第一輸入級，並選擇性提供該第一及該第二輸入訊號其中之另一至該第二輸入級，該第一交換電路更用以在該切換期間使該第一輸入級之輸入節點及該第二輸入級之輸入節點浮接；其中該輸出緩衝器可操作於一第一操作模式及一第二操作模式，於該第二操作模式下：該第一交換電路提供該第一輸入訊號至該第二輸入級；該第一交換電路提供該第二輸入訊號至該第一輸入級；該第二交換電路耦接該第一輸入級至該第二輸出級；該第二交換電路耦接該第二輸入級至該第一輸出級；該第三交換電路耦接該第一輸出級至該第二輸出通道；以及該第三交換電路耦接該第二輸出級至該第一輸出通道。
- 如申請專利範圍第1項所述之輸出緩衝器，其中，於該第一操作模式下：該第一交換電路提供該第一輸入訊號至該第一輸入級；該第一交換電路提供該第二輸入訊號至該第二輸入級；該第二交換電路耦接該第一輸入級至該第一輸出級；該第二交換電路耦接該第二輸入級至該第二輸出級；該第三交換電路耦接該第一輸出級至該第一輸出通 道；以及該第三交換電路耦接該第二輸出級至該第二輸出通道。
- 如申請專利範圍第1項所述之輸出緩衝器，其中該第一及該第二操作模式分別操作於一第一操作期間及一第二操作期間中，其中該第一及該第二操作期間彼此不重疊(Non-overlapped)。
- 一種驅動電路，應用於一電子顯示裝置中，該驅動電路包括：一第一轉換電路及一第二轉換電路，分別用以提供一第一輸入訊號及一第二輸入訊號；以及一種輸出緩衝器(Output Buffer)，包括：一第一交換電路，用以接收該第一及該第二輸入訊號；以及一緩衝電路，包括：一第一輸入級與一第二輸入級，耦接至該第一交換電路；一第一輸出級與一第二輸出級，耦接至該第二交換電路；及一第二交換電路，耦接至該第一及該第二輸入級，並耦接至該第一及該第二輸出級，該第二交換電路用以選擇性耦接該第一及該第二輸入級其中之一至該第一輸出級，並選擇性耦接該第一及該第二輸入級其中之另一至該第二輸出級，該第二交換電路更用以在一切換期間使該第一輸入級之輸出節點及該第二輸入級之輸出節點 及該第一輸出級之輸入節點及該第二輸出級之輸入節點浮接(Floating)；一第一輸出通道及一第二輸出通道；及一第三交換電路，耦接至該第一及該第二輸出級，並耦接至該第一及該第二輸出通道，該第三交換電路用以選擇性地耦接該第一及該第二輸出級其中之一至該第一輸出通道，並選擇性地耦接該第一及該第二輸出級其中之另一至該第二輸出通道；其中，該第一交換電路更用以選擇性提供該第一及該第二輸入訊號其中之一至該第一輸入級，以及選擇性提供該第一及該第二輸入訊號其中之另一至該第二輸入級，該第一交換電路更用以在該切換期間使該第一輸入級之輸入節點及該第二輸入級之輸入節點浮接；其中該輸出緩衝器可操作於一第一操作模式及一第二操作模式，於該第二操作模式下：該第一交換電路提供該第一輸入訊號至該第二輸入級；該第一交換電路提供該第二輸入訊號至該第一輸入級；該第二交換電路耦接該第一輸入級至該第二輸出級；該第二交換電路耦接該第二輸入級至該第一輸出級；該第三交換電路耦接該第一輸出級至該第二輸出通道；以及該第三交換電路耦接該第二輸出級至該第一輸出通道。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98140419A TWI469515B (zh) | 2009-11-26 | 2009-11-26 | 驅動電路及輸出緩衝器 |
| US12/900,236 US20110122102A1 (en) | 2009-11-26 | 2010-10-07 | Driving Circuit and Output Buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98140419A TWI469515B (zh) | 2009-11-26 | 2009-11-26 | 驅動電路及輸出緩衝器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201119228A TW201119228A (en) | 2011-06-01 |
| TWI469515B true TWI469515B (zh) | 2015-01-11 |
Family
ID=44061740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98140419A TWI469515B (zh) | 2009-11-26 | 2009-11-26 | 驅動電路及輸出緩衝器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110122102A1 (zh) |
| TW (1) | TWI469515B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201250666A (en) * | 2011-06-15 | 2012-12-16 | Raydium Semiconductor Corp | Driving circuit of a display |
| TWI466097B (zh) * | 2012-07-05 | 2014-12-21 | Novatek Microelectronics Corp | 數位類比轉換器及其源極驅動晶片 |
| TW201516997A (zh) | 2013-10-29 | 2015-05-01 | Novatek Microelectronics Corp | 源極驅動器及其驅動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456684B2 (en) * | 2007-02-09 | 2008-11-25 | University Of Florida Research Foundation, Inc. | Dual-chopper amplifier and its usage as readout circuit for capacitive sensors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8487859B2 (en) * | 2002-12-30 | 2013-07-16 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display device |
| TWI285362B (en) * | 2005-07-12 | 2007-08-11 | Novatek Microelectronics Corp | Source driver and the internal data transmission method thereof |
| US8154503B2 (en) * | 2009-09-01 | 2012-04-10 | Au Optronics Corporation | Method and apparatus for driving a liquid crystal display device |
| TWI415056B (zh) * | 2009-09-23 | 2013-11-11 | Raydium Semiconductor Corp | 驅動電路，應用其之電子顯示裝置與其驅動方法 |
-
2009
- 2009-11-26 TW TW98140419A patent/TWI469515B/zh active
-
2010
- 2010-10-07 US US12/900,236 patent/US20110122102A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456684B2 (en) * | 2007-02-09 | 2008-11-25 | University Of Florida Research Foundation, Inc. | Dual-chopper amplifier and its usage as readout circuit for capacitive sensors |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110122102A1 (en) | 2011-05-26 |
| TW201119228A (en) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10199007B2 (en) | Output circuit and data driver of liquid crystal display device | |
| JP4637077B2 (ja) | 駆動電圧出力回路、表示装置 | |
| US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
| US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
| TWI636444B (zh) | 數位類比轉換器及其源極驅動器 | |
| US8508515B2 (en) | Buffering circuit with reduced dynamic power consumption | |
| JP5241036B2 (ja) | 液晶表示用ドライバ及び液晶表示装置 | |
| TWI702792B (zh) | 驅動電路 | |
| KR20160034686A (ko) | 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치 | |
| TWI533598B (zh) | 具有最小電源消耗之緩衝放大器及包括該放大器之顯示驅動器 | |
| JP2011138008A (ja) | 駆動回路及び表示装置 | |
| TWI469515B (zh) | 驅動電路及輸出緩衝器 | |
| TWI420814B (zh) | 半電源緩衝放大器 | |
| JP2006078731A (ja) | 階調電圧生成回路及び階調電圧生成方法 | |
| TWI594227B (zh) | 輸出緩衝裝置 | |
| JP2009003260A5 (zh) | ||
| US8692618B2 (en) | Positive and negative voltage input operational amplifier set | |
| TWI437528B (zh) | 源極驅動器 | |
| US10673397B2 (en) | Operational amplifier | |
| JP7564732B2 (ja) | 出力回路、表示ドライバ及び表示装置 | |
| CN102096220B (zh) | 驱动电路及输出缓冲器 | |
| TWI441451B (zh) | 低功率消耗之驅動裝置、放大器裝置，以及顯示器裝置 | |
| TWI427922B (zh) | 半電源緩衝放大器 | |
| TWI409790B (zh) | 源極驅動器及相關的驅動方法 | |
| JP6966887B2 (ja) | 出力回路及び表示ドライバ |