TWI533598B - 具有最小電源消耗之緩衝放大器及包括該放大器之顯示驅動器 - Google Patents
具有最小電源消耗之緩衝放大器及包括該放大器之顯示驅動器 Download PDFInfo
- Publication number
- TWI533598B TWI533598B TW097123389A TW97123389A TWI533598B TW I533598 B TWI533598 B TW I533598B TW 097123389 A TW097123389 A TW 097123389A TW 97123389 A TW97123389 A TW 97123389A TW I533598 B TWI533598 B TW I533598B
- Authority
- TW
- Taiwan
- Prior art keywords
- supply voltage
- output
- input
- signal
- buffer amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明大體上係關於緩衝放大器及包括緩衝放大器之顯示驅動器,且更具體言之係關於在輸出級具有減少之電源範圍用於顯示驅動器中之最小電源消耗的緩衝放大器。
本申請案主張2008年1月16日在韓國智慧財產局申請之韓國專利申請案第10-2008-0005074號的35 USC § 119下之優先權,該申請案之揭示內容以引用之方式全部併入本文中。
通常,顯示裝置包括諸如液晶顯示(LCD)面板之用於驅動顯示面板的顯示驅動器。由於不同使用者要求各種大小之顯示裝置,所以在市場上已出現小型顯示面板、中型顯示面板、大型顯示面板、甚至超大型顯示面板。
圖1為包括一顯示驅動器110及一顯示面板120之一般顯示裝置的方塊圖。參見圖1,顯示驅動器110包括複數個位準偏移器LS1、LS2、LS3等、複數個數位類比轉換器DAC1、DAC2、DAC3等、及複數個緩衝放大器BUF1、BUF2、BUF3等。各別位準偏移器、各別數位類比轉換器及各別緩衝放大器形成每一資料路徑,其用於自各別輸入數位資料信號產生各別輸出信號從而用於驅動顯示面板120之各別資料線。
舉例而言,位準偏移器LS1、數位類比轉換器DAC1及緩衝放大器BUF1形成用於使用自輸入數位資料信號Data1產
生之輸出信號Vout1來驅動顯示面板120之第一資料線(未圖示)的路徑。類似地,位準偏移器LS2、數位類比轉換器DAC2及緩衝放大器BUF2形成用於使用自輸入數位資料信號Data2產生之輸出信號Vout2來驅動顯示面板120之第二資料線(未圖示)的路徑。又,位準偏移器LS3、數位類比轉換器DAC3及緩衝放大器BUF3形成用於使用自輸入數位資料信號Data3產生之輸出信號Vout3來驅動顯示面板120之第三資料線(未圖示)的路徑。
位準偏移器LS1、LS2、LS3中之每一者偏移輸入數位資料信號Data1、Data2及Data3中之各別一者之各別電壓位準。數位類比轉換器DAC1、DAC2及DAC3中之每一者將各別經偏移之數位資料信號轉換至類比資料信號Vin1、Vin2及Vin3中之各別一者。緩衝放大器BUF1、BUF2及BUF3中之每一者自數位類比轉換器DAC1、DAC2及DAC3接收類比資料信號Vin1、Vin2及Vin3中之各別一者。又,緩衝放大器BUF1、BUF2及BUF3中之每一者產生對應於輸入信號Vin1、Vin2及Vin3中之各別一者的輸出信號Vout1、Vout2及Vout3中之各別一者。
高電源電壓VDD與低電源電壓VSS施加至直接驅動顯示面板120之緩衝放大器BUF1、BUF2及BUF3中之每一者。顯示面板120之大小愈大,緩衝放大器BUF1、BUF2及BUF3之驅動負荷就愈大,且由緩衝放大器BUF1、BUF2及BUF3消耗之電源就愈多。導致熱值增加之電源消耗的增加為顯示驅動器之一顯著設計約束。
因此,根據本發明之一態樣之緩衝放大器包括輸出級,其具有減少之電源範圍以用於在最小偏移劣化之情況下的減少之電源消耗。此類緩衝放大器包括一輸入級與一輸出級。該輸入級具有輸入高與低電源電壓,其施加於該輸入級上以用於自輸入信號產生至少一傳輸信號。該輸出級具有輸出高電源電壓與輸出低電源電壓,其施加於該輸出級上以用於自至少一傳輸信號產生一輸出信號。輸出高電源電壓與輸出低電源電壓之間的第一差異小於輸入高與低電源電壓之間的第二差異。
在本發明之一實施例中,輸出高電源電壓低於輸入高電源電壓,且輸出低電源電壓高於輸入低電源電壓。在本發明之另一實施例中,當輸出高電源電壓大體上等於輸入高電源電壓時,輸出低電源電壓高於輸入低電源電壓。或者,當輸出低電源電壓大體上等於輸入低電源電壓時,輸出高電源電壓低於輸入高電源電壓。
在本發明之另一實施例中,根據輸出信號之最大值設定輸出高電源電壓,且根據輸出信號之最小值設定輸出低電源電壓。另外,設定輸入高與低電源電壓以使其具有緩衝放大器之低偏移從而用於輸入信號之廣泛範圍。
在本發明之一例示性實施例中,輸入級藉由用軌對軌方法差動放大輸入信號而產生至少一傳輸信號。
在本發明之另一實施例中,輸出級包括至少一電流鏡射單元、一偏置控制器及一輸出單元。該電流鏡射單元具有
輸出高電源電壓與輸出低電源電壓中之至少一者,其施加於該電流鏡射單元上用於回應於該至少一傳輸信號而執行電流鏡射。該偏置控制器耦接至電流鏡射單元用於回應於一控制信號而控制電流鏡射。該輸出單元具有施加於其上之輸出高電源電壓與輸出低電源電壓,該輸出單元耦接至電流鏡射及偏置控制器,且產生輸出信號。
根據本發明之另一實施例之一緩衝放大器包括一具有輸入高電源電壓或輸入低電源電壓中之一者的輸入級,電源電壓施加於輸入級上以用於自輸入信號產生至少一傳輸信號。在該情況下,緩衝放大器亦包括一具有輸出高電源電壓與輸出低電源電壓的輸出級,電源電壓施加於輸出級上以用於自至少一傳輸信號產生一輸出信號。若輸入高電源電壓施加於輸入級上,則輸出高電源電壓低於輸入高電源電壓。或者,若輸入低電源電壓施加於輸入級上,則輸出低電源電壓高於輸入低電源電壓。
在本發明之一例示性實施例中,來自此類緩衝放大器之輸出信號施加於顯示面板之資料線上。
根據本發明之另一態樣之顯示驅動器包括一位準偏移器、一數位類比轉換器及一緩衝放大器。該位準偏移器偏移數位資料信號之電壓位準以產生經偏移之數位資料信號。數位類比轉換器將該偏移之數位資料信號轉換為一類比資料信號。緩衝放大器接收類比資料信號作為輸入信號,且該緩衝放大器包括一輸入級及一輸出級。該輸入級具有輸入高與低電源電壓,其施加於該輸入級上以用於自
輸入信號產生至少一傳輸信號。該輸出級具有輸出高電源電壓與輸出低電源電壓,其施加於其上以用於自該至少一傳輸信號產生一輸出信號。輸出高電源電壓與輸出低電源電壓之間的第一差異小於輸入高與低電源電壓之間的第二差異。
根據本發明之另一態樣之顯示驅動器包括一第一緩衝器及一第二緩衝器。該第一緩衝放大器包括一第一輸入級及一第一輸出級。該第一輸入級具有施加於其上之高與低電源電壓。該第一輸出級具有施加於其上之高電源電壓,且其具有低電源電壓或高於低電源電壓之第一參考電源電壓中之一者。該第二緩衝放大器包括一第二輸入級及一第二輸出級。該第二輸入級具有施加於其上之高與低電源電壓。該第二輸出級具有施加於其上之低電源電壓,且其具有高電源電壓或低於高電源電壓之第二參考電源電壓中之一者。第一與第二輸出級中之至少一者具有第一與第二參考電源電壓中之至少一者。
在本發明之另一實施例中,顯示驅動器進一步包括一切換網路,其用於根據極性反轉在顯示面板之第一與第二資料線之間交替連接第一與第二輸出級之輸出。又,切換網路根據極性反轉交替施加第一與第二輸入信號至第一與第二輸入級。
在本發明之一例示性實施例中,高於低電源電壓之第一參考電源電壓施加於第一輸出級上,且低於高電源電壓之第二參考電源電壓施加於第二輸出級上。
在本發明之另一實施例中,低電源電壓施加於第一輸出級上,且低於高電源電壓之第二參考電源電壓施加於第二輸出級上。或者,高於低電源電壓之第一參考電源電壓施加於第一輸出級上,且高電源電壓施加於第二輸出級上。
在本發明之另一實施例中,第一參考電源電壓對應於由第一緩衝放大器產生之第一輸出信號之最小值,且第二參考電源電壓對應於由第二緩衝放大器產生之第二輸出信號之最大值。舉例而言,第一輸出信號之最小值及第二輸出信號之最大值對應於施加至顯示面板之共同電極的通用電壓。
在本發明之另一實施例中,第一與第二輸出級中之至少一者包括一場效電晶體,該場效電晶體具有形成於局部井中之源極區域及主體區域,其中中間井安置於局部井與基板之間,第一與第二參考電源電壓中之一者施加於源極與主體區域上,且高與低電源電壓中之一者施加於基板上。
以此方式,減少施加於緩衝放大器之輸出級上之輸出高電源電壓與輸出低電源電壓之間的範圍以用於最小化緩衝放大器中之電源消耗。另外,未減少施加於輸入級上之輸入高與低電源電壓之間的範圍以用於保留緩衝放大器偏移特徵之完整性。
本發明之上述及其他特徵優勢將在參看隨附圖式詳細描述例示性實施例時變得顯而易見。
根據本發明之一例示性實施例,圖11展示具有用於例如
用減少之電源消耗驅動諸如LCD(液晶顯示)面板之顯示面板220的顯示驅動器210之顯示裝置200。顯示驅動器210包括複數個位準偏移器LS1、LS2、LS3等、複數個數位類比轉換器DAC1、DAC2、DAC3等、及複數個緩衝放大器BUF1、BUF2、BUF3等,每一緩衝放大器使用減少之電源消耗操作。
位準偏移器LS1、LS2、LS3等中之每一者偏移輸入數位資料信號Data1、Data2、Data3等中之各別一者之電壓位準,以產生一各別位準偏移之數位資料信號。數位類比轉換器DAC1、DAC2、DAC3等將該等各別位準偏移之數位資料信號轉換為輸入至各別緩衝放大器BUF1、BUF2、BUF3等(其放大各別類比信號以產生施加於顯示面板220之各別資料線212、214、216等上之各別輸出信號Vout1、Vout2、Vout3等)之類比信號。
複數個資料線212、214、216等中之每一者對應於各別位準偏移器、各別數位類比轉換器及各別緩衝放大器,從而產生施加於其上之各別輸出信號。舉例而言,位準偏移器LS1、數位類比轉換器DAC1及緩衝放大器BUF1自輸入數位資料信號Data1產生施加於資料線212上之輸出信號Vout1。
類似地,位準偏移器LS2、數位類比轉換器DAC2及緩衝放大器BUF2自輸入數位資料信號Data2產生施加於資料線214上之輸出信號Vout2。又,位準偏移器LS3、數位類比轉換器DAC3及緩衝放大器BUF3自輸入數位資料信號
Data3產生施加於資料線216上之輸出信號Vout3。根據本發明之一實施例,緩衝放大器BUF1、BUF2、BUF3等中之每一者藉由與圖4中所說明之緩衝放大器BUF_P類似地實施而減少了電源消耗。
圖2A為緩衝放大器BUF之方塊圖,及圖2B說明由圖2A之緩衝放大器BUF產生之輸出信號Vout。緩衝放大器BUF產生對應於輸入信號Vin之輸出信號Vout。參見圖2A,緩衝放大器BUF驅動諸如顯示面板120之模型化為負載電阻器Rd及負載電容器Cd的負載。舉例而言,液晶顯示(LCD)面板之像素電路之電池電容器對應於負載電容器Cd。在該情況下,自緩衝放大器BUF產生之輸出信號Vout經由負載電阻器Rd施加至電池電容器Cd之像素電極PE,且通用電壓VCOM施加至電池電容器Cd之共同電極CE。
進一步參見圖2A,緩衝放大器BUF分為輸入級In-Stg及輸出級Out-Stg,其在終端之間形成一信號路徑用於輸入信號Vin及輸出信號Vout。如圖2A中所說明,高電源電壓VDD及低電源電壓VSS施加至輸入級In-Stg及輸出級Out-Stg兩者用於給輸入級In-Stg及輸出級Out-Stg供電。
參見圖2B,高電源電壓VDD及低電源電壓VSS施加至輸出級Out-Stg,但自輸出級Out-Stg產生之輸出信號Vout之電壓在最大電壓Vup與最小電壓Vdn之間的範圍內。輸出信號Vout具有對應於輸入信號Vin之電壓的電壓,其中輸出信號Vout在電壓Vup與Vdn之間的範圍內。
考慮到包括在輸出級Out-Stg中之電晶體的操作特徵,諸
如此類電晶體之臨限電壓、汲極至源極電壓(過度驅動電壓)等,設定高電源電壓VDD高於最大電壓Vup,且設定低電源電壓VSS低於最小電壓Vdn。然而,若設定高電源電壓VDD高於所需電壓或設定低電源電壓低於所需電壓,則電源不必要地經消耗。
另一方面,高電源電壓VDD不應低於所需電壓,且低電源電壓VSS不應高於所需電壓。另外,需要緩衝放大器BUF之偏移特徵及有效輸入/輸出範圍即使在減少電源消耗的情況下也不劣化。現參見圖3及圖4描述緩衝放大器BUF之偏移特徵及有效輸入/輸出範圍。
圖3說明緩衝放大器之電源電壓與偏移之間的關係。參見圖3,第一緩衝放大器BUF_A產生對應於輸入信號Vin之輸出信號Vout。另外,第一高電源電壓VDDA及第一低電源電壓VSSA施加至第一緩衝放大器BUF_A之輸入級In-Stg及輸出級Out-Stg。
第一緩衝放大器BUF_A具有第一有效輸入/輸出範圍VR_A,其中回應於輸入信號Vin之第一緩衝放大器BUF_A之第一偏移Offset_A較小。然而,在第一有效輸入/輸出範圍VR_A之外,第一緩衝放大器BUF_A之第一偏移Offset_A顯著較大。
亦參見圖3,第二緩衝放大器BUF_B產生對應於輸入信號Vin之輸出信號Vout。為減少電源消耗,低於第一高電源電壓VDDA之第二高電源電壓VDDB及高於第一低電源電壓VSSA之第二低電源電壓VSSB施加至第二緩衝放大器
BUF_B之輸入級In-Stg及輸出級Out-Stg。因此,第一高電源電壓與低電源電壓之間的第一差異VDDA-VSSA高於第二高電源電壓與低電源電壓之間的第二差異VDDB-VSSB。
在該情況下,第二緩衝放大器BUF_B具有小於第一有效輸入/輸出範圍VR_A之第二有效輸入/輸出範圍VR_B。因此,第二緩衝放大器BUF_B之偏移對於較小有效輸入/輸出範圍VR_B相對較小。
根據本發明之一實施例,圖4說明具有減少之電源消耗之緩衝放大器BUF_P的電源電壓與偏移之間的關係。根據本發明之一實施例,圖11之緩衝放大器BUF1、BUF2、BUF3等中之每一者可與圖4之緩衝放大器BUF_P類似地實施。
在圖4之緩衝放大器BUF_P中,輸入高電源電壓VDDA及輸入低電源電壓VSSA施加至輸入級In-Stg。相反,輸出高電源電壓VDDB及輸出低電源電壓VSSB施加至緩衝放大器BUF_P之輸出級Out-Stg。在圖4之緩衝放大器BUF_P中,輸出高電源電壓VDDB與低電源電壓VSSB之間的第一差異VDDB-VSSB小於輸入高電源電壓VDDA與低電源電壓VSSA之間的第二差異VDDA-VSSA,從而在輸出級Out-Stg處之電源消耗降低。
此外在圖4中,緩衝放大器BUF_P具有有效輸入/輸出範圍VR_P,其中緩衝放大器BUF_P之偏移相對較低。此類有效輸入/輸出範圍VR_P未顯著縮小,因為施加至輸入級
In-Stg之輸入高電源電壓VDDA與低電源電壓VSSA之間的差異VDDA-VSSA保持相對較高。有效輸入/輸出範圍VR_P之間的端點高於輸出高電源電壓VDDB,且低於輸出低電源電壓VSSB。緩衝放大器BUF_P之偏移主要藉由施加至輸入級In-Stg之輸入高電源電壓VDDA與低電源電壓VSSA之間的差異而確定。
圖5為根據本發明之一例示性實施例之圖4之緩衝放大器BUF_P的電路圖,其具有用於驅動負載電阻器Rd及負載電容器Cd之輸入級In-Stg及輸出級Out-Stg。
輸入級In-Stg具有輸入高電源電壓VDDA與低電源電壓VSSA,其施加於輸入級In-Stg上用於產生對應於輸入信號Vin11及Vin12之傳輸信號Sa、Sb、Sc及Sd。輸出級Out-Stg具有輸出高電源電壓VDDB與低電源電壓VSSB,其施加於輸出級Out-Stg上用於產生對應於傳輸信號Sa、Sb、Sc及Sd之輸出信號Vout。輸出高電源電壓VDDB與低電源電壓VSSB之間的第一差異VDDB-VSSB小於輸入高電源電壓VDDA與低電源電壓VSSA之間的第二差異VDDA-VSSA,用於在輸出級Out-Stg處之減少的電源消耗。
根據本發明之一例示性實施例,設定輸出高電源電壓VDDB低於輸入高電源電壓VDDA,及設定輸出低電源電壓VSSB高於輸入低電源電壓VSSA。或者,當設定輸出高電源電壓VDDB等於輸入高電源電壓VDDA時,設定輸出低電源電壓VSSB高於輸入低電源電壓VSSA。類似地,當設定輸出低電源電壓VSSB等於輸入低電源電壓VSSA時,
設定輸出高電源電壓VDDB低於輸入高電源電壓VDDA。
將由緩衝放大器BUF_P消耗之電源分類為由輸入級In-Stg消耗之靜態電源及由輸出級Out-Stg消耗之動態電源。此類靜態電源由輸入級In-Stg消耗以產生對應於輸入信號Vin11及Vin12之傳輸信號Sa、Sb、Sc及Sd。此類動態電源由輸出級Out-Stg消耗以驅動負載電阻器Rd及負載電容器Cd,用於自傳輸信號Sa、Sb、Sc及Sd產生輸出信號Vout。
由緩衝放大器BUF_P消耗之大多數電源用於驅動負載電阻器Rd及負載電容器Cd。因此,由緩衝放大器BUF_P消耗之電源藉由在輸出級Out-Stg處減少動態電源消耗而顯著減少。
考慮到輸出信號Vout之最大值而設定輸出高電源電壓VDDB,且考慮到輸出信號Vout之最小值而設定輸出低電源電壓VSSB。詳言之,考慮到電晶體之操作特徵,諸如在圖5中耦接至具有產生於其上之輸出電壓Vout之輸出節點No之PMOSFET(P-通道金屬氧化物半導體場效電晶體)MP及NMOSFET(N-通道金屬氧化物半導體場效電晶體)的臨限電壓、汲極至源極電壓(過度驅動電壓),設定輸出高電源電壓VDDB稍高於輸出信號Vout之最大值,且設定輸出低電源電壓VSSB稍低於輸出信號Vout之最小值。
圖5中緩衝放大器BUF_P之輸入級In-Stg包括具有含施加於其上之輸入信號Vin11及VIn12之閘極的差動耦接之PMOSFET及差動耦接之NMOSFET。差動耦接之NMOSFET的汲極產生傳輸信號Sa及Sb,且差動耦接之PMOSFET的
汲極產生傳輸信號Sc及Sd。偏置PMOSFET具有施加於其上之輸入高電源電壓VDDA,及偏置NMOSFET具有施加於其上之輸入低電源電壓VSSA。圖5之輸入級In-Stg根據稍後將參見圖6A、6B及6C詳細描述之軌對軌方法差動地放大輸入信號Vin11及VIn12。
進一步參見圖5,輸出級Out-Stg包括第一電流鏡射單元512、偏置控制器514、第二電流鏡射單元516及輸出單元518。輸出高電源電壓VDDB施加於第一電流鏡射單元512及輸出單元518之PMOSFET MP上。輸出低電源電壓VDDS施加於第二電流鏡射單元516及輸出單元518之NMOSFET MN上。
第一電流鏡射單元512回應於傳輸信號Sa及Sb而執行電流鏡射。第二電流鏡射單元516回應於傳輸信號Sc及Sd而執行電流鏡射。偏置控制器514連接至第一與第二電流鏡射單元512及516用於回應於控制信號(未圖示)而控制其中之電流鏡射。輸出單元518連接至電流鏡射單元512及516以及偏置控制器514,用於回應於由第一與第二電流鏡射單元512及516進行之電流鏡射而產生輸出信號Vout。
當輸出級Out-Stg用對應於輸出信號Vout之驅動電流I_charge給負載電容器Cd充電時,驅動電流I_charge之路徑經由PMOSFET MP及負載電阻器Rd自輸出高電源電壓VDDB之終端至負載電容器Cd而形成。當輸出級Out-Stg用對應於輸出信號Vout之驅動電流I_disch arge給負載電容器Cd放電時,驅動電流I_discharge之路徑經由負載電阻器Rd
及NMOSFET MN自負載電容器Cd至輸出低電源電壓VSSB之終端而形成。負載電容器Cd可對應於包括在諸如LCD(液晶顯示)面板之顯示面板220之像素電路中的電池電容器。該電池電容器Cd包括一像素電極PE及一共同電極CE。
圖6A、6B及6C為可用於根據本發明之實施例的緩衝放大器中之各種類型之輸入級In-Stg的電路圖。圖6A中所說明之輸入級In-Stg與圖5中所說明之輸入級In-Stg相同。
相反在圖6B中,僅輸入高電源電壓VDDA施加至輸入級In-Stg。類似地在圖6C中,僅輸入低電源電壓VSSA施加至輸入級In-Stg。在圖6B及6C中,輸入信號Vin11及Vin12之有效範圍傾向於輸入高電源電壓VDDA或輸入低電源電壓VSSA,因此減小了緩衝放大器之有效輸入/輸出範圍。
相反在圖6A中,輸入高電源電壓VDDA與低電源電壓VSSA兩者施加至輸入級In-Stg。在該情況下,輸入信號Vin11及Vin12之有效範圍自接近輸入高電源電壓VDDA延伸至接近輸入低電源電壓VSSA,因此以軌對軌放大方法來增大緩衝放大器之有效輸入/輸出範圍。在軌對軌方法中,VDDA稱作正軌電壓,且VSSA稱作負軌電壓。
在圖6A中用於軌對軌方法之輸入級In-Stg較佳用於緩衝放大器之較高有效輸入/輸出範圍。然而,若允許在有效輸入/輸出範圍內的一些減少,則圖6B及圖6C中之輸入級亦可用於本發明。
參見圖6B,輸入級In-Stg具有輸入高電源電壓VDDA,
其施加於輸入級In-Stg上以產生對應於輸入信號Vin11及Vin12之傳輸信號Sc及Sd。另外,輸出級Out-Stg具有輸出高電源電壓VDDB與輸出低電源電壓VSSB,其施加於輸出級Out-Stg上以產生對應於傳輸信號Sc及Sd之輸出信號Vout。進一步參見圖6B,為減少在輸出級Out-Stg處之動態電源消耗,設定輸出高電源電壓VDDB低於輸入高電源電壓VDDA。
參見圖6C,輸入級In-Stg具有輸入低電源電壓VSSA,其施加於輸入級In-Stg上以產生對應於輸八信號Vin11及Vin12之傳輸信號Sa及Sb。另外,輸出級Out-Stg具有輸出高電源電壓VDDB與輸出低電源電壓VSSB,其施加於輸出級Out-Stg上以產生對應於傳輸信號Sa及Sb之輸出信號Vout。進一步參見圖6C,為減少在輸出級Out-Stg處之動態電源消耗,設定輸出低電源電壓VSSB高於輸入低電源電壓VSSA。
圖7為用於說明藉由顯示驅動器驅動諸如LCD面板之顯示面板之資料線之行反轉方法(其亦稱作"線反轉方法")的時序圖。顯示驅動器利用輸出信號Vout1及Vout2在每一框之極性之反轉(例如極性反轉)來驅動LCD面板用於防止LCD面板劣化。
為了解釋行反轉方法,假設顯示驅動器包括驅動LCD面板之第一資料線的第一緩衝放大器,及包括驅動LCD面板之第二資料線的第二緩衝放大器。顯示面板之資料線亦可稱為源線或行線。
進一步參見圖7,第一輸出信號Vout1由第一緩衝放大器產生用於驅動LCD面板之第一資料線,且第二輸出信號Vout2由第二緩衝放大器產生用於驅動LCD面板之第二資料線。在圖7中,TS1表示驅動連接至一個資料線之第一像素之週期,TS2表示驅動連接至該資料線之第二像素之週期,及TS3表示驅動連接至該資料線之第三像素之週期。
在圖7中,VCOM表示施加至LCD面板(見圖5)之像素電路之共同電極之通用電壓。另外在圖7中,VP表示輸出信號Vout1或Vout2中之最大值,且VN表示輸出信號Vout1或Vout2中之最小值。
在第一框週期F1中,第一輸出信號Vout1之電壓位準在VP至VCOM之正範圍內。在第二框週期F2中,第一輸出信號Vout1之電壓位準在VCOM至VN之負範圍內。在第一框週期F1中,第二輸出信號Vout2之電壓位準在VCOM至VN之負範圍內。在第二框週期F2中,第二輸出信號Vout2之電壓位準在VP至VCOM之正範圍內。如上所述,在行反轉之方法中,輸出信號Vout1及Vout2之極性在每一框或行交替反轉。
如在圖7中所說明,第一與第二輸出信號Vout1及Vout2中之每一者交替在VP至VCOM之正範圍及VCOM至VN之負範圍兩者內。當第一輸出信號Vout1在VP至VCOM之正範圍內時,第二輸出信號Vout2在VCOM至VN之負範圍內。類似地,當第一輸出信號Vout1在VCOM至VN之負範圍內時,第二輸出信號Vout2在VP至VCOM之正範圍內。
因此,第一輸出信號Vout1與第二輸出信號Vout2之範圍的極性在驅動像素之每一框或每一預定週期彼此交替切換。在本發明之一實施例中,可在如圖8A、8B及8C中所說明之反轉方法中減少電源消耗。
根據本發明之一實施例,圖8A、8B及8C為用於以反轉方法驅動之顯示驅動器的電路圖。圖8A說明輸出對應於第一輸入信號Bin1之第一輸出信號Bout1的第一緩衝放大器BUF1,及輸出對應於第二輸入信號Bin2之第二輸出信號Bout2的第二緩衝放大器BUF2。根據本發明之一實施例,第一緩衝放大器BUF1與第二緩衝放大器BUF2包括在顯示驅動器中。
高電源電壓VDDA及低電源電壓VSSA施加至第一緩衝放大器BUF1之輸入級In-Stg。高電源電壓VDDA及第一參考電源電壓VREF1施加至第一緩衝放大器BUF1之輸出級Out-Stg。為減少輸出級Out-Stg處之動態電源消耗,設定第一參考電源電壓VREF1高於低電源電壓VSSA。舉例而言,如圖7中所說明,第一緩衝放大器BUF1為正緩衝放大器,其在VP至VCOM之正範圍內產生輸出信號Bout1。
高電源電壓VDDA及低電源電壓VSSA施加至第二緩衝放大器BUF2之輸入級In-Stg。第二參考電源電壓VREF2及低電源電壓VSSA施加至第二緩衝放大器BUF2之輸出級Out-Stg。為減少輸出級Out-Stg處之動態電源消耗,設定第二參考電源電壓VREF2低於高電源電壓VDDA。舉例而言,如圖7中所說明,第二緩衝放大器BUF2為負緩衝放大器,
其在VCOM至VN之負範圍內產生輸出信號Bout2。
在圖8A中,第一參考電源電壓VREF1對應於來自第一緩衝放大器BUF1之第一輸出信號Bout1之最小值。第二參考電源電壓VREF2對應於來自第二緩衝放大器BUF2之第二輸出信號Bout2之最大值。舉例而言,如圖7中所說明,當顯示驅動器包括用於驅動LCD面板之第一與第二緩衝放大器BUF1及BUF2時,第一輸出信號Bout1之最小值及第二輸出信號Bout2之最大值對應於施加至LCD面板之像素電路之共同電極上的通用電壓VCOM。
考慮到包括在輸出級Out-Stg中之諸如圖5中電晶體MP及MN之電晶體的操作特徵,諸如臨限電壓、汲極至源極電壓(過度驅動電壓)等,設定第一參考電源電壓VREF1稍低於通用電壓VCOM,且設定第二參考電源電壓VREF2稍高於通用電壓VCOM。
圖8B及8C說明切換網路,其中開關SOP1、SOP2、SON1、SON2、SIP1、SIP2、SIN1及SIN2用於經由第一與第二緩衝放大器BUF1及BUF2切換信號路徑從而用於反轉方法。參見圖8B及8C,第一正輸出開關SOP1及第一負輸出開關SON1控制第一輸出信號Bout1之路徑。第二正輸出開關SOP2及第二負輸出開關SON2控制第二輸出信號Bout2之路徑。參見圖8C,第一正輸入開關SIP1及第一負輸入開關SIN1控制第一輸入信號Vin1之路徑。第二正輸入開關SIP2及第二負輸入開關SIN2控制第二輸入信號Vin2之路徑。
參見圖8B,第一緩衝放大器BUF1之輸入級In-Stg接收輸入信號Vin1及Vin2中之一者作為其輸入信號Bin1。第二緩衝放大器BUF2之輸入級In-Stg接收輸入信號Vin2及Vin1中之另一者作為其輸入信號Bin2。為了反轉驅動,第一與第二輸入信號Vin1及Vin2交替耦接至第一與第二緩衝放大器BUF1及BUF2。
位準偏移器及數位類比轉換器之對應路徑可提供第一輸入信號Vin1與第二輸入信號Vin2中之每一者至緩衝放大器BUF1及BUF2中之每一者。舉例而言,圖8C之輸入開關SIP1、SIN1、SIP2及SIN2可包括在此類位準偏移器或此類數位類比轉換器中。或者,輸入開關SIP1、SIN1、SIP2及SIN2可包括在此類數位類比轉換器與緩衝放大器BUF1及BUF2之間。
現參見圖8C較詳細描述根據反轉方法之驅動。當啟動正反轉信號時(未圖示),第一正輸入開關SIP1傳輸第一輸入信號Vin1至第一緩衝放大器BUF1之輸入級In-Stg。當啟動負反轉信號時(未圖示),第一負輸入開關SIN1傳輸第一輸入信號Vin1至第二緩衝放大器BUF2之輸入級In-Stg。
當啟動正反轉信號時,第二正輸入開關SIP2傳輸第二輸入信號Vin2至第二緩衝放大器BUF2之輸入級In-Stg。當啟動負反轉信號時,第二負輸入開關SIN2傳輸第二輸入信號Vin2至第一緩衝放大器BUF1之輸入級In-Stg。每次啟動正反轉信號與負反轉信號中之一者。
當啟動正反轉信號時,第一正輸出開關SOP1將來自第
一緩衝放大器BUF1之輸出級Out-Stg的第一輸出信號Bout1傳輸至顯示面板之第一資料線DL1。當啟動負反轉信號時,第一負輸出開關SON1將來自第一緩衝放大器BUF1之輸出級Out-Stg的第一輸出信號Bout1傳輸至顯示面板之第二資料線DL2。
當啟動正反轉信號時,第二正輸出開關SOP2將來自第二緩衝放大器BUF2之輸出級Out-Stg的第二輸出信號Bout2傳輸至第二資料線DL2。當啟動負反轉信號時,第二負輸出開關SON2將來自第二緩衝放大器BUF2之輸出級Out-Stg的第二輸出信號Bout2傳輸至第一資料線DL1。
以此方式,具有圖8B或8C之緩衝器BUF1及BUF2以及交換網絡之顯示驅動器基於行反轉方法(其亦稱為"線反轉方法")來驅動LCD面板。在此,術語"行反轉"不僅指全行反轉,亦指部分行反轉,諸如2-點行反轉(或2-線反轉)及4-點行反轉(或4-線反轉)。當LCD面板包括M個掃描線時,1-線反轉表示全點反轉,且M-線反轉表示全行反轉。
舉例而言,在第一驅動週期期間,經由包括第一正輸入開關SIP1、正緩衝放大器BUF1及第一正輸出開關SOP1之資料路徑處理第一輸入信號Vin1,使得自第一輸入信號Vin1產生之第一輸出信號Bout1施加於第一資料線DL1上。亦在第一驅動週期期間,經由包括第二正輸入開關SIP2、負緩衝放大器BUF2及第二正輸出開關SOP2之資料路徑處理第二輸入信號Vin2,使得自第二輸入信號Vin2產生之第二輸出信號Bout2施加於第二資料線DL2上。因此,在第一
驅動週期期間,具有正範圍之輸出信號Vout1傳輸至第一資料線DL1,且具有負範圍之輸出信號Vout2傳輸至第二資料線DL2。
接著在第二驅動週期期間,經由包括第一負輸入開關SIN1、負緩衝放大器BUF2及第二負輸出開關SON2之資料路徑處理第一輸入信號Vin1,使得自第一輸入信號Vin1產生之第二輸出信號Bout2施加於第一資料線DL1上。亦在第二驅動週期期間,經由包括第二負輸入開關SIN2、正緩衝放大器BUF1及第一負輸出開關SON1之資料路徑處理第二輸入信號Vin2,使得自第二輸入信號Vin2產生之第一輸出信號Bout1施加於第二資料線DL2上。因此,在第二驅動週期期間,具有負範圍之第一輸出信號Vout1施加於第一資料線DL1上,且具有正範圍之第二輸出信號Vout2施加於第二資料線DL2上。
在圖8B或8C中之此反轉驅動中,第一緩衝放大器BUF1產生僅具有正範圍之對應輸出信號Bout1,且第二緩衝放大器BUF2產生僅具有負範圍之對應輸出信號Bout2。此類緩衝器BUF1與BUF2及因此具有此類緩衝器BUF1與BUF2之顯示驅動器已自緩衝放大器在正與負範圍兩者中產生輸出信號的情況而減少了電源消耗及熱值。
若一個緩衝放大器產生具有正範圍與負範圍兩者之輸出信號,則需要施加至此類緩衝放大器之輸出級之高與低電源電壓之間的差異約為圖7中所說明之VP-VN的電壓差異。與圖8B或8C中之顯示驅動器相反,施加至第一緩衝
放大器BUF1之輸出級Out-Stg之電源電壓VDDA與VREF1之間的差異約足夠為圖7中所說明之電壓差異VP-VCOM。類似地,施加至第二緩衝放大器BUF2之輸出級Out-Stg之電源電壓VREF2與VSSA之間的差異約足夠為圖7中所說明之電壓差異VCOM-VN。
根據本發明之其他實施例,圖9A及9B為顯示驅動器的電路圖。參見圖9A,顯示驅動器包括一第一緩衝放大器BUF1及一第二緩衝放大器BUF2。亦在圖9A中,高電源電壓VDDA及低電源電壓VSSA施加至第一緩衝放大器BUF1之輸入級In-Stg,且高電源電壓VDDA及第一參考電源電壓VREF1施加至第一緩衝放大器BUF1之輸出級Out-Stg。
為了減少圖9A之第一緩衝放大器BUF1處之動態電源消耗,設定高電源電壓VDDA與參考電源電壓VREF1之間的差異小於高電源電壓VDDA與低電源電壓VSSA之間的差異。舉例而言,為減少第一緩衝放大器BUF1之輸出級Out-Stg處之動態電源消耗,設定參考電源電壓VREF1高於低電源電壓VSSA。
在圖9A之第二緩衝放大器BUF2中,高電源電壓VDDA與低電源電壓VSSA施加至輸入級In-Stg與輸出級Out-Stg兩者。圖9A之顯示驅動器之總電源消耗藉由減少僅第一緩衝放大器BUF1處之動態電源消耗而減少。
參見圖9B,顯示驅動器包括一第一緩衝放大器BUF1及一第二緩衝放大器BUF2。在圖9B之第一緩衝放大器BUF1中,高電源電壓VDDA與低電源電壓VSSA施加至輸入級
In-Stg與輸出級Out-Stg兩者。在圖9B之第二緩衝放大器BUF2中,高電源電壓VDDA與低電源電壓VSSA施加至輸入級In-Stg,且第二參考電源電壓VREF2及低電源電壓VSSA施加至輸出級Out-Stg。
為了減少第二緩衝放大器BUF2處之動態電源消耗,設定參考電源電壓VREF2與低電源電壓VSSA之間的差異小於高電源電壓VDDA與低電源電壓VSSA之間的差異。舉例而言,為減少第二緩衝放大器BUF2之輸出級Out-Stg處之動態電源消耗,設定參考電源電壓VREF2低於高電源電壓VDDA。因此,由顯示驅動器造成之總電源消耗藉由簡單減少第二緩衝放大器BUF2處之動態電源消耗而最小化。
圖10A為根據本發明之一實施例之具有減少之電源消耗之緩衝放大器BUF的方塊圖。圖10B及10C展示根據本發明之實施例之包括在圖10A之緩衝放大器BUF之輸出級Out-Stg中之電晶體的橫截面圖。
參見圖10A,包括在輸出級Out-Stg中之NMOS電晶體具有直接連接至參考電源電壓VREF1之終端或經由另一元件間接連接至參考電源電壓VREF1之終端的源極終端S。圖10B中所說明之NMOS電晶體及圖10C中所說明之NMOS電晶體各自對應於包括在圖10A中所說明之輸出級Out-Stg中之NMOS電晶體。圖10B及10C進一步說明藉由分離區域SR在P基板上與NMOS電晶體分離之PMOS電晶體。參見圖10A、10B及10C,NMOS電晶體包括汲極終端D、閘極終端G、源極終端S及主體終端B。
如在圖10A、10B及10C中所說明,NMOS電晶體之主體終端B與源極終端S彼此連接。參考電源電壓VREF1(或近似參考電源電壓VREF1之電壓)施加至主體終端B及源極終端S。若低電源電壓VSSA施加至P基板,則圖10C中所說明之袋型P井(亦即,局部井)需要參考電源電壓VREF1(或近似參考電源電壓VREF1之電壓)施加至主體終端B以影響通道形成區域。
另外,局域袋型P井形成於安置在袋型P井與P基板之間的N井(亦即,中間井)中。若如圖10B所說明不包括此類袋型P型井,則施加至主體終端B之參考電源電壓VREF1(或近似參考電源電壓VREF1之電壓)可不對通道形成區域造成顯著影響,從而可使得NMOS電晶體之開/關操作不穩定。
以此方式,在未劣化緩衝放大器之偏移特徵的情況下減少了緩衝放大器之動態電源消耗。因此,具有此類緩衝放大器之顯示驅動器的熱值接著受到減少。
雖然已參考本發明之一例示性實施例而特定展示且描述了本發明,但熟習此項技術者應理解在不脫離以下申請專利範圍中界定之本發明之精神或範疇的情況下,可在本發明之形式及細節上做出各種改變。
本發明僅如以下申請專利範圍及其均等物界定而受到限制。
110‧‧‧顯示驅動器
120‧‧‧顯示面板
200‧‧‧顯示裝置
210‧‧‧顯示驅動器
212,214,216‧‧‧資料線
220‧‧‧顯示面板
512‧‧‧第一電流鏡射單元
514‧‧‧偏置控制器
516‧‧‧第二電流鏡射單元
518‧‧‧輸出單元
Bin1‧‧‧第一輸入信號
Bin2‧‧‧第二輸入信號
Bout1‧‧‧第一輸出信號
Bout2‧‧‧第二輸出信號
Data1‧‧‧資料信號
Data2‧‧‧資料信號
Data3‧‧‧資料信號
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
I_charge‧‧‧驅動電流
I_discharge‧‧‧驅動電流
No‧‧‧輸出節點
Offset_A‧‧‧第一偏移
Sa‧‧‧傳輸信號
Sb‧‧‧傳輸信號
Sc‧‧‧傳輸信號
Sd‧‧‧傳輸信號
VCOM‧‧‧通用電壓
VDD‧‧‧高電源電壓
VDDA‧‧‧第一高電源電壓
VDDB‧‧‧第二高電源電壓
Vdn‧‧‧最小電壓
Vin‧‧‧輸入信號
Vin1‧‧‧輸入信號
Vin2‧‧‧輸入信號
Vin3‧‧‧輸入信號
Vin11‧‧‧輸入信號
Vin12‧‧‧輸入信號
VN‧‧‧輸出信號Vout1或Vout2中之最小值
Vout‧‧‧輸出信號
Vout1‧‧‧輸出信號
Vout2‧‧‧輸出信號
Vout3‧‧‧輸出信號
VP‧‧‧輸出信號Vout1或Vout2中之最大值
VR_A‧‧‧第一有效輸入/輸出範圍
VR_B‧‧‧第二有效輸入/輸出範圍
VR_P‧‧‧有效輸入/輸出範圍
VREF1‧‧‧第一參考電源電壓
VREF2‧‧‧第二參考電源電壓
VSS‧‧‧低電源電壓
VSSA‧‧‧第一低電源電壓
VSSB‧‧‧第二低電源電壓
Vup‧‧‧最大電壓
圖1為一般顯示裝置之方塊圖;
圖2A為包括在顯示驅動器中之緩衝放大器之方塊圖;圖2B說明由圖2A之緩衝放大器產生之輸出信號;圖3說明緩衝放大器之電源電壓之範圍與偏移之間的關係;圖4說明根據本發明之一實施例的具有最小電源消耗之緩衝放大器之電源電壓之範圍與偏移之間的關係;圖5展示根據本發明之一實施例的較詳細用於圖4之緩衝放大器中之組件的電路圖及方塊圖;圖6A、6B、及6C為根據本發明之實施例的包括在圖4之緩衝放大器中的各種類型之輸入級的電路圖;圖7為說明根據行反轉在顯示面板之資料線上驅動之信號的時序圖;圖8A、8B及8C為根據本發明之實施例的具有多個有最小電源消耗之緩衝放大器之顯示驅動器的方塊圖;圖9A及9B為根據本發明之其他實施例的具有多個有最小電源消耗之緩衝放大器之顯示驅動器的方塊圖;圖10A、10B、及10C為根據本發明之一實施例的包括在例示性緩衝放大器之輸出級中之場效電晶體的方塊圖及橫截面圖;及圖11展示根據本發明之一實施例的具有含最小電源消耗之緩衝放大器之顯示裝置的方塊圖。
VDDA‧‧‧第一高電源電壓
VDDB‧‧‧第二高電源電壓
Vin‧‧‧輸入信號
Vout‧‧‧輸出信號
VR_P‧‧‧有效輸入/輸出範圍
VSSA‧‧‧第一低電源電壓
VSSB‧‧‧第二低電源電壓
Claims (24)
- 一種緩衝放大器,其包含:一輸入級,其具有施加於其上之輸入高與低電源電壓,且自輸入信號產生至少一傳輸信號;及一輸出級,其具有施加於其上之輸出高與低電源電壓,且自該至少一傳輸信號產生一輸出信號,其中該輸出高電源電壓與該輸出低電源電壓之間的一第一差異小於該輸入高電源電壓與該輸入低電源電壓之間的一第二差異,其中該輸入級藉由差動放大該等輸入信號來產生該至少一傳輸信號。
- 如請求項1之緩衝放大器,其中該輸出高電源電壓低於該輸入高電源電壓,且其中該輸出低電源電壓高於該輸入低電源電壓。
- 如請求項1之緩衝放大器,其中當該輸出高電源電壓大體上等於該輸入高電源電壓時,該輸出低電源電壓高於該輸入低電源電壓,且其中當該輸出低電源電壓大體上等於該輸入低電源電壓時,該輸出高電源電壓低於該輸入高電源電壓。
- 如請求項1之緩衝放大器,其中根據該輸出信號之一最大值設定該輸出高電源電壓,且其中根據該輸出信號之一最小值設定該輸出低電源電壓。
- 如請求項1之緩衝放大器,其中設定該輸入高電源電壓與該輸入低電源電壓以使其具有該緩衝放大器之一低偏 移以用於該等輸入信號之一廣泛範圍。
- 如請求項1之緩衝放大器,其中該輸入級藉由用一軌對軌方法差動放大該輸入信號而產生該至少一傳輸信號。
- 如請求項1之緩衝放大器,其中該輸出級包括:至少一電流鏡射單元,其具有施加於其上之該輸出高電源電壓與該輸出低電源電壓中之至少一者,且回應於該至少一傳輸信號而執行電流鏡射;一偏置控制器,其耦接至該電流鏡射單元,且回應於一控制信號而控制該電流鏡射;及一輸出單元,其具有施加於其上之該輸出高電源電壓與該輸出低電源電壓,其耦接至該電流鏡射單元及該偏置控制器,且產生該輸出信號。
- 一種緩衝放大器,其包含:一輸入級,其具有施加於其上之一輸入高電源電壓或一輸入低電源電壓中之一者,且自輸入信號產生至少一傳輸信號;及一輸出級,其具有施加於其上之輸出高電源電壓與輸出低電源電壓,且自該至少一傳輸信號產生一輸出信號,其中若該輸入高電源電壓施加於該輸入級上,則該輸出高電源電壓低於該輸入高電源電壓;且其中若該輸入低電源電壓施加於該輸入級上,則該輸出低電源電壓高於該輸入低電源電壓,其中該輸入級藉由差動放大該等輸入信號來產生該至 少一傳輸信號。
- 如請求項8之緩衝放大器,其中來自該緩衝放大器之該輸出信號施加於一顯示面板之一資料線上。
- 一種顯示驅動器,其包含:一位準偏移器,其偏移一數位資料信號之一電壓位準以產生一經偏移之數位資料信號;一數位類比轉換器,其將該經偏移之數位資料信號轉換為一類比資料信號;及一緩衝放大器,其接收該類比資料信號作為一輸入信號,該緩衝放大器包括:一輸入級,其具有施加於其上之輸入高與低電源電壓,且自該輸入信號產生至少一傳輸信號;及一輸出級,其具有施加於其上之輸出高電源電壓與輸出低電源電壓,且自該至少一傳輸信號產生一輸出信號,其中該輸出高電源電壓與該輸出低電源電壓之間的一第一差異小於該輸入高電源電壓與該輸入低電源電壓之間的一第二差異。
- 如請求項10之顯示驅動器,其中該輸出高電源電壓低於該輸入高電源電壓,且其中該輸出低電源電壓高於該輸入低電源電壓。
- 如請求項10之顯示驅動器,其中當該輸出高電源電壓大體上等於該輸入高電源電壓時,該輸出低電源電壓高於該輸入低電源電壓,且其中當該輸出低電源電壓大體上 等於該輸入低電源電壓時,該輸出高電源電壓低於該輸入高電源電壓。
- 如請求項10之顯示驅動器,其中根據該輸出信號之一最大值設定該輸出高電源電壓,且其中根據該輸出信號之一最小值設定該輸出低電源電壓。
- 如請求項10之顯示驅動器,其中設定該輸入高電源電壓與該輸入低電源電壓以使其具有該緩衝放大器之一低偏移以用於該等輸入信號之一廣泛範圍。
- 如請求項10之顯示驅動器,其中該輸入級藉由用一軌對軌方法差動放大該輸入信號而產生該至少一傳輸信號。
- 如請求項10之顯示驅動器,其中該輸出級包括:至少一電流鏡射單元,其具有施加於其上之該輸出高電源電壓與該輸出低電源電壓中之至少一者,且回應於該至少一傳輸信號而執行電流鏡射;一偏置控制器,其耦接至該電流鏡射單元,且回應於一控制信號而控制該電流鏡射;及一輸出單元,其具有施加於其上之該輸出高電源電壓與該輸出低電源電壓,其耦接至該電流鏡射單元及該偏置控制器,且產生該輸出信號。
- 一種顯示驅動器,其包含:一第一緩衝放大器,其包括:一第一輸入級,其具有施加於其上之高與低電源電壓;及一第一輸出級,其具有施加於其上之該高電源電 壓,且具有一第一參考電源電壓,該第一參考電源電壓高於施加於其上的該低電源電壓;及一第二緩衝放大器,其包括:一第二輸入級,其具有施加於其上之該高電源電壓與該低電源電壓;及一第二輸出級,其具有施加於其上之該低電源電壓,且具有一第二參考電源電壓,該第二參考電源電壓低於施加於其上的該高電源電壓;其中該第一參考電源電壓代替該低電源電壓施加於該第一輸出級,該第二參考電源電壓代替該高電源電壓施加於該第二輸出級,該第一參考電源電壓低於一顯示面板之一通用電壓,該第二參考電源電壓高於該通用電壓,且該第一緩衝放大器與第二緩衝放大器並聯連接。
- 如請求項17之顯示驅動器,其進一步包含:一切換網路,其用於根據極性反轉在一顯示面板之第一與第二資料線之間交替連接該第一輸出級與該第二輸出級之輸出。
- 如請求項18之顯示驅動器,其中該切換網路根據極性反轉交替施加第一輸入信號與第二輸入信號至該第一輸入級與該第二輸入級。
- 如請求項17之顯示驅動器,其中該低電源電壓施加於該第一輸出級上,且其中低於該高電源電壓之該第二參考電源電壓施加於該第二輸出級上。
- 如請求項17之顯示驅動器,其中高於該低電源電壓之該第一參考電源電壓施加於該第一輸出級上,且其中該高電源電壓施加於該第二輸出級上。
- 如請求項17之顯示驅動器,其中該第一參考電源電壓對應於由該第一緩衝放大器產生之一第一輸出信號之一最小值,且其中該第二參考電源電壓對應於由該第二緩衝放大器產生之一第二輸出信號之一最大值。
- 如請求項22之顯示驅動器,其進一步包含:一切換網路,其用於根據極性反轉在一顯示面板之第一與第二資料線之間交替施加該第一輸出信號與該第二輸出信號,其中該第一輸出信號之該最小值與該第二輸出信號之該最大值對應於施加至該顯示面板之一共同電極之一通用電壓。
- 如請求項17之顯示驅動器,其中該第一輸出級與該第二輸出級中之至少一者包括一場效電晶體,其具有形成於一局部井中之源極區域及主體區域,其中一中間井安置於該局部井與一基板之間,其中該第一參考電源電壓與該第二參考電源電壓中之一者施加於該源極區域及該主體區域上,且其中該高電源電壓與該低電源電壓中之一者施加於該基板上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080005074A KR101413650B1 (ko) | 2008-01-16 | 2008-01-16 | 오프셋 특성이 저하되지 않으며 적은 동적 전력을 소비하는버퍼 증폭기 및 그 버퍼 증폭기를 구비하는 디스플레이드라이버 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200934102A TW200934102A (en) | 2009-08-01 |
TWI533598B true TWI533598B (zh) | 2016-05-11 |
Family
ID=40850214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097123389A TWI533598B (zh) | 2008-01-16 | 2008-06-23 | 具有最小電源消耗之緩衝放大器及包括該放大器之顯示驅動器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8350797B2 (zh) |
KR (1) | KR101413650B1 (zh) |
TW (1) | TWI533598B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101604380B1 (ko) * | 2010-04-22 | 2016-03-18 | 삼성전자 주식회사 | 반도체 집적 회로 장치 |
TWI443635B (zh) * | 2011-02-09 | 2014-07-01 | Novatek Microelectronics Corp | 多類型極性反轉驅動方法,以及應用其之顯示器驅動電路、時序電路及顯示器裝置 |
TW201241815A (en) * | 2011-04-01 | 2012-10-16 | Fitipower Integrated Tech Inc | Source driver of LCD panel |
US8441319B2 (en) * | 2011-06-17 | 2013-05-14 | Analog Devices, Inc. | Method and apparatus for biasing rail to rail DMOS amplifier output stage |
KR102140250B1 (ko) * | 2014-09-22 | 2020-07-31 | 주식회사 디비하이텍 | 출력 버퍼, 이를 포함하는 소스 드라이버 및 디스플레이 장치 |
KR20170070691A (ko) * | 2015-12-14 | 2017-06-22 | 주식회사 실리콘웍스 | 디스플레이 구동 장치의 출력 회로 |
US10311822B2 (en) | 2016-08-23 | 2019-06-04 | Apple Inc. | Content dependent common voltage driver systems and methods |
KR102417623B1 (ko) * | 2020-08-06 | 2022-07-06 | 주식회사 셀코스 | LCoS 드라이브 보드의 아날로그 편차 자동 보정 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222737A (ja) * | 1993-01-21 | 1994-08-12 | Toshiba Corp | 表示装置の駆動回路 |
JP3595153B2 (ja) * | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
US6166580A (en) * | 1998-12-18 | 2000-12-26 | Vlsi Technology, Inc. | CMOS high-to-low voltage buffer |
JP3482159B2 (ja) * | 1999-07-28 | 2003-12-22 | シャープ株式会社 | 電源装置、及びこれを用いた液晶表示装置 |
KR100697287B1 (ko) * | 2005-07-14 | 2007-03-20 | 삼성전자주식회사 | 소스 드라이버 및 소스 드라이버의 구동 방법 |
US8362838B2 (en) * | 2007-01-19 | 2013-01-29 | Cirrus Logic, Inc. | Multi-stage amplifier with multiple sets of fixed and variable voltage rails |
-
2008
- 2008-01-16 KR KR1020080005074A patent/KR101413650B1/ko active IP Right Grant
- 2008-06-23 TW TW097123389A patent/TWI533598B/zh active
- 2008-07-09 US US12/217,781 patent/US8350797B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101413650B1 (ko) | 2014-07-01 |
TW200934102A (en) | 2009-08-01 |
US8350797B2 (en) | 2013-01-08 |
US20090179876A1 (en) | 2009-07-16 |
KR20090079102A (ko) | 2009-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI533598B (zh) | 具有最小電源消耗之緩衝放大器及包括該放大器之顯示驅動器 | |
US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
US8471633B2 (en) | Differential amplifier and data driver | |
US8217925B2 (en) | Display panel driver and display device | |
CN108091307B (zh) | 输出电路以及液晶显示装置的数据驱动器 | |
JP4637077B2 (ja) | 駆動電圧出力回路、表示装置 | |
US7545305B2 (en) | Data driver and display device | |
US7443234B2 (en) | Differential amplifier, digital-to-analog converter and display device | |
JP4291100B2 (ja) | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 | |
US20050248405A1 (en) | Differential circuit, amplifier circuit, driver circuit and display device using those circuits | |
TWI291806B (en) | Buffer for source driver | |
US7463231B2 (en) | Grayscale voltage generating circuit and method | |
CN107180617B (zh) | 缓冲电路及具有该缓冲电路的源极驱动电路 | |
JP2008122567A (ja) | データドライバ及び表示装置 | |
JP2010041368A (ja) | 演算増幅回路及び表示パネル駆動装置 | |
JP2010041370A (ja) | 演算増幅回路及び表示パネル駆動装置 | |
TWI702792B (zh) | 驅動電路 | |
US7282990B2 (en) | Operational amplifier for output buffer and signal processing circuit using the same | |
US7675323B2 (en) | Differential signal receiver | |
JP2020162099A (ja) | 半導体装置及びデータドライバ | |
TWI469515B (zh) | 驅動電路及輸出緩衝器 | |
TWI437528B (zh) | 源極驅動器 | |
TW202320041A (zh) | 源極驅動裝置及其控制方法 | |
JP2011244322A (ja) | オペアンプ |