TWI437528B - 源極驅動器 - Google Patents

源極驅動器 Download PDF

Info

Publication number
TWI437528B
TWI437528B TW99133251A TW99133251A TWI437528B TW I437528 B TWI437528 B TW I437528B TW 99133251 A TW99133251 A TW 99133251A TW 99133251 A TW99133251 A TW 99133251A TW I437528 B TWI437528 B TW I437528B
Authority
TW
Taiwan
Prior art keywords
source driver
gamma voltages
analog converter
type digital
digital analog
Prior art date
Application number
TW99133251A
Other languages
English (en)
Other versions
TW201214377A (en
Inventor
Wei Kai Tseng
Chin Tien Chang
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW99133251A priority Critical patent/TWI437528B/zh
Publication of TW201214377A publication Critical patent/TW201214377A/zh
Application granted granted Critical
Publication of TWI437528B publication Critical patent/TWI437528B/zh

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Analogue/Digital Conversion (AREA)

Description

源極驅動器
本發明係有關於一種源極驅動器，尤指一種不包含任何P型數位類比轉換器的源極驅動器。
請參考第1圖，第1圖為習知源極驅動器100的示意圖。如第1圖所示，源極驅動器100包含有兩個相鄰的通道110以及120，其中通道110包含有一P型數位類比轉換器(P-type digital-to-analog converter,PDAC)112、一N型數位類比轉換器(N-type digital-to-analog converter,NDAC)114以及一緩衝放大器116，且通道120包含有一P型數位類比轉換器122、一N型數位類比轉換器124以及一緩衝放大器126。P型數位類比轉換器中所有的開關均使用P型金氧半導體(P-type metal-oxide semiconductor,PMOS)來實作，而N型數位類比轉換器中所有的開關均使用N型金氧半導體(N-type metal-oxide semiconductor,NMOS)來實作。此外，多工器102、104、106係分別耦接於兩個通道110、120的元件之間，且用來切換所接收到的訊號。
在源極驅動器100的操作上，以通道110為例並假設源極驅動器100的供應電壓為18V，則P型數位類比轉換器112係接收電壓準位介於9V至18V的加瑪電壓(gamma voltage)以避免PMOS之 源極/汲極與基極之間的崩潰(break down)，而N型數位類比轉換器114接收電壓準位介於0V至9V的加瑪電壓以避免NMOS之源極/汲極與基極之間的崩潰。接著，P型數位類比轉換器112或是N型數位類比轉換器124依據輸入訊號A0~AN-1或是B0~BN-1來選擇一加瑪電壓，並輸出所選擇之該加瑪電壓；之後，緩衝放大器116以及126其中之一接收P型數位類比轉換器112或是N型數位類比轉換器124所輸出之該加瑪電壓，並輸出緩衝後之加瑪電壓Vout_1或Vout_2。
此外，因為源極驅動器100中的每一個通道均包含有一個P型數位類比轉換器以及一個N型數位類比轉換器，因此在P型數位類比轉換器以及N型數位類比轉換器的設計規則下，源極驅動器100需要較大的晶片面積，因而導致了較高的製造成本。此外，源極驅動器100中每一個緩衝放大器均需要使用一軌對軌運算放大器(rail-to-rail operational amplifier)來實作，其中軌對軌運算放大器的頭尾電壓具有較大的變動，因此會影響到放大後訊號的品質。
因此，本發明的目的之一在於提供一種具有較小晶片面積的源極驅動器，以降低源極驅動器的成本。
依據本發明一實施例，一源極驅動器包含有至少一通道，且該通道包含有一N型數位類比轉換器以及一運算放大器。該N型數位 類比轉換器係用來接收一輸入資料，並依據該輸入資料以自複數個加瑪電壓中選擇其一以產生一輸出資料；該運算放大器係耦接於該N型數位類比轉換器，且至少用來對該輸出資料進行放大操作以產生一放大後輸出資料。此外，該通道不包含任何P型數位類比轉換器。
依據本發明另一實施例，一源極驅動器包含有至少一通道，且該通道包含有一數位類比轉換器以及一運算放大器。該數位類比轉換器係用來接收一輸入資料，並依據該輸入資料以自複數個加瑪電壓中選擇其一以產生一輸出資料；該運算放大器係耦接於該N型數位類比轉換器，且至少用來對該輸出資料進行放大操作以產生一放大後輸出資料。此外，複數個加瑪電壓中每一個加瑪電壓係小於該源極驅動器之一供應電壓的一半。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置 可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第2圖，第2圖為依據本發明一第一實施例之源極驅動器200的示意圖。如第2圖所示，源極驅動器200包含有兩個通道210以及220，其中通道210包含有一N型數位類比轉換器214以及一運算放大器216，且通道220包含有一N型數位類比轉換器224以及一運算放大器226，其中N型數位類比轉換器中所有的開關均使用N型金氧半導體(NMOS)來實作。此外，多工器202、204、206係分別耦接於兩個通道210、220的元件之間，且用來切換所接收到的訊號。此外，N型數位類比轉換器214以及224為2N+1對1的N型數位類比轉換器(2N+1-to-1 NDAC)，其中N為輸入資料A0~AN-1或是B0~BN-1的位元數。此外，運算放大器216以及226的增益M為大於1之一正整數。
在其他的實施例中，源極驅動器200可包含有準位調整器(level shifter)，其連接於多工器202以調整輸入資料A0~AN-1以及B0~BN-1的電壓準位，且N型數位類比轉換器214以及224係接收準位調整後的輸入資料。
此外，源極驅動器200係應用於使用行反轉(row-inversion)驅動方法的一顯示裝置。
請參考第3圖，第3圖為加瑪電壓輸入至源極驅動器200中之N型數位類比轉換器330(亦即第2圖所示之N型數位類比轉換器214、224)的示意圖。如第3圖所示，系統端的加瑪電壓產生區塊310產生數個參考加瑪電壓(例如18個加瑪電壓)，且電阻串320接收該些參考加瑪電壓並產生加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)，其中加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)中每一個加瑪電壓係小於源極驅動器200之一供應電壓的(1/M)。N型數位類比轉換器330接收加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)，並依據輸入資料Din以自加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)中選擇其一以作為N型數位類比轉換器330的輸出Vout，其中輸入資料Din可以為第2圖所示之多工器202所輸出之A0~AN-1、B0~BN-1或是準位調整後的A0~AN-1、B0~BN-1。此外，加瑪電壓H(0)~H(2N-1)係用來驅動具有正極性(positive polarization)的像素，且加瑪電壓L(0)~L(2N-1)係用來驅動具有負極性(negative polarization)的像素。
與習知源極驅動器100相比，因為輸入至N型數位類比轉換器214、224的加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)的電壓值係為理想值的(1/M)，因此通道210以及220並不需要設置P型數位類比轉換器，如此一來，因為源極驅動器200所需的晶片面積比源極驅動器100小，故源極驅動器200僅需要較低的成本。此外，因為N型數位類比轉換器214、224所輸出之加瑪電壓的電壓準位小於源極驅動器200之供應電壓的一半，因此運算放大器216、226並不需要 使用軌對軌運算放大器來實作，故運算放大器216、226所輸出之頭尾電壓(head/rail voltage)的變動量(deviation)將不會大於一中間電壓值，而使得運算放大器216、226的輸出會具有較佳的品質。
在源極驅動器200的操作上，因為N型數位類比轉換器214、224所輸出的加瑪電壓的電壓值係為理想值的(1/M)，故運算放大器216、226另將N型數位類比轉換器214、224所輸出的加瑪電壓放大M倍以分別產生放大後輸出資料Vout_1以及Vout_2。
以N=10、M=2且供應電壓為18V為例來詳細說明源極驅動器200的操作：N型數位類比轉換器214以及224均接收加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)，且加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)小於9V(實作上加瑪電壓的區間約在0.2V~8.8V)，以及N型數位類比轉換器214以及224分別依據輸入資料A0~AN-1、B0~BN-1以輸出加瑪電壓H(0)~H(2N-1)以及L(0)~L(2N-1)其中之一。接著，運算放大器216、226分別將N型數位類比轉換器214以及224的輸出放大兩倍以產生放大後輸出資料Vout_1、Vout_2。
請參考第4圖，第4圖為依據本發明一第二實施例之源極驅動器400的示意圖。如第4圖所示，源極驅動器400包含有兩個通道410以及420，其中通道410包含有一N型數位類比轉換器414以及一運算放大器416，且通道420包含有一N型數位類比轉換器424以及一運算放大器426，其中N型數位類比轉換器中所有的開關均 使用N型金氧半導體(NMOS)來實作。此外，多工器402、404、406係分別耦接於兩個通道410、420的元件之間，且用來切換所接收到的訊號。此外，N型數位類比轉換器414以及424為2N對1的N型數位類比轉換器(2N-to-1 NDAC)，其中N為輸入資料A0~AN-1或是B0~BN-1的位元數。此外，運算放大器416以及426的增益M為大於1之一正整數。
在其他的實施例中，源極驅動器400可包含有準位調整器，其連接於多工器402以調整輸入資料A0~AN-1以及B0~BN-1的電壓準位，且N型數位類比轉換器414以及424係接收準位調整後的輸入資料。
此外，源極驅動器400係應用於使用行反轉驅動方法的一顯示裝置。
請參考第5A圖，第5A圖為加瑪電壓輸入至源極驅動器400中之N型數位類比轉換器530(亦即第4圖所示之N型數位類比轉換器414、424)的示意圖。如第5A圖所示，當該通道操作在一第一模式時，系統端的加瑪電壓產生區塊510產生數個第一參考加瑪電壓(例如9個加瑪電壓)，且電阻串520接收該些第一參考加瑪電壓並產生加瑪電壓H(0)~H(2N-1)，其中加瑪電壓H(0)~H(2N-1)中每一個加瑪電壓係小於源極驅動器400之一供應電壓的(1/M)，接著，N型數位類比轉換器530接收加瑪電壓H(0)~H(2N-1)，並依據輸入 資料Din以自加瑪電壓H(0)~H(2N-1)中選擇其一以作為N型數位類比轉換器530的輸出Vout，其中輸入資料Din可以為第4圖所示之多工器402所輸出之A0~AN-1、B0~BN-1或是準位調整後的A0~AN-1、B0~BN-1。此外，當該通道操作在一第二模式時，系統端的加瑪電壓產生區塊510產生數個第二參考加瑪電壓(例如異於第一參考加瑪電壓之9個加瑪電壓)，且電阻串520接收該些第二參考加瑪電壓並產生加瑪電壓L(0)~L(2N-1)，其中加瑪電壓L(0)~L(2N-1)中每一個加瑪電壓係小於源極驅動器400之一供應電壓的(1/M)，接著，N型數位類比轉換器530接收加瑪電壓L(0)~L(2N-1)，並依據輸入資料Din以自加瑪電壓L(0)~L(2N-1)中選擇其一以作為N型數位類比轉換器530的輸出Vout。此外，於本實施例中，每一個加瑪電壓H(0)~H(2N-1)均大於加瑪電壓L(0)~L(2N-1)，且如第5B圖所示，加瑪電壓H(0)~H(2N-1)係用來驅動具有正極性的像素，且加瑪電壓L(0)~L(2N-1)係用來驅動具有負極性的像素。需注意的是，第5B圖所示之圖框僅為一範例說明，而並非作為本發明的限制。
與習知源極驅動器100相比，因為輸入至N型數位類比轉換器414、424的加瑪電壓H(0)~H(2N-1)、L(0)~L(2N-1)的電壓值係為理想值的(1/M)，因此通道410以及420並不需要設置P型數位類比轉換器，如此一來，因為源極驅動器400所需的晶片面積比源極驅動器100小，故源極驅動器400僅需要較低的成本。此外，因為N型數位類比轉換器414、424所輸出之加瑪電壓的電壓準位小於源極驅動器400之供應電壓的一半，因此運算放大器416、426並不需要使 用軌對軌運算放大器來實作，故運算放大器416、426所輸出之頭尾電壓的變動量將不會大於一中間電壓值，而使得運算放大器416、426的輸出會具有較佳的品質。
在源極驅動器400的操作上，因為N型數位類比轉換器414、424所輸出的加瑪電壓的電壓值係為理想值的(1/M)，故運算放大器416、426另將N型數位類比轉換器414、424所輸出的加瑪電壓放大M倍以分別產生放大後輸出資料Vout_1以及Vout_2。
請參考第6圖，第6圖為依據本發明一第三實施例之源極驅動器600的示意圖。如第6圖所示，源極驅動器600包含有兩個通道610以及620，其中通道610包含有一N型數位類比轉換器614以及一運算放大器616，且通道620包含有一N型數位類比轉換器624以及一運算放大器626，其中N型數位類比轉換器中所有的開關均使用N型金氧半導體(NMOS)來實作。此外，多工器602、604、606係分別耦接於兩個通道610、620的元件之間，且用來切換所接收到的訊號。此外，N型數位類比轉換器614以及624為2N對1的N型數位類比轉換器(2N-to-1 NDAC)，其中N為輸入資料A0~AN-1或是B0~BN-1的位元數。此外，運算放大器616以及626的增益M為大於1之一正整數。
在其他的實施例中，源極驅動器600可包含有準位調整器，其連接於多工器602以調整輸入資料A0~AN-1以及B0~BN-1的電壓準 位，且N型數位類比轉換器614以及624係接收準位調整後的輸入資料。
此外，源極驅動器600係應用於使用行反轉驅動方法的一顯示裝置。
請參考第7圖，第7圖為加瑪電壓輸入至源極驅動器600中之N型數位類比轉換器730(亦即第6圖所示之N型數位類比轉換器614、624)的示意圖。如第7圖所示，系統端的加瑪電壓產生區塊710產生數個參考加瑪電壓(例如9個參考加瑪電壓)，且電阻串720接收該些參考加瑪電壓並產生加瑪電壓L(0)~L(2N-1)，其中且加瑪電壓L(0)~L(2N-1)係用來驅動具有負極性的像素，且加瑪電壓L(0)~L(2N-1)中每一個加瑪電壓係小於源極驅動器600之一供應電壓的(1/M)，接著，N型數位類比轉換器730接收加瑪電壓L(0)~L(2N-1)，並依據輸入資料Din以自加瑪電壓L(0)~L(2N-1)中選擇其一以作為N型數位類比轉換器730的輸出Vout，其中輸入資料Din可以為第6圖所示之多工器602所輸出之A0~AN-1、B0~BN-1或是準位調整後的A0~AN-1、B0~BN-1。
在源極驅動器600的操作上，以通道610為例，當通道610係操作於一第一模式且通道610需要產生放大後輸出資料Vout_1以驅動具有正極性的像素，運算放大器616對N型數位類比轉換器614或616所輸出之加瑪電壓值L(i)進行一偏移量offset運算之後再將 其放大M倍以產生放大後輸出資料Vout_1，亦即運算放大器616的輸出為M*(offset-L(i))。需注意的是，上述(offset-L(i))的計算是為了產生類似於第3圖以及第5A圖所示之加瑪電壓H(0)~H(2N-1)的一加瑪電壓H(i)。此外，當通道610係操作於一第二模式且通道610需要產生放大後輸出資料Vout_1以驅動具有負極性的像素，運算放大器616將N型數位類比轉換器614或616所輸出之加瑪電壓值放大M倍以產生放大後輸出資料Vout_1。
與習知源極驅動器100相比，源極驅動器600所需的晶片面積比源極驅動器100小，故源極驅動器600僅需要較低的成本。此外，運算放大器616、626不需要使用軌對軌運算放大器來實作，且系統端僅需要提供一半的參考加瑪電壓。
簡要歸納本發明，本發明之源極驅動器僅使用N型數位類比轉換器來輸出加瑪電壓，而不包含任何P型數位類比轉換器，因此，源極驅動器僅需要較小的晶片面積，而源極驅動器的成本也因此而降低。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、400、600‧‧‧源極驅動器
102、104、106、202、204、206、402、404、406、602、604、606‧‧‧多工器
110、120、210、220、410、420、610、620‧‧‧通道
112、122‧‧‧P型數位類比轉換器
114、124‧‧‧N型數位類比轉換器
116、126‧‧‧緩衝放大器
214、224、330‧‧‧2N+1對1的N型數位類比轉換器
216、226、416、426、616、626‧‧‧運算放大器
310、510、710‧‧‧加瑪電壓產生區塊
320、520、720‧‧‧電阻串
414、424、530、614、624、730‧‧‧2N對1的N型數位類比轉換器
第1圖為習知源極驅動器的示意圖。
第2圖為依據本發明一第一實施例之源極驅動器的示意圖。
第3圖為加瑪電壓輸入至第2圖所示之源極驅動器中每一N型數位類比轉換器的示意圖。
第4圖為依據本發明一第二實施例之源極驅動器的示意圖。
第5A圖為加瑪電壓輸入至第4圖所示之源極驅動器中每一N型數位類比轉換器的示意圖。
第5B圖為加瑪電壓H(0)~H(2N-1)係用來驅動具有正極性的像素，且加瑪電壓L(0)~L(2N-1)係用來驅動具有負極性的像素的示意圖。
第6圖為依據本發明一第三實施例之源極驅動器的示意圖。
第7圖為加瑪電壓輸入至第6圖所示之源極驅動器中每一N型數位類比轉換器的示意圖。
200‧‧‧源極驅動器
202、204、206‧‧‧多工器
210、220‧‧‧通道
214、224‧‧‧2N+1對1的N型數位類比轉換器
216、226‧‧‧運算放大器

Claims (13)

  1. 一種源極驅動器，包含有：至少一通道，包含有：一N型數位類比轉換器，用來接收一輸入資料，並依據該輸入資料以自複數個加瑪電壓中選擇其一以產生一輸出資料；以及一運算放大器，耦接於該N型數位類比轉換器，至少用來對該輸出資料進行放大操作以產生一放大後輸出資料；其中該通道不包含任何P型數位類比轉換器。
  2. 如申請專利範圍第1項所述之源極驅動器，其中該N型數位類比轉換器係為一2N+1對1的N型數位類比轉換器，其中N為該輸入資料的位元數。
  3. 如申請專利範圍第1項所述之源極驅動器，其中該複數個加瑪電壓係小於該源極驅動器之一供應電壓的一半。
  4. 如申請專利範圍第3項所述之源極驅動器，其中該複數個加瑪電壓係小於該源極驅動器之該供應電壓的(1/M)，且該運算放大器之增益值係為M，其中M為大於1的正整數。
  5. 如申請專利範圍第1項所述之源極驅動器，其中該複數個加瑪電 壓包含有複數個第一加瑪電壓以及複數個第二加瑪電壓；當該通道操作於一第一模式時，該N型數位類比轉換器接收該複數個第一加瑪電壓且不接收該複數個第二加瑪電壓，且依據該輸入資料以自該複數個第一加瑪電壓中選擇其一以產生該輸出資料；當該通道操作於一第二模式時，該N型數位類比轉換器接收該複數個第二加瑪電壓且不接收該複數個第一加瑪電壓，且依據該輸入資料以自該複數個第二加瑪電壓中選擇其一以產生該輸出資料。
  6. 如申請專利範圍第5項所述之源極驅動器，其中該N型數位類比轉換器係為一2N對1的N型數位類比轉換器，該複數個第一加瑪電壓的個數為2N，該複數個第二加瑪電壓的個數為2N，其中N為該輸入資料的位元數。
  7. 如申請專利範圍第5項所述之源極驅動器，其中該複數個加瑪電壓係小於該源極驅動器之該供應電壓的(1/M)，且該運算放大器之增益值係為M，其中M為大於1的正整數。
  8. 如申請專利範圍第5項所述之源極驅動器，其中該複數個第一加瑪電壓中任一加瑪電壓均大於該複數個第二加瑪電壓。
  9. 如申請專利範圍第1項所述之源極驅動器，其中該N型數位類比轉換器係為一2N對1的N型數位類比轉換器，該複數個加瑪 電壓的個數為2N；當該通道操作於一第一模式時，該運算放大器對該輸出資料進行一偏移量運算後再進行一放大操作以產生該放大後輸出資料；以及當該通道操作於一第二模式時，該運算放大器對該輸出資料進行放大操作以產生一放大後輸出資料。
  10. 如申請專利範圍第1項所述之源極驅動器，係應用於使用行反轉(row-inversion)驅動方法的一顯示裝置。
  11. 一種源極驅動器，包含有：至少一通道，包含有：一N型數位類比轉換器，用來接收一輸入資料，並依據該輸入資料以自複數個加瑪電壓中選擇其一以產生一輸出資料；以及一運算放大器，耦接於該N型數位類比轉換器，至少用來對該輸出資料進行放大操作以產生一放大後輸出資料；其中該複數個加瑪電壓中每一個加瑪電壓係小於該源極驅動器之一供應電壓的一半。
  12. 如申請專利範圍第11項所述之源極驅動器，其中該複數個加瑪電壓係小於該源極驅動器之該供應電壓的(1/M)，且該運算放大器之增益值係為M，其中M為大於1的正整數。
  13. 如申請專利範圍第11項所述之源極驅動器，係應用於使用行反 轉(row-inversion)驅動方法的一顯示裝置。
TW99133251A 2010-09-30 2010-09-30 源極驅動器 TWI437528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99133251A TWI437528B (zh) 2010-09-30 2010-09-30 源極驅動器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99133251A TWI437528B (zh) 2010-09-30 2010-09-30 源極驅動器

Publications (2)

Publication Number Publication Date
TW201214377A TW201214377A (en) 2012-04-01
TWI437528B true TWI437528B (zh) 2014-05-11

Family

ID=46786495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99133251A TWI437528B (zh) 2010-09-30 2010-09-30 源極驅動器

Country Status (1)

Country Link
TW (1) TWI437528B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108986743A (zh) * 2017-06-02 2018-12-11 上海和辉光电有限公司 显示装置、发光控制信号生成装置及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486932B (zh) * 2013-04-03 2015-06-01 Himax Tech Inc 面板驅動電路
TW201516997A (zh) 2013-10-29 2015-05-01 Novatek Microelectronics Corp 源極驅動器及其驅動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108986743A (zh) * 2017-06-02 2018-12-11 上海和辉光电有限公司 显示装置、发光控制信号生成装置及方法

Also Published As

Publication number Publication date
TW201214377A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
JP4637077B2 (ja) 駆動電圧出力回路、表示装置
US7443234B2 (en) Differential amplifier, digital-to-analog converter and display device
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
JP4291100B2 (ja) 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
CN110599934B (zh) 显示驱动器的感测电路
US8212540B2 (en) Voltage generating circuit
US10720121B2 (en) Half-power buffer amplifier, data driver and display apparatus including the same
EP2306645B1 (en) Comparator circuit and display device provided therewith
JP4878249B2 (ja) デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置
US8350797B2 (en) Buffer amplifier with minimized power consumption and display driver including the same
TWI543524B (zh) 伽瑪運算放大器電路、源極驅動器與消除電壓偏移之方法
US20140098271A1 (en) Ad conversion circuit and solid-state image pickup device
JP2019003088A (ja) 出力回路及び表示ドライバ
TWI437528B (zh) 源極驅動器
US11568831B2 (en) Output circuit, data driver, and display apparatus
KR20200011113A (ko) 반전력 버퍼 증폭기, 소스 드라이버, 및 디스플레이장치
JP2010114877A (ja) 演算増幅回路及び表示装置
KR20190066756A (ko) 소스 드라이버, 및 이를 포함하는 디스플레이 장치
US8384641B2 (en) Amplifier circuit and display device including same
WO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
TWI469515B (zh) 驅動電路及輸出緩衝器
US8184030B2 (en) Source driver not including any P-type digital-to-analog converter
JP2014171114A (ja) レベル変換回路、多値出力型差動増幅器及び表示装置
JP6966887B2 (ja) 出力回路及び表示ドライバ
US8723587B1 (en) Voltage generator

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees