TWI419276B - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- TWI419276B TWI419276B TW099111380A TW99111380A TWI419276B TW I419276 B TWI419276 B TW I419276B TW 099111380 A TW099111380 A TW 099111380A TW 99111380 A TW99111380 A TW 99111380A TW I419276 B TWI419276 B TW I419276B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- layer
- hole
- main surface
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 115
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 113
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 93
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 58
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 40
- 239000010931 gold Substances 0.000 claims description 26
- 238000007772 electroless plating Methods 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000005496 tempering Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 99
- 229910000990 Ni alloy Inorganic materials 0.000 description 80
- 230000004888 barrier function Effects 0.000 description 76
- 230000004048 modification Effects 0.000 description 31
- 238000012986 modification Methods 0.000 description 31
- 230000000052 comparative effect Effects 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 12
- 229910018104 Ni-P Inorganic materials 0.000 description 11
- 229910018536 Ni—P Inorganic materials 0.000 description 11
- 238000002441 X-ray diffraction Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000012926 crystallographic analysis Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係關於半導體裝置及其製造方法，包括GaAs(砷化鎵)基板及在此基板的背面形成由Ni(鎳)系合金或Ni所構成的電極層，特別有關於可以防止晶圓彎曲的半導體裝置及其製造方法。
以往，已知半導體裝置為了防止GaAs基板中產生裂縫，在GaAs基板的背面形成Ni構成的電極層(例如，專利文件1)。又，為了補強因研削薄層化的GaAs基板，往往在GaAs基板的背面形成Ni系合金或Ni構成的電極層。
又，在晶圓狀態下測量的晶片特性，當晶片從晶圓切開之後，往往因晶片加熱而變化。為了防止上述變化，往往對切開晶片前的晶圓進行熱處理。
[專利文件1] 特開平4-211137號公報
於是，在薄層化的GaAs基板的背面形成Ni系合金或Ni構成的電極層以製造半導體裝置之際，為了防止上述的晶片特性變化，往往對包含這些GaAs基板及電極層的晶圓進行熱處理。在此情況下，Ni經常從電極層往GaAs基板擴散。
產生擴散時，GaAs基板中與電極層的界面附近，產生Ni-GaAs擴散層。已知此Ni-GaAs擴散層係在GaAs基板的(100)面上以磊晶形成的Ni2
GaAs層(A.Lahav J.Appl. Phys. 60,991(1986))。於是，如表1所示，GaAs基板與Ni-GaAs擴散層之間，產生約4%的格子不整合。因此，GaAs基板及Ni-GaAs擴散層將會分別接受來自Ni-GaAs擴散層及GaAs基板的應力。
第1圖係，對GaAs基板的背面由Ni(鎳)-P(磷)構成的電極層為無電解電鍍形成的晶圓，實施4小時的250℃熱處理前後，對晶圓進行AUGER(歐傑)縱深分析的結果顯示圖。第2圖係對GaAs基板的背面由Ni(鎳)-P(磷)構成厚度0.3微米的電極層為無電解電鍍形成的晶圓，實施4小時的250℃熱處理前後，顯示對晶圓進行XRD(X光繞射分析儀)的結晶性解析的結果圖。
如第1圖的圖表所示，熱處理後的電極層的P(磷)的組成係熱處理前的電極層的P(磷)的組成上升約1.5倍。又，雖然第2圖的熱處理前的圖表中出現表示Ni-P的非結晶性的寬峰值，同一圖的熱處理後的圖表中，取代上述峰值，出現表示Ni3
P及Ni12
P5
的峰值。
根據上述內容可知，由於上述Ni的擴散，Ni合金所構成的電極層中，Ni合金的組成變化，而Ni合金結晶化。於是，結晶化時，電極層會收縮。結果，GaAs基板受到來自電極層的應力。
如上述，GaAs基板受到來自Ni-GaAs擴散層及電極層兩方的應力。又，Ni-GaAs擴散層受到來自GaAs基板的應力。因此，晶圓包含GaAs基板及GaAs基板背面中形成由Ni合金或Ni構成的電極層，而對晶圓進行熱處理時，晶圓會有彎曲的情況。
第3圖顯示對GaAs基板背面依序形成0.3微米的Ni-P層及4微米的Au(金)層作為電極層的晶圓進行4小時的250℃熱處理時，晶圓的彎曲量與GaAs基板的厚度關係圖表。GaAs基板厚度為50微米，晶圓的彎曲量約6毫米。通常晶圓的彎曲量為3毫米以上時，在晶圓的測試步驟及切割步驟中產生不良。GaAs基板厚度為50微米時，這些步驟中將會產生不良。
本發明的目的，為了解決此問題，提供可以防止晶圓彎曲的半導體裝置及其製造方法。
根據第1發明的半導體裝置，包括：GaAs(砷化鎵)基板，具有互為對向的第1及第2主面；第1金屬層，在上述GaAs基板的上述第1主面上形成，由Pd(鈀)、Ta(鉭)、Mo(鉬)中至少其一所構成；以及第2金屬層，在上述第1金屬層上形成，由Ni(鎳)系合金或Ni所構成。
根據第2發明的半導體裝置的製造方法，包括：形成第1金屬層步驟，在GaAs基板的第1主面上，由Pd(鈀)、Ta(鉭)、Mo(鉬)中至少其一所構成；形成第2金屬層步驟，在上述第1金屬層上，由Ni(鎳)系合金或Ni所構成；以及回火步驟，在上述第2金屬層形成後，將上述GaAs基板、上述第1及第2金屬層回火。
根據本發明，可以防止晶圓彎曲。
第4圖係顯示根據第一實施例的半導體裝置的剖面圖。GaAs基板10的第1主面12上，形成電極層14。電極層14包括在GaAs基板10的第1主面12上形成的擴散障層(第1金屬層)16、在擴散障層16上形成的Ni合金層(第2金屬層)18、以及在Ni合金層18上形成的高導電性層20。
擴散障層16由Pd(鈀)構成，厚度為0.05微米。Ni合金層18由Ni-P構成，厚度為0.3微米。高導電性層20由Au(金)構成，厚度為4微米。
第5～7圖係顯示根據第一實施例的半導體裝置的製造方法步驟圖。參照第5～7圖，說明半導體裝置的製造方法。
首先，如第5圖所示，利用濺鍍法，在GaAs基板10的第1主面12上形成擴散障層(第1金屬層)16。此時，擴散障層16由Pd(鈀)構成，厚度為0.05微米。
其次，如第6圖所示，利用無電解電鍍，在擴散障層16上形成Ni合金層(第2金屬層)18。此時，由於進行Pd活性化處理作為前處理，可以實行置換還原性的擴散障層16的無電解電鍍。又，Ni合金層18由Ni-P構成，其厚度為0.3微米。又，擴散障層16由Pd構成時，可以省略前處理的Pd活性化處理。
其次，在Ni合金層18上形成置換鍍金(Au)層(未圖示)。此時，置換鍍金層的厚度約為0.05微米。
其次，如第7圖所示，利用電解電鍍，在Ni合金層18上，以置換鍍金層作為籽晶層形成高導電性層20。此時，高導電性層20由Au構成，厚度為4微米。又，由於高導電性層20，確保電極層14的電氣傳導性。根據上述，形成包括擴散障層16、Ni合金層18以及高導電性層20的電極層14。
其次，以250度回火包括GaAs基板10、擴散障層16、Ni合金層18以及高導電性層20的半導體裝置全體。
第8圖係顯示根據第一比較例的半導體裝置的剖面圖。參考第8圖，說明第一實施例的效果。
根據第一比較例的半導體裝置中，GaAs基板10的第1主面12上，形成Ni合金層18作為電極層14。可是，GaAs基板10及Ni合金層18之間不設置擴散障層16。又，在Ni合金層18上不設置高導電性層20。
因此，如課題中的說明，以250度回火包括GaAs基板10及Ni合金層18的裝置全體時，Ni從Ni合金層18擴散至GaAs基板10。於是，形成Ni-GaAs擴散層22，GaAs基板10、Ni-GaAs擴散層22受到應力。因此，包含GaAs基板10及Ni合金層18的晶圓產生彎曲的問題。
另一方面，根據第一實施例的半導體裝置中，GaAs基板10及Ni合金層18之間設置擴散障層16。然後，擴散障層16由Pd(鈀)構成，厚度為0.05微米。
因此，可以防止Ni從Ni合金層18擴散至GaAs基板10。第9圖分別顯示對根據第一實施例的晶圓及根據第一比較例的晶圓進行XRD(X光繞射分析儀)的結晶性解析的結果圖。第10圖係分別顯示根據第一實施例的晶圓彎曲量及GaAs基板厚度的關係，以及根據第一比較例的晶圓彎曲量及GaAs基板厚度的關係。根據XRD的結晶性解析的結果，與第一比較例相較，明白第一實施例中Ni3
P及Ni12
P5
的峰值不見了。這表示抑制了構成Ni合金層18的Ni-P的結晶化。於是，與第一比較例相較，第一實施例中，晶圓的彎曲量降低至1/2以下。
於是，Ni合金層18中，可以抑制Ni合金結晶化。又，GaAs基板中，可以抑制形成Ni-GaAs擴散層22。結果，GaAs基板、Ni-GaAs擴散層22將不會受到應力。因此，可以防止晶圓彎曲。
又，根據第一實施例的半導體裝置中，不同於根據第一比較例的半導體裝置，在Ni合金層18上形成高導電性層20。高導電性層20由Au構成。Au由於比構成Ni合金層18的Ni-P導電性高，可以提高電極層14的導電性。
以下，說明關於第一實施例的變形例。
根據第一實施例的半導體裝置中，擴散障層16可以不由Pd(鈀)構成。擴散障層16由Pd(鈀)、Ta(鉭)、Mo(鉬)中至少其一所構成的話，可以防止Ni從Ni合金層18擴散至GaAs基板10。因此，可以防止晶圓彎曲。此變形例也可以應用於以下的實施例。
第11圖顯示根據第一實施例的變形例的半導體裝置的縱剖面圖。此變形例中，擴散障層16包括第1擴散障層(第4金屬層)24及第2擴散障層(第5金屬層)26。第1擴散障層24由Ta構成，在GaAs基板10的第1主面12上直接形成。第2擴散障層26由Mo構成，在第1擴散障層24及Ni合金層18間形成。
於是，根據此變形例的半導體裝置的製造方法中，首先，在GaAs基板10的第1主面12上，形成第1擴散障層24。其次，在第1擴散障層24上，形成第2擴散障層26。其次，在第2擴散障層26上，形成Ni合金層18。
相較於擴散障層16的其他材構成材料Pd及Mo，Ta對GaAs基板10的附著性高。相較於擴散障層16的其他構成材料Pd及Ta，Mo更有效防止Ni的擴散。因此，根據此變形例的半導體裝置中，比第一實施例更有效防止晶圓彎曲的同時，可以提高電極層14對GaAs基板10的附著性。又，此變形也可以應用於以下的實施例。
又，擴散障層16的厚度非0.05微米，而是0.05微米以上的話，可以確實防止晶圓的彎曲。又，擴散障層16的厚度即使未滿0.05微米，也得到防止晶圓彎曲的效果。此變形也可以應用於以下的實施例。
又，Ni合金層18也可以由Ni-B(硼)而非Ni-P所構成。又，電極層14，也可以包含以Ni取代Ni合金層18所構成的金屬層。這些情況下，可以得到防止在GaAs基板10中產生Ni擴散的問題、晶圓彎曲的效果。此變形例也可以應用於以下的實施例。
第12圖顯示根據第一實施例的變形例的半導體裝置的縱剖面圖。此變形例中，在Ni合金層18上不設置高導電性層20。根據此變形例的半導體裝置的製造方法中，Ni合金層18形成後，在Ni合金層18上不形成高導電性層20。因此，與第一實施例相較，簡化了半導體裝置的構造及其製造方法。然後，與第一實施例相同，可以防止晶圓彎曲。
又，高導電性層20也可以由Ag(銀)或Cu(銅)而非Au構成。由於Ag(銀)或Cu(銅)也比Ni-P的導電性高，這樣可以提高電極層14的導電性。又，高導電性層20的厚度非4微米而是0.1～數10微米的話，也可以提高電極層14的導電性。這些變形例也可以應用於以下的實施例。
然後，Ni合金層18及高導電性層20之間，也可以設置Pd構成的擴散障層(未圖示)。可以防止Ni從Ni合金層18擴散至高導電性層20。此變形例也可以應用於以下的實施例。
又，根據第一實施例的半導體裝置的製造方法中，可以利用蒸鍍法，而非濺鍍法，形成擴散障層16。又，擴散障層16由Pd構成時，也可以以無電解電鍍形成擴散障層16。在此情況下，利用Pd活化液、濺鍍法、蒸鍍法等，形成數十毫微米的籽晶層。然後，在籽晶層上形成擴散障層16。這些變形例也可以應用於以下的實施例。
又，擴散障層16由Pd構成時，也可以以電解電鍍形成擴散障層16。不過，在此情況下，必須形成供電層作為擴散障層16的底。例如，考慮依序形成Ti(鈦)層及Au層作為供電層。此變形例也可以應用於以下的實施例。
然後，形成Ni合金層18或Ni構成的金屬層時，也可以利用電解電鍍、蒸鍍法、濺鍍法，而非無電解電鍍。以電解電鍍形成Ni合金層18時，在擴散障層16上，形成Au構成的供電層，作為Ni合金層18的底。此時，以置換鍍Au形成供電層，厚度為50毫微米以上。此變形例也可以應用於以下的實施例。
又，取代形成置換鍍Au層作為高導電性層20的籽晶層，也可以以蒸鍍法形成Au層。以蒸鍍法形成的Au層也同樣為籽晶層。此變形例也可以應用於以下的實施例。
又，形成高導電性層20時，也可以利用無電解電鍍，而非電解電鍍。此變形例也可以應用於以下的實施例。
第13圖係顯示根據第二實施例的半導體裝置的剖面圖。GaAs基板10的第2主面28上，形成積體電路30。積體電路30中，包括連接至積體電路30的配線(未圖示)的接地電極32。於是，GaAs基板10中，設置貫通孔34，從第1主面12貫通至第2主面28的接地電極32的位置。
又，GaAs基板10的第1主面12上及貫通孔34內，形成電極層14。電極層14包括在GaAs基板10的第1主面12上形成的擴散障層(第1金屬層)16、在擴散障層16上形成的Ni合金層(第2金屬層)18、以及在Ni合金層18上形成的高導電性層20。
擴散障層16由Pd構成，在貫通孔的側面36及接地電極於貫通孔內露出的面38中形成。擴散障層16連接至接地電極32。擴散障層16的厚度為0.05微米。
然後，Ni合金層18由Ni-P構成，在貫通孔34內的擴散障層16上形成。Ni合金層18的厚度為0.3微米。又，高導電性層20由Au構成，在貫通孔34內的Ni合金層18上形成。高導電性層20的厚度為4微米。
第14～19圖顯示根據第二實施例的半導體裝置的製造方法步驟圖。參照第14～19圖，說明半導體裝置的製造方法。
首先，如第14圖所示，在GaAs基板10的第2主面28上，形成包括接地電極32的積體電路30。此時，積體電路30的配線(未圖示)連接至接地電極32。
其次，如第15圖所示，在GaAs基板10的第2主面28側，使用蠟(未圖示)，貼上玻璃基板40。此狀態下，研削GaAs基板10的第1主面12，GaAs基板10薄層化至約30～100微米。
其次，GaAs基板10的第1主面12上，圖案蝕刻光阻後，進行乾蝕刻。因此，如第16圖所示，從與第2主面28互相對向的第1主面12貫通到第2主面28的接地電極32的位置，形成貫通孔34。形成貫通孔34後，以有機處理或灰化除去光阻。
其次，如第17圖所示，以無電解電鍍，在GaAs基板10的第1主面12上及貫通孔34內，形成擴散障層(第1金屬層)16。此時，在貫通孔的側面36及接地電極於貫通孔內露出的面38中，形成擴散障層16。又，擴散障層16由Pd構成，厚度為0.05微米。
其次，如第18圖所示，以無電解電鍍在擴散障層16上形成Ni合金層(第2金屬層)18。此時，在貫通孔34內的擴散障層16上形成Ni合金層18。又，Ni合金層18由Ni-P構成，厚度為0.3微米。
其次，同樣地，如第18圖所示，以電解電鍍在Ni合金層18上形成高導電性層20。此時，在貫通孔34內的Ni合金層18上形成高導電性層20。又，高導電性層20由Au構成，厚度為4微米。
其次，如第19圖所示，從GaAs基板10剝下玻璃基板40，以有機洗淨除去GaAs基板10的蠟。其次，以250度回火包括積體電路30、GaAs基板10、擴散障層16、Ni合金層18、以及高導電性層20的半導體裝置全體。
第20圖係顯示根據第二比較例的半導體裝置的剖面圖。參照第20圖，說明第二實施例的效果。
根據第二比較例的半導體裝置中，在GaAs基板10的第2主面28上，形成積體電路30。GaAs基板10中設置貫通孔34。GaAs基板10的第1主面12上及貫通孔34內，形成Ni合金層18作為電極層14。不過，在GaAs基板10及Ni合金層18之間不設置擴散障層16。又，在Ni合金層18上不設置高導電性層20。
於是，如課題中的說明，以250度回火包括GaAs基板10及Ni合金層18的半導體裝置全體時，Ni從Ni合金層18擴散至GaAs基板10。因此，形成Ni-GaAs擴散層22，GaAs基板10、Ni-GaAs擴散層22受到應力。因此，包括GaAs基板10及Ni合金層18的晶圓產生彎曲的問題。
另一方面，根據第二實施例的半導體裝置中，GaAs基板10及Ni合金層18之間形成擴散障層16。然後，擴散障層16由Pd構成，厚度為0.05微米。
因此，可以防止Ni從Ni合金層18擴散至GaAs基板10。於是，與第一實施例相同，Ni合金層18中，可以抑制Ni合金結晶化。又，GaAs基板10中，可以抑制Ni-GaAs擴散層22形成。結果，GaAs基板10、Ni-GaAs擴散層22不會受到應力。因此，可以防止晶圓彎曲。
又，Ni合金層18上，形成高導電性層20。因此，與第一實施例相同，可以提高電極層14的導電性。特別由於高導電性層20在貫通孔34內的Ni合金層18上形成，可以提高電極層14與接地電極32之間的導電性。
又，不同於第一實施例，在貫通孔的側面36及接地電極於貫通孔內露出的面38中，也形成擴散障層16。因此，與第一實施例相較，可以更有效防止包含擴散障層16的電極層14從GaAs基板10剝落。
以下，說明有關第二實施例的變形例。
第21圖係顯示根據第二實施例的變形例的半導體裝置的縱剖面圖。此變形例中，在Ni合金層18上，不形成高導電性層20。根據此變形例的半導體裝置的製造方法，Ni合金層18形成後，在Ni合金層18上不形成高導電性層20。因此，與第二實施例相較，簡化了半導體裝置的構造及其製造方法。於是，與第二實施例相同，可以防止晶圓彎曲。
又，根據第二實施例的半導體裝置的製造方法中，用兩面膠帶代替蠟，將玻璃基板40貼上GaAs基板10。
又，也可以以溼蝕刻而非乾蝕刻，形成貫通孔34。
關於根據第三實施例的半導體裝置，以與第二實施例相異的點為中心來說明。第22圖係顯示根據第三實施例的半導體裝置的剖面圖。
貫通孔34內，擴散障層(第1金屬層)16不在貫通孔的側面36中形成，只在接地電極在貫通孔內露出的面38中形成。又，Ni合金層(第2金屬層)18在貫通孔的側面36及貫通孔34內的擴散障層16上形成。
有關根據第三實施例的半導體裝置的製造方法，以與第二實施例的相異的點為中心來說明。第23～25圖係顯示根據第三實施例的半導體裝置的製造方法的主要部分步驟圖。
如第23圖所示，使用濺鍍法，在GaAs基板10的第1主面12上及貫通孔34內形成擴散障層(第1金屬層)16。因此，貫通孔34內，只在接地電極於貫通孔內露出的面38中形成擴散障層16。
其次，如第24圖所示，進行Pd活性化處理作為前處理之後，以無電解電鍍，在擴散障層16上形成Ni合金層(第2金屬層)18。貫通孔34內，在貫通孔的側面36及貫通孔34內的擴散障層16上，形成Ni合金層18。其次，形成高導電性層20。
其次，如第25圖所示，從GaAs基板10剝下玻璃基板40，除去蠟。其次，以250度回火半導體裝置全體。
以下，說明第三實施例的效果。不同於第二比較例，根據第三實施例的半導體裝置中，在GaAs基板10的第1主面12上，在GaAs基板10與Ni合金層18之間形成擴散障層16。因此，GaAs基板10的第1主面12近旁，可以防止Ni從Ni合金層18擴散到GaAs基板10。於是，在GaAs基板10的第1主面12上形成的Ni合金層18中，可以抑制Ni合金結晶化。又，GaAs基板10的第1主面12側近旁，可以抑制Ni-GaAs擴散層22形成。
又，不同於第二實施例，貫通孔的側面36中，在GaAs基板10與Ni合金層18之間不形成擴散障層16。因此，GaAs基板10的貫通孔的側面36近旁，Ni經常從Ni合金層18擴散。不過，GaAs基板10中即使Ni擴散至貫通孔的側面36近旁，也不產生晶圓彎曲的問題。於是，第三實施例中，貫通孔的側面36中即使不形成擴散障層16，也可以防止晶圓彎曲。
又，在Ni合金層18上形成高導電性層20。因此，可以提高電極層14的導電性。
又，不同於第二實施例，貫通孔的側面36中，形成Ni合金層18而非擴散障層16。Ni合金層18與GaAs基板10的緊密結合性比擴散障層16高。因此，與第二實施例相較，可以更有效防止電極層14從GaAs基板10剝落。
以下，說明有關第三實施例的變形例。
第26圖係顯示根據第三實施例的變形例的半導體裝置的縱剖面圖。此變形例中，在Ni合金層18上不設置高導電性層20。根據此變形例的半導體裝置的製造方法中，Ni合金層18形成後，Ni合金層18上不形成高導電性層20。因此，與第三實施例相較，簡化了半導體裝置的構造及其製造方法。於是與第三實施例相同，可以防止晶圓彎曲。
又，第三實施例中，也可以利用蒸鍍法，而非濺鍍法，形成擴散障層16。在此情況下，擴散障層16在貫通孔34內，只形成於接地電極在貫通孔內露出的面38中。於是，得到同樣的效果。
又，以濺鍍法或蒸鍍法，形成擴散障層16時，在貫通孔34內，貫通孔的側面36中，經常形成擴散障層16。在此情況下，貫通孔的側面36的擴散障層16為第1主面12的擴散障層16的厚度的1/10以下。在此情況下，也可以防止包含GaAs基板10及電極層14的晶圓彎曲。
10．．．GaAs基板
12．．．第1主面
14．．．電極層
16．．．擴散障層(第1金屬層)
18．．．Ni合金層(第2金屬層)
20．．．高導電性層
22．．．Ni-GaAs擴散層
24．．．第1擴散障層(第4金屬層)
26．．．第2擴散障層(第5金屬層)
28．．．第2主面
30．．．積體電路
32．．．接地電極
34．．．貫通孔
36．．．貫通孔的側面
38．．．接地電極於貫通孔內露出的面
以及
40．．．玻璃基板
[第1圖]對GaAs基板的背面由Ni(鎳)-P(磷)構成的電極層為無電解電鍍形成的晶圓，實施4小時的250℃熱處理前後，對晶圓進行AUGER(歐傑)縱深分析的結果顯示圖；
[第2圖]對GaAs基板的背面由Ni(鎳)-P(磷)構成厚度0.3微米的電極層為無電解電鍍形成的晶圓，實施4小時的250℃熱處理前後，顯示對晶圓進行XRD(X光繞射分析儀)的結晶性解析的結果圖；
[第3圖]顯示對GaAs基板背面依序形成電極層的0.3微米的Ni-P層及4微米的Au(金)層的晶圓進行4小時的250℃熱處理時，晶圓的彎曲量與GaAs基板的厚度關係圖表；
[第4圖]顯示根據第一實施例的半導體裝置的剖面圖；
[第5圖]顯示根據第一實施例的半導體裝置的製造方法步驟圖；
[第6圖]顯示根據第一實施例的半導體裝置的製造方法步驟圖；
[第7圖]顯示根據第一實施例的半導體裝置的製造方法步驟圖；
[第8圖]顯示根據第一比較例的半導體裝置的剖面圖；參考第8圖，說明第一實施例的效果；
[第9圖]分別顯示對根據第一實施例的晶圓及根據第一比較例的晶圓進行XRD(X光繞射分析儀)的結晶性解析的結果圖；
[第10圖]分別顯示根據第一實施例的晶圓彎曲量及GaAs基板厚度的關係，以及根據第一比較例的比較例的晶圓彎曲量及GaAs基板厚度的關係；
[第11圖]顯示根據第一實施例的變形例的半導體裝置的縱剖面圖；
[第12圖]顯示根據第一實施例的變形例的半導體裝置的縱剖面圖；
[第13圖]顯示根據第二實施例的半導體裝置的剖面圖；
[第14圖]顯示根據第二實施例的半導體裝置的製造方法步驟圖；
[第15圖]顯示根據第二實施例的半導體裝置的製造方法步驟圖；
[第16圖]顯示根據第二實施例的半導體裝置的製造方法步驟圖；
[第17圖]顯示根據第二實施例的半導體裝置的製造方法步驟圖；
[第18圖]顯示根據第二實施例的半導體裝置的製造方法步驟圖；
[第19圖]顯示根據第二實施例的半導體裝置的製造方法步驟圖；
[第20圖]顯示根據第二比較例的半導體裝置的剖面圖；
[第21圖]顯示根據第二實施例的變形例的半導體裝置的縱剖面圖；
[第22圖]顯示根據第三實施例的半導體裝置的剖面圖；
[第23圖]顯示根據第三實施例的半導體裝置的製造方法的主要部分步驟圖；
[第24圖]顯示根據第三實施例的半導體裝置的製造方法的主要部分步驟圖；
[第25圖]顯示根據第三實施例的半導體裝置的製造方法的主要部分步驟圖；以及
[第26圖]顯示根據第三實施例的變形例的半導體裝置的縱剖面圖。
10．．．GaAs基板
12．．．第1主面
14．．．電極層
16．．．擴散障層(第1金屬層)
18．．．Ni合金層(第2金屬層)
以及
20．．．高導電性層
Claims (14)
- 一種半導體裝置，包括：GaAs(砷化鎵)基板，具有互為對向的第1及第2主面；第1金屬層，在上述GaAs基板的上述第1主面上形成，與上述第1主面接觸，由Pd(鈀)、Ta(鉭)、Mo(鉬)中至少其一所構成；以及第2金屬層，在上述第1金屬層上形成，由Ni(鎳)系合金或Ni所構成。
- 如申請專利範圍第1項所述的半導體裝置，更包括：包含接地電極的電路，在上述第2主面上形成；其中，上述GaAs基板具有從上述第1主面貫通到上述第2主面的上述接地電極位置的貫通孔；上述第1金屬層在上述貫通孔的側面及上述接地電極於上述貫通孔內露出的面中形成；以及上述第2金屬層在上述貫通孔內的上述第1金屬層上形成。
- 如申請專利範圍第2項所述的半導體裝置，其中，上述貫通孔的側面中形成的上述第1金屬層的厚度為上述第1主面上形成的上述第1金屬層的厚度的1/10以下。
- 如申請專利範圍第1項所述的半導體裝置，更包括：包含接地電極的電路，在上述第2主面上形成；其中，上述GaAs基板具有從上述第1主面貫通到上述第2主面的上述接地電極位置的貫通孔；在上述接地電極於上述貫通孔內露出的面中形成上述 第1金屬層；以及在上述貫通孔內的側面及上述貫通孔內的上述第1金屬層上形成上述第2金屬層。
- 如申請專利範圍第1至4項中的任一項所述的半導體裝置，更包括：第3金屬層，在上述第2金屬層上形成，由Au(金)、Ag(銀)或Cu(銅)其中任一所構成。
- 如申請專利範圍第1至4項中的任一項所述的半導體裝置，其中，上述第1金屬層包括：第4金屬層，由Ta(鉭)構成；以及第5金屬層，在上述第4金屬層及上述第2金屬層之間形成，由Mo(鉬)構成，其中，上述第4金屬層與上述第1主面接觸。
- 如申請專利範圍第1至4項中的任一項所述的半導體裝置，其中，上述第1金屬層的厚度為0.05微米以上。
- 一種半導體裝置的製造方法，包括下列步驟：形成第1金屬層步驟，在GaAs基板的第1主面上以與上述第1主面接觸的方式，由Pd(鈀)、Ta(鉭)、Mo(鉬)中至少其一所構成；形成第2金屬層步驟，在上述第1金屬層上，由Ni(鎳)系合金或Ni所構成；以及回火步驟，在上述第2金屬層形成後，回火上述GaAs基板、上述第1及第2金屬層。
- 如申請專利範圍第8項所述的半導體裝置的製造方 法，更包括：形成包含接地電極的電路的步驟，上述第1金屬層形成前，在與上述第1主面互為對向的上述GaAs基板的第2主面上，形成包含接地電極的電路；以及形成貫通孔步驟，上述第1金屬層形成前，在上述電路形成後，形成從上述第1主面貫通到上述第2主面的上述接地電極位置的貫通孔；其中，上述第1金屬層以無電解電鍍形成；上述第1金屬層形成時，在上述貫通孔的側面及上述接地電極於上述貫通孔內露出的面中，形成上述第1金屬層；以及形成第2金屬層時，在上述貫通孔內的上述第1金屬層上，形成上述第2金屬層。
- 如申請專利範圍第8項所述的半導體裝置的製造方法，更包括：形成包含接地電極的電路的步驟，上述第1金屬層形成前，在與上述第1主面互為對向的上述GaAs基板的第2主面上，形成包含接地電極的電路；以及形成貫通孔步驟，上述第1金屬層形成前，在上述電路形成後，形成從上述第1主面貫通到上述第2主面的上述接地電極位置的貫通孔；其中，上述第1金屬層以蒸鍍或濺鍍形成；上述第1金屬層形成時，在上述接地電極於上述貫通孔內露出的面中，形成上述第1金屬層；以及 形成第2金屬層時，在上述貫通孔的側面及上述貫通孔內的上述第1金屬層上，形成上述第2金屬層。
- 如申請專利範圍第8項所述的半導體裝置的製造方法，更包括：形成包含接地電極的電路的步驟，上述第1金屬層形成前，在與上述第1主面互為對向的上述GaAs基板的第2主面上，形成包含接地電極的電路；以及形成貫通孔步驟，上述第1金屬層形成前，在上述電路形成後，形成從上述第1主面貫通到上述第2主面的上述接地電極位置的貫通孔；其中，上述第1金屬層以蒸鍍或濺鍍形成；上述第1金屬層形成時，在上述貫通孔的側面及上述接地電極於上述貫通孔內露出的面中，形成上述第1金屬層；形成第2金屬層時，在上述貫通孔內的上述第1金屬層上，形成上述第2金屬層；以及上述貫通孔的側面的上述第1金屬層的厚度為上述第1主面的上述第1金屬層的厚度的1/10以下。
- 如申請專利範圍第8至11項中的任一項所述的半導體裝置的製造方法，更包括：形成第3金屬層步驟，上述第2金屬層形成後，回火上述GaAs基板、上述第1及第2金屬層前，在上述第2金屬層上，形成由Au(金)、Ag(銀)或Cu(銅)其中任一構成的第3金屬層。
- 如申請專利範圍第8至11項中的任一項所述的導體裝置的製造方法，其中，上述第1金屬層，包括：第4金屬層，由Ta(鉭)構成；以及第5金屬層，在上述第4金屬層及上述第2金屬層之間形成，由Mo(鉬)構成，其中，使上述第4金屬層與上述第1主面接觸。
- 如申請專利範圍第8至11項中的任一項所述的半導體裝置的製造方法，其中，上述第1金屬層的厚度為0.05微米以上。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009191093A JP5532743B2 (ja) | 2009-08-20 | 2009-08-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201108362A TW201108362A (en) | 2011-03-01 |
| TWI419276B true TWI419276B (zh) | 2013-12-11 |
Family
ID=43604671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099111380A TWI419276B (zh) | 2009-08-20 | 2010-04-13 | Semiconductor device and manufacturing method thereof |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8581411B2 (zh) |
| JP (1) | JP5532743B2 (zh) |
| TW (1) | TWI419276B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9616379B2 (en) * | 2013-07-25 | 2017-04-11 | Korea Institute Of Energy Research | Method for preparing hydrogen separation membrane and device for preparing hydrogen separation membrane |
| WO2015145815A1 (ja) * | 2014-03-27 | 2015-10-01 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
| WO2023079631A1 (ja) * | 2021-11-04 | 2023-05-11 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179533A (en) * | 1978-04-25 | 1979-12-18 | The United States Of America As Represented By The Secretary Of The Navy | Multi-refractory films for gallium arsenide devices |
| US6268619B1 (en) * | 1997-04-24 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high aspect ratio via hole including solder repelling coating |
| US20040213895A1 (en) * | 2003-04-24 | 2004-10-28 | Semiconductor Technology Academic Research Center | Method of manufacturing multilevel interconnection |
| US20080012134A1 (en) * | 2006-06-28 | 2008-01-17 | Samsung Electronics Co., Ltd. | Metal interconnection structures and methods of forming the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3642528A (en) * | 1968-06-05 | 1972-02-15 | Matsushita Electronics Corp | Semiconductor device and method of making same |
| US5075763A (en) * | 1988-09-28 | 1991-12-24 | Kopin Corporation | High temperature metallization system for contacting semiconductor materials |
| JPH03109725A (ja) * | 1989-09-25 | 1991-05-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2679320B2 (ja) * | 1989-12-20 | 1997-11-19 | 富士電機株式会社 | ショットキバリアダイオード |
| US5027189A (en) * | 1990-01-10 | 1991-06-25 | Hughes Aircraft Company | Integrated circuit solder die-attach design and method |
| JPH07193214A (ja) | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | バイアホール及びその形成方法 |
| US5956362A (en) * | 1996-02-27 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting device and method of etching |
| CA2328907A1 (en) * | 1999-02-18 | 2000-08-24 | Naoki Tsukiji | Electrode for semiconductor device and its manufacturing method |
| JP3462166B2 (ja) * | 2000-09-08 | 2003-11-05 | 富士通カンタムデバイス株式会社 | 化合物半導体装置 |
| US6787910B2 (en) * | 2002-07-23 | 2004-09-07 | National Chiao Tung University | Schottky structure in GaAs semiconductor device |
| JP2005109058A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
| JP4637009B2 (ja) | 2005-12-02 | 2011-02-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2008251562A (ja) * | 2007-03-29 | 2008-10-16 | Sharp Corp | 半導体レーザ素子およびその形成方法 |
| JP2009064961A (ja) * | 2007-09-06 | 2009-03-26 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
-
2009
- 2009-08-20 JP JP2009191093A patent/JP5532743B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-13 TW TW099111380A patent/TWI419276B/zh not_active IP Right Cessation
- 2010-04-26 US US12/766,966 patent/US8581411B2/en not_active Expired - Fee Related
-
2013
- 2013-10-10 US US14/050,412 patent/US20140035145A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179533A (en) * | 1978-04-25 | 1979-12-18 | The United States Of America As Represented By The Secretary Of The Navy | Multi-refractory films for gallium arsenide devices |
| US6268619B1 (en) * | 1997-04-24 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high aspect ratio via hole including solder repelling coating |
| US20040213895A1 (en) * | 2003-04-24 | 2004-10-28 | Semiconductor Technology Academic Research Center | Method of manufacturing multilevel interconnection |
| US20080012134A1 (en) * | 2006-06-28 | 2008-01-17 | Samsung Electronics Co., Ltd. | Metal interconnection structures and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201108362A (en) | 2011-03-01 |
| US8581411B2 (en) | 2013-11-12 |
| US20110042822A1 (en) | 2011-02-24 |
| JP5532743B2 (ja) | 2014-06-25 |
| JP2011044546A (ja) | 2011-03-03 |
| US20140035145A1 (en) | 2014-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101295758B (zh) | 含有碳基衬底的铟镓铝氮发光器件以及其制造方法 | |
| JP5669780B2 (ja) | 半導体装置の製造方法 | |
| TWI294160B (en) | Method of plugging through-holes in silicon substrate | |
| TWI436436B (zh) | 金屬-陶瓷複合基板及其製造方法 | |
| US20110079418A1 (en) | Ceramic wiring board and method of manufacturing thereof | |
| US10580721B2 (en) | Semiconductor device | |
| WO2011078252A1 (ja) | III族窒化物半導体のｎ型コンタクト電極およびその形成方法 | |
| DE102013112797B4 (de) | Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung | |
| DE102016216521A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| JP6112698B2 (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JP5369581B2 (ja) | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 | |
| CN103797598A (zh) | Led发光元件保持基板用包覆材料及其制造方法 | |
| TWI419276B (zh) | Semiconductor device and manufacturing method thereof | |
| TW200849673A (en) | LED chip production method | |
| JP2005019830A (ja) | 半導体装置の製造方法 | |
| DE102015111492A1 (de) | Bauelement und Verfahren zur Herstellung von Bauelementen | |
| TWI421942B (zh) | 半導體晶片之背面銅金屬製程方法 | |
| JP2006303062A (ja) | 半導体装置の製造方法 | |
| JP2020077833A (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
| WO2019158416A1 (de) | Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement | |
| JP7378693B1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230131049A1 (en) | Process for manufacturing a silicon carbide device and silicon carbide device | |
| JP6163714B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6520656B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI358839B (en) | Diode structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |