TWI405262B - 電子元件及電子元件之製法 - Google Patents
電子元件及電子元件之製法 Download PDFInfo
- Publication number
- TWI405262B TWI405262B TW097126002A TW97126002A TWI405262B TW I405262 B TWI405262 B TW I405262B TW 097126002 A TW097126002 A TW 097126002A TW 97126002 A TW97126002 A TW 97126002A TW I405262 B TWI405262 B TW I405262B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- interposer
- electronic component
- dielectric
- conductive layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 20
- 239000003989 dielectric material Substances 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000002904 solvent Substances 0.000 claims description 12
- 239000011368 organic material Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000004090 dissolution Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims 3
- 239000007789 gas Substances 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- 239000013043 chemical agent Substances 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 238000010301 surface-oxidation reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 110
- 238000003860 storage Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 238000000233 ultraviolet lithography Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011978 dissolution method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000768 polyamine Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
- H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Liquid Crystal (AREA)
Description
本發明係有關於一種包含一堆疊結構之電子元件，該堆疊結構具有由至少一介電層分隔之一第一導電層和一第二導電層。本發明更進一步有關於一種製造此種電子元件之方法。
諸如互補式金屬氧化半導體(complementary metal－oxide－semiconductor；CMOS)電路、p通道金屬氧化半導體(p－channel metal－oxide－semiconductor；PMOS)電路或n通道金屬氧化半導體(n－channel metal－oxide－semiconductor；NMOS)電路之電子電路包含多種主動式及被動式電子元件，諸如薄膜電晶體(thin－film transistor；TFT)及電容器。典型之TFT架構包含一經適當摻雜處理之半導體，其中或其鄰接處具有汲極和源極區域，該半導體由一適當之介電材質與一閘極電極彼此分隔。通常，單一TFT係實施成包含一基板、一第一導電層、一半導體、一介電質、和一第二導電層之堆疊結構。一電子電路可以包含複數個此種電子元件，特別是電容器、薄膜電晶體(TFT)、以及導體層交叉處，而構成介電層大致夾置於前述第一和第二導電層間之幾何結構。
已理解在半導體技術之領域中，介電質厚度之減小對於許多電子電路元件而言，係意味其電特性之增進，諸如
切換速度、運作電壓、以及電力消耗。此外，諸如TFT通道長度等關鍵元件側向尺寸之微型化，同時需要配合以介電質厚度之減小，以確保基本之元件比例標準。當一TFT之通道長度變得過短之時，其切換特性將變得難以界定，此現象基本上為半導體物理界所習知。此種短通道效應包含不良之次門檻值斜率、門檻電壓漂移、以及功能失效或電流飽和，其基本上是不容發生的。此等現象提出並討論於"Physics of Semiconductor Devices"之中(S.M.Sze,Wiley & Sons(New York)，1981)。藉由同時比例縮小介電質厚度，可以避免此等短通道效應。因此，為了達成較高之切換速度，除了一般之通道長度減少，同時亦需要成比例地縮小介電質厚度。
此外，最好亦能降低儲存電容器之表面積，以減少電性短路之風險。此需要使用較薄及/或較高介電常數(permittivity)之介電層。
然而，介電質厚度之降低，將增加此介電層兩側導電層之電性短路風險。此種現象通常稱為崩潰(breakdown)。就某些介電質而言，電性崩潰不僅取決於施加之電壓強度，同時亦取決於施加電壓之持續時間以及流經介電質之電流總量。尤其是感光材料，其通常表現出較差之崩潰特性。此可以歸因於其較高之離子含量，舉例而言，歸因於光起始劑材料(混入光阻劑之中)之使用，其包含或可以形成離子成分或游離基，而在紫外線(UV)光微影處理期間暴露於紫外光時產生適當之化學反應。
本發明目的在於提出一種電子元件，諸如一薄膜電晶體、一儲存電容器、或一導電層交叉處，其中電性崩潰之風險被降低，以使得此種電子元件以及包含此種電子元件之裝置之運作壽命得以增進。
針對此目的，在依據本發明之電子元件中，其介電層包含一電性絕緣材質之中介層，此中介層被一可光圖案化(photo－patternable)電性絕緣材質之額外層所至少部份覆蓋。
發現藉由提供具有隨時間而變之高電性崩潰強度介電材質之一額外中介層(諸如提供隨時間而變之高電性崩潰有機或無機電性絕緣體)至一包含可光圖案化材質之介電層，將產生隨時間而變之崩潰特性大幅增進之介電質雙層結構。由於構成此中介層之電性絕緣層係位於上述介電質雙層結構內之一較低位置，且無法被直接光圖案化，故其可光圖案化之上層可做為該中介層圖案化之遮罩。此雙層結構可以做為閘極介電質和儲存電容介電質，以及做為導電層交叉處間之絕緣體。在較佳實施例中，使用聚合物做為該中介層。舉例而言，此中介層由不只一種材質之多層堆疊結構所構成。
依據本發明之電子元件內之雙層結構具有額外之優點，此乃由於可光圖案化材質(特別是有機材質)之使用於介電質雙層結構之上層，其減少了諸如通孔圖案化製程所
需之數個處理步驟。可光圖案化材料通常具有較高之離子含量以及較差之隨時間而變之電性崩潰特性。藉由提供一依據本發明之雙層結構，其提供一結合了感光性(可光圖案化層)與低離子含量或游離性(中介層)之優點之介電質。進一步發現：此等介電層，特別是感光層，導致簡易、經濟性之沉積及圖案化製程。此介電材質對於低成本有機電子產品而言係一重要元件，特別是包含可撓性顯示器之電子裝置。
其應注意，一適當之半導體層可以位於該第一導電層和該中介層之間，以及可位於該可光圖案化材料之額外層和該第二導電層之間。
為了在介電質堆疊結構二側之導電層(特別是金屬層)之間建立連結，舉例而言，前述包含絕緣材質之中介層可以沉積於第一導電層之上方，隨之進行可光圖案化層之旋轉塗佈。包含被可光圖案化層至少部分遮蔽之絕緣材質之中介層可以構成TFT、儲存電容器、或二導電層交叉處之介電層。在利用諸如標準紫外線微影術或雷射建構出可光圖案化層之後，位於其下之中介層可以使用適當之蝕刻劑或溶劑加以移除。相較於濕式化學蝕刻或乾式蝕刻，較偏好使用溶解之方式，以避免對介電質表面造成不適當之改變。若介電質雙層結構中之後續層係易受表面化學性質變化所影響之有機材質半導體，則此點特別重要。
藉由利用疊覆其上之可光圖案化層，其構成依據本發明之電子元件之一部分，做為包含絕緣材質之中介層適當
圖案化之遮罩，則不需要額外之遮罩步驟(例如對齊和曝光)。在較佳實施例中，此中介層係選擇為可溶解於前述額外層(光阻)之適當顯影溶劑之中。因此，在使用正像式可光圖案化材質之情況下，暴露於紫外線輻射之可光圖案化層區域及包含絕緣材質之中介層下方疊覆區域可在單一步驟內被移除。對於使用負像式可光圖案化材質之情況，未暴露於紫外線輻射之可光圖案化層區域及包含絕緣材質之中介層下方疊覆區域可在單一步驟內被移除。為了避免包含絕緣材質之中介層蝕刻不足，其對於一般顯影劑之溶解度最好不應超過可光圖案化層對於該顯影劑之溶解度。在較佳實施例中，絕緣材質係無機的。在較佳實施例中，可光圖案化材質係有機的。依據本發明之電子元件之更多助益性實施例於後附申請專利範圍中提出。
注意到包含雙層結構之介電材質已發表於諸如S.Y.Park等人,Appl.Phys.Lett.,85(2004)2283－2285之文件中。此文件揭示一包含二層結構之介電質，其旨在結合所需之特性，特別是具有良好介電特性和特定表面化學性質之疊覆層。美國專利編號4,907,046揭示一多層介電質，其具有改進之介電質崩潰性質。其中揭示之結構包含多重無機層，但並不適用於低成本電子產品。
一種依據本發明之方法包含以下步驟：－在一基板上形成一第一導電層，其包含電子元件之一第一電極；－於上述第一導電層上沉積一介電材質之中介層，該
介電材質包含一電性絕緣材質；－於該介電材質之中介層上沉積一介電材質之額外層，該介電材質之額外層包含一可光圖案化之電性絕緣材質；－建構該額外層及該中介層的結構，其中該介電材質之額外層係做為該中介層之一遮罩；以及－形成一第二導電層，其包含該電子元件之一第二電極。
應注意形成一層之步驟可以包含沉積一層之步驟和緊接著將該沉積之層圖案化之步驟。或者，前述形成一層之步驟可以於單一製造步驟之程序內執行。依據本發明之方法之更多助益性實施例於後附申請專利範圍中提出。
本發明之上述及其他特色將配合所附圖式進一步詳述於後，圖式中相同之參照編號或標記表示相同之項目。
圖1(a)及圖1(b)顯示依據本發明之電子元件之一實施例之示意圖。此示範性實施例概略地描繪一顯示單元(特別是一可撓性顯示單元)內之像素元件配置。此像素元件配置，舉例而言，包含薄膜電晶體15、儲存電容器18、及/或二導電層之交叉處19。
形成此架構之對應堆疊結構概略地例示於圖1(b)之堆疊1。堆疊1包含一基板8，其上沉積形成電極6之一第一導電層。由一第二導電層形成之電極2藉由一介電層與
前述之第一電極6相分隔，該介電層包含一電性絕緣材質之中介層4a和一可光圖案化絕緣材質之額外層4b，其中中介層4a最好具有抵禦電性崩潰之高電阻，額外層4b尤其可以是一光阻材質。中介層4a之適當材質包含有機材質，例如聚亞醯胺、聚原冰片烯、聚碳酸酯、或聚對二甲苯，或者是具有隨時間而變之高介電崩潰強度之無機材質。適合做為額外層4b之可光圖案化絕緣材質之實例包含SC－100、SU－8或AZ－5214E材質。應注意包含4a及4b之雙層結構可以被實施成，舉例而言，一有機/有機雙層結構、或一有機/無機雙層結構、或一無機/有機雙層結構。各自化學分類中之合適絕緣材質及可光圖案化材質均係該領域中所習知的。舉例而言，就有機絕緣材質而言，其可以選擇聚原冰片烯，而就可光圖案化層而言，其可以選擇SU8材質。就包含130奈米(nm)聚原冰片烯及300奈米SU8之雙層結構4a/4b而言，其崩潰時間對於3.5 MV/cm之電場強度而言大約係1250秒。相對於一單層SU8之一般崩潰時間，此提供一大約60倍之改善。對於無機絕緣層，其可以使用SiOx
、SiNx
、AlOx
、AlN、AlOx
Ny
HfOx
、TiOx
、BZT[Ba(ZrTi)O]、BST[Ba(SrTi)O]、TaOx
或類似材質。此等絕緣層搭配一諸如SU8之可光圖案化層亦提供崩潰時間特性之顯著改善。
在較佳實施例中，中介層4a之厚度被選擇為至少20奈米。發現厚度小於20奈米之層具有針孔，就提供具有改良電崩潰特性之介電層而言，此可能是無法接受的。特
別而言，發現具有單層厚度之中介層並不適用於本發明，因為一般而言以大量製造之方法是無法達成具有足夠絕緣性之無針孔、單層結構。舉例而言，此中介層由不只一種材質之多層堆疊結構所構成。
應理解在結構1係關於一種TFT之情形，其更進一步包含一或多個半導體，在其中或其鄰接處具有源極和汲極區域。複數個適當結構可用以將此電子元件(例如，一TFT、一儲存電容器、或二導電層之交叉處)整合入一適當之電子裝置(諸如一可撓性顯示裝置)。特別是可以使用一適當之三維積體電路結構。應注意在依據本發明之電子元件係關於一種TFT之情形，其可以使用一下閘極或一上閘極架構。就半導體而言，其可以選擇有機或無機材質。在較佳實施例中，對於基板8其選擇一彈性載體－特別是箔片。為了控制TFT 15或儲存電容器18或二導電層交叉處19之運作，電極2、6經由一外部電源5供應適當之控制電壓。
呈現於圖1(a)之電路10概略地顯示一適當電子裝置之一部分，特別是一像素，此電子裝置包含複數個適當構件，諸如一整合進來之TFT 15、一儲存電容器18和一導電層之交叉處19。舉例而言，電路10構成一顯示器之一部分，特別是一可撓性電子顯示器。可撓性顯示器可以應用於可攜式電子裝置，諸如行動電話、電子手冊(organizer)或類似設備。舉例而言，電路10包含一主動式矩陣，其具有適當之複數個整合進來之TFT 15、儲存電容器18以及導電層交叉處19。此主動式矩陣最好被配置以自一諸如像素
之適當資料元素矩陣而蒐集資料。就此目的，其提供一行資料線11以配合像素電極13運作，像素電極13經由一適當之TFT 15連接至資料線11。列資料則匯集於TFT 15之閘極線17。
圖2(a)、2(b)和2(c)顯示依據本發明之製造一薄膜電晶體結構20之方法之實施例之一連串示意圖。首先，在一由描繪於圖2(a)之結構所代表之步驟，一適當之電性絕緣中介層23，其包含一具有隨時間而變之高崩潰強度之材質，沉積於一第一(最好是圖案化的)導電層之上，此導電層具有22a、22b部分，後者則是沉積並建構於基板21之上。舉例而言，導電層係用以提供閘極或源極/汲極電極以控制TFT，並藉以促成電子裝置電路之適當運作。在一具有隨時間而變的高電性崩潰特性之絕緣層23沉積之後，其被一可光圖案化電性絕緣材質(特別像是一光阻材質)之額外層所至少部分遮蓋。光阻材質之沉積，舉例而言，係利用旋轉塗佈、噴霧塗佈、狹縫塗佈或任何其他傳統之光阻塗佈方法。光阻材質隨後例如利用紫外線微影術進行建構而產生24a、24b部分。
其後，在一由描繪於圖2(b)之結構所代表之步驟進行期間，具有隨時間而變之高電性崩潰特性之中介層23被適當地建構，舉例而言，其利用光阻材質24a、24b做為該建構動作之遮罩。在較佳實施例中，中介層23之建構係利用一溶解技術，以確保不改變介電材質23之表面特性。應注意當24a、24b和23各層被同時建構時，其中光阻材
質係做為疊層23之遮罩，則可減少處理步驟，並增進製造程序之成本效率。
在較佳實施例中，可光圖案化層之處理係利用一顯影溶劑。此種情況下，對中介層23提供一可溶解於光阻層顯影溶劑中之材質是有助益性的。因此，暴露於紫外線輻射之光阻層區域及中介層23之下方疊覆區域可在單一步驟內被移除。在較佳實施例中，當圖案化中介層23之時，結構20無需完全浸入一溶劑中。溶劑暴露可以僅限於待圖案化之區域，舉例而言，藉由將結構20部分浸入溶劑中。除了部分浸入溶劑或蝕刻劑，可以使用具有溶解或蝕刻特性之糊膏。此糊膏可以利用各種不同之技術局部性地施加，包含印刷之方式。
在一由描繪於圖2(c)之結構所代表之步驟進行期間，一包含導電材質之適當第二層沉積於描繪於圖2(b)之結構上。在第二導電層適當圖案化之後，產生接觸部分25a、25b。應注意上述之方法適用於製造無機或有機電子產品，例如平面顯示器。上述處理流程相容於薄型聚合物基板，促使諸如可捲式或可纏繞式顯示器之可撓性裝置之生產。
雖然前述顯示於圖1(a)和圖1(b)之實例係關於所謂之下閘極TFT結構，相同之方法亦可以適用於一上閘極TFT結構，其中產生之介電質雙層結構之堆疊係藉由緊接於一絕緣中介層之後加入一可光圖案化材質，如前所述。
圖3顯示一依據本發明之電子裝置之一實施例之示意圖。電子裝置30(其收合之形式顯示為裝置30a，而展開之
形式顯示為裝置30b)包含一外殼主體31，可撓性顯示器35可繞纏於其上。舉例而言，外殼31包含一基本上剛硬之外蓋32，用以接收可撓性顯示器35，並配合其折疊或展開。可撓性顯示器35包含如圖1(a)和圖1(b)所示之主動式矩陣電子組件。舉例而言，收合之形式顯示為裝置30a而展開之形式顯示為裝置30b之電子裝置被實施為一掌上型電腦或一行動電話。應注意此電子裝置之其他實施例亦可以包含諸如一電腦監視器、一電子顯示螢幕或類似裝置。由於顯示器35之主動式矩陣之製造流程之成本效益，此電子裝置之零售價得以降低。外蓋32可以包含轉軸彎折區域32a、32b。電子裝置30a/30b可以更進一步包含一邊緣保護器33，其具有剛性部分33a和彈性部分34a、34b，後者對應至外蓋32之轉軸區域32a、32b。除了側邊保護，可撓性顯示器35亦提供背面保護。
應理解雖然依據本發明電子元件之特定實施例基於清楚闡述之目的而分別說明如上，參照各別圖式所揭示之相容特徵均可能設想出替代之架構。雖然以上已說明特定之實施例，應理解本發明可以以異於前述之方式實施。以上之說明僅係用以示範，而非用以限制。因此，習於斯藝之人士應能理解，在未脫離以下申請專利範圍界定之範疇內，可以對詳述於上之本發明進行各種修改。
1‧‧‧堆疊結構
2‧‧‧第二導電層/電極
4a‧‧‧中介層
4b‧‧‧額外層
5‧‧‧外部電源
6‧‧‧第一導電層/電極
8‧‧‧基板
10‧‧‧像素電路
11‧‧‧行資料線
13‧‧‧像素電極
15‧‧‧薄膜電晶體
17‧‧‧閘極線
18‧‧‧儲存電容器
19‧‧‧二導電層之交叉處
20‧‧‧薄膜電晶體結構
21‧‧‧基板
22a‧‧‧導電層之一部分
22b‧‧‧導電層之一部分
23‧‧‧絕緣中介層
24a‧‧‧光阻材質
24b‧‧‧光阻材質
25a‧‧‧接觸部分
25b‧‧‧接觸部分
30a‧‧‧收合之電子裝置
30b‧‧‧展開之電子裝置
31‧‧‧外殼
32‧‧‧外蓋
32a‧‧‧轉軸彎折區域
32b‧‧‧轉軸彎折區域
33‧‧‧邊緣保護器
33a‧‧‧剛性部分
34a‧‧‧彈性部分
34b‧‧‧彈性部分
35‧‧‧可撓性顯示器
圖1(a)及圖1(b)顯示依據本發明之電子元件之一示範
性實施例之示意圖。
圖2(a)、2(b)和2(c)顯示製造一依據本發明之電子元件之方法之實施例進行期間，此電子元件之一連串示意圖。
圖3顯示一電子裝置之一實施例之示意圖，該電子裝置內含依據本發明提出之示範性實施例生產之電子元件。
1‧‧‧堆疊結構
2‧‧‧第二導電層/電極
4a‧‧‧中介層
4b‧‧‧額外層
5‧‧‧外部電源
6‧‧‧第一導電層/電極
8‧‧‧基板
Claims (21)
- 一種包含堆疊結構之電子元件，該堆疊結構具有由至少一介電層分隔之一第一導電層和一第二導電層，其中該介電層包含一電性絕緣材質之中介層，該中介層被一可光圖案化的電性絕緣材質之額外層所至少部份覆蓋，其中該額外層可由一化學製劑加以處理，該中介層則可溶解於該化學製劑。
- 如申請專利範圍第1項所述之電子元件，其中該中介層於該化學製劑中之溶解度小於該額外層於該化學製劑中之溶解度。
- 如前述申請專利範圍第1項所述之電子元件，其中該中介層包含一無機材質。
- 如前述申請專利範圍第1項所述之電子元件，其中該中介層包含不只一層之有機及/或無機材質。
- 如前述申請專利範圍第1項所述之電子元件，其中該額外層包含一有機材質。
- 如前述申請專利範圍第1項所述之電子元件，其中該第一導電層和該第二導電層至少其一包含一有機材質。
- 如前述申請專利範圍第1項所述之電子元件，其包含一薄膜電晶體、一電容器、或一堆疊裝置之構件，介於該第一導電層和該第二導電層間之一交叉處。
- 如前述申請專利範圍第1項所述之電子元件，其中該中介層至少係20奈米厚。
- 一種電子電路，其包含前述申請專利範圍任一項所述 之電子元件。
- 一種電子裝置，一種可撓性顯示器，其包含申請專利範圍第9項所述之電子電路。
- 一種製造電子元件之方法，包含以下步驟：在一基板上形成一第一導電層，其包含該電子元件之一第一電極；於該第一導電層上沉積一介電材質之中介層，該介電材質包含一電性絕緣材質；於該介電材質之中介層上沉積一介電材質之額外層，該介電材質之額外層包含一可光圖案化之電性絕緣材質，其中該額外層可由一化學製劑加以處理，該中介層則可溶解於該化學製劑；建構該額外層及該中介層的結構，其中該介電材質之額外層係做為該中介層之一遮罩；以及形成一第二導電層，其包含該電子元件之一第二電極。
- 如申請專利範圍第11項所述之方法，其中該建構出結構的步驟之執行係結合對該額外層進行顯影，隨之對該中介層進行一溶解步驟。
- 如申請專利範圍第12項所述之方法，其中該顯影和該溶解步驟二者或其中之一係於此結構被部分浸入一溶劑中時進行，而暴露於該溶劑之部分大致限於在該顯影及/或溶解步驟進行期間待處理之區域。
- 如申請專利範圍第11項所述之方法，其中該建構出結構的步驟之執行係結合對該額外層進行顯影，隨之對該 中介層進行一濕式蝕刻步驟。
- 如申請專利範圍第14項所述之方法，其中該顯影和該濕式蝕刻步驟二者或其中之一係於此結構被部分浸入一溶劑中時進行，而暴露於該溶劑之部分大致限於在該顯影及/或濕式蝕刻步驟進行期間待處理之區域。
- 如申請專利範圍第11項所述之方法，其中該建構出結構的步驟之執行係結合對該額外層進行顯影，隨之對該中介層進行一乾式蝕刻步驟。
- 如申請專利範圍第16項所述之方法，其中一含氟之氣體在乾式蝕刻進行期間或之後被引入蝕刻室，以產生該介電質堆疊之一較低能量表面。
- 如申請專利範圍第16項所述之方法，其中一含氮之氣體在乾式蝕刻進行期間或之後被引入蝕刻室，以減少在乾式蝕刻步驟進行期間所產生之表面氧化基群。
- 如申請專利範圍第11至18項任一項所述之方法，其中該中介層及該額外層係於同一處理步驟內被建構出結構。
- 如申請專利範圍第11項所述之方法，其中該絕緣材質包含一有機材質，而該絕緣材質之中介層自一汽化狀態被沉積。
- 如申請專利範圍第11項所述之方法，其中該絕緣材質之中介層係聚合化的。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95025407P | 2007-07-17 | 2007-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200913063A TW200913063A (en) | 2009-03-16 |
| TWI405262B true TWI405262B (zh) | 2013-08-11 |
Family
ID=39859662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097126002A TWI405262B (zh) | 2007-07-17 | 2008-07-10 | 電子元件及電子元件之製法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8686530B2 (zh) |
| EP (1) | EP2174361A1 (zh) |
| JP (1) | JP5283697B2 (zh) |
| KR (1) | KR101364209B1 (zh) |
| CN (1) | CN101772848B (zh) |
| TW (1) | TWI405262B (zh) |
| WO (1) | WO2009011580A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI688850B (zh) | 2013-08-13 | 2020-03-21 | 飛利斯有限公司 | 具有電子顯示器之物品 |
| WO2015031501A1 (en) | 2013-08-27 | 2015-03-05 | Polyera Corporation | Attachable device having a flexible electronic component |
| WO2015031426A1 (en) | 2013-08-27 | 2015-03-05 | Polyera Corporation | Flexible display and detection of flex state |
| WO2015038684A1 (en) | 2013-09-10 | 2015-03-19 | Polyera Corporation | Attachable article with signaling, split display and messaging features |
| JP6639400B2 (ja) | 2013-12-24 | 2020-02-05 | フレックステラ， インコーポレイテッドＦｌｅｘｔｅｒｒａ， Ｉｎｃ． | 取り付け可能な二次元可撓性電子デバイスのための支持構造 |
| CN106030688B (zh) | 2013-12-24 | 2020-01-24 | 飞利斯有限公司 | 可挠性电子物品 |
| WO2015100396A1 (en) | 2013-12-24 | 2015-07-02 | Polyera Corporation | Support structures for a flexible electronic component |
| WO2015100224A1 (en) | 2013-12-24 | 2015-07-02 | Polyera Corporation | Flexible electronic display with user interface based on sensed movements |
| US20150227245A1 (en) | 2014-02-10 | 2015-08-13 | Polyera Corporation | Attachable Device with Flexible Electronic Display Orientation Detection |
| TWI692272B (zh) | 2014-05-28 | 2020-04-21 | 美商飛利斯有限公司 | 在多數表面上具有可撓性電子組件之裝置 |
| WO2016138356A1 (en) | 2015-02-26 | 2016-09-01 | Polyera Corporation | Attachable device having a flexible electronic component |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW544792B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Organic semiconductor device and process of manufacturing the same |
| TWI243460B (en) * | 2005-02-16 | 2005-11-11 | Ind Tech Res Inst | Organic semiconductor device with multi-protective layers and the making method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920005632B1 (ko) | 1987-03-20 | 1992-07-10 | 가부시기가이샤 히다찌세이사꾸쇼 | 다층 산화 실리콘 질화 실리콘 유전체의 반도체장치 및 그의 제조방법 |
| US6008877A (en) * | 1996-11-28 | 1999-12-28 | Sharp Kabushiki Kaisha | Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide |
| FR2781603B1 (fr) * | 1998-07-21 | 2000-10-06 | St Microelectronics Sa | Procede de formation d'une capacite sur un circuit integre |
| JP2001077086A (ja) | 1999-08-31 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
| JP2002237594A (ja) | 2001-02-02 | 2002-08-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
| US20030027419A1 (en) * | 2001-08-02 | 2003-02-06 | International Business Machines Corporation | Tri-tone photomask to form dual damascene structures |
| DE10308515B4 (de) * | 2003-02-26 | 2007-01-25 | Schott Ag | Verfahren zur Herstellung organischer lichtemittierender Dioden und organische lichtemittierende Diode |
| CN100369266C (zh) * | 2003-09-29 | 2008-02-13 | 友达光电股份有限公司 | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 |
| US7378715B2 (en) | 2003-10-10 | 2008-05-27 | General Electric Company | Free-standing electrostatically-doped carbon nanotube device |
| US9985207B2 (en) * | 2004-12-06 | 2018-05-29 | Flexenable Limited | Electronic devices |
| CN100426555C (zh) * | 2005-04-21 | 2008-10-15 | 友达光电股份有限公司 | 电致发光装置的像素结构及其制造方法 |
-
2008
- 2008-07-10 TW TW097126002A patent/TWI405262B/zh not_active IP Right Cessation
- 2008-07-16 EP EP08779029A patent/EP2174361A1/en not_active Withdrawn
- 2008-07-16 JP JP2010516943A patent/JP5283697B2/ja not_active Expired - Fee Related
- 2008-07-16 US US12/669,676 patent/US8686530B2/en not_active Expired - Fee Related
- 2008-07-16 CN CN200880101248.XA patent/CN101772848B/zh not_active Expired - Fee Related
- 2008-07-16 KR KR1020107003367A patent/KR101364209B1/ko active IP Right Grant
- 2008-07-16 WO PCT/NL2008/050481 patent/WO2009011580A1/en active Application Filing
-
2013
- 2013-12-19 US US14/135,503 patent/US9305787B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW544792B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Organic semiconductor device and process of manufacturing the same |
| TWI243460B (en) * | 2005-02-16 | 2005-11-11 | Ind Tech Res Inst | Organic semiconductor device with multi-protective layers and the making method |
Also Published As
| Publication number | Publication date |
|---|---|
| US9305787B2 (en) | 2016-04-05 |
| WO2009011580A1 (en) | 2009-01-22 |
| US20100320448A1 (en) | 2010-12-23 |
| TW200913063A (en) | 2009-03-16 |
| JP5283697B2 (ja) | 2013-09-04 |
| KR20100063008A (ko) | 2010-06-10 |
| EP2174361A1 (en) | 2010-04-14 |
| US20140120721A1 (en) | 2014-05-01 |
| US8686530B2 (en) | 2014-04-01 |
| CN101772848B (zh) | 2015-08-19 |
| JP2010533974A (ja) | 2010-10-28 |
| KR101364209B1 (ko) | 2014-02-14 |
| CN101772848A (zh) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405262B (zh) | 電子元件及電子元件之製法 | |
| JP5429454B2 (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| US7049215B2 (en) | Thin film transistor array panel and fabricating method thereof | |
| TW594357B (en) | Manufacturing method of active matrix substrate | |
| US20080105921A1 (en) | Thin film transistor and manufacturing method thereof | |
| TWI235478B (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
| TW201316581A (zh) | 有機薄膜電晶體，其製造方法，以及顯示器 | |
| US7781270B2 (en) | Method for fabricating electronic devices integrated on a single substrate | |
| US7750383B2 (en) | Semiconductor apparatus and method for manufacturing the semiconductor apparatus | |
| JP2007013083A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR101431655B1 (ko) | 전자 종이 능동 기판 및 전자 종이 능동 기판을 형성하는 방법 그리고 전자 종이 디스플레이 패널 | |
| US20060197090A1 (en) | Pyramid-shaped capacitor structure | |
| TWI363386B (en) | Semiconductor structure and method for manufacturing the same | |
| JP4612279B2 (ja) | 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法 | |
| JP2009117620A5 (zh) | ||
| JPH1197632A (ja) | 半導体装置及びその製造方法 | |
| US20090189147A1 (en) | Organic transistor comprising a self-aligning gate electrode, and method for the production thereof | |
| TWI236326B (en) | Fabricating process of circuit board with embedded passive component | |
| WO2009045102A2 (en) | An electronic circuit element with profiled photopatternable dielectric layer | |
| TW201539756A (zh) | 電子元件及其製作方法 | |
| KR20040067066A (ko) | 엠아이엠 캐패시터 제조방법 | |
| KR20190070180A (ko) | 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터 | |
| KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970004022A (ko) | Rom을 이용하는 소자의 캐패시터 제조 방법 | |
| KR20020017273A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |