TWI400810B - 在碳化矽基板上低差排密度之第三族氮化層及其製造方法 - Google Patents

在碳化矽基板上低差排密度之第三族氮化層及其製造方法 Download PDF

Info

Publication number
TWI400810B
TWI400810B TW095112148A TW95112148A TWI400810B TW I400810 B TWI400810 B TW I400810B TW 095112148 A TW095112148 A TW 095112148A TW 95112148 A TW95112148 A TW 95112148A TW I400810 B TWI400810 B TW I400810B
Authority
TW
Taiwan
Prior art keywords
group
semiconductor device
epitaxial layer
group iii
nitrided
Prior art date
Application number
TW095112148A
Other languages
English (en)
Other versions
TW200705696A (en
Inventor
Adam William Saxler
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of TW200705696A publication Critical patent/TW200705696A/zh
Application granted granted Critical
Publication of TWI400810B publication Critical patent/TWI400810B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

在碳化矽基板上低差排密度之第三族氮化層及其製造方法
本發明係關於半導體裝置，且更特定言之，係關於第三族氮化物半導體裝置。本發明部分受政府合約第N00014－02－C－0306號資助。政府可在本發明中享有某些權利。
諸如矽(Si)與砷化鎵(GaAs)之材料已發現廣泛應用於半導體裝置中。然而，由於其相對小之帶隙(例如，室溫下Si為1.12 eV且GaAs為1.42 eV)及/或相對小之擊穿電壓，此等材料可能不能充分適於較高功率及較高頻率之應用。
鑒於對高功率與高頻率應用及裝置之關注增加，已將注意力轉向寬帶隙半導體材料，諸如第三族氮化物，其包括氮化鎵(GaN，室溫下具3.4 eV之帶隙)。GaN亦展現約為3 MV/cm之高擊穿電場，因此可使此等材料能夠經受高功率位準。另外，GaN展現極佳之電子轉移性質，其可使其以高頻率運作。
對於高功率及/或高頻率應用，一種尤其關注之裝置為高電子遷移率電晶體(HEMT)，其在某些情況下亦稱為調製摻雜場效電晶體(MODFET)。由於可在具不同帶隙能與電子親和力之兩種半導體材料之異質接面處形成一薄層稱為二維電子氣(2DEG)之電荷載流子，此等裝置可在多種環境下提供運作優勢。2DEG可含有極高之層電子濃度，超過(例如)101 3 載流子/平方公分。
在GaN基板上基於第三族氮化物之HEMT的同質磊晶成長通常關注於半絕緣GaN基板的使用。然而，缺乏適合之GaN基板可使得裝置優質異質結構難以在此材料系統中成長。
近來之努力集中於在諸如碳化矽(SiC)之基板上使用異質磊晶成長製造第三族氮化物類型HEMT。然而，在碳化矽基板上產生第三族氮化磊晶層(諸如GaN層)亦可存在問題。相對薄之GaN磊晶層可展現在包括HEMT之多種應用中有用之電學特性。然而，薄GaN層可具有不可接受之高差排密度，從而致使該等結構不適合於許多此等應用。
增加GaN磊晶層之厚度可減少差排密度，但將損害材料之其它性質。增加之GaN磊晶層之厚度可(例如)對材料之電學特性產生不利影響，且尤其可降低材料之隔離與擊穿電壓。另外，GaN與SiC具有不同之未應變晶格常數(分別為3.19與3.07)。源於不匹配之晶格常數之應變可限制GaN磊晶厚度及在晶圓破裂及/或彎曲前之晶圓直徑，從而致使該GaN材料不適合於下游處理。
本發明提供一種第三族氮化物半導體裝置結構，其可用於生產第三族氮化物電晶體，包括高電子遷移率電晶體(HEMT)。本發明之半導體裝置結構包括碳化矽(SiC)基板與在該SiC基板上方之一第一第三族氮化磊晶層。該第三族氮化磊晶層可展現多種有用而又通常對立的物理及電學特性，其包括小於約4×108 cm－ 2 之差排密度及/或至少約50V之隔離電壓。
在本發明之例示性實施例中，第三族氮化磊晶層可具有足以減少該層之差排密度至對於各種下游應用可接受之程度的厚度。在此等各種實施例中，第三族氮化磊晶層可具有至少約5微米之厚度。在本發明之其它實施例中，第三族氮化磊晶層可具有至少約6微米、至少約8微米、至少約10微米及至少約20微米之厚度。
第三族氮化磊晶層可進一步以足以給予該層以與相同金屬但具有減少之厚度之層的電學特徵接近之諸如隔離電壓的電學特徵的量包括諸如深能階過渡金屬摻雜劑之深能階摻雜劑。例示性過渡金屬摻雜劑包括(但不限於)鐵(Fe)、鈷(Co)、錳(Mn)、鉻(Cr)、釩(V)、鎳(Ni)及其混合物。第三族氮化磊晶層可進一步包括共摻雜劑，諸如淺能階p型摻雜劑。
本發明進一步包括一種半導體裝置結構，其包括SiC基板及在第一第三族氮化層上與至少第二第三族氮化磊晶層組合的第一第三族氮化磊晶層。在本發明之此態樣中，第二第三族氮化磊晶層具有足以與第一第三族氮化層不同之組成以在第一與第二第三族氮化層之間之界面處產生二維電子氣。該半導體裝置結構可進一步包括在第二第三族氮化層上方之一或多個額外之第三族氮化磊晶層，以進一步增加在該二維電子氣中之電子遷移率。
本發明之半導體裝置結構可進一步包括一安置於Sic基板與第一第三族氮化磊晶層之間的晶核層。該晶核層可在SiC基板與該結構之剩餘部分之間提供適當之成長過渡，且可由各種適合之半導體材料形成，包括(但不限於)氮化鋁鎵(AlCaN)及氮化鋁(AlN)。
本發明之半導體裝置可進一步包括一應變管理層，其亦可安置於SiC基板與第一第三族氮化磊晶層之間。應變管理層之存在可利於製造相對厚之第三族氮化磊晶層及/或相對大直徑之晶圓(直徑高達100 mm)而無需實質上使磊晶層破裂及/或使晶圓彎曲。亦可控制裝置製造條件以控制在層中之應變，例如，藉由增加V/III前驅物比率及/或藉由減少第三族氮化磊晶層製造的壓力。
本發明亦提供用於製造半導體裝置結構之方法，其包括在SiC基板上形成具有小於約4x108 cm－ 2 之差排密度及/或至少約50 V之隔離電壓的第一第三族氮化磊晶層的步驟。本發明之此態樣可包括形成具有足以提供所要差排密度之厚度，例如至少5微米之厚度的第三族氮化磊晶層的步驟。在本發明之其它實施例中，第三族氮化磊晶層可具有至少約6微米、至少約8微米、至少約10微米及至少約20微米之厚度。本發明之方法可進一步包括以與相同厚度且無過渡金屬摻雜劑之第三族氮化磊晶層相比足以增加第三族氮化磊晶層之隔離電壓的量將氣態第三族氮化物前驅物及過渡金屬摻雜劑前驅物引入反應腔室的步驟。
本發明之方法可進一步包括形成異質結構的步驟，該異質結構包括第一第三族氮化磊晶層及在該第一第三族氮化層上之第二第三族氮化磊晶層，該第二第三族氮化磊晶層具有與第一第三族氮化層充分不同之組成以在第一與第二第三族氮化層之間之界面處產生二維電子氣。本發明之各種實施例可進一步包括形成複數個與該異質結構有導電關係之閘極、源及汲極接點的步驟。
現將在下文中參考附圖更充分描述本發明，附圖中展示了一些但非全部本發明之實施例。實際上，本發明可以多種不同形式實施且不應解釋為限於本文闡述之實施例；相反，提供此等實施例從而本揭示內容滿足適用之法律要求。在整個說明書中，類似數字係指類似元件。
本文使用之術語僅用於描述特定實施例之目的且並不意欲限制本發明。如本文所使用，術語"及/或"包括一或多個聯合列出之物品的任何及所有組合。如本文所使用，單數形式"一"與"該"意欲同樣包括複數形式，除非文中另外清楚指出。應進一步瞭解，當在本說明書中使用時，術語"包含"說明規定特徵、整數、步驟、操作、元件及/或組份之存在，但並不排除存在或添加一或多個其它特徵、整數、步驟、操作、元件、組份及/或其群。
應瞭解，當將諸如層、區或基板之元件稱為在另一元件之"上方"、"上"或延伸"於"另一元件"之上"時，其可直接在其它元件之上方、直接在其它元件之上或直接延伸於其它元件之上，或亦可存在介於其間之元件。相反，當將一元件稱為在另一元件之"直接上方"、"直接上面"或"直接"延伸"於"另一元件"之上"時，則不存在介於其間之元件。
應瞭解，儘管本文可使用術語第一、第二等來描述各種元件、組份、區、層及/或部分，但此等元件、組份、區、層及/或部分應不受限於此等術語。此等術語僅用於將一元件、組份、區、層或部分與另一區、層或部分相區分。因此，下文討論之第一元件、組份、區、層或部分可稱為第二元件、組份、區、層或部分而不悖離本發明之教示。
此外，本文可使用諸如"上方"或"上部"或"頂部"及"下方"或"下部"或"底部"之關係術語來描述如在圖中說明之一元件與另一元件之關係。應瞭解，關係術語意欲包括除圖中描述之定向外之裝置的不同定向。例如，若在圖中之裝置翻轉，則描述為在其它元件之"上部"側面上及/或在其它元件"上方"之元件則定向為在其它元件之"下部"側面及/或在其它元件"下方"。因而例示性術語"上方"視圖之特別定向而定可包括"上方"與"下方"之定向。類似地，若該等圖中之一個中的裝置翻轉，則描述為在其它元件"下方"或"之下"之元件則定向為在其它元件之"上方"。因而例示性術語"下方"或"之下"亦包括上方與下方之定向。此外，術語"外"可用於指離基板最遠之表面及/或層。
本文參考示意性說明本發明之理想化實施例的橫截面圖示描述本發明之實施例。同樣，亦預期作為例如製造技術及/或容許度之結果之圖示之外形變化。因此，本發明之實施例不應解釋為限於本文說明之區域之特定形狀，而應包括源於(例如)製造之形狀之偏差。例如，說明為矩形之經蝕刻區域通常具有錐形、圓形或曲線形之特徵。因此，在圖中說明之區域在性質上為示意性的且並不意欲其形狀說明裝置區域之精確形狀且並不意欲限制本發明之範疇。
除非另外定義，否則所有本文使用之術語(包括技術與科學術語)具有如本發明所屬之此項技術領域中一般技術者所通常理解之涵義之相同涵義。應進一步瞭解，諸如在一般使用之字典中定義之彼等術語應解釋為具有與其在相關技術領域內容及本揭示案中之涵義相一致之涵義，且不應以理想化或過度正式意義來解釋，除非本文明確地如此定義。
圖1說明一本發明之第三族氮化物半導體裝置基板10之實施例，其包括一在一碳化矽基板12上方之第三族氮化磊晶層14。該第三族氮化磊晶層14可為半絕緣層，如下文更詳細論述。SiC基板12與第三族氮化磊晶層14可提供一裝置基板10(其亦可稱作"前驅體"結構)，在其上可製造基於第三族氮化物之半導體裝置結構，諸如HEMT，在圖1中通常指示為16。
如本文所使用，術語"第三族氮化物"係指在氮與通常為鋁(Al)、鎵(Ga)及/或銦(In)之週期表第三族元素之間形成的彼等半導體化合物。該術語亦係指諸如AlGaN及AlInGaN之三元及四元化合物。如此項技術中所熟知，第三族元素可與氮組合以形成二元化合物(例如GaN)、三元化合物(例如AlGaN、AlInN)及四元化合物(例如AlInGaN)。此等化合物均具有其中一莫耳氮與總計一莫耳第三族元素相組合之經驗式。因而，常使用諸如Alx Ga1 － x N之式來描述之，其中0x1。在本發明之某些實施例中，第三族氮化磊晶層14為氮化鎵(GaN)層，其中上式中之x約為0。
第三族氮化磊晶層可展示可使得結構10適用於產生包括HEMT之各種裝置的物理與電學特性。與多種先前之半導體結構相比，本發明之裝置10可包括一第三族氮化磊晶層14，其可具有減少之差排密度與相對高之隔離電壓之明顯的對立特性。在本發明之特定實施例中，該第三族氮化磊晶層14可具有小於約4×108 cm－ 2 之差排密度及/或至少約50 V之隔離電壓。
可使用在評估基板層之性質之技術中已知之標準技術來測定差排密度。作為非限制性性實例，在本發明中可藉由分析晶圓之多重2 μm×2 μm AFM掃描來評估差排密度。
隔離電壓係指為在磊晶層14上之無閘電晶體結構提供1 mA/mm電流之電壓。因此，例如，可藉由在磊晶層14上以5 μm源極與汲極之間隔形成HEMT結構並自該結構移除閘極來量測結構之隔離電壓。在閘極下離各源極及汲極1 μm之區域由(例如)離子植入而受損以破壞該裝置之通道區域。接著將電壓自源極向汲極施加，且量測電流。本文將在量測1 mA/mm電流處之電壓稱作該結構之隔離電壓。對於給定之材料，較大間隙將產生更高隔離電壓。
在本發明之各種實施例中，第三族氮化磊晶層14可具有足以減少在該層中存在之差排缺陷之濃度的厚度。作為一非限制性實例，本發明之裝置之第三族氮化磊晶層14可具有足以提供小於約4×108 cm－ 2 或約4×108 cm－ 2 之差排密度的厚度。在另一非限制性實例中，第三族氮化磊晶層可具有足以提供小於約3×108 cm－ 2 或約3×108 cm－ 2 、小於約2×108 cm－ 2 或約2×108 cm－ 2 及小於約108 cm－ 2 或約108 cm－ 2 之差排密度的厚度。本發明之例示性裝置可包括具有至少約5微米之厚度、至少約6微米之厚度、至少約8微米之厚度、至少約10微米之厚度及甚至至少約20微米之厚度及更高的第三族氮化磊晶層14。圖4圖示性說明增加GaN層厚度可降低差排密度。圖6為根據本發明之一實施例之例示性半導體裝置結構且詳言之7 μm厚摻鐵GaN緩衝層之2 μm×2 μm AFM影像。平均多重AFM掃描以測定平均差排密度約為2×108 cm－ 2 。
不論磊晶層之相對厚度如何，第三族氮化磊晶層14亦可具有適合用於多種應用之電學特性。例如，本發明之第三族氮化磊晶層14可具有足以允許其用於製造諸如HEMT之電晶體的隔離電壓。第三族氮化磊晶層14可具有(例如)至少約50 V、至少約100 V及至少約150 V及更高的隔離電壓。
第三族氮化磊晶層14可以足以增加第三族氮化磊晶層之隔離電壓至可比於相同厚度但無深能階摻雜劑之第三族氮化磊晶層之程度的量包括諸如深能階過渡金屬摻雜劑之深能階摻雜劑。在本發明之某些實施例中，第三族氮化磊晶層14可以足以賦予其至少約50 V隔離電壓且在某些應用中至少約100 V隔離電壓及甚至至少約150 V及更高的量包括過渡金屬摻雜劑。過渡金屬摻雜劑之例示性濃度範圍可為自約2×101 6 cm－ 3 至約2×101 8 cm－ 3 ，儘管本發明可包括此範圍外之摻雜劑濃度。圖5圖示性說明相對厚之GaN層隨著添加多種濃度之鐵摻雜劑可展現改良之隔離電壓。第三族氮化磊晶層14可進一步包括諸如淺能階摻雜劑之共摻雜劑，其可為n型摻雜劑或p型摻雜劑。作為非限制性實例，淺能階摻雜劑可為Si、Ge、O、Mg或Zn及/或其它p型或n型摻雜劑。淺能階摻雜劑可以小於約1×101 7 cm－ 3 之濃度存在。可根據在同在申請中共同讓渡之美國專利申請案第10/752,970號中描述之方法將淺能階摻雜劑併入，該案係於2004年1月7日申請，標題為"CO－DOPING FOR FERMI LEVEL CONTROL IN SEMI－INSULATING GROUP III NITRIDES"，該案之全部揭示內容係以引用的方式全部併入本文。
併入諸如過渡金屬摻雜劑之深能階摻雜劑可使得該第三族氮化磊晶層14絕緣或半絕緣。例示性過渡金屬摻雜劑包括(但不限於)鐵(Fe)、鈷(Co)、錳(Mn)、鉻(Cr)、釩(V)及/或(Ni)及其混合物。
過渡金屬摻雜劑之濃度可在整個第三族氮化磊晶層14變化。例如，可將過渡金屬摻雜劑引入層14以產生自基板12上方之層14的下部區域至裝置結構16下方之層14的上部區域(例如，鄰近圖2之2DEG層26的上部區域，於下文更詳細描述)變化之摻雜劑濃度梯度。在本發明之例示性實施例中，過渡金屬摻雜劑濃度可自在基板12上方之層14的下部區域中之最大濃度降低至在裝置結構16之下方之層14的上部區域中之最小濃度。
可選擇在層14之不同區域內之過渡金屬摻雜劑的濃度以賦予該層以所要之電學及/或結構特性。例如，在本發明之非限制性實施例中，可選擇在基板12上方之層14的下部區域中之過渡金屬摻雜劑之濃度以最小化結構缺陷(例如，摻雜劑濃度可超過約2×101 8 或為約2×101 8 ，但並不高至使在該層中產生缺陷)。類似地，可選擇在層14之上部區域中之過渡金屬摻雜劑的濃度以最小化捕集效應(例如，摻雜劑濃度可小於約1×101 6 或為約1×101 6 )。另外，摻雜過渡金屬可間斷與層14之上表面的一些間隔，例如間斷在層14與裝置結構16之界面前之一些間隔，亦可選擇該間隔以最小化及/或防止捕集效應(例如，離2DEG層26約1 μm)。摻雜剖面可各漸進的，以使得一些過渡金屬摻雜劑之尾料可摻雜入層14之未摻雜區域。作為非限制性實例，可以大約每0.4 μm約10倍地減少過渡金屬摻雜劑濃度。
再次轉到圖1，碳化矽基板12可為一單一晶體SiC基板。該SiC基板12亦可具有選自3C、4H、6H及15R碳化矽多型體之多型體。碳化矽具有極高之導熱性，使得第三族氮化物裝置在碳化矽上之總輸出功率通常不似在諸如藍寶石之不同基板上形成之相同裝置之情況下時般可受散熱限制。
適用於本發明之碳化矽基板可購得且包括(例如)由本發明之受讓人－Cree,Inc.of Durham,N.C.製造之碳化矽基板。生產適合之碳化矽基板之方法在此項技術中已知且描述於(例如)美國專利第Re 34,861、4,946,547、5,200,022及6,218,680號中，其內容以引用之方式全部併入本文中。
碳化矽基板之直徑可視特殊應用之要求而定變化，且該直徑可為3吋或更大。本發明亦可包括直徑為至少100毫米之碳化矽基板。
第三族氮化磊晶層14可藉由具有如下文闡述之某些變化之熟習此項技術者已知之技術形成於基板12上。用於包括氮化鎵之第三族氮化物之磊晶成長之各種氣相沉積技術的一般態樣通常已充分確定多年。此外，熟悉晶體成長，尤其在諸如氮化鎵之困難材料系統中晶體成長者應瞭解，給定之技術之詳情可且會變化，通常刻意視相關環境而定。另外，一旦閱讀本文之描述後，對本發明之修改應為熟習此項技術者所瞭解。因此，本文所給出之描述最適於以概括性及示意性意義給出，且認可熟習此項技術者基於本文之揭示內容應無需過多實驗而能夠執行本發明。第三族氮化物磊晶成長之例示性技術描述於(例如)美國專利第5,210,051、5,393,993、5,523,589及5,292,501號中，其內容亦以引用之方式全部併入本文中。基板12在沉積磊晶層之前通常未圖案化。
作為一非限制性實例，磊晶層14可使用金屬有機氣相磊晶法(MOVPE)形成於基板12上。然而，其它適合之製造技術亦可用於本發明中，包括(但不限於)分子束磊晶法(MBE)、氣相磊晶法(VPE)及其類似方法。磊晶層14之適合之源(或前驅體)材料可包括如在此項技術中已知之第三族金屬之第三族金屬三烷基化合物，例如三甲基鎵、三乙基鎵、三甲基鋁、三甲基銦及其類似物以及其混合物。諸如氨之第五族氫化物為氮組份之適合之源材料。
過渡金屬摻雜劑可藉由在適於第三族氮化磊晶層之磊晶成長的條件下將通常為蒸氣形式之過渡金屬摻雜劑源(或前驅體)材料引入反應腔室來併入第三族氮化磊晶層。過渡金屬摻雜劑源可在引入第三族氮化物源材料之前、之後或與之同時引入。亦可將諸如淺能階摻雜劑之共摻雜劑併入第三族氮化磊晶層，如上文所述。再次參考共同讓渡之美國專利申請案第10/752,970號。
在本發明之某些實施例中，過渡金屬摻雜劑為鐵。例示性鐵摻雜劑源材料包括(但不限於)二茂鐵及/或基於五羰基鐵之摻雜劑前驅體及其混合物。適用於本發明之基於五羰基鐵之摻雜劑前驅體包括丁二烯三羰基鐵、環辛四烯三羰基鐵、1,3－戊二烯三羰基鐵、五羰基鐵、環己二烯三羰基鐵、環庚二烯三羰基鐵、環庚三烯三羰基鐵、環戊二烯基二羰基鐵二聚物及甲基環戊二烯基二羰基鐵二聚物及其混合物。適用於本發明之基於二茂鐵之摻雜劑前驅體包括(例如)二茂鐵(雙(環戊二烯)鐵或Cp2 Fe)、二甲基二茂鐵、乙烯基二茂鐵及丁基二茂鐵及其混合物。其它例示性過渡金屬摻雜劑前驅體包括(但不限於)氯化鉻醯、諸如二甲基鎂與二乙基鎂之烷基鎂化合物、雙環戊二烯基鎂(Cp2 Mg)、雙甲基環戊二烯基鎂((CH3 )2 Cp2 Mg)、鎂化合物之加成物及其混合物。
可使用習知之技術來引入摻雜劑前驅體。例如，對於室溫下為固體之二茂鐵，可使諸如氫氣流之氣流在二茂鐵上通過以誘發昇華。對於諸如五羰基鐵之前驅體，諸如氫氣流之氣流可首先引入經調節以產生所要鐵濃度之諸如電子質量流量控制器或針閥之氣流控制構件，且隨後在含有例如五羰基鐵之前驅體之流出源上通過。
如熟練技工所瞭解，SiC基板12與第三族氮化磊晶層14之間之未應變晶格常數差可導致在層14中之應變。應力/應變亦可源於該層與基板之熱膨脹係數差異、源於島狀成長及晶粒聚結等。若應變程度超過某一極限，尤其在層厚度增加時，層14可碎裂及/或彎曲，其可致使該層不可用於多種應用。因而在本發明中，可控制第三族氮化層14之製造來控制層中之應變。例如，可控制V/III組成及/或製造第三族氮化磊晶層14之壓力來控制第三族氮化磊晶層14中之應變。藉由增加V/III比率，可使第三族氮化磊晶層14更加壓縮及/或具有更少張力。此外，藉由在更低壓力下製造第三族氮化磊晶層14，該層14可更為壓縮及/或具有更少張力。因而，可控制厚度、成長條件及源材料以避免在製造期間磊晶層14之應變改變。
另外，該裝置可使用此項技術中已知之用於應變管理之技術製造，其包括在共同讓渡之美國專利第6,841,001號及美國公開專利申請案第2003/0102482號中描述之方法，其全部揭示內容以引用之方式全部併入。因而，在本發明之某些實施例中，半導體裝置可進一步包括一或多個應變管理及/或可變失配層，諸如在前述專利及公開申請案中所述。
圖2說明本發明之另一實施例，其中第三族氮化物裝置結構16包括作為圖1之半導體裝置結構10之一部分的一異質結構20。圖2之異質結構20可包括一在第一第三族氮化層14上之第二個不同組成第三族氮化磊晶層22。亦可與層14及/或層22組成不同之一第三第三族氮化磊晶層24可視情況存在於該第二第三族氮化磊晶層22之上。
可形成異質結構20之磊晶層14與22之組成具有彼此足夠不同以在第一與第二第三族氮化磊晶層之間之界面處產生二維電子氣(2DEG)之組成。此氣體示意性地以26說明，但應瞭解，圖2並非按比例繪製且2DEG不以如磊晶層14與22之同等意義形成物理層。該第三第三族氮化磊晶層24可視情況位於第二第三族氮化物磊晶層22上以增加二維電子氣中之電子遷移率。
第三族氮化磊晶層14可為氮化鎵，且第二第三族氮化磊晶層22可包括氮化鋁鎵，意即Alx Ga1-x N，其中0x1。熟悉氮化鎵及氮化鋁鎵者應瞭解，若x=1及/或x1，則第三族氮化磊晶層22大體上包含氮化鋁，意即AlN。在此等例示性實施例中，第三族氮化磊晶層24可類似地包含氮化鋁鎵，但具有與第三族氮化層22不同之鋁之原子分數(意即"x")(且因此鎵之原子分數，"1-x")。作為非限制性實例，在此等例示性實施例中，第三族氮化磊晶層24之組成可為Alx Ga1-x N，其中0x0.5，儘管該組成可變化，而x在與1之間。在此結構中，異質結構層(例如，GaN層14與AlGaN層22)之間之組成差異足以誘發2DEG。
諸如在圖2中說明之半導體裝置可進一步包括在SiC基板12上之一晶核層30。該晶核層30可提供SiC基板12與該結構之剩餘部分之間之適合的成長過渡。晶核層30可由各種適合之半導體材料形成，包括(但不限於)氮化鋁鎵(AlGaN)與氮化鋁(AlN)。
本發明之半導體裝置可進一步包括安置於基板12與第三族氮化磊晶層14之間的一可變失配層32，該基板12具有第一平面內未應變晶格常數，且該第三族氮化磊晶層14具有不同於該SiC基板之第一平面內未應變晶格常數的第二平面內未應變晶格常數。在本發明之此實施例中，將可變失配層組態以減少在第三族氮化磊晶層14中之應力至低於因SiC基板12上之第三族氮化磊晶層之成長而產生的應力程度。例如，在某些實施例中，可變失配層32可具有第三平面內未應變晶格常數，其與SiC基板12之第一平面內未應變晶格常數不匹配，但大體上與第三族氮化磊晶層14之第二平面內未應變晶格常數匹配。再次參考共同讓渡之美國專利第6,841,001號及美國公開專利申請案第2003/0102482號。
本發明不限於具有如所說明之異質結構20之圖2之裝置，且一旦閱讀本文之描述後，對說明之實施例之修改應為熟習此項技術者所理解。因而，包括SiC基板與第一第三族氮化磊晶層14之前驅體裝置結構10可適用於多種其它半導體裝置結構。作為另一非限制性實例，該結構10可適用於製造包括在第三族氮化磊晶層14上之InGaN通道層且進一步包括在InGaN通道層上之GaN帽及在GaN帽上之AlGaN/AlN障壁層的裝置。
圖3為概括性指定為40包括高電子遷移率電晶體(HEMT)類型結構的半導體結構的示意圖。該結構包括SiC基板12(如此項技術中已知，其可為半絕緣的)與在該SiC基板12上之諸如GaN層之第三族氮化磊晶層14，視情況一晶核層30及/或一應變管理層32安置於其間。該第三族氮化磊晶層14可為第三族異質結構20之一部分，該第三族異質結構20可進一步包括至少兩個額外的第三族氮化磊晶層22與24。通常層14與22之組成足夠不同以在其界面處產生二維電子氣26。複數個個別之源極42、汲極46與閘極44接點與異質結構20具有導電性聯繫。圖3展示一組源極42、汲極46及閘極接點44，但熟悉半導體製造者應瞭解，一晶圓可包括大量，也許數百個界定該晶圓上之類似大量HEMT前驅體結構之此等接點。
彼此分離與分開此等裝置之步驟通常在此項技術中熟知且本文將不再詳細重複。亦參考諸如彼等在下列文獻中描述之電晶體結構：共讓渡之美國專利第6,316,793與6,548,333號"ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME",Smorchkova等人之標題為"GROUP－III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR(HEMT)WITH BARRIER/SPACER LAYER"之美國專利第6,849,882號，2003年7月11日申請之美國專利申請案序列第10/617,843號"NITRIDE－BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON－ETCHED CONTACT RECESSES"，2004年2月5日申請之美國專利申請案序列第10/772,882號"NITRIDE HETEROJUNCTION TRANSISTORS HAVING CHARGE－TRANSFER INDUCED ENERGY BARRIERS AND METHODS OF FABRICATING THE SAME"，2004年7月23日申請之美國專利申請案序列第10/897,726號標題為"METHODS OF FABRICATING NITRIDE－BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE"，2004年5月20日申請之美國專利申請案序列第10/849,617號標題為"METHODS OF FABRICATING NITRIDE－BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE－BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS"，2004年5月20日申請之美國專利申請案序列第10/849,589號且標題為"SEMICONDUCTOR DEVICES HAVING A HYBRID CHANNEL LAYER,CURRENT APERTURE TRANSISTORS AND METHODS OF FABRICATING SAME"，2002年7月23日申請且於2003年1月30日公開之美國專利公開案第2003/0020092號"INSULATING GATE ALGAN/GAN HEMT"，及2004年11月23日申請之美國專利申請案序列第10/996,249號且標題為"CAP LAYERS AND/OR PASSIVATION LAYERS FOR NITRIDE－BASED TRANSISTORS,TRANSISTOR STRUCTURES AND METHODS OF FABRICATING SAME"，其揭示內容如同描述一般全部併入本文中。本發明之實施例亦可與諸如描述於以下文獻之HEMT結構一起使用：例如，Yu等人，"Schottky barrier engineering in III－V nitrides via the piezoelectric effect",Applied Physics Letters，第73卷，第13號，1998，或2001年7月12日申請之美國專利第6,548,333號"ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME"，其揭示內容如同本文全部闡述一般以引用之方式併入本文中。
在圖式與說明書中已闡述了本發明之較佳實施例，且儘管已使用了特定術語，但其僅以一般及描述性意義使用且並非用於限制之目的，本發明之範疇於申請專利範圍中界定。
10．．．裝置基板
12．．．碳化矽基板
14．．．第三族氮化磊晶層
16．．．半導體裝置結構
20．．．異質結構
22．．．第二第三族氮化磊晶層
24．．．第三第三族氮化磊晶層
26．．．二維電子氣
30．．．晶核層
32．．．可變失配層
42．．．源極
44．．．閘極
46．．．汲極
圖1為根據本發明之一實施例之半導體裝置結構的橫截面；圖2為根據本發明之其他實施例之另一半導體裝置結構的橫截面；圖3為根據本發明之其他實施例之又另一半導體裝置結構的橫截面；圖4為說明具有多種層厚度之GaN層的差排密度的圖；圖5為說明具有多種層厚度及過渡金屬摻雜劑濃度之GaN層的隔離電壓的圖；且圖6為根據本發明之一實施例之例示性半導體裝置結構的AFM影像。
10．．．裝置基板
12．．．碳化矽基板
14．．．第三族氮化磊晶層
16．．．半導體裝置結構

Claims (63)

  1. 一種半導體裝置結構，其包含：一碳化矽(SiC)基板；及在該SiC基板上方之一第三族氮化磊晶層，其具有一小於約4×108 cm-2 之差排密度及一至少約50 V之隔離電壓。
  2. 一種半導體裝置結構，其包含：一碳化矽(SiC)基板；及在該SiC基板上方之一第三族氮化磊晶層，且其具有一足以賦予該第三族氮化磊晶層以小於約4×108 cm-2 之差排密度之厚度，其中該第三族氮化磊晶層進一步包含一過渡金屬摻雜劑，其量足以與一相同厚度但無過渡金屬摻雜劑之第三族氮化磊晶層相比，增加該第三族氮化磊晶層之一隔離電壓。
  3. 一種半導體裝置結構，其包含：一碳化矽(SiC)基板；及在該SiC基板上方之一第三族氮化磊晶層，其具有一至少約5微米之厚度及一小於約4×108 cm-2 之差排密度。
  4. 2或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層具有小於約3×108 cm-2 之差排密度。
  5. 如請求項4之半導體裝置結構，其中該第三族氮化磊晶層具有小於約2×108 cm-2 之差排密度。
  6. 如請求項5之半導體裝置結構，其中該第三族氮化磊晶層具有小於約108 cm-2 之差排密度。
  7. 如請求項2或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層具有一至少約50 V之隔離電壓。
  8. 如請求項1之半導體裝置結構，其中該第三族氮化磊晶層具有一至少約100 V之隔離電壓。
  9. 如請求項8之半導體裝置結構，其中該第三族氮化磊晶層具有一至少約150 V之隔離電壓。
  10. 如請求項1或2中任一項之半導體裝置結構，其中該第三族氮化磊晶層具有至少約5微米之厚度。
  11. 如請求項3之半導體裝置結構，其中該第三族氮化磊晶層具有至少約6微米之厚度。
  12. 如請求項11之半導體裝置結構，其中該第三族氮化磊晶層具有至少約8微米之厚度。
  13. 如請求項12之半導體裝置結構，其中該第三族氮化磊晶層具有至少約10微米之厚度。
  14. 如請求項13之半導體裝置結構，其中該第三族氮化磊晶層具有至少約20微米之厚度。
  15. 如請求項1或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層包含過渡金屬摻雜劑，其量足以與一相同厚度但無過渡金屬摻雜劑之第三族氮化磊晶層相比，增加該第三族氮化磊晶層之該隔離電壓。
  16. 如請求項2之半導體裝置結構，其中該第三族氮化磊晶層以至少約2×1016 cm-3 之量包含過渡金屬摻雜劑。
  17. 如請求項16之半導體裝置結構，其中該第三族氮化磊晶層以高達約2×1018 cm-3 之量包含過渡金屬摻雜劑。
  18. 如請求項2之半導體裝置結構，其中該過渡金屬摻雜劑係選自由Fe、Co、Mn、Cr、V、Cu及Ni及其混合物組成之群。
  19. 如請求項18之半導體裝置結構，其中該過渡金屬摻雜劑包含Fe。
  20. 2或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層包含氮化鎵(GaN)。
  21. 2或3中任一項之半導體裝置結構，其中該裝置包含一具有至少約3吋之直徑之裝置晶圓。
  22. 2或3中任一項之半導體裝置結構，其中該裝置包含一具有至少約100毫米之直徑之裝置晶圓。
  23. 2或3中任一項之半導體裝置結構，其進一步包含至少一個安置於該SiC基板與該第三族氮化磊晶層之間的晶核層。
  24. 如請求項23之半導體裝置結構，其中該至少一個晶核層係選自由氮化鋁鎵(AlGaN)層與氮化鋁(AlN)層組成之群。
  25. 2或3中任一項之之半導體裝置結構，其中該第三族氮化磊晶層包含一第一第三族氮化磊晶層，且其中該半導體裝置結構進一步包含一在該第一第三族氮化磊晶層上之第二第三族氮化磊晶層，其具有與該第一第三族氮化磊晶層足夠不同以形成一異質結構並在該第一與第二第三族氮化磊晶層之間之一界面處產生一二維電子氣的組成。
  26. 如請求項25之半導體裝置結構，其進一步包含至少一個在該第二第三族氮化磊晶層上方之第三第三族氮化磊晶層用於增加在該二維電子氣中之電子遷移率。
  27. 如請求項26之半導體裝置結構，其中該第一第三族氮化層包含氮化鎵(GaN)，該第二第三族氮化磊晶層包含Alx Ga1-x N，其中0<x1，且該第三第三族氮化磊晶層包含具有不同於該第二第三族氮化磊晶層之鋁與鎵之原子分數的氮化鋁鎵。
  28. 2或3中任一項之半導體裝置結構，其進一步包含至少一個安置於該SiC基板與該第三族氮化磊晶層之間的應變管理層，其具有經選擇以最小化該第三族氮化層碎裂之相關應變。
  29. 2或3中任一項之半導體裝置結構，其中該SiC基板包含具有選自3C、4H、6H及15R碳化矽多型體之多型體的一單一晶體SiC晶體基板。
  30. 2或3中任一項之半導體裝置結構，其中該SiC基板未圖案化。
  31. 如請求項25之半導體裝置結構，其進一步包含複數個與該異質結構有導電關係之個別之源極、汲極及閘極接點。
  32. 2或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層具有至少約6微米之厚度與至少約50 V之隔離電壓。
  33. 一種製造第三族氮化物半導體裝置結構之方法，其包含 在一碳化矽(SiC)基板上形成一具有小於約4×108 cm-2 之差排密度及至少約50 V之隔離電壓的第三族氮化磊晶層。
  34. 一種製造第三族氮化物半導體裝置結構之方法，其包含在一碳化矽(SiC)基板上形成一具有至少約5微米之厚度及小於約4×108 cm-2 之差排密度的第三族氮化磊晶層。
  35. 如請求項33與34中任一項之方法，其中該形成步驟包含形成一具有小於約3×108 cm-2 之差排密度的第三族氮化磊晶層。
  36. 如請求項33或34之方法，其中該形成步驟包含形成一具有小於約2×108 cm-2 之差排密度的第三族氮化磊晶層。
  37. 如請求項35之方法，其中該形成步驟包含形成一具有小於約108 cm-2 之差排密度的第三族氮化磊晶層。
  38. 如請求項34之方法，其中該形成步驟包含形成一具有至少約50 V之隔離電壓的第三族氮化磊晶層。
  39. 如請求項33或38中任一項之方法，其中該形成步驟包含形成一具有至少約100 V之隔離電壓的第三族氮化磊晶層。
  40. 如請求項39之方法，其中該形成步驟包含形成一具有至少約150 V之隔離電壓的第三族氮化磊晶層。
  41. 如請求項33之方法，其中該形成步驟包含形成一具有至少約5微米之厚度的第三族氮化磊晶層。
  42. 如請求項34或41中任一項之方法，其中該形成步驟包含形成一具有至少約6微米之厚度的第三族氮化磊晶層。
  43. 如請求項42之方法，其中該形成步驟包含形成一具有至少約8微米之厚度的第三族氮化磊晶層。
  44. 如請求項43之方法，其中該形成步驟包含形成一具有至少約10微米之厚度的第三族氮化磊晶層。
  45. 如請求項44之方法，其中該形成步驟包含形成一具有至少約20微米之厚度的第三族氮化磊晶層。
  46. 如請求項33或34中任一項之方法，其中該形成步驟包含在適於一第三族氮化磊晶層之磊晶成長的條件下以與相同厚度且無過渡金屬摻雜劑之第三族氮化磊晶層相比足以增加該第三族氮化磊晶層之隔離電壓的量將氣態第三族氮化物前驅物及過渡金屬摻雜劑前驅物引入一反應腔室。
  47. 如請求項46之方法，其中該引入步驟包含以至少約2×1016 cm-3 之量引入該過渡金屬摻雜劑。
  48. 如請求項47之方法，其中該引入步驟包含以高達約2×1018 cm-3 之量引入該過渡金屬摻雜劑。
  49. 如請求項46之方法，其中該引入該氣態第三族氮化物前驅體之步驟包含引入氣態氮化鎵(GaN)前驅體。
  50. 如請求項49之方法，其中該氣態GaN前驅體包含三烷基鎵與氨。
  51. 如請求項46之方法，其中該引入該過渡金屬摻雜劑之步驟包含引入至少一種選自由Fe、Co、Mn、Cr、V、Cu及Ni及其混合物組成之群的過渡金屬。
  52. 如請求項51之方法，其中該過渡金屬摻雜劑包含Fe。
  53. 如請求項33或34中任一項方法，其進一步包含於該SiC基板與該第三族氮化磊晶層之間形成至少一個晶核層。
  54. 如請求項33或34中任一項之方法，其中該第三族氮化磊晶層為一第一第三族氮化磊晶層，且其中該方法進一步包含形成一異質結構，其包含該第一第三族氮化磊晶層與一在該第一第三族氮化磊晶層上之第二第三族氮化磊晶層，其具有與該第一第三族氮化磊晶層足夠不同以在該第一與第二第三族氮化磊晶層之間之一界面處產生一二維電子氣的組成。
  55. 如請求項54之方法，其進一步包含形成至少一個在該第二第三族氮化磊晶層上方之第三第三族氮化磊晶層用於增加在該二維電子氣中之電子遷移率。
  56. 如請求項55之方法，其中該第一第三族氮化磊晶層包含氮化鎵(GaN)，該第二第三族氮化磊晶層包含Alx Ga1-x N，其中0<x1，且該第三第三族氮化磊晶層包含具有不同於該第二第三族氮化磊晶層之鋁與鎵之原子分數的氮化鋁鎵。
  57. 如請求項33或34中任一項之方法，其進一步包含於該SiC基板與該第三族氮化磊晶層之間形成至少一個應變管理層，其具有經選擇以最小化該第三族氮化磊晶層碎裂之相關應變。
  58. 如請求項54之方法，其進一步包含形成複數個與該異質結構有導電關係之閘極、源極及汲極接點。
  59. 如請求項33或34中任一項之方法，其中該形成步驟包含 在一未圖案化之SiC基板上形成一第三族氮化磊晶層。
  60. 2或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層係具有高達約20微米之厚度。
  61. 2或3中任一項之半導體裝置結構，其中該第三族氮化磊晶層係具有範圍從約6微米至約20微米之厚度。
  62. 一種半導體裝置結構，包含：一非第三族氮化物基板；及在該非第三族氮化物基板上方之一第三族氮化磊晶層，其具有小於約4×108 cm-2 之差排密度、高達約20微米之厚度，以及至少約50 V之隔離電壓。
  63. 一種半導體裝置結構，包含：一非第三族氮化物基板；及在該非第三族氮化物基板上方之一第三族氮化磊晶層，且其具有一足以賦予該第三族氮化磊晶層以小於約4×108 cm-2 之差排密度之高達約20微米之厚度，其中該第三族氮化磊晶層進一步包含過渡金屬摻雜劑，其量足以與一相同厚度但無過渡金屬摻雜劑之第三族氮化磊晶層相比，可增加該第三族氮化磊晶層之隔離電壓。
TW095112148A 2005-06-29 2006-04-06 在碳化矽基板上低差排密度之第三族氮化層及其製造方法 TWI400810B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/169,471 US9331192B2 (en) 2005-06-29 2005-06-29 Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same

Publications (2)

Publication Number Publication Date
TW200705696A TW200705696A (en) 2007-02-01
TWI400810B true TWI400810B (zh) 2013-07-01

Family

ID=36649781

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102100601A TW201320356A (zh) 2005-06-29 2006-04-06 在碳化矽基板上低差排密度之第三族氮化層及其製造方法
TW095112148A TWI400810B (zh) 2005-06-29 2006-04-06 在碳化矽基板上低差排密度之第三族氮化層及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102100601A TW201320356A (zh) 2005-06-29 2006-04-06 在碳化矽基板上低差排密度之第三族氮化層及其製造方法

Country Status (5)

Country Link
US (1) US9331192B2 (zh)
EP (1) EP1900036B1 (zh)
JP (1) JP2008545270A (zh)
TW (2) TW201320356A (zh)
WO (1) WO2007005074A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419160B2 (en) 2014-07-17 2016-08-16 Episil-Precision Inc. Nitride semiconductor structure

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
US8455920B2 (en) 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP5328704B2 (ja) * 2010-03-24 2013-10-30 日立電線株式会社 窒化物半導体エピタキシャルウェハおよび電界効果型トランジスタ素子
JP5286613B2 (ja) * 2010-08-30 2013-09-11 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP6090361B2 (ja) * 2015-05-19 2017-03-08 富士通株式会社 半導体基板、半導体装置、半導体基板の製造方法及び半導体装置の製造方法
TWI670864B (zh) * 2016-09-12 2019-09-01 兆遠科技股份有限公司 一種紫外光發光二極體用基板及其製作方法
US11942919B2 (en) * 2021-01-11 2024-03-26 Raytheon Company Strain compensated rare earth group III-nitride heterostructures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488082B (en) * 1999-10-14 2002-05-21 Cree Inc Single step pendeo and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US20020167023A1 (en) * 2001-05-11 2002-11-14 Cree Lighting Company And Regents Of The University Of California Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
TW530327B (en) * 2001-02-23 2003-05-01 Nitronex Corp Gallium nitride material devices and methods including backside vias
TW544952B (en) * 2001-05-30 2003-08-01 Cree Inc Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
TW574762B (en) * 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US20050009310A1 (en) * 2003-07-11 2005-01-13 Vaudo Robert P. Semi-insulating GaN and method of making the same

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
US4716130A (en) 1984-04-26 1987-12-29 American Telephone And Telegraph Company, At&T Bell Laboratories MOCVD of semi-insulating indium phosphide based compositions
US6211539B1 (en) 1983-10-21 2001-04-03 Lucent Technologies Inc. Semi-insulated indium phosphide based compositions
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
JP2551203B2 (ja) 1990-06-05 1996-11-06 三菱電機株式会社 半導体装置
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) 1991-12-25 1995-10-19 Nec Corp Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393933A (en) * 1993-03-15 1995-02-28 Goertz; Ole S. Characteristic impedance corrected audio signal cable
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5656538A (en) 1995-03-24 1997-08-12 The Board Of Trustees Of The University Of Illinois Halide dopant process for producing semi-insulating group III-V regions for semiconductor devices
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6019840A (en) 1997-06-27 2000-02-01 The Board Of Trustees Of The University Of Illinois Process for forming deep level impurity undoped phosphorous containing semi-insulating epitaxial layers
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3129298B2 (ja) 1998-11-11 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
EP1727189A2 (en) 1999-12-27 2006-11-29 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6396085B1 (en) 2000-04-25 2002-05-28 The Furukawa Electric Co., Ltd GaN-type semiconductor vertical field effect transistor
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6593193B2 (en) 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6576927B2 (en) 2001-03-06 2003-06-10 The Furukawa Electric Co., Ltd. Semiconductor device and GaN-based field effect transistor for use in the same
JP2002299622A (ja) 2001-03-30 2002-10-11 Toshiba Corp 電力用半導体素子
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
JP3946969B2 (ja) 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CN1557024B (zh) 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7138291B2 (en) 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP3986887B2 (ja) 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6699760B2 (en) 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
FR2842832B1 (fr) 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
JP5159023B2 (ja) 2002-12-27 2013-03-06 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
US8089097B2 (en) 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
EP1623465A1 (en) 2003-05-02 2006-02-08 Koninklijke Philips Electronics N.V. Electronic device comprising a field-effect transistor for high-frequency applications
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP4229005B2 (ja) 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US7009215B2 (en) 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
US7135715B2 (en) 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7626217B2 (en) 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488082B (en) * 1999-10-14 2002-05-21 Cree Inc Single step pendeo and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
TW530327B (en) * 2001-02-23 2003-05-01 Nitronex Corp Gallium nitride material devices and methods including backside vias
US20020167023A1 (en) * 2001-05-11 2002-11-14 Cree Lighting Company And Regents Of The University Of California Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
TW544952B (en) * 2001-05-30 2003-08-01 Cree Inc Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
TW574762B (en) * 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US20050009310A1 (en) * 2003-07-11 2005-01-13 Vaudo Robert P. Semi-insulating GaN and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419160B2 (en) 2014-07-17 2016-08-16 Episil-Precision Inc. Nitride semiconductor structure

Also Published As

Publication number Publication date
EP1900036A1 (en) 2008-03-19
WO2007005074A1 (en) 2007-01-11
TW200705696A (en) 2007-02-01
JP2008545270A (ja) 2008-12-11
EP1900036B1 (en) 2018-04-25
TW201320356A (zh) 2013-05-16
US9331192B2 (en) 2016-05-03
US20070004184A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
TWI400810B (zh) 在碳化矽基板上低差排密度之第三族氮化層及其製造方法
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
JP6306615B2 (ja) 半絶縁性ｉｉｉ族窒化物の混合ドーピング
CN103003931B (zh) 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
US9735240B2 (en) High electron mobility transistor (HEMT)
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
CN109390212B (zh) 氮化物半导体器件的形成工艺
WO2004107406A2 (en) Semiconductor electronic devices and methods
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2010232297A (ja) 半導体装置
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
WO2012140915A1 (ja) 半導体デバイス
CN212010976U (zh) 一种GaN基外延结构
WO2022032576A1 (zh) 半导体结构及其制作方法
CN118073410A (zh) 半导体器件及其形成方法
Xie et al. AlxIn1-xN/GaN heterostructure field effect transistors