TWI390667B - 具不同高度之基板鰭片 - Google Patents

具不同高度之基板鰭片 Download PDF

Info

Publication number
TWI390667B
TWI390667B TW098121883A TW98121883A TWI390667B TW I390667 B TWI390667 B TW I390667B TW 098121883 A TW098121883 A TW 098121883A TW 98121883 A TW98121883 A TW 98121883A TW I390667 B TWI390667 B TW I390667B
Authority
TW
Taiwan
Prior art keywords
fin
height
isolation regions
mask layer
substrate
Prior art date
Application number
TW098121883A
Other languages
English (en)
Other versions
TW201010002A (en
Inventor
Willy Rachmady
Justin S Sandford
Michael K Harper
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201010002A publication Critical patent/TW201010002A/zh
Application granted granted Critical
Publication of TWI390667B publication Critical patent/TWI390667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

具不同高度之基板鰭片 發明的技術領域
本發明係有關具不同高度的基板鰭片。
 發明的技術背景
例如電晶體的多重閘極裝置可形成在鰭片結構上。該種多重閘極裝置的閘通道〝寬度〞可至少部分地依據該鰭片的高度而定。
 發明的概要
依據本發明之一實施例，係特地揭露一種用以形成一裝置的方法，其包含下列步驟：在一基板中形成多個隔離區域；在該等多個隔離區域的一第一組隔離區域上形成一遮罩層，該等多個隔離區域的一第二組隔離區域並未位於該遮罩層下；以及以一蝕刻劑蝕刻該遮罩層以及該等多個隔離區域，該蝕刻劑以一第一蝕刻率蝕刻該遮罩層且以一第二蝕刻率蝕刻該等多個隔離區域，該等第一與第二蝕刻率係在彼此的一個量級範圍內，以在該等第一組隔離區域之間形成具有一第一高度的一第一鰭片，以及在該等第二組隔離區域之間形成具有高於該第一高度之一第二高度的一第二鰭片。
圖式的簡要說明
第1圖以橫截面側圖展示出位於相同基板上但具有不同高度的多個鰭片。
第2圖以橫截面側圖展示出該基板。
第3圖以橫截面側圖展示出該基板在多個隔離區域已經形成後的態樣。
第4圖以橫截面側圖展示出一種遮罩。
第5圖以橫截面側圖展示出型樣化的遮罩層。
第6圖以橫截面側圖展示出一種用以形成該等鰭片之蝕刻程序的時間部分。
第7圖以橫截面側圖展示出另一種用以形成該等鰭片之蝕刻程序的時間部分。
第8圖以橫截面側圖展示出可用以形成具有三種不同高度之多個鰭片的多個型樣化遮罩層。
第9圖以橫截面側圖展示出從第8圖之二種不同型樣化遮罩層產生的該等鰭片。
第10圖以橫截面側圖展示出可施加鰭片的一種應用方式：一種多重閘極電晶體。
第11圖以等尺寸圖展示出該電晶體。
第12圖與第13圖以方塊圖展示出使用上述NMOS與PMOS電晶體的多種應用方式。
 較佳實施例的詳細說明
本發明的各種不同實施例揭露一種具有不同高度之鰭片的基板。熟知技藝者將可瞭解的是，不需要一或多個特定細節亦能實施本發明的各種不同實施例，或者也可利用其他替代方案及/或其他方法、材質或部件來實施本發明的各種不同實施例。在其他事例中，並不詳細地展示或解說已知的結構、材質、或操作，以避免使本發明各種不同實施例的多個面向模糊。相似地，為了解說目的，將列出特定的編號、材質、以及組態以便提供本發明的完整說明。儘管如此，不需要特定細節亦能實現本發明。再者，要瞭解的是，展示在圖式中的各種不同實施例為展示性的實例表述，且未必有依比例繪示。
本發明說明中所謂的〝一個實施例〞或〝一實施例〞係表示的是結合該實施例所述的一特定特徵、結構、材質、或者特性係包括在本發明的至少一個實施例中，但未必表示它們會出現在每個實施例中。因此，本發明說明之各種不同位置中出現的〝在一個實施例中〞或〝在一實施例中〞未必均表示相同的實施例。再者，可利用任合適當方式把該等特定特徵、結構、材質、或特性結合在一或多個實施例中。在其他實施例中，可包括各種不同的額外層體及/或結構，及/或可省略所述的特徵。
將以最能幫助解說本發明的方式依次地把各種不同操作解說為多個分立的操作。然而，不應該把解說順序闡述為暗示該等操作必須是順序獨立的。尤其，不需要依據展示順序來進行該等操作。可以依據不同於所述實施例的順序來進行本發明解說的操作，或者可利用連續或並行方式來進行。可進行各種不同額外的操作及/或可在額外實施例中省略所述的操作。
第1圖以橫截面側圖展示出根據本發明一實施例之位於相同基板102上但具有不同高度的多個鰭片124。基板102可包含能作為一種用以建構一個半導體裝置之一基座的任何材質。在一實例中，基板102包含矽，雖然在其他實例中可使用另一種材質或其他多種材質。基板102可為一個大型基板(例如，一單晶矽晶片)的一部份、絕緣層上覆矽(SOI)基板102(例如，位於另一矽層上之絕緣材質層上的一矽層)、鍺基板102、III-V族材質(例如，GaAs、InSb、InAl等)基板102、包含多個層體的基板102、或包含其他一或多種材質的另一個基板102。
鰭片124已經在基板102上形成。並非所有鰭片124均具有相同高度，鰭片124高於隔離區域104的不同高度。鰭片124A至鰭片124C可具有一較小高度120，而鰭片124D至鰭片124G具有一較大高度122。可藉著挑選出材質與蝕刻劑來選擇高度120與高度122之間的差異。在一實施例中，可把較大高度122挑選為介於大約等於該較小高度120的一高度以及比該較小高度120大二倍的一高度之間(即，高度120介於高度122的99%以及50%之間)。在另一個實施例中，該較大高度122可比該較小高度120的二倍還大。在一實施例中，該較小高度120可介於15至20奈米之間，且該較大高度122可介於30至40奈米之間，雖然本發明並不限於介於該等高度範圍之間的鰭片124。
具有不同高度之鰭片124的能力可允許在鰭片124製成具有不同所欲性質的多重閘極電晶體。因為一電晶體的驅動電流係依據多重閘極電晶體的閘通道〝寬度〞而定，且可藉著使用一較高鰭片124而不必增加電晶體面積來使該〝寬度〞較大，可選擇多重高度鰭片124允許具有相同面積的該等電晶體能依據該等鰭片高度而具有選定驅動電流。在其他實施例中，並不必藉著選出該等片高度來改變驅動電流，來選出不同的電晶體面積。並不必具有介以影響驅動電流的一可選擇參數式電晶體面積，設計師可獨立地選擇電晶體高度與面積以達成所欲的裝置特性。
第2圖至第9圖為以橫截面側圖展示出根據本發明一實施例如何在相同基板102上形成具有不同高度之鰭片124的方式。
第2圖以橫截面側圖展示出基板102。如上所述，基板102可包含能作為一種用以建構一個半導體裝置之一基座的任何材質。
第3圖以橫截面側圖展示出該基板102在多個隔離區域104已經形成後的態樣。例如，該等隔離區域104可為淺溝槽隔離區域。可使用用以形成隔離區域104的任何適當方法，且隔離區域104可包含任何適當材質。一適當隔離區域104材質為一種可選擇性受蝕刻而同時能使基板102材質實質上完整無缺的材質。在一實施例中，隔離區域104包含一種氧化矽材質，且基板102包含矽。其他適當隔離區域材質可例如包括二氧化矽(其可在多種不同程序中受到沉積)以及玻璃上旋轉(SOG)等等。
隔離區域104的形成亦可導致基板102的預設鰭片(pre-fin)區域106。該等預設鰭片區域106係介於該等隔離區域104之間。
第4圖以橫截面側圖展示出在基板102、隔離區域104、以及預設鰭片區域106上形成的遮罩層108。在一實施例中，遮罩層108可由一種具有在選定蝕刻劑方面在隔離區域104之蝕刻率之一個數量級範圍內的材質製成。在某些實施例中，遮罩層108的蝕刻率在選定蝕刻劑方面快於隔離區域104。在某些實施例中，遮罩層108的蝕刻率在選定蝕刻劑方面為隔離區域104之蝕刻率的二倍或較少。在某些實施例中，遮罩層108的蝕刻率在選定蝕刻劑方面為隔離區域104之蝕刻率一半或更多。在一實施例中，遮罩層108包含一種氮化矽材質，其實質上沒有氧與碳。在其他實施例中，遮罩層108可包含一種氮化矽材質(其具有用以調整該蝕刻率的各種不同含氧量及/或含碳量)、一種SiC材質、或者亦可使用其他多種材質。
第5圖以橫截面側圖展示出型樣化的遮罩層110。可使用任何適當方法來型樣化第4圖的遮罩層108，以產生型樣化遮罩層110。型樣化遮罩層110維持為覆蓋在預設鰭片區域106A至106C上方，以保護它們不成為欲進行之蝕刻程序的部分。預設鰭片區域106D至106G並未受到型樣化遮罩層110的保護。此狀況將導致預設鰭片區域106A至106C成為鰭片124A至124C，其高度120小於源自於預設鰭片區域106D至106G之鰭片124D至124G的高度。
第6圖以橫截面側圖展示出一種經由用以形成該等鰭片124之蝕刻程序的型樣化遮罩層110、預設鰭片區域106、隔離區域104、以及基板102。在第6圖中，已經移除了型樣化遮罩層110的部分，而留下剩餘的部分遮罩層114。已經移除了型樣化遮罩層110的厚度116。同樣地，在蝕刻程序的此點中已經移除了隔離區域104的厚度112。厚度112與厚度116之間的差異將依據遮罩層108以及隔離區域104之蝕刻率之間的差異而定。在當中遮罩層108包含一種氮化矽材質、隔離區域104包含一種氧化矽材質，且基板102與預設鰭片區域106包含矽的一實施例中，受選的蝕刻劑可為一種氫氟酸(HF)。可根據遮罩層108與隔離區域104之間的所欲蝕刻劑率差異以及用以蝕刻遮罩層108與隔離區域104的蝕刻選擇性，來使用、選擇不同蝕刻劑及/或不同材質，而使同時使基板102與預設鰭片區域106維持為實質上完整無損。例如，可使用旋轉介電薄膜，例如矽酸鹽或矽氧烷，作為遮罩層108或隔離區域104，而以HF或緩衝型HF作為蝕刻劑。亦可使用其他的組合物。
第7圖以橫截面側圖展示出另一種經由用以形成該等鰭片124之蝕刻程序的預設鰭片區域106、隔離區域104、以及基板102的時間部份。在展示於第7圖的該點中，均已移除了所有型樣化遮罩層110，且先前受到型樣化遮罩層110保護的隔離區域104A至104C即將受到蝕刻。在此點上，隔離區域104E至104G的厚度118，加上靠近預設鰭片區域106D之隔離區域104D的部份，已經受到移除。此厚度118設定第1圖之較高鰭片124D至124G(高度122減去高度120)以及第1圖之較短鰭片124A至124C(取決於該蝕刻程序的細微差異)之間的高度差異。因此，將選出型樣化遮罩層110之材質的厚度與蝕刻率，以提供所欲厚度118，以及第1圖之該等鰭片124之間的所欲高度差異。該蝕刻程序在第7圖的該點之後將繼續進行，以移除隔離區域104A至104C的多個部份以及隔離區域104D至104G的大部分，並且產生第1圖的鰭片124。
如上所述地，第1圖以橫截面側圖展示出源自於該遮罩與蝕刻程序之具有不同高度的鰭片124。該蝕刻程序在第7圖的該點之後將繼續進行，以移除隔離區域104A至104C的多個部份，加上隔離區域104D的左側，以形成具有一所欲高度120的鰭片124A至鰭片124C。此項繼續進行的蝕刻程序亦移除了隔離區域104E至104G的大部分，加上隔離區域104D的右側，以形成具有所欲高度122的鰭片124D至鰭片124G。係根據遮罩層108之材質以及隔離區域104之材質之間的所欲高度差異118以及蝕刻率差別，來選定遮罩層108的厚度。將選定蝕刻時間，以蝕刻型樣化遮罩層110並且移除隔離區域104A至104C的多個部份，加上隔離區域104D的左側，以形成鰭片124A至鰭片124C的所欲高度120。
第8圖以橫截面側圖展示出型樣化遮罩層126與128，該等層體可用以形成具有三種不同高度的鰭片124。隔離區域104F與104G以及隔離區域104E的右側並未受到一遮罩層的覆蓋。型樣化遮罩層126已經受到型樣化，以覆蓋隔離區域104A至104D，加上隔離區域104E的左側。型樣化遮罩層128已經受到型樣化，以覆蓋隔離區域104A至104C，加上隔離區域104D的左側。當已經進行了一項蝕刻程序時，將從此程序的開始階段蝕刻隔離區域104F與104G以及隔離區域104E的右側。在花費時間移除型樣化遮罩層126所造成的一延遲之後，將蝕刻隔離區域104D的右側以及隔離區域104E的左側。最後，在花費時間移除型樣化遮罩層126以及型樣化遮罩層128二者所造成的一段更長延遲之後，將蝕刻隔離區域104D的左側以及隔離區域104A至104C。
第9圖以橫截面側圖展示出從第8圖之二種不同型樣化遮罩層126與128產生的該等鰭片。因為它們並未受到一遮罩層覆蓋，預設鰭片區域106E至106G變成具有最大高度134的鰭片124E至鰭片124G。因為它僅受到一型樣化層126的覆蓋，預設鰭片區域106D變成具有中等高度132的鰭片124D。因為它們受到二個型樣化遮罩層126與128的覆蓋，預設鰭片區域106A至106C變成具有最短高度130的鰭片124A至鰭片124C。
將根據鰭片124D與鰭片124E至鰭片124G(即，高度134減去高度132)之間的所欲高度差異以及遮罩層126之材質與隔離區域104之材質之間的蝕刻率差別，來選出型樣化遮罩層126的厚度。相似地，將根據鰭片124A至鰭片124C與鰭片124D(即，高度132減去高度130)之間的所欲高度差異以及遮罩層128之材質與隔離區域104之材質之間的蝕刻率差別，來選出型樣化遮罩層128的厚度。
可使用額外的遮罩層在一基板上製造多個鰭片124之高度的其他差別。可產生不只三種不同高度。並非是多個堆疊型樣化遮罩層126與128，可以有具有一第一厚度而覆蓋某些預設鰭片區域106的一第一型樣化遮罩層，以及具有大於該第一厚度之一第二厚度而覆蓋不同於該第一型樣化遮罩層所覆蓋之預設鰭片區域106的一第二型樣化遮罩層。替代地，可使用在蝕刻劑方面具有不同蝕刻率的遮罩層，以代替不同厚度或者除了不同厚度以外。不管在最終組的鰭片124中有多少不同高度出現，可把所得的鰭片124用於需要該種結構的任何應用中。
第10圖以橫截面側圖展示出可施加鰭片124的一種應用方式：一種多重閘極電晶體135。所展示之多重閘極電晶體135的實施例為一種三閘極電晶體135，其包括鄰近於隔離區域104的鰭片124。有靠近於鰭片124的一閘極介電層136，以及靠近於閘極介電層136的閘極138。因為閘極138靠近於鰭片124的三個側邊，電晶體135的閘通道〝寬度〞包括鰭片124的寬度140，加上鰭片124之高度142的二倍(這就是為何在本發明中使用此用語通道〝寬度〞時會加上引號；〝寬度〞不僅是該通道的寬度，但亦包括其他尺寸/範圍)。因為電晶體124的驅動電流至少部分地依據電晶體135的閘通道〝寬度〞而定，可藉著增加高度142來增加該驅動電流，而同時使電晶體135的其他尺寸/範圍維持相同。
第11圖以等尺寸圖展示出電晶體135。如上所述，因為閘通道〝寬度〞是依據鰭片124的高度142而定，可增加電晶體135的驅動電流，而不會增加鰭片124寬度140或閘深度144。這表示，藉著增加鰭片124的高度142，可增加該驅動電流，而不會使電晶體135佔用較多的面積。〝面積〞表示位於X-Y平面內的面積；要注意的是，在第1圖至第10圖中，X-軸是從圖式中該平面的左邊到右邊，Z-軸是從圖式中該平面的上面到下面，而Y-軸則與該平面垂直。因此，使用展示於第1圖的實施例，可使用鰭片124A至鰭片124C來製造具有較低驅動電流的多重閘極電晶體135，且可使用鰭片124D至鰭片124G來製造具有較高驅動電流的多重閘極電晶體135，而該等多重閘極電晶體(在該X-Y平面中)中各個電晶體的面積實質上是相同的。
一種應用方式是製造實質上具有相同驅動電流的NMOS(n型金屬氧化物半導體電晶體)以及PMOS(p型金屬氧化物半導體電晶體)，且其相較於具有相同高度之鰭片上製造的NMOS與PMOS電晶體來說，在面積上較為靠近。具有與一NMOS電晶體相同之閘通道〝寬度〞的一PMOS電晶體典型地具有一較低驅動電流。藉著增加該PMOS電晶體之鰭片124的高度142，相較於位於相同基板102上的該NMOS電晶體來說，可增加該PMOS的閘極〝寬度〞，且使該驅動電流增加，而不會增加該PMOS電晶體所佔用的面積。因此，基板102上的該等PMOS與NMOS電晶體135具有實質上相同的面積以及相同的驅動電流。
在其他實施例中，PMOS電晶體135實質上具有相同於NMOS電晶體135的面積，且可藉著選出個別電晶體類型的鰭片高度，使該PMOS電晶體的驅動電流多於或少於NMOS電晶體的驅動電流。替代地，可根據針對某種特定電路需求的所欲驅動電流以及基板102上的可接受使用面積，來選出該PMOS電晶體的面積以及鰭片高度142，使其各大於或小於該NMOS電晶體的面積以及鰭片高度。
在其他實施例中，在不藉著具有不同鰭片124高度142來改變面積的狀況下，一種單一電晶體類型(N型或P型)之多個事例的驅動電流在單一基板102上可能不同。此狀況可能是有用的，例如當相同面積的電晶體135為所欲的時(例如，當規定電晶體之間距的設計規則是根據電晶體面積而定時)，其他不同驅動電流亦是所欲的。可由裝置設計師個別地選出鰭片124的面積與高度以產生一種裝置，例如具以所欲驅動電流與面積的一種電晶體。
第12圖與第13圖以方塊圖展示出使用上述NMOS與PMOS電晶體的多種應用方式。第12圖包括晶粒150以及為晶粒150之部分的記憶體胞元148。記憶體胞元148(其可例如為SRAM胞元148)包括多個NMOS以及PMOS多重閘極電晶體135二種。PMOS電晶體135的鰭片124可高於NMOS電晶體135的鰭片，因此二種類型的電晶體135具有實質上相同的面積以及實質上相同的驅動電流。第13圖包括晶粒150以及為晶粒150之部分的環型振盪器152。環型振盪器152包括多個NMOS以及PMOS多重閘極電晶體135二種。PMOS電晶體135的鰭片124高於NMOS電晶體135的鰭片，因此二種類型的電晶體135具有實質上相同的面積以及實質上相同的驅動電流。可受惠於具有不同高度142之鰭片124之電晶體135的多種其他裝置與電路實例亦是可能的。
已經為了展示與解說目的提出本發明實施例的上述說明。該等實施例並非完全詳盡的，且並不意圖把本發明限制在所揭露的特定形式中。本發明說明以及以下申請專利範圍包括多個用語，例如左、右、上、下、上面、下面、上方、較低、第一、第二等，其僅用於描述目的且不應被解釋為具有限制性。例如，指定相對垂直位置的多個用語表示一種當中一基板或積體電路的裝置側邊(或作用中表面)為該基板之〝上〞表面的狀況；該基板實際上可處於任何定位，因此以標準陸地測量方式來說，一基板的一〝上〞邊可能低於〝下〞邊，且仍屬於用語〝上〞的意義範圍內。本文中(包括申請專利範圍中)使用的用語〝在...上〞並不表示在一第二層〝上〞的一第一層係直接地位該第二層上方且即刻地與該第二層接觸，除非特別指明出來；在該第一層以及位於該第一層上方之該第二層之間可以有一第三層或其他結構。可於多種位置以及定位中製造、使用、或運送本發明所述之一裝置或一物件的實施例。熟知技藝者可瞭解的是，在以上的揭示範圍中，可以有多種修改方案以及變化方案。熟知技藝者將可瞭解圖式中各種不同部件的各種不同等校方案組合以及替代方案。因此所意圖的是，本發明的範圍並不受到發明詳細說明的限制，而使僅受到申請專利範圍的限制。
102．．．基板
104A-G．．．隔離區域
106A-G．．．預設鰭片區域
108、114．．．遮罩層
110、126、128．．．型樣化遮罩層
112、116、118．．．厚度
120、122、130~134、142．．．高度
124A-G．．．鰭片
135．．．多重閘極電晶體
136．．．閘極介電層
138．．．閘極
140．．．寬度
144．．．閘深度
148．．．記憶體胞元
150．．．晶粒
152．．．環型振盪器
第1圖以橫截面側圖展示出位於相同基板上但具有不同高度的多個鰭片。
第2圖以橫截面側圖展示出該基板。
第3圖以橫截面側圖展示出該基板在多個隔離區域已經形成後的態樣。
第4圖以橫截面側圖展示出一種遮罩。
第5圖以橫截面側圖展示出型樣化的遮罩層。
第6圖以橫截面側圖展示出一種用以形成該等鰭片之蝕刻程序的時間部分。
第7圖以橫截面側圖展示出另一種用以形成該等鰭片之蝕刻程序的時間部分。
第8圖以橫截面側圖展示出可用以形成具有三種不同高度之多個鰭片的多個型樣化遮罩層。
第9圖以橫截面側圖展示出從第8圖之二種不同型樣化遮罩層產生的該等鰭片。
第10圖以橫截面側圖展示出可施加鰭片的一種應用方式：一種多重閘極電晶體。
第11圖以等尺寸圖展示出該電晶體。
第12圖與第13圖以方塊圖展示出使用上述NMOS與PMOS電晶體的多種應用方式。
102．．．基板
104A-G．．．隔離區域
120．．．高度
122．．．高度
124A-G．．．鰭片

Claims (19)

  1. 一種用以形成具不同高度之基板鰭片的方法，其包含下列步驟：在一基板中形成多個隔離區域；在該等多個隔離區域中的一第一組隔離區域上形成一遮罩層，該等多個隔離區域中的一第二組隔離區域並未位於該遮罩層下；以及以一蝕刻劑蝕刻該遮罩層以及該等多個隔離區域，該蝕刻劑以一第一蝕刻率蝕刻該遮罩層且以一第二蝕刻率蝕刻該等多個隔離區域，該等第一與第二蝕刻率係在彼此的一個量級範圍內，以在該等第一組隔離區域之間形成具有一第一高度的一第一鰭片，以及在該等第二組隔離區域之間形成具有高於該第一高度之一第二高度的一第二鰭片。
  2. 如申請專利範圍第1項之方法，其中該第一蝕刻率係在該第二蝕刻率的25%範圍內。
  3. 如申請專利範圍第1項之方法，其中該蝕刻劑包含一種氫氟酸、該遮罩層包含一種氮化矽材質、該等隔離區域包含氧化矽，且該基板包含矽。
  4. 如申請專利範圍第1項之方法，其另包含下列步驟：形成包含該第一鰭片的一n型電晶體，該n型電晶體具有一第一驅動電流以及一第一面積；以及形成包含該第二鰭片的一p型電晶體，該p型電晶體具有在該第一驅動電流15%範圍內的一第二驅動電流以 及在該第一面積15%範圍內的一第二面積。
  5. 如申請專利範圍第1項之方法，其中：該等第一組隔離區域包含一第一子組以及一第二子組；該遮罩層具有覆蓋在該第一子組上的一第一厚度以及覆蓋在該第二子組上而大於該第一厚度的一第二厚度；該第一鰭片係介於該等第一子組隔離區域之間；並且蝕刻該遮罩層以及該等多個隔離區域的步驟導致介於該等第二子組隔離區域之間的一第三鰭片，該第三鰭片具有短於該第一高度的一第三高度。
  6. 一種用以形成具有第一高度之第一鰭片及具有第二高度之第二鰭片的方法，其包含下列步驟：在一基板中形成多個隔離區域，進而至少導致介於第一與第二隔離區域之間的一第一預設鰭片基板區域、以及介於第三與第四隔離區域之間的一第二預設鰭片基板區域；在該等第一與第二隔離區域上而不在該等第三與第四隔離區域形成上形成一遮罩層；移除該遮罩層、該等第一與第二隔離區域的多個部份以及該等第三與第四隔離區域的多個部份，而該等第三與第四隔離區域被移除的部分係多於該等第一與第二隔離區域被移除的部分，以導致從該第二預設鰭片基板區域形成一較高的第二鰭片，而從該第一預設鰭片基板區域形成一較短的第一鰭片，其中係以一選定蝕刻劑移除該遮罩層以及該等第一、第二、第三以及第四隔離區域 的多個部分，並且該遮罩層在該選定蝕刻劑方面的一蝕刻率與該等隔離區域在該選定蝕刻劑方面的一蝕刻率係在相同量級範圍內。
  7. 如申請專利範圍第6項之方法，其中移除該遮罩層、該等第一與第二隔離區域之多個部分、以及該等第三與第四隔離區域之多個部分的步驟，包含以該選定蝕刻劑蝕刻該遮罩層以及該等第一、第二、第三、以及第四隔離區域。
  8. 如申請專利範圍第7項之方法，其中在該蝕刻步驟中，該遮罩層保護該等第一與第二隔離區域達一段時間，因此該等第一與第二隔離區域暴露在該蝕刻劑下的時間短於該等第三與第四隔離區域暴露在該蝕刻劑下的時間，進而導致該等第一與第二隔離區域被蝕刻掉的部分較少。
  9. 如申請專利範圍第6項之方法，其中該等隔離區域包含氧化矽，且該遮罩層包含氮化矽。
  10. 如申請專利範圍第6項之方法，其中該第一鰭片具有一第一高度、該第二鰭片具有一第二高度、且該第一高度係介於該第二高度的50%及75%之間。
  11. 如申請專利範圍第6項之方法，其另包含形成一個多重閘極p型電晶體，該第二鰭片成為該多重閘極p型電晶體的一部分，該方法另包含形成一個多重閘極n型電晶體，而該第一鰭片成為該多重閘極n型電晶體的一部分。
  12. 一種半導體裝置，其包含：一基板；位於該基板之一第一部份上的一第一多重閘極電晶體，該第一多重閘極電晶體包含一第一鰭片，該第一鰭片具有超過一第一隔離區域的一第一高度；以及位於該基板之一第二部份上的一第二多重閘極電晶體，該第二多重閘極電晶體包含一第二鰭片，該第二鰭片具有超過一第二隔離區域的一第二高度，該第二高度大於該第一高度；其中該第一隔離區域具有靠近該第一鰭片的一第一深度，一過渡下降至具有靠近該第二鰭片的一第二較低的深度之該第二隔離區域，並且沒有隔離區域直接位於該第一鰭片與具有實質上高於該第一深度的一深度之該第二鰭片之間。
  13. 如申請專利範圍第12項之裝置，其中該第一多重閘極電晶體為一個N型電晶體，且該第二多重閘極電晶體為一個P型電晶體。
  14. 如申請專利範圍第13項之裝置，其另包含一記憶體胞元，其中該等第一與第二多重閘極電晶體均為該記憶體胞元的電晶體。
  15. 如申請專利範圍第13項之裝置，其另包含一環型振盪器，其中該等第一與第二多重閘極電晶體均為該環型振盪器的電晶體。
  16. 如申請專利範圍第13項之裝置，其中該第二高度大於 該第一高度的程度足以使該第一電晶體的驅動電流在該第二電晶體之驅動電流的10%範圍內。
  17. 如申請專利範圍第16項之裝置，其中第一多重閘極電晶體具有一第一面積，該第二多重閘極電晶體具有一第二面積，且該第一面積在該第二面積的大約15%範圍內。
  18. 如申請專利範圍第12項之裝置，其中該第二高度大於該第一高度至少25%。
  19. 如申請專利範圍第12項之裝置，其另包含位於該基板之一第三部份上的一第三多重閘極電晶體，該第三多重閘極電晶體包含一第三鰭片，該第三鰭片具有超過一第三隔離區域的一第三高度，且第三高度大於該第二高度。
TW098121883A 2008-06-30 2009-06-29 具不同高度之基板鰭片 TWI390667B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/215,778 US20090321834A1 (en) 2008-06-30 2008-06-30 Substrate fins with different heights

Publications (2)

Publication Number Publication Date
TW201010002A TW201010002A (en) 2010-03-01
TWI390667B true TWI390667B (zh) 2013-03-21

Family

ID=41446344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121883A TWI390667B (zh) 2008-06-30 2009-06-29 具不同高度之基板鰭片

Country Status (3)

Country Link
US (3) US20090321834A1 (zh)
TW (1) TWI390667B (zh)
WO (1) WO2010002702A2 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321834A1 (en) 2008-06-30 2009-12-31 Willy Rachmady Substrate fins with different heights
FR2961951A1 (fr) * 2010-06-23 2011-12-30 Commissariat Energie Atomique Transistor a largeur de grille effective augmentee, dispositif semi-conducteur comportant un tel transistor et procede de realisation
CN103022039B (zh) * 2011-09-21 2016-03-30 中国科学院微电子研究所 Sram单元及其制作方法
US9397104B2 (en) * 2011-09-21 2016-07-19 Institute of Microelectronics, Chinese Academy of Sciences SRAM cell and method for manufacturing the same
US9196541B2 (en) 2011-09-21 2015-11-24 Institute of Microelectronics, Chinese Academy of Sciences SRAM cell and method for manufacturing the same
KR20130096953A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치의 제조 방법
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
KR101983633B1 (ko) 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
US8999792B2 (en) 2013-03-15 2015-04-07 Qualcomm Incorporated Fin-type semiconductor device
US9294035B2 (en) 2013-03-28 2016-03-22 Intel Corporation Multigate resonant channel transistor
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
US9209178B2 (en) * 2013-11-25 2015-12-08 International Business Machines Corporation finFET isolation by selective cyclic etch
MY186544A (en) 2014-03-24 2021-07-26 Intel Corp Fin sculpting and cladding during replacement gate process for transistor channel applications
KR102397178B1 (ko) 2014-03-24 2022-05-12 인텔 코포레이션 단일 다이 상에 다수의 트랜지스터 핀 치수들을 얻기 위한 기술들
CN105097701B (zh) * 2014-04-25 2017-11-03 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
KR102307467B1 (ko) 2015-03-20 2021-09-29 삼성전자주식회사 액티브 핀을 포함하는 반도체 장치
US9324792B1 (en) 2015-03-31 2016-04-26 International Business Machines Corporation FinFET including varied fin height
TWI648857B (zh) 2015-05-07 2019-01-21 聯華電子股份有限公司 半導體元件及其製作方法
KR102374108B1 (ko) 2015-06-02 2022-03-14 삼성전자주식회사 스트레서를 갖는 반도체 장치 및 그 제조 방법
KR102449901B1 (ko) 2015-06-23 2022-09-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9905467B2 (en) 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
CN105336766A (zh) * 2015-10-22 2016-02-17 上海华虹宏力半导体制造有限公司 局部减薄soi顶层硅厚度的方法
US9570580B1 (en) 2015-10-30 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate process for FinFET
CN105489637B (zh) * 2015-11-27 2018-06-05 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
US9466702B1 (en) * 2015-12-09 2016-10-11 International Business Machines Corporation Semiconductor device including multiple fin heights
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US9716042B1 (en) 2015-12-30 2017-07-25 International Business Machines Corporation Fin field-effect transistor (FinFET) with reduced parasitic capacitance
CN107293590B (zh) * 2016-04-13 2020-08-18 瑞昱半导体股份有限公司 鳍式场效应晶体管及其制造方法
US9824934B1 (en) * 2016-09-30 2017-11-21 International Business Machines Corporation Shallow trench isolation recess process flow for vertical field effect transistor fabrication
US10134760B2 (en) 2017-01-10 2018-11-20 International Business Machines Corporation FinFETs with various fin height
TWI720241B (zh) * 2017-08-17 2021-03-01 聯華電子股份有限公司 半導體結構的製造方法
US10068902B1 (en) 2017-09-26 2018-09-04 Globalfoundries Inc. Integrated circuit structure incorporating non-planar field effect transistors with different channel region heights and method
US10580770B2 (en) 2017-11-14 2020-03-03 International Business Machines Corporation Vertical transistors with different gate lengths
US10593598B2 (en) 2017-12-23 2020-03-17 International Business Machines Corporation Vertical FET with various gate lengths by an oxidation process
CN109994471B (zh) * 2017-12-29 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP7042726B2 (ja) * 2018-10-04 2022-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7302766B2 (en) * 2003-01-28 2007-12-04 June A. Abel Needlework accessory to protect non-working fabric ends of needlework fabric mounted on a scroll bar or like frame from soil or damage from repeated handling
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US7196372B1 (en) * 2003-07-08 2007-03-27 Spansion Llc Flash memory device
KR100576361B1 (ko) * 2004-03-23 2006-05-03 삼성전자주식회사 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
KR100612419B1 (ko) * 2004-10-19 2006-08-16 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법
US7279997B2 (en) * 2005-10-14 2007-10-09 Freescale Semiconductor, Inc. Voltage controlled oscillator with a multiple gate transistor and method therefor
US20070257319A1 (en) 2006-05-05 2007-11-08 Texas Instruments Incorporated Integrating high performance and low power multi-gate devices
US7638843B2 (en) * 2006-05-05 2009-12-29 Texas Instruments Incorporated Integrating high performance and low power multi-gate devices
US7435683B2 (en) * 2006-09-15 2008-10-14 Intel Corporation Apparatus and method for selectively recessing spacers on multi-gate devices
US20080128797A1 (en) * 2006-11-30 2008-06-05 International Business Machines Corporation Structure and method for multiple height finfet devices
US7704835B2 (en) 2006-12-29 2010-04-27 Intel Corporation Method of forming a selective spacer in a semiconductor device
US20080237751A1 (en) * 2007-03-30 2008-10-02 Uday Shah CMOS Structure and method of manufacturing same
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
US7888750B2 (en) * 2008-02-19 2011-02-15 International Business Machines Corporation Multi-fin multi-gate field effect transistor with tailored drive current
US20090321834A1 (en) 2008-06-30 2009-12-31 Willy Rachmady Substrate fins with different heights

Also Published As

Publication number Publication date
US8441074B2 (en) 2013-05-14
US20090321834A1 (en) 2009-12-31
WO2010002702A2 (en) 2010-01-07
WO2010002702A3 (en) 2010-04-01
US8629039B2 (en) 2014-01-14
US20100276756A1 (en) 2010-11-04
US20130273710A1 (en) 2013-10-17
TW201010002A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
TWI390667B (zh) 具不同高度之基板鰭片
TWI508147B (zh) 半導體元件及其製造方法
TWI749275B (zh) 半導體裝置及其製造方法
TWI538212B (zh) 奈米線電晶體裝置及其形成技術
US9478549B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
TWI388016B (zh) 具有倒ｔ形鰭片之多重閘電晶體
TWI517264B (zh) 用於ｍｏｓ裝置製造的自行對準３－ｄ磊晶結構
US8034677B2 (en) Integrated method for forming high-k metal gate FinFET devices
US8552503B2 (en) Strained silicon structure
US20160260674A1 (en) Removal of integrated circuit chips from a wafer
US9515089B1 (en) Bulk fin formation with vertical fin sidewall profile
US8324058B2 (en) Contacts for FET devices
US10290503B2 (en) Spacer enabled poly gate
US20190288012A1 (en) Implementing a hybrid finfet device and nanowire device utilizing selective sgoi
CN102163550A (zh) 半导体元件的制造方法
CN113130483A (zh) 半导体结构
TW202240909A (zh) 電晶體源極／汲極外延阻擋層
TW201725629A (zh) 半導體元件及其製作方法
US20240355900A1 (en) Semiconductor device and manufacturing method thereof
US20240071828A1 (en) Methods of separating semiconductor dies
US20200152768A1 (en) Method of forming fin forced stack inverter
TW202414795A (zh) 半導體裝置及其形成方法
TW202435455A (zh) 用於矽上gan晶圓之單粒化的系統及方法